JP4996846B2 - 電界効果トランジスタ及びその製造方法 - Google Patents

電界効果トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP4996846B2
JP4996846B2 JP2005336709A JP2005336709A JP4996846B2 JP 4996846 B2 JP4996846 B2 JP 4996846B2 JP 2005336709 A JP2005336709 A JP 2005336709A JP 2005336709 A JP2005336709 A JP 2005336709A JP 4996846 B2 JP4996846 B2 JP 4996846B2
Authority
JP
Japan
Prior art keywords
channel
region
solution
substrate
lyophilic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005336709A
Other languages
English (en)
Other versions
JP2007142305A (ja
Inventor
正成 藤森
富博 橋詰
正彦 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2005336709A priority Critical patent/JP4996846B2/ja
Priority to US11/602,404 priority patent/US7608857B2/en
Publication of JP2007142305A publication Critical patent/JP2007142305A/ja
Application granted granted Critical
Publication of JP4996846B2 publication Critical patent/JP4996846B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/191Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials

Description

本発明は有機半導体を用いた薄膜トランジスタ及び薄膜トランジスタの製造方法に関わり、特にチャネルを形成する有機半導体が有機分子の単結晶、又は多結晶であり、かつ、単結晶の方位がチャネル両端の電極を結ぶ方向に対し特定の方向を向いた構造を有すること、又は多結晶を構成する結晶粒がチャネル両端の電極を結ぶ方向に対し特定の方向に配向した構造を持つことを特徴とするトランジスタ、及びその製造方法に関する。
液晶や有機EL(Electro Luminescence)素子を用いた薄型表示装置では、画素を駆動する素子として、アモルファスシリコン、又は多結晶シリコンをチャネルに用いた薄膜トランジスタ(TFT)が使用されている。一方、有機ELを画素に使用した表示装置では、可塑性のある表示装置の実現や製造コスト低減の為、駆動回路に使用するTFTも有機物で形成することを目的とした研究が広くなされている。アモルファスシリコンや多結晶シリコンを用いたTFTは可塑性が無い為、これらを使用した表示装置も可塑性を持たせることが出来ない。また、製造プロセスに真空設備を使う為、製造コストも高くなる。TFTを有機物で形成することが可能であれば、可塑性のある表示装置が実現可能である。また、使用する有機物によっては印刷技術等の所謂ウェットプロセスによって製造可能であり、製造に真空設備が必要なくなることから製造コストの低減も実現できる。
有機分子はモノマーやオリゴマーの様に分子量の小さい有機分子(低分子)と、ポリマーに分類される分子量の大きな有機分子(高分子)に大別される。有機分子でチャネルを形成したTFT(有機TFT)も、チャネルがどちらの分子で形成されるかにより2種類に大別できる。低分子をチャネルに使用する有機TFTは、有機分子の結晶性を良好に保つことが出来れば、チャネルを流れるキャリアの移動度をアモルファスシリコンと同程度まで上げられることが実証されており、有機TFTとして動作速度の速いTFTを得やすい特長を持つ。しかし、チャネルの形成には有機分子の真空蒸着が一般的に用いられる為、製造コストを下げにくい欠点を持つ。一方、高分子をチャネルに使用する有機TFTは、製造にウェットプロセスの適用が容易である為、製造コストを低減できる。しかし、チャネルを流れるキャリアの移動度は低分子をチャネルに使用する有機TFTに比べ、せいぜい1/10程度の大きさしか実現できておらず、TFTの性能が低いという欠点を持つ。
一般に、有機分子をチャネルに用いた場合、TFTの動作速度がシリコン系のTFTに比べ遅い、という課題がある。これはチャネルを流れるキャリアの移動度が小さいことが原因であり、チャネル内でのキャリアの散乱が大きな原因の一つであることが知られている。キャリアの散乱を低減する為、低分子ではチャネルを形成する結晶の結晶粒を大きくし、チャネル両端の電極間をキャリアが伝導する時に経由する結晶粒界の数を少なくすることが広く行なわれる。チャネルに単結晶を用いることは、粒界の影響を排除できる為、最も望ましい。高分子の場合、チャネルを流れるキャリアと平行方向に高分子をできる限り伸張させることにより、高分子内でのキャリア散乱を低減することが一般的である。
可塑性のある表示装置を実現するためには、画素を駆動する周辺回路も含めて可塑性を持つ必要がある。画素を駆動する回路に使用するTFTは10V・s/cm程度以上のキャリア移動度を有するものが要求されるが、現状でこの要求を満たすことが実証されている有機TFTは、分子量の小さな有機分子をチャネルに用いたTFTのみである。例えば、非特許文献1では、rubrene分子の単結晶をチャネルに用いた有機TFTで15(cm/V・s)のキャリア移動度が得られている。また、非特許文献2では、高純度化したpentacene分子の単結晶に対し、室温で35(cm/V・s)のキャリア移動度が報告されている。しかし、こうした高い移動度は単結晶試料に対してのものであり、単結晶やTFT試料の作製に特別な注意を払って得られるものである。低分子をチャネルに用いる場合、より一般的には、真空蒸着により形成された有機分子の薄膜結晶を用いるが、この方法ではチャネルに単結晶を形成することは難しく、また、真空を使う為、コストや量産性の面で不利である。
このように有機TFTは、アプリケーション側から要求される性能と、生産面から要求されるコスト及び量産性を両立できないという課題を有する。即ち、TFTの性能を上げ易い低分子からなる有機TFTは製造に真空蒸着を用いることが一般的であり、製造面で不利である。一方、製造コストを抑え易い、高分子からなる有機TFTは、TFTの性能が著しく低く、限られた用途にしか適用することができない。
こうした課題を解決する手段として、低分子を溶媒に溶解し、塗布することによりチャネルの半導体層を形成する方法がある。低分子のTFTへの適用例として最も代表的な有機分子であるpentaceneについては、例えば、非特許文献3及び4では、pentacene分子の誘導体を合成し、溶媒に対する溶解性を上げた溶液を用いて薄膜を形成する技術について報告している。また、非特許文献5では、pentacene分子を直接溶媒に溶解して塗布により薄膜を形成する技術についての記述がある。更に非特許文献2及び6にもpentacene分子を有機溶媒に溶解する手順についての記述がある。これらの技術により低分子有機薄膜を真空装置を使わずに塗布により成膜することが可能であり、要求される性能を低コストで実現できる可能性が開ける。
サイエンス誌、第303巻、第1644項(2004年)(Science, 303, 1644(2004)) アプライドフィジクスレタース誌、第84巻、第3061項(2004年)(Applied Physics Letters, 84, 3061(2004)) ジャーナルオブアプライドフィシクス誌、第79巻、第2136項(1996年)(Journal of Applied Physics, 79, 2136(1996)) ジャーナルオブアメリカンケミカルソサイアティ誌、第124巻、第8812項、(2002)(Journal of American Chemical Society, 124, 8812(2002)). シンセティックメタルス誌,第153巻,第1項(2005年)(Synthetic Metals, 153, 1(2005)) ジャパニーズジャーナルオブアプライドフィジクス誌、第43巻、第2B号、第L315項(2004)(Japanese Journal of Applied Physics, 43, L315(2004))
しかし、上記の塗布技術をもって課題が全て解決されるわけではない。即ち、塗布により半導体層を形成する場合、非特許文献3,4及び5にあるような従来の技術だけでは、溶液を塗布する領域を限定する技術が提供されていない為、基板上の任意の位置にTFTを形成することができない。また、形成された半導体の結晶粒の大きさや配向を制御することは不可能であった。従って、TFTのデバイス特性、デバイス間の特性の均一性、ひいては信頼性を向上させることは困難であった。
本発明は、こうした問題点に鑑みてなされたもので、特定の結晶方位がチャネルを流れるキャリアの伝導方向に配向した半導体有機分子結晶よりなることを特徴とする、もしくは前記キャリア移動方向に結晶粒サイズが大きく成長したチャネル層を有することを特徴とするTFTを提供することである。
本発明は、そのため、半導体有機分子を溶解させた溶液を用い、前記半導体有機分子の結晶を、配向や結晶粒サイズを制御してTFTのチャネルの位置に形成し、特定の結晶方位がチャネルを流れるキャリアの伝導方向に配向した半導体有機分子結晶よりなり、もしくは前記キャリア移動方向に結晶粒サイズが大きく成長したチャネル層を有するものとする。
本発明によれば、基板上に付与したある種のパターンを用い、半導体有機分子溶液の基板上での乾燥に異方性を持たせることにより、溶液から成長する有機分子結晶薄膜を形成する結晶粒の成長方向や配向を制御することが出来る。これにより、チャネルを流れるキャリアの移動度を向上させることが出来る。液体から半導体有機分子結晶を成長させる場合、結晶の配向や成長方向の制御を安価に実現するには、半導体有機分子を溶解させた溶液の乾燥過程を制御する必要があり、この目的を安価に達成するには基板上に付与したパターンを用いることが最も現実的である。この方法により、塗布法やインクジェット法を始めとする印刷法を用いて安価且つ容易に、キャリア移動度の大きな有TFTを同一基板上に複数形成することが出来る。
(実施例1)
図1(a)は本発明の実施例1に係るTFTの構造を模視的に示す平面図である。図1(b)はそのA−A位置において矢印方向に見た断面を示す。
図1(a)において、15,15はソース/ドレイン電極である。11は半導体有機分子結晶薄膜であり、高配向した結晶粒から成り、TFTのチャネル領域12を形成する。14は撥液性の高い領域、19は親液性領域(撥液性の低い領域)である。本発明は、後述するように、撥液性領域14で囲われた領域内の親液性領域19のパターンを利用して、親液性領域19に供給された半導体有機分子溶液の乾燥方向を規定し、成長する結晶の配向・結晶粒サイズを制御するものである。したがって、ソース/ドレイン電極15,15、半導体有機分子結晶薄膜11の部分と親液性領域19の領域とは一致するが、図では、親液性領域19を分かりやすく表示するために少し大きく表示した。
図1(b)において、16は基板であり、その上面にゲート電極13が形成された後、絶縁膜17が形成される。絶縁膜17上に、図1(a)で説明した撥液性領域14および親液性領域19を形成する。この親液性領域19は、ゲート電極13と対応する位置になるように位置合わせがなされる。親液性領域19を利用して、チャネル12に配向した半導体有機分子薄膜を形成した後、ソース/ドレイン電極15,15を形成する。ここで述べた処理手順については、後で、より具体的に説明する。
本発明では、ソース・ドレイン電極15,15を結ぶチャネル12の幅が、一方の電極から他方の電極に向かって変化していることが特徴である。
図2(a)−(e)は、本発明における半導体有機分子を含む溶液の異方的な乾燥過程による、高配向結晶の成長過程を説明する図である。
図2(a)に示すように、TFTパターンを形成するための親液性領域19を撥液性領域14で囲った表面を準備する。親液性領域19の中にはチャネル12とその両側にソース/ドレイン電極部が形成されるものとする。
図2(b)に示すように、この親液性領域19に、吐出機構を使用して、半導体有機分子を溶解させた溶液23を供給する。吐出機構としては、例えばスポイトやマイクロピペットの様な先端に細い径の穴の開いたものや、金属製の針を用いたもの、インクジェットプリンタのインク吐出ヘッドの様なもの等で良い。吐出機構には吐出位置を制御する機構及び吐出する溶液の吐出量を制御する機構があることが望ましい。使用する溶媒、撥液領域と親液性領域の撥液性の差によっては、吐出機構を用いず、基板全体を溶液の中に浸すことにより溶液を基板上に供給することも可能である。供給された溶液23は、親液性領域19の周辺部が撥液性領域14であるため、TFTパターンを形成する親液性領域19内に留まる。撥液性領域14、親液性領域19の形成は公知の方法によれば良い。さらには、親液性領域19が周辺部に対して低くなるように段差を設けるとともに、周辺部を撥液性領域に加工するのが良い。
図2(c)に示すように、親液性領域19に供給された溶液23は乾燥により液量が減って行くが、幅の狭い領域から乾燥が始まり、幅の広い領域には溶液が残る。これは、流体が表面エネルギーを最小とする様、形状を変形する性質による。即ち、供給された流体が親液性領域の幅の狭い一方の領域に存在するよりも、より幅の広いもう一方の領域に存在した方が表面エネルギーが小さい為、残存する液体は自ずと幅の広い領域に残り、乾燥は幅の狭い領域から始まることになる。幅の狭い領域から乾燥した溶液からは半導体有機分子の結晶が成長する。乾燥は幅の狭い領域から広い領域に向かって徐々に進行し、それに伴い結晶が成長する。乾燥が親液パターンの一方から進行し、自ずと他方へ到達する様、親液パターンの幅をチャネルのいずれかの方向に対して変化させることが必要である。
図2(d)に示すように、溶液23がチャネルの一方からもう一方へ向かい乾燥した結果、チャネル12には溶液23に溶解していた半導体有機分子11が、溶液の乾燥の進行方向に並行に配向されて成長する。即ち、チャネル12に高配向された半導体有機分子結晶11を配置することができる。
図2(e)に示すように、ソース・ドレイン電極15,15に対応した領域で乾燥した溶液から成長した半導体有機分子結晶薄膜11の両端部にソース/ドレイン電極を担う金属薄膜15,15を形成する。金属薄膜を半導体有機分子結晶薄膜11の上に形成することにより、チャネル12とソース・ドレイン電極15,15の電気的な接触を良好にできる。なお、このことにより、ソース・ドレイン電極15,15の接着性が損なわれることはない。もちろん、金属薄膜15,15の全領域が半導体有機分子結晶11と重なる必要は無く、電気的な接続が十分となる広さでよい。
図3Aに、本実施例にあるような半導体有機分子を含む液体の異方的な乾燥過程で形成されたペンタセン結晶の原子間力顕微鏡(AFM)像を示す。液体の乾燥方向である右から左に向かって結晶粒が配向して大きく成長している。図3Bには液体の乾燥方向が十分に異方的でなかった場合に成長したペンタセン結晶のAFM像を比較として示した。
(実施例2)
図4は一組のソース・ドレイン電極15,15に対し、平行に並んだ複数の領域の組み合わせにより複数のチャネル12が基板上に形成されている実施例2を模式的に示す平面図である。図4の例は、撥液領域14の中に親液性領域19を設け、ここに、チャネル12、及び、その両側にソース・ドレイン電極15,15を形成する点では実施例1と同じであるが、実施例1と同じように長軸方向に沿って幅が変化する複数のチャネル12がチャネル領域12’に並列に複数形成されている点で実施例1と異なる。チャネル領域12’を、全面的に親液性領域とするのではなく、幅の狭い、両端の丸まった長方形の撥液領域14を複数個残し、これが、相互に所定の角度傾いたものとされる。したがって、隣接する長方形の撥液領域14間には長軸方向に沿って幅が変化する親液性領域が複数個、平行に並ぶように形成される。
したがって、基板上に半導体有機分子の溶液を供給すると、親液性領域19に溶液が残り、チャネル領域12’の隣接する長方形の撥液領域14間の長軸方向に沿って幅が変化する親液性領域に対応する位置では、溶液が異方的に乾燥し、夫々の親液性領域で長軸方向に配向した半導体有機分子結晶薄膜が形成され、チャネル12を構成する。
この例によれば、チャネル幅を実効的に太くすることが可能であるとともに、溶液が異方的に乾燥するのに効果的な構造であるので、質の良い長軸方向に配向した半導体有機分子結晶薄膜が形成できる。これは単一のTFTで電流駆動力を増加させる効果を持つ。
(実施例3)
図5(a)−(e)は、本発明によるTFTを、チャネルの半導体有機分子結晶薄膜以外は無機材料を用い、図4に示すチャネル12を備える構造として構成する具体例を示す図である。図は左側に断面図を、右側に平面図を示した。
図5(a)に示す様に、シリコン基板16上にゲート電極13を形成する。この為、シリコン基板16上に熱酸化膜17を形成し、この上に、スパッター蒸着により膜厚30nmのアルミ薄膜を成膜し、これをゲート電極13とする。ゲート電極13の大きさは、チャネル長500μm、チャネル幅は500μm幅に対応するものとした。
次に、図5(b)に示す様に、20nm厚の酸化シリコン絶縁膜51をゲート電極13の上にスパッター蒸着により成膜する。さらに、レジストをスピン塗布しレジスト膜52を成膜する。レジスト膜52に、フォトリソグラフィーで用いられる通常の位置合わせ法を用いて、図4に示すチャネル領域12’のチャネルパターンの反転パターンを形成する。ここでは、ゲート電極13をチャネル長500μm、チャネル幅は500μm幅に対応するものとしたので、チャネルの幅の狭いチャネルの幅を50μm、チャネル全体で500μm幅とし、チャネルを複数の領域に分割する撥水領域14は、水平方向に対し交互におよそ±6°傾けた。
次に、図5(c)に示す様に、撥液膜53形成の為、フッ化アルキル系シランカップリング剤を塗布する。実施例3においては、溶媒パーフロロオクタンで0.1wt%まで希釈したフッ化アルキル系シランカップリング剤(ダイキン工業、商品名オプツール)をスピン塗布した。この状態で、基板をアセトンに浸してレジストを除去することにより、撥液膜53のリフトオフを行い、チャネル12と位置及び形状の一致した撥液パターン及びソース/ドレイン電極外部への溶液の流出を防ぐ撥液膜53を形成した。なお、チャネル領域12’の撥液膜53は、水平方向に対し交互におよそ±6°傾けたものとなっているから、断面の位置によっては途中で切れたものとなるが、煩雑であるので、撥液膜53の中心位置で断面を取った形で表示した。
次に、ノズルの位置制御機構、溶液の吐出量制御機構、及び溶液の加熱機構の付いた吐出機を用い、窒素雰囲気下でチャネルに半導体有機分子の溶液を供給する。実施例3では非特許文献6にあるように溶媒にDMSO(Dimethyl sulfoxide)を用い、ペンタセンを0.1wt%分散し、150℃に加熱して溶解させたものを溶液として用いる。これをノズルを通しておよそ3μリットル供給する。溶液の急激な温度低下による溶液中での結晶成長を防ぐ為、基板は120〜130℃程度に加熱すると良い。供給された溶液はチャネルの長軸方向に沿って異方的に乾燥し,図5(d)に示す様な、前記長軸方向に配向した半導体有機分子結晶薄膜11が形成される。半導体有機分子結晶膜形成以降の操作は、半導体層の酸化を防止する為、保護膜を形成するまで窒素ガスや不活性ガス雰囲気下で行なうことが望ましい。
ソース/ドレイン電極に対応する領域に残留した溶液を乾燥させた後、図5(e)に示す様に、電極を形成する為に金属薄膜15を成膜する。実施例3では、ソース/ドレイン電極に対応する領域に導電性インクを塗布し焼成することにより金属薄膜15を成膜した。ソース/ドレイン電極部に滴下された導電性インクは、表面エネルギーの利得の関係でチャネルへは流れ込まない。また、電極部外へは、既に形成済みの撥液膜53(図5(c))により流出することはない。
導電性インクとしては金属超微粒子、金属錯体、または導電性高分子を少なくとも一つ含んだ液体で、ソース/ドレイン電極部の親液性領域に濡れ広がる特性を有し、焼成後に十分低い抵抗値を示すものであればよい。具体的な材料として金、銀、パラジウム、プラチナ、銅、ニッケルなどを主成分とする直径10nm程度の金属超微粒子、または金属錯体が、水、トルエン、キシレンその他有機溶剤などの溶媒に分散した溶液を用いることができる。実施例3では銀超微粒子分散水溶液を用いた。導電性インクをソース/ドレイン部が十分被覆されるだけ滴下した後、120℃で30分真空中で焼成し、膜厚100nm程の電極を形成した。その他の導電性インクを用いる場合もインクの種類に合わせて80〜300℃程度の適正温度で焼成すれば良い。
かくして、実施例3では、図4に例示したチャネル12の、チャネル部が幅の狭い複数のチャネルの集合として構成されるTFTを構成することができる。
なお、撥液膜53は、複数のTFTを連続して構成するときは、各TFTに必要であるわけではなく、連続して構成されるTFT全体に対して設ければよい。
(実施例4)
図6(a)−(f)は、本発明によるTFTを基板や絶縁膜に可塑性を有する材料を用い、リソグラフィーに依らない、印刷や塗布などの安価な方法でTFTを構成する具体例を説明する図である。図6の左側の図は右側の図の断面をB−B’の位置で矢印方向に見た図である。
図6(a)に示す様に、プラスチック基板61上に導電性インクを使用して図4に示すパターンのゲート電極62を印刷する。ゲート電極62のパターンは、図4のチャネル領域12’において撥水領域14に対応する領域を除いた領域(図4に示すチャネル領域12’のチャネルパターンの反転パターン)である。これを焼成し金属電極62を形成するが、基板にプラスチックを用いている為、その軟化温度に注意しなければならない。実施例4では、基板61に厚さ100μmの高透明性ポリイミドシートを用いており、焼成温度は250℃程度まで上げられる。そのため、導電性インクに銀超微粒子分散水溶液を用いた場合に必要な焼成温度の120℃には十分耐えることができる。
ゲート電極62の上にポリメチルメタクリレート(PMMA)をスピン塗布し十分乾燥させ、ゲート絶縁膜63を形成する。ここではホットプレートを用い100度で10分乾燥を行なった。更に、感光性薄膜64を形成する。実施例4ではポジレジストをスピン塗布し膜厚100nmの膜を得た。
次に、ソース/ドレイン電極及び図4中ゲート電極部の撥水領域14に対応する領域を形成する為に撥液パターンを形成する。実施例3と同様の撥液膜、フッ化アルキル系シランカップリング剤をスピン塗布し、図6(b)断面図に矢印で示すように、水銀ランプで紫外線をプラスチック基板61の面から照射する(図6(b))。実施例4で使用した感光性塗布膜の感光に必要な紫外線は波長365nmのi線なので、積層したゲート絶縁膜63(高分子膜−ポリメチルメタクリレート(PMMA)膜)へのダメージを避ける為、300nm以下の波長の紫外線はフィルタによりカットして照射することが望ましい。ゲート電極部には金属電極膜62が既に形成されている為、照射された紫外線はチャネル12に対応する領域を透過することが出来ず、ゲート電極部の撥水領域14に対応する領域及びソース/ドレイン電極部のみ感光性薄膜が感光する。30秒程度の照射後、現像することによりゲート電極部の撥水領域14に対応する領域とソース/ドレイン電極周辺部の感光性薄膜64が除去され、その領域の撥水膜65がリフトオフされる(図6(c))。実施例3と同様な方法により導電性インクを用いてソース/ドレイン電極15,15及びゲート電極部の撥水領域14に対応する領域に金属膜66を形成する(図6(d))。再度実施例3と同様にしてフッ化アルキル系シランカップリング剤をスピン塗布して撥液膜を形成する。感光性薄膜の溶剤を用いてレジスト64を除去することにより図6(e)の様にチャネル以外の領域、すなわち、ゲート電極部の撥水領域14とソース/ドレイン電極周辺部とに対応する領域67のみが撥液性を発現する。本実施例では感光性薄膜溶剤としてアセトンを用いた。
半導体有機分子によるチャネル12の形成は実施例3と同様に行った。こうして親水性の領域では半導体有機分子の層68が形成され、可塑性を有するTFTを、リソグラフィーを用いない、印刷・塗布等の安価な方法で構成できた。
実施例4において、基板にポリイミド、絶縁膜にPMMAを用いたが、これ以外にも基板にポリフェニルビニルを始めとする可塑性の各種プラスチック基板を、絶縁膜にもポリイミド、ポリビニルフェノール等を用いても何ら問題はない。また、可塑性を必要としない場合には、基板に無機の絶縁膜を用いることにより、印刷・塗布等の作製プロセスの選択肢が増加する利点を享受することができる。ゲート電極を形成した後、スピンオングラス(SOG)により絶縁膜を形成し、ポジレジストをスピンコートし水銀ランプを用いて裏面から紫外線を照射する。ゲート電極により遮光された領域以外のレジストは現像により溶解・除去されるため、レジストパターンはゲート電極と同じパターンとなる。この状態でフッ化アルキル系シランカップリング剤をスピン塗布する。続いて、アセトン等を用いてレジストを除去することによりフッ化アルキル系シランカップリング剤をリフトオフし、所望の撥液パターンを得る。この方法ではSOGの焼成に450℃程度の熱処理が必要であること、レジストの除去に有機溶媒を使うことから、基板その他に有機材料を用いている場合には使用することが出来ない。この方法は製造プロセスの手順数が少なくなることや、撥液膜形成の為に金属を必要としないという利点を有する。
なお、金属膜63は、複数のTFTを連続して構成するときは、各TFTに必要であるわけではなく、連続して構成されるTFT全体に対して設ければよい。
(その他の実施例)
図2では、チャネル12を構成する親液パターン19の幅がソース・ドレイン電極15,15を結ぶ方向に変化している為、半導体有機分子結晶の配向方向も同方向を向くが、本発明はそれに限るものではない。例えばキャリアがチャネル中を流れる方向に対して垂直な方向のチャネル形状を変化させることにより、チャネル中のキャリア伝導方向に対して垂直な方向を結晶の主配向方向とすることができる。同様にして、チャネル中のキャリア伝導方向に対して任意の方向に主配向面を有する結晶を成長させることが可能である。
親液性領域のパターンは図1や図2に示したように、チャネルの幅が一方向に向かって単調に変化するような形状に限る必要はない。親液性領域に供給された溶液が親液パターンの長軸方向に向かって異方的な乾燥を自発的に生じさせるようなパターンであれば良い。このためには親液パターンの長軸方向のうち、望ましい方向に対して平均的に短軸方向の幅が広がっていれば目的は達せられる。
また、基板上に形成されたソース/ドレイン電極および両電極を結ぶチャネルに対応する領域を周辺部より低く形成するとともに周辺部を撥液性領域とし、基板上に有機分子を含む溶液を供給し、前記ソース・ドレイン電極方向に前記供給された溶液を異方的に乾燥させ、前記溶液中の前記有機分子を前記チャネルに対応する領域に配向させて成長させるものとしても良い。
また、半導体有機分子溶液の供給は、上述したマイクロピペットに代表されるノズルによる方法に限らず、例えば特開2003−229579号公報、特開2003−133691号公報あるいは特開2003−80694号公報に開示されるようなインクジェットプリンタを用いた方法が適用可能である。また、電極や配線を形成する方法として、例えば日経エレクトロニクス2002年6月17日号、pp.67−78に記載されているような、インクジェット、メッキ、印刷などの所謂直接描画法を用いて製造する方法が近年活発に研究されているが、これらの技術と本発明による技術を組み合わせることにより、従来のフォトリソグラフィーを用いる方法に比べて電子素子をはじめとする電気回路を安価に形成できる利点が期待できる。
実施例3では、ゲート電極材料としてアルミを用いたが、大気下で安定で電気伝導率の良い金属、例えば金、銀、プラチナ、パラジウム、銅、ニッケル、鉄などでも良い。また、実施例3では、基板、絶縁膜夫々に酸化膜付きシリコン、酸化シリコンを用いたが、これに限るものではない。但し、基板は各電極間の漏れ電流を防ぐ為、絶縁性の高いものが望ましい。また、撥液膜材料としてフッ化アルキル系シランカップリング剤を用いたが、少なくとも一部にフッ素基で終端された炭素鎖を有する撥液性分子であれば他の材料でもよく、例えば特開2001−278874号公報に開示される、側鎖にフッ素置換基を持つパーフルオロオキセタン等のオキセタン誘導体でもよい。この他、フッ素系表面活性剤によらない撥液膜も用いることが出来る。この場合、選択肢の増加という利点をもたらすが、半導体有機分子溶液に対して撥液性は低下する傾向がある。
実施例2では、チャネルの形成に用いる溶液の自発的かつ異方的な乾燥の促進のために、TFTのチャネル部とソース/ドレイン電極部のパターンに特徴を持つものとしたが、乾燥過程の制御をパターンの特徴に依らずに行なう方法もある。
例えば基板上のFETのチャネル方向を、図4とは異なって、幅の変化が長さ方向について全て同じ方向に揃うように構成したときは、dip法や温度勾配、気体の吹付けを用いる方法を使うこともできる。図7に、図4に対応する形で、FETのチャネルが幅の変化が長さ方向について全て同じ方向に揃うように構成した形の例を示した。dip法は半導体有機分子を含んだ溶液へ基板を浸しチャネルの長手方向に引き出す方法で、個々のFETに対して夫々溶液を供給する必要がなく量産性に優れているという特徴を持つ。温度勾配に依る方法は、基板を平らに置きチャネル長手方向に温度勾配が付くように基板両端もしくはチャネル両端に温度勾配を付与すれば良い。この方法は乾燥しにくい溶液を用いる場合に乾燥速度を上げられるという利点を持つ。気体を吹き付ける方法は溶液の供給後にエアガンなどにより気体をチャネル長手方向に向かって吹き付けることにより、乾燥方向を制御する方法である。この方法は加熱が難しい材料を用いる場合や、基板を加熱する必要があり温度勾配の付与が難しい場合などに用いることができる。この他、パターン内部で撥液性に勾配をつけること等によっても半導体有機分子溶液に所望の乾燥過程を課すことができる。撥液性の勾配は、例えば紫外線照射量の制御で可能である。この方法は基板上のFETのチャネルが同一方向を向いてない場合にも用いることができるという特徴を有する。これらの方法は全てFET領域を親液・撥液でパターニングしておく必要があるが、パターンの形状に特徴を持たせる必要がなく、FETパターンとして任意のパターンに対して半導体有機分子結晶薄膜の配向性を向上させることができる。
実施例3においては、ソース/ドレイン電極の形成に導電性インクを用いたが、チャネルに有機分子を用いるため、分子の分解や昇華を防ぐ目的で導電性インクの焼成温度を、250℃程度に留める必要がある。ソース/ドレイン電極形成方法としては、リソグラフィーを用いる方法も適用可能である。この場合、チャネル部12’をレジスト等で保護する必要があるが、電極形成後のレジスト除去時にチャネル部12’を構成する有機分子にダメージを与えないよう注意する必要がある。
実施例3においてはチャネルの形成をソース/ドレイン電極の形成に先立って行った。これにはチャネルを形成する半導体有機分子結晶と電極金属のコンタクトを良好に保つ利点があった。しかし、チャネル形成前にこれらの電極を形成することも可能である。この場合、通常のリソグラフィー法をチャネルへの影響を考慮せずに適用できる利点がある。また、導電性インクの焼成により電極を形成する場合でも焼成温度を有機分子の分解温度以上に設定できる利点がある。
(本発明の応用例)
本発明のTFTを駆動回路に用いたアクディブマトリックス型表示素子の画素ユニットの作製の例を示す。
図8Aは本発明のTFTを駆動回路に用いた3×3の画素ユニットのアクディブマトリックス型表示素子の等価回路図である。有機エレクトロルミネッセンス素子の駆動回路は、例えば、日経エレクトロニクス誌2000年4月24日号、pp.163−167にあるように液晶ディスプレイ画素駆動用回路をそのまま用いることは出来ず、液晶用に比べ電流制御用にTFTを一つ余計に必要とする。本応用例においても上記日経エレクトロニクス誌2000年4月24日号、pp.163−167や、特開2003−316295号公報に例があるように一画素当たり二つのTFTを使用する駆動回路とした表示素子について記述する。
618は走査線駆動回路で走査線615に所定の周期で信号を与える。619はデータ線駆動回路でデータ線616に画像データ信号を与える。620は電流供給回路で電流供給線617に走査線615と同じ周期で電流を供給する。611は、これらの回路で選択的に駆動される画素ユニットである。各画素ユニット611は、画素621及び画素制御回路から構成されている。画素制御回路は、画素選択TFT612、電流制御TFT613、キャパシタンス614及び関係する配線で構成される。より画素数の多いディスプレイの場合でも、アクティブマトリクス型であるため、画素ユニットを増やすだけでよい。
図8Bは、図8Aの画素ユニット611の具体的な構成例を示す図である。作製方法は実施例4に記載した無機絶縁体基板を用いる方法と同様である。以下、概要を説明する。
まず、ガラス基板に走査線615のパターンを有する金属配線を印刷成形する。配線幅は60μmとする。走査線615は画素選択TFT612のゲート電極も兼ねる為、実施例3及び4に記述したように所定の位置に画素選択TFT612のチャネルパターンを形成する為のゲート電極パターンを配置しておく。応用例においても画素選択TFT612及び電流制御TFT613のチャネルは実施例3と同じく、図4に示す様にチャネルを複数の領域の集合体として構成する。幅の狭いチャネルのチャネル幅を10μm、チャネル長及びチャネル幅は夫々60μmとした。SOGにより絶縁膜を形成した後、画素選択TFT612のチャネル形成に先立ちデータ線616の配線パターンを作製する。
応用例ではデータ線の反転パターンにレジストが残るようマスクを使い上面露光する。画素選択TFT612のチャネルに対応する領域に金属が形成されないよう、この領域にもレジストが残るよう注意する。データ線616は電流制御TFT613のゲート電極を兼ねており、画素選択TFT612形成時と同様、データ線パターンの一部に電流制御TFT613のチャネルパターンを形成しておく。現像後、導電性インクを用いてデータ線616を形成する。応用例で使用する銀超微粒子を用いた導電性インクは焼成温度が120℃であるため、焼成後に残存したレジストを除去することができる。
アセトンを用いてレジストを除去した後、画素選択TFT612のチャネル形成の為、再度ポジレジストをスピン塗布し裏面露光を行なう。これを現像しフッ化アルキル系シランカップリング剤をスピン塗布する。残存したレジストをアセトンで除去して走査線とデータ線616を除いた領域に撥液膜を形成する。画素選択TFT612のチャネル形成方法は実施例3で述べた方法と同様である。
その後、SOGによる絶縁膜の形成、電流供給線617及び画素対向電極621、電流制御TFT613を同様な方法で形成する。絶縁膜形成の為のSOGは半導体層に影響を与えないよう触媒を用い焼成温度を300℃以下に抑えるようにする。最上層に感光性ポリイミドを塗布し、画素対向電極領域をマスクした状態で上面露光を行なった後、現像し焼成することにより保護膜及び画素対向電極領域にスルーホールを形成できる。その後、例えば特開2004−47494号公報に開示される方法で画素領域にEL膜を形成し、感光性ITO塗料を用いてITO膜を形成しこれを上部電極とすれば、画素及びその駆動回路を形成することができる。これに走査線駆動回路618、データ線駆動回路619電流供給回路620を適宜構成すればアクティブマトリクス型表示素子を構成できる。
本応用例においては絶縁膜形成にSOG、データ線616と電流供給線617の形成に導電性インクを用いるなど、印刷や塗布による製法を取り入れたが、代わりに通常の半導体素子作製工程で用いられる真空中での成膜法を用いることができることは言うまでもない。通常の半導体素子作製工程を用いることにより、各配線パターンの位置合わせが精密に行える利点がある。
一方、インクジェット様の塗布技術を用いた印刷成形法により各配線パターンを形成することも可能である。この場合、作製工程全てを印刷・塗布法で行なうことが可能であり、製造コストの大幅な低減が可能となる。また、製造ステップも大幅に減少する。印刷・塗布法を用いる場合、各配線パターンの位置合わせ誤差はリソグラフィー法に比べ大きくなってしまうが、画像素子制御回路に要求される位置合わせ誤差は、論理回路などに求められる位置合わせ誤差に比べ要求が大分緩和される為、インクジェットでの位置合わせ誤差の30μm程度であればTFT領域を除けば問題はない。TFT領域に関しては、実施例3においては、下層の配線に刻まれたパターンをチャネル形成に用いる為、下層配線のチャネルパターン位置に上層配線のTFT領域が来なければならず、位置合わせ精度は、実施例3でのチャネル幅60μm程度の場合、せいぜい数μm程度のずれが許される程度である。しかし、これも下層配線に刻まれたチャネルパターンを本来必要な幅よりも余計に準備しておくことで回避できる。刻まれたパターンは配線の機能に対して大きな影響を与えないため、チャネルパターンを余計に準備しておいても本来の配線機能には問題はない。
本発明によれば、チャネルを形成する半導体有機分子の結晶を必要な方向に高配向させることができるので、キャリア移動度の大きなTFTを製造することが可能である。また、本発明ではチャネルの形成に液体を利用するもので、塗布法やインクジェット法により製造可能であることから、容易且つ安価TFTを製造可能である。
本発明によれば、可塑性を有する基板を用い上記の塗布・印刷技術を適用することによりフレキシブルな表示装置駆動回路を形成できるようになることが期待される。
本発明によれば、チャネルを構成する半導体有機分子薄膜が高配向した高性能の有機TFTが提供される。
(a)は本発明により形成されるTFTの典型的な構造を示す平面図、(b)はそのA−A位置において矢印方向に見た断面図である。 (a)−(d)は、本発明における半導体有機分子溶液の異方的乾燥を自発的に生じさせることにより、高配向した半導体有機分子結晶薄膜が溶液から成長する過程を模式的に示す図である。 半導体有機分子溶液の異方的な乾燥により形成された、乾燥方向に大きく成長した結晶粒を有するペンタセン結晶の一例を示すAFM像である。 半導体有機分子溶液の乾燥が十分に異方的でない場合に形成されたペンタセン結晶の一例を示すAFM像である。 チャネル12が一組のソース・ドレイン電極に対し、ソース/ドレイン電極を結ぶ方向に沿って幅が変化し、かつ、長軸が概ね平行にそろった複数の領域で形成される例を示す平面図である。 (a)−(f)は、本発明によるTFTを形成する場合の、チャネル以外を無機材料を用いて構成する具体例を示す図である。 (a)−(f)は、本発明によるTFTを形成する場合の、チャネル以外を無機材料を用いて構成する具体例を示す図である。 チャネル12が一組のソース・ドレイン電極に対し、ソース/ドレイン電極を結ぶ方向に沿って幅が変化し、幅の変化が長さ方向について全て同じ方向に揃うように構成した形で形成される例を示す平面図である。 本発明のTFTを駆動回路に用いた3×3の画素ユニットのアクディブマトリックス型表示素子の等価回路図である。 図8Aの画素ユニットの具体的な構成例を示す図である。
符号の説明
11…半導体有機分子結晶薄膜、12…チャネル、13…ゲート電極、14…撥液領域、15…ソース/ドレイン電極、16…基板、17…絶縁膜、19…親液性領域、23…半導体有機分子溶液、51…ゲート絶縁膜、52…レジスト、53…撥液膜、61…基板、62…ゲート電極、63…ゲート絶縁膜、64…感光性薄膜、65…撥液膜、66…撥液領域、67…撥液膜、68…半導体有機分子薄膜、611…画素ユニット、612…画素選択TFT、613…電流制御TFT、614…キャパシタンス、615…走査線、616…データ線、617…電流供給線、618…走査線駆動回路、619…データ線駆動回路、620…電流供給回路、621…画素対向電極。

Claims (8)

  1. 基板上に形成された撥液性領域の中に、ソース/ドレイン電極および両電極を結ぶチャネルに対応する親液性領域を、一方の電極から他方の電極に向けて前記チャネルの幅が変化するよう形成し、前記チャネルに対応する領域に有機分子を含有した溶液を供給して、前記供給された溶液を前記チャネルに対応する前記親液性領域の形状により、異方的な乾燥を自ずと生じさせ、前記チャネル領域に結晶粒が大きく、高配向した結晶を成長させることを特徴とする電界効果トランジスタの製造方法。
  2. 基板上に形成されたソース/ドレイン電極および両電極を結ぶチャネルに対応する親液性領域を周辺部より低く形成するとともに周辺部を撥液性領域とし、基板上に有機分子を含む溶液を供給し、前記供給された溶液を前記撥液性領域に囲まれた、前記チャネルに対応する前記周辺部より低く形成された親液性領域の形状により、異方的な乾燥を自ずと生じさせ、前記ソース・ドレイン電極方向に前記供給された溶液を異方的に乾燥させ、前記溶液中の前記有機分子を前記チャネルに対応する領域に配向させて成長させることを特徴とする電界効果トランジスタの作製方法。
  3. 前記溶液の異方的乾燥を生じさせる為に前記基板に温度勾配を付与することを利用する請求項1記載の電界効果トランジスタの製法。
  4. 前記溶液の異方的乾燥を生じさせる為に、前記基板に供給した前記溶液の乾燥を気体の流れにより促進する請求項1記載の電界効果トランジスタの製法。
  5. 前記溶液の異方的乾燥を生じさせる為に、前記基板を流体に浸した後引き上げる請求項1記載の電界効果トランジスタの製法。
  6. 前記チャネル領域とソース/ドレイン電極領域の連続した形状が、供給された溶液の異方的乾燥を誘起し、なおかつ異方的乾燥を促進する様なパターンである請求項1ないし5のいずれかに記載の電界効果トランジスタの製法。
  7. 基板、
    該基板上に形成された撥液性領域、
    該撥液性領域の中に形成された、ソース/ドレイン電極および両電極を結ぶチャネルに対応する親液性領域、
    前記チャネルに対応する親液性領域の形状が、チャネルと垂直方向の幅がチャネルの長さ方向に応じて変化していることにより、前記親液性領域に供給された有機分子を含有した溶液に自発的な異方的乾燥が誘起され、前記チャネルに対応する領域に結晶粒が大きく、高配向した結晶が成長した領域が形成されていることを特徴とする電界効果トランジスタ。
  8. 絶縁体、
    該絶縁体に形成された撥液性領域、
    該撥液性領域の中に形成された、ソース/ドレイン電極および両電極を結ぶチャネルに対応する親液性領域、
    前記チャネルに対応する親液性領域の形状が、チャネルと垂直方向の幅がチャネルの長さ方向に応じて変化していることにより、前記親液性領域に供給された有機分子を含有した溶液に自発的な異方的乾燥が誘起され、前記チャネルに対応する領域に結晶粒が大きく、高配向した結晶が成長した領域が形成されていることを特徴とする電界効果トランジスタ。
JP2005336709A 2005-11-22 2005-11-22 電界効果トランジスタ及びその製造方法 Expired - Fee Related JP4996846B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005336709A JP4996846B2 (ja) 2005-11-22 2005-11-22 電界効果トランジスタ及びその製造方法
US11/602,404 US7608857B2 (en) 2005-11-22 2006-11-21 Field effect transistor having a structure in which an organic semiconductor that forms a channel is made of a single crystal or a polycrystal of organic molecules

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005336709A JP4996846B2 (ja) 2005-11-22 2005-11-22 電界効果トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007142305A JP2007142305A (ja) 2007-06-07
JP4996846B2 true JP4996846B2 (ja) 2012-08-08

Family

ID=38054076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005336709A Expired - Fee Related JP4996846B2 (ja) 2005-11-22 2005-11-22 電界効果トランジスタ及びその製造方法

Country Status (2)

Country Link
US (1) US7608857B2 (ja)
JP (1) JP4996846B2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4961819B2 (ja) * 2006-04-26 2012-06-27 株式会社日立製作所 電界効果トランジスタ及びその製造方法
GB2450381B (en) * 2007-06-22 2009-11-11 Cambridge Display Tech Ltd Organic thin film transistors
FR2923083B1 (fr) * 2007-10-24 2015-04-17 Centre Nat Rech Scient Realisation d'une couche mince en materiau semiconducteur organique moleculaire.
GB2469507B (en) * 2009-04-16 2011-05-04 Cambridge Display Tech Ltd Organic thin film transistors
JP5686403B2 (ja) * 2010-08-18 2015-03-18 独立行政法人産業技術総合研究所 有機半導体薄膜の製造方法
US9059407B2 (en) 2010-08-18 2015-06-16 National Institute Of Advanced Industrial Science And Technology Method for manufacturing organic semiconductor thin film and monocryastalline organic semiconductor thin film
JP5569846B2 (ja) * 2010-08-26 2014-08-13 独立行政法人産業技術総合研究所 単結晶性有機半導体薄膜の製造方法
KR20130110151A (ko) * 2010-08-23 2013-10-08 소니 주식회사 유기 박막의 형성 방법 및 형성 장치, 및 유기 디바이스의 제조 방법
JP5790077B2 (ja) * 2011-03-30 2015-10-07 ソニー株式会社 偏光有機光電変換素子の製造方法
GB2490165A (en) * 2011-04-21 2012-10-24 Cpi Innovation Services Ltd Organic thin film transistor with crystal grain variation compensated by shape of source and drain electrodes
FR2974945B1 (fr) * 2011-05-04 2013-06-28 Commissariat Energie Atomique Procede de cristallisation orientee de materiaux
US8841152B2 (en) 2011-05-19 2014-09-23 Massachusetts Institute Of Technology Method of lift-off patterning thin films in situ employing phase change resists
CN103503124B (zh) 2011-06-21 2016-06-01 松下电器产业株式会社 薄膜晶体管元件及其制造方法、有机el显示元件及其制造方法、以及有机el显示装置
WO2012176231A1 (ja) 2011-06-21 2012-12-27 パナソニック株式会社 薄膜トランジスタ素子とその製造方法、有機el表示素子、および有機el表示装置
JP5891625B2 (ja) * 2011-07-12 2016-03-23 大日本印刷株式会社 有機半導体素子の製造方法および有機半導体素子
JP5950251B2 (ja) * 2011-09-09 2016-07-13 国立研究開発法人物質・材料研究機構 有機半導体単結晶形成方法
CN103907178A (zh) * 2011-11-04 2014-07-02 索尼公司 有机半导体元件的制造方法、有机半导体元件、有机单晶体薄膜的成长方法、有机单晶体薄膜、电子设备及有机单晶体薄膜组
JP2013098487A (ja) * 2011-11-04 2013-05-20 Sony Corp 有機半導体素子の製造方法、有機半導体素子および電子機器
CN103370776B (zh) * 2011-11-14 2016-10-12 松下电器产业株式会社 薄膜晶体管元件及其制造方法、有机el显示元件、以及有机el显示装置
WO2013073088A1 (ja) * 2011-11-14 2013-05-23 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機el表示素子、および有機el表示装置
WO2013073089A1 (ja) * 2011-11-14 2013-05-23 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機el表示素子、および有機el表示装置
JPWO2013073090A1 (ja) * 2011-11-14 2015-04-02 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機el表示素子、および有機el表示装置
JPWO2013073086A1 (ja) * 2011-11-14 2015-04-02 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機el表示素子、および有機el表示装置
TWI493765B (zh) * 2012-08-07 2015-07-21 E Ink Holdings Inc 有機半導體元件及其製作方法
JP6154144B2 (ja) * 2013-01-28 2017-06-28 株式会社Sijテクノロジ 有機半導体膜の製造方法、その製造装置および有機半導体基板
JP6229924B2 (ja) * 2013-04-26 2017-11-15 国立研究開発法人物質・材料研究機構 大面積ドメイン有機半導体結晶膜の作成方法及び大面積ドメイン有機半導体結晶膜
KR102078679B1 (ko) * 2013-05-30 2020-02-20 삼성디스플레이 주식회사 가요성 표시 장치 및 가요성 표시 장치의 제조 방법
US9525053B2 (en) 2013-11-01 2016-12-20 Samsung Electronics Co., Ltd. Integrated circuit devices including strained channel regions and methods of forming the same
KR20150054040A (ko) 2013-11-08 2015-05-20 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치
US9117785B2 (en) 2013-11-22 2015-08-25 Samsung Display Co., Ltd. Display device and method of manufacturing the same
JP6156191B2 (ja) * 2014-02-27 2017-07-05 株式会社デンソー 有機半導体装置およびその製造方法
JP6148634B2 (ja) * 2014-03-12 2017-06-14 富士フイルム株式会社 有機半導体結晶の製造方法
WO2016051972A1 (ja) * 2014-09-29 2016-04-07 富士フイルム株式会社 有機半導体膜の製造方法、有機トランジスタ
JP5995250B2 (ja) * 2014-12-02 2016-09-21 国立研究開発法人産業技術総合研究所 有機半導体薄膜の製造方法
JP6488815B2 (ja) * 2015-03-26 2019-03-27 株式会社デンソー 有機トランジスタ
WO2019211888A1 (ja) * 2018-05-01 2019-11-07 株式会社ニコン ゲート絶縁膜の形成方法、トランジスタの製造方法、回路基板の製造方法、トランジスタ、回路基板、及び電子デバイス

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2725587B2 (ja) * 1994-02-03 1998-03-11 日本電気株式会社 電界効果型トランジスタ
US6831299B2 (en) * 2000-11-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4264216B2 (ja) * 2002-02-08 2009-05-13 パナソニック株式会社 3端子有機電子デバイス
KR100454751B1 (ko) * 2002-10-21 2004-11-03 삼성에스디아이 주식회사 듀얼 또는 멀티플 게이트를 사용하는 티에프티의 제조 방법
GB0324189D0 (en) * 2003-10-16 2003-11-19 Univ Cambridge Tech Short-channel transistors
JP4867135B2 (ja) * 2004-03-31 2012-02-01 大日本印刷株式会社 有機半導体構造物の製造方法
JP4865999B2 (ja) * 2004-11-19 2012-02-01 株式会社日立製作所 電界効果トランジスタの作製方法

Also Published As

Publication number Publication date
JP2007142305A (ja) 2007-06-07
US7608857B2 (en) 2009-10-27
US20070117298A1 (en) 2007-05-24

Similar Documents

Publication Publication Date Title
JP4996846B2 (ja) 電界効果トランジスタ及びその製造方法
JP4961819B2 (ja) 電界効果トランジスタ及びその製造方法
JP4865999B2 (ja) 電界効果トランジスタの作製方法
JP4629997B2 (ja) 薄膜トランジスタ及び薄膜トランジスタアレイ
JP4163250B2 (ja) 異方性形状部材のマウント方法
US8877584B2 (en) Method of manufacturing interconnection member and electronic device
US20150008589A1 (en) Method of forming stacked-layer wiring, stacked-layer wiring, and electronic element
JP2008066567A (ja) 配線パターンとこれを用いた電子素子、有機半導体素子、積層配線パターンおよび積層配線基板
JP4678574B2 (ja) 積層構造体、積層構造体を用いた電子素子、電子素子アレイ及び表示装置
US8329504B2 (en) Method of forming organic semiconductor layer and method of manufacturing organic thin film transistor
US8101945B2 (en) Laminated structure, forming method of the same, wiring board, matrix substrate and electronic display apparatus
JP2006060113A5 (ja)
JP5066848B2 (ja) 薄膜トランジスタの製造方法
JP2006108506A (ja) 膜パターンの形成方法及び基板の製造方法
JP4691545B2 (ja) 半導体装置の製造方法
JP4906934B2 (ja) 電子素子、電子素子アレイ及び表示装置
JP2006281137A (ja) 膜付き基板の製造方法、および電子機器の製造方法
JP2008010454A (ja) 金属配線形成方法
US20140183634A1 (en) Thin Film Transistor Short Channel Patterning by Substrate Surface Energy Manipulation
JP2008010455A (ja) 金属配線形成方法
JP2006059936A (ja) 積層構造体及びその製造方法、電子素子、表示装置
JP2008284459A (ja) 溶液塗布用パターン製膜用マスクとその製造方法、パターン膜の製造方法、有機薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120514

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees