JP4906934B2 - 電子素子、電子素子アレイ及び表示装置 - Google Patents
電子素子、電子素子アレイ及び表示装置 Download PDFInfo
- Publication number
- JP4906934B2 JP4906934B2 JP2010017737A JP2010017737A JP4906934B2 JP 4906934 B2 JP4906934 B2 JP 4906934B2 JP 2010017737 A JP2010017737 A JP 2010017737A JP 2010017737 A JP2010017737 A JP 2010017737A JP 4906934 B2 JP4906934 B2 JP 4906934B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wettability changing
- electronic device
- surface energy
- surface tension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
(2)加熱により溶剤を除去する(プリベーク)
(3)パターンデータに従ってレーザー或いは電子線を用いて描画されたハードマスクを通して紫外光を照射する(露光)
(4)アルカリ溶液で露光部のレジストを除去する(現像)
(5)加熱により未露光部(パターン部)のレジストを硬化する(ポストベーク)
(6)エッチング液に浸漬又はエッチングガスに暴露し、レジストのない部分の薄膜層を除去する(エッチング)
(7)アルカリ溶液又は酸素ラジカルでレジストを除去する(レジスト剥離)
各薄膜層を形成後、上記の工程を繰返すことによって能動素子が完成するが、高価な設備と工程の長さがコストを上昇させる原因となっている。
ポリイミドプリカーサーを塗布し焼成する(ポリイミド膜形成)
フォトレジスト層を塗布する(レジスト塗布)
加熱により溶剤を除去する(プリベーク)
マスクを通して紫外光を照射する(露光)
アルカリ溶液で露光部のレジストを除去する(現像)
加熱により未露光部(パターン部)のレジストを硬化する(ポストベーク)
酸素プラズマによりレジストのない部分のポリイミド膜を除去する(エッチング)
溶剤でレジストを除去する(レジスト剥離)
を必要とするためインクジェット法の利点を損なっている。
また、濡れ性変化層を側鎖に疎水性基を有するポリイミドにより形成することにより、より高移動度の半導体層を有する電子素子を提供することができる。
さらに、電気絶縁性に優れているポリイミドを用い、かつ、そのポリイミドが疎水性基を有しているので、電気絶縁性が高く、かつ、微細な導電層パターンを形成可能な電子素子を提供することが可能となる。
また、省資源で低コストかつ特性に優れた電子素子を提供することができる。
請求項2に記載の発明は、請求項1に記載の電子素子において、前記導電層が前記半導体層に接して形成されているソース電極及びドレイン電極であり、前記半導体層に接して形成されているゲート絶縁膜と、該ゲート絶縁膜に接して形成されているゲート電極をさらに有する薄膜トランジスタであることを特徴とする。
従って、省資源で低コストかつ特性に優れたトランジスタ構造を有する電子素子を提供することができる。
請求項6に記載の発明は、請求項5に記載の電子素子において、前記濡れ性変化層は、2層以上の積層構造からなることを特徴とする。
また、濡れ性変化層を側鎖に疎水性基を有するポリイミドにより形成したので、より高移動度の半導体層を有する電子素子を提供することができる。
さらに、電気絶縁性に優れているポリイミドを用い、かつ、そのポリイミドが疎水性基を有しているため、電気絶縁性が高く、かつ、微細な導電層パターンを形成可能な電子素子を提供することが可能となる。
また、省資源で低コストかつ特性に優れた電子素子を提供することができる。
請求項2に記載の発明によれば、省資源で低コストかつ特性に優れたトランジスタ構造を有する電子素子を提供することができる。
まず、本実施の形態の積層構造体について説明する。図1は、本実施の形態の積層構造体1の原理的構成例を示す断面模式図である。本実施の形態の積層構造体1は、例えば基板(図示せず)上に形成された濡れ性変化層2をベースとして構成されている。ここに、濡れ性変化層2は、エネルギーの付与によって臨界表面張力が変化する材料からなる層であって、本実施の形態では、少なくとも臨界表面張力の異なる2つの部位として、より臨界表面張力の大きな高表面エネルギー部3と、より臨界表面張力の小さな低表面エネルギー部4とを有している。ここに、図示例の2つの高表面エネルギー部3間は、例えば、1〜5μm程度の微小ギャップに設定されている。そして、濡れ性変化層2に対して高表面エネルギー部3の部位には各々導電層5が形成され、かつ、濡れ性変化層2に対して少なくとも低表面エネルギー部4に接するようにして半導体層6が設けられている。
1 導電性材料を溶媒に溶解したもの、
2 導電性材料の前駆体若しくは前駆体を溶媒に溶解したもの、
3 導電性材料粒子を溶媒に分散したもの、
4 導電性材料の前駆体粒子を溶媒に分散したもの、
等を言う。より具体的には、Ag,Au,Ni等の金属微粒子を有機溶媒や水に分散したものやドープドPANI(ポリアニリン)やPEDOT(ポリエチレンジオキシチオフェン)にPSS(ポリスチレンスルホン酸)をドープした導電性高分子の水溶液等を例示することができる。
ここで、γSは固体11の表面張力、γSLは固体11と液体(液滴12)の界面張力、γLは液体(液滴12)の表面張力である。
(a) 読取顕微鏡を液滴12に向け、顕微鏡内のカーソル線を液滴12の接点に合わせて角度を読取る接線法、
(b) 十字のカーソルを液滴12の頂点に合わせ、一端を液滴12と固体11試料の接する点に合わせた時のカーソル線の角度を2倍することにより求めるθ/2法、
(c) モニター画面に液滴12を映し出し、円周上の1点(できれば頂点)と液滴12と固体11試料の接点(2点)をクリックしてコンピュータで処理する3点クリック法、
がある。(a)→(b)→(c)の順に精度が高くなる。
図6に本実施の形態の積層構造体1の作製プロセスの一例を示す。
上述したような構造の積層構造体1を構成要素の一部とする、ダイオード、トランジスタ、光電変換素子、熱電変換素子等の電子素子を形成することができる。
図9に本実施の形態の電子素子アレイの一例を示し、(a)は断面図、(b)は電極等の配置関係を示す平面図である。ここでは、図8に示したタイプの電子素子41を利用した例を示している。
図10の断面図に上述したような電子素子アレイ51を利用した本実施の形態の表示装置61の一例を示す。
本実施例は電子素子の作製に関するものである。ここでは、図7に示したような構造の電子素子(TFT)31を作製した。
濡れ性変化層2を設けないでガラス基板7上に、Auの蒸着膜をリフトオフによりパターニングし、ソース電極層5a及びドレイン電極層5bを形成した。
焼成後に、化8〜化11の化学式で表される構造体となる前駆体を、前述の化7の化学式で表される構造体となる前駆体とを混合した溶液を、実施例1と同様の成膜条件でガラス基板上に作製した。
実施例2で用いた混合溶液を、実施例4と同様の成膜条件でガラス基板上に作製した。次に、実施例4と同様の条件でパターニングを行い、インクジェット法によりソース及びドレイン電極を作製した。続いて、有機半導体材料に化12の化学式で表される重合体1を用いてスピンコート法により半導体層を形成した。
本実施例は電子素子の作製に関するものである。ここでは、図8に示したような構造の電子素子(TFT)41を作製した。
低抵抗Si基板上にゲート絶縁膜として熱酸化膜を形成し、Auの蒸着膜をリフトオフによりパターニングし、ソース電極層5a及びドレイン電極層5bを形成したこと以外は実施例5と同様にして作製した。
本実施例は図9に示すような電子素子アレイ51の作製に関するものである。
本実施例は図12に示すような電子素子アレイ51を用いた表示装置61の作製に関するものである。
2 濡れ性変化層
3 高表面エネルギー部
4 低表面エネルギー部
5 導電層
5a,5b 一対の電極層
6 半導体層
31 電子素子
32 絶縁体層
33 電極層
41 電子素子
42 電極層
51 電子素子アレイ
61 表示装置
Claims (9)
- 臨界表面張力が大きい高表面エネルギー部と臨界表面張力が小さい低表面エネルギー部を有する濡れ性変化層と、導電性材料を含む液体を付与することにより前記高表面エネルギー部に形成されている導電層と、前記低表面エネルギー部に形成されている半導体層を有し、
前記濡れ性変化層は、エネルギーの付与により臨界表面張力が変化する、側鎖に疎水性基を有するポリイミドを含むことを特徴とする電子素子。 - 前記導電層が前記半導体層に接して形成されているソース電極及びドレイン電極であり、前記半導体層に接して形成されているゲート絶縁膜と、該ゲート絶縁膜に接して形成されているゲート電極をさらに有する薄膜トランジスタであることを特徴とする請求項1に記載の電子素子。
- 前記高表面エネルギー部の臨界表面張力と前記低表面エネルギー部の臨界表面張力の差が10mN/m以上であることを特徴とする請求項1又は2に記載の電子素子。
- 前記低表面エネルギー部の臨界表面張力が40mN/m以下であることを特徴とする請求項1乃至3のいずれか一項に記載の電子素子。
- 前記濡れ性変化層は、2種類以上の材料からなることを特徴とする請求項1乃至4のいずれか一項に記載の電子素子。
- 前記濡れ性変化層は、2層以上の積層構造からなることを特徴とする請求項5に記載の電子素子。
- 前記濡れ性変化層は、第一の材料と第二の材料を含み、
前記第二の材料に対する前記第一の材料の重量比が60/40〜95/5であり、
前記第一の材料は、前記第二の材料よりも電気絶縁性が大きい材料であり、
前記第二の材料は、前記側鎖に疎水性基を有するポリイミドであることを特徴とする請求項5又は6に記載の電子素子。 - 請求項1乃至7のいずれか一項に記載の電子素子が基板上に複数個配設されていることを特徴とする電子素子アレイ。
- 請求項8に記載の電子素子アレイを有することを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010017737A JP4906934B2 (ja) | 2003-06-02 | 2010-01-29 | 電子素子、電子素子アレイ及び表示装置 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003156314 | 2003-06-02 | ||
JP2003156314 | 2003-06-02 | ||
JP2004086388 | 2004-03-24 | ||
JP2004086388 | 2004-03-24 | ||
JP2010017737A JP4906934B2 (ja) | 2003-06-02 | 2010-01-29 | 電子素子、電子素子アレイ及び表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004124292A Division JP4629997B2 (ja) | 2003-06-02 | 2004-04-20 | 薄膜トランジスタ及び薄膜トランジスタアレイ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010153883A JP2010153883A (ja) | 2010-07-08 |
JP4906934B2 true JP4906934B2 (ja) | 2012-03-28 |
Family
ID=42572531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010017737A Expired - Fee Related JP4906934B2 (ja) | 2003-06-02 | 2010-01-29 | 電子素子、電子素子アレイ及び表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4906934B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5978577B2 (ja) | 2011-09-16 | 2016-08-24 | 株式会社リコー | 多層配線基板 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01259563A (ja) * | 1988-04-08 | 1989-10-17 | Mitsubishi Electric Corp | 電界効果型トランジスタ |
JPH07120764A (ja) * | 1993-09-02 | 1995-05-12 | Matsushita Electric Ind Co Ltd | 液晶表示パネル及びその製造方法 |
JP4289522B2 (ja) * | 1999-03-11 | 2009-07-01 | 大日本印刷株式会社 | パターン形成体の製造法 |
GB9930217D0 (en) * | 1999-12-21 | 2000-02-09 | Univ Cambridge Tech | Solutiion processed transistors |
JP2003076004A (ja) * | 2001-09-04 | 2003-03-14 | Fuji Photo Film Co Ltd | パターン形成方法 |
JP4139096B2 (ja) * | 2001-09-18 | 2008-08-27 | シャープ株式会社 | トランジスタ及びそれを用いた表示装置 |
JP4629997B2 (ja) * | 2003-06-02 | 2011-02-09 | 株式会社リコー | 薄膜トランジスタ及び薄膜トランジスタアレイ |
-
2010
- 2010-01-29 JP JP2010017737A patent/JP4906934B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010153883A (ja) | 2010-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4629997B2 (ja) | 薄膜トランジスタ及び薄膜トランジスタアレイ | |
US8188465B2 (en) | Method of manufacturing semiconductor device, semiconductor device, display device, and electronic instrument | |
JP2007150246A (ja) | 有機トランジスタ及び表示装置 | |
EP1898478B1 (en) | Wiring pattern, electronic device, organic semiconductor device, layered wiring pattern, and layered wiring substrate using the wiring pattern | |
JP5121264B2 (ja) | 積層構造体及びその製造方法 | |
US8173997B2 (en) | Laminated structure, electronic element using the same, manufacturing method therefor, electronic element array, and display unit | |
US20060170836A1 (en) | Electronic device, method for manufacturing electronic device, contact hole of electronic device, method for forming contact hole of electronic device | |
JP4678574B2 (ja) | 積層構造体、積層構造体を用いた電子素子、電子素子アレイ及び表示装置 | |
JP2006060113A5 (ja) | ||
KR20070120390A (ko) | 초소수성 물질을 이용한 용액 타입의 패턴 형성 방법 | |
WO2009008491A1 (en) | Diamine compound, polyamic acid, soluble polyimide, composition, wettability changing film, electrode, and method of manufacturing a wettability changing film | |
JP2006261507A (ja) | 有機薄膜トランジスタおよびそれを備えた表示装置。 | |
JP2006021491A (ja) | 積層構造体、積層構造体を用いた光学素子、表示素子、演算素子及びこれらの製造方法 | |
JP2006261535A (ja) | 積層構造体、積層構造体を用いた電子素子、電子素子を用いた電子素子アレイ、積層構造体の製造方法および電子素子の製造方法 | |
JP4906934B2 (ja) | 電子素子、電子素子アレイ及び表示装置 | |
JP4907873B2 (ja) | 電子素子の製造方法 | |
JP2006060079A (ja) | 半導体層のパターン形成方法及び電子素子、電子素子アレイ、表示装置 | |
JP2010199285A (ja) | 配線基板の製造方法、電子素子および表示装置 | |
JP4707345B2 (ja) | 配線の修正方法 | |
US8202771B2 (en) | Manufacturing method of organic semiconductor device | |
JP2006059936A (ja) | 積層構造体及びその製造方法、電子素子、表示装置 | |
JP5103982B2 (ja) | 有機半導体素子の製造方法 | |
JP4860954B2 (ja) | コンタクトホール/層間絶縁膜の形成方法、表示素子、表示装置、半導体演算素子およびコンピュータ | |
JP2007123621A (ja) | 導電パターン及びその形成方法 | |
JP2011173429A (ja) | 積層構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20110920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120110 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4906934 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |