JP5103982B2 - 有機半導体素子の製造方法 - Google Patents
有機半導体素子の製造方法 Download PDFInfo
- Publication number
- JP5103982B2 JP5103982B2 JP2007084547A JP2007084547A JP5103982B2 JP 5103982 B2 JP5103982 B2 JP 5103982B2 JP 2007084547 A JP2007084547 A JP 2007084547A JP 2007084547 A JP2007084547 A JP 2007084547A JP 5103982 B2 JP5103982 B2 JP 5103982B2
- Authority
- JP
- Japan
- Prior art keywords
- organic semiconductor
- semiconductor layer
- layer
- gate insulating
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Description
本発明は、有機半導体トランジスタが用いられた有機半導体素子の製造方法に関するものである。
ＴＦＴに代表される半導体トランジスタは、近年、ディスプレイ装置の発展に伴ってその用途を拡大する傾向にある。このような半導体トランジスタは、半導体材料を介して電極が接続されていることにより、スイッチング素子としての機能を果たすものである。
従来、上記半導体トランジスタに用いられる半導体材料としては、シリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）やインジウムガリウム砒素（ＩｎＧａＡｓ）などの無機半導体材料が用いられてきた。近年、普及が拡大している液晶表示素子のディスプレイ用ＴＦＴアレイ基板にもこのような無機半導体材料を用いた半導体トランジスタが用いられている。
一方、上記半導体材料としては、有機化合物からなる有機半導体材料も知られている。有機半導体材料は、上記無機半導体材料に比べて安価に大面積化が可能であることから、フレキシブルなプラスチック基板上に形成でき、さらに機械的衝撃に対して安定であるという利点を有している。したがって、このような有機半導体材料を対象として、電子ペーパー代表されるフレキシブルディスプレイ等の次世代ディスプレイ装置への応用などを想定した研究が活発に行われている。
このような有機半導体材料が用いられた有機半導体トランジスタを作製する際には、通常、有機半導体層をパターン状に形成することが必要とされる。従来、パターン状に有機半導体層を形成する方法としては、フォトレジスト法が主に用いられてきた（例えば、特許文献１）。しかしながら、フォトレジスト法は、有機半導体材料からなる層を所望のパターンに精度良くパターニングできる点においては優れているが、工程が煩雑であるため生産性に乏しいという問題点があった。
このような問題点に対し、特許文献２にはインクジェット法を用いて有機半導体層を形成することによって有機半導体トランジスタを作製する方法が開示されている。インクジェット法はインクジェットヘッドを用いて微量のインクを所定の位置に吐出することによって有機半導体層を形成する方法であり、微細にパターニングされた有機半導体層を、高生産性で形成することができる点において優れた方法である。
ところで、一般的に半導体トランジスタは、ゲート電圧を印加することによって上記半導体材料からなる層の界面の電荷量を変化させることにより、ドレイン電流を制御してスイッチング機能を発揮させるものである。ここで、半導体トランジスタに十分なスイッチング機能を発揮させるためには、オン、オフ時のドレイン電流の比（オンオフ比）が大きいことが望ましいものである。これは、オンオフ比が大きい場合は僅かなゲート電圧の変化で大きなドレイン電流の変化を得ることができるからである。しかしながら、上述した有機半導体トランジスタは、従来の無機半導体トランジスタに比べてオンオフ比が小さいといった問題がある。
一般的に、オンオフ比が小さくなる原因としては、オン電流が低いこと、あるいは、オフ電流が高いことが挙げられるが、上述した有機半導体トランジスタにおいては特にオフ電流が高いことに問題があった。
有機半導体トランジスタのオフ電流が高い原因としては種々の要因が考えられるが、その原因の一つとして、有機半導体材料からなる有機半導体層を微細なパターン状に形成することが困難であるため、有機半導体層の面積が必要以上に大きくなってしまうことが挙げられる。このため、有機半導体トランジスタの作製に際しては、有機半導体層を上記ソース電極とドレイン電極との間にのみ形成し、有機半導体層の面積を小さくすることがオフ電流を低下させるために有用な手段になる。
本発明はこのような状況に鑑みてなされたものであり、有機半導体層を必要最小限の面積で形成することができ、オフ電流の小さい有機半導体素子を製造することが可能な有機半導体素子の製造方法を提供することを主目的とするものである。
上記課題を解決するために本発明は、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように形成されたゲート絶縁層と、上記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、上記ゲート絶縁層上に、上記ソース電極および上記ドレイン電極が表面に露出するように形成された有機半導体層と、を有する有機半導体素子用基板を用い、上記有機半導体層の表面に露出された上記ソース電極および上記ドレイン電極の間を覆うように、真空紫外光に対する遮光性を有する遮光性材料を含有するパッシベーション層形成用塗工液を塗工することにより、パターン状にパッシベーション層を形成するパッシベーション層形成工程と、真空紫外光を上記パッシベーション層および上記有機半導体層上に照射することにより、上記パッシベーション層が形成されていない部位の有機半導体層をエッチングする有機半導体層パターニング工程と、を有する有機半導体素子の製造方法であって、上記有機半導体層の表面が上記パッシベーション層形成用塗工液に対する撥液性を備えるものであり、かつ、上記ソース電極および上記ドレイン電極の表面の上記パッシベーション層形成用塗工液に対する接触角が、上記有機半導体層の表面の上記パッシベーション層形成用塗工液に対する接触角よりも小さいことを特徴とする、有機半導体素子の製造方法を提供する。
本発明によれば、上記有機半導体層の表面が上記パッシベーション層形成用塗工液に対する撥液性を備えるものであり、かつ、上記ソース電極および上記ドレイン電極の表面の上記パッシベーション層形成用塗工液に対する接触角が、上記有機半導体層の表面のそれよりも小さいことにより、上記パッシベーション層形成工程において上記有機半導体層上に塗布されたパッシベーション層形成用塗工液を、上記ソース電極および上記ドレイン電極の間の領域（以下、単に「チャネル領域」と称する場合がある。）のみに移動させることができる。このため、上記パッシベーション層をチャネル領域のみに形成することができる。そして、このようにパッシベーション層をチャネル領域のみに形成することが可能になると、上記有機半導体層パターニング工程においてチャネル領域のみに有機半導体層が形成されるように有機半導体層をパターニングすることが可能になる。
このようなことから、本発明によれば有機半導体層を必要最小限の面積で形成することができ、オフ電流の小さい有機半導体素子を製造することが可能な有機半導体素子の製造方法を提供することができる。
このようなことから、本発明によれば有機半導体層を必要最小限の面積で形成することができ、オフ電流の小さい有機半導体素子を製造することが可能な有機半導体素子の製造方法を提供することができる。
本発明においては、上記有機半導体層の表面の撥液性が上記パッシベーション層形成用塗工液に対する接触角で、４５°以上であることが好ましい。これにより本発明におけるパッシベーション層形成工程において、チャネル領域のみにパッシベーション層を形成することが容易になるからである。
また本発明は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記基板上に、上記ソース電極および上記ドレイン電極が表面に露出するように形成された有機半導体層と、を有する有機半導体素子用基板を用い、上記有機半導体層の表面に露出された上記ソース電極および上記ドレイン電極の間を覆うように、真空紫外光に対する遮光性と、絶縁性とを有する遮光性絶縁材料を含有するゲート絶縁層形成用塗工液を塗工することにより、パターン状にゲート絶縁層を形成するゲート絶縁層形成工程と、真空紫外光を上記ゲート絶縁層および上記有機半導体層上に照射することにより、上記ゲート絶縁層が形成されていない部位の有機半導体層をエッチングする有機半導体層パターニング工程と、を有する有機半導体素子の製造方法であって、上記有機半導体層の表面が上記ゲート絶縁層形成用塗工液に対する撥液性を備えるものであり、かつ、上記ソース電極および上記ドレイン電極の表面の上記パッシベーション層形成用塗工液に対する接触角が、上記有機半導体層の表面の上記パッシベーション層形成用塗工液に対する接触角よりも小さいことを特徴とする有機半導体素子の製造方法を提供する。
本発明によれば、上記有機半導体層の表面が上記ゲート絶縁層形成用塗工液に対する撥液性を備えるものであり、かつ、上記ソース電極および上記ドレイン電極の表面の上記ゲート絶縁層形成用塗工液に対する接触角が、上記有機半導体層の表面のそれよりも小さいことにより、上記ゲート絶縁層形成工程において上記有機半導体層上に塗布されたゲート絶縁層形成用塗工液をチャネル領域のみに移動させることができる。このため、上記ゲート絶縁層を上記チャネル領域のみに形成することができる。そして、このようにゲート絶縁層をチャネル領域のみに形成することが可能になると、上記有機半導体層パターニング工程においてチャネル領域のみに有機半導体層が形成されるように、有機半導体層をパターニングすることが可能になる。
このようなことから、本発明によれば有機半導体層を必要最小限の面積で形成することができ、オフ電流の小さい有機半導体素子を製造することが可能な有機半導体素子の製造方法を提供することができる。
このようなことから、本発明によれば有機半導体層を必要最小限の面積で形成することができ、オフ電流の小さい有機半導体素子を製造することが可能な有機半導体素子の製造方法を提供することができる。
本発明においては、上記有機半導体層の表面の撥液性が、上記ゲート絶縁層形成用塗工液に対する接触角で、４５°以上であることが好ましい。これにより本発明におけるゲート絶縁層形成工程において、チャネル領域のみにゲート絶縁層を形成することが容易になるからである。
また、本発明の有機半導体素子の製造方法においては、上記ソース電極および上記ドレイン電極が多孔質体であることが好ましい。上記ソース電極および上記ドレイン電極が多孔質体であることにより、上記有機半導体素子用基板を作製する工程において上記ソース電極および上記ドレイン電極が表面に露出するように有機半導体層を形成することが容易になるからである。
本発明の有機半導体素子の製造方法は、有機半導体層を必要最小限の面積で形成することにより、オフ電流の小さい有機半導体素子を製造することができるという効果を奏する。
以下、本発明の有機半導体素子の製造方法について詳細に説明する。
本発明の有機半導体素子の製造方法は、２つの態様に大別することができる。すなわち、本発明の有機半導体素子の製造方法は、ボトムゲート型構造の有機半導体トランジスタを備える有機半導体素子を製造可能な第１態様と、トップゲート型構造の有機半導体トランジスタを備える有機半導体素子を製造可能な第２態様と、に大別することができる。
したがって、以下、各態様に分けて本発明の有機半導体素子の製造方法について説明する。
したがって、以下、各態様に分けて本発明の有機半導体素子の製造方法について説明する。
Ａ．第１態様の有機半導体素子の製造方法
まず、第１態様の有機半導体素子の製造方法について説明する。本態様の有機半導体素子の製造方法は、ボトムゲート型構造の有機半導体トランジスタを備える有機半導体素子を製造することが可能なものである。すなわち、本態様の有機半導体素子の製造方法は、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように形成されたゲート絶縁層と、上記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極が表面に露出するように、上記ゲート絶縁層上に形成された有機半導体層とを有する有機半導体素子用基板を用い、上記有機半導体層の表面に露出された上記ソース電極および上記ドレイン電極の間を覆うように、真空紫外光に対する遮光性を有する遮光性材料が含まれるパッシベーション層形成用塗工液を塗工することにより、パターン状にパッシベーション層を形成するパッシベーション層形成工程と、真空紫外光を上記パッシベーション層および上記有機半導体層上に照射することにより、上記パッシベーション層が形成されていない部位の有機半導体層をエッチングする有機半導体層パターニング工程と、有するものあって、上記有機半導体層の表面が、上記パッシベーション層形成用塗工液に対する撥液性を備えるものであり、かつ、上記ソース電極および上記ドレイン電極の表面の上記パッシベーション層形成用塗工液に対する接触角が、上記有機半導体層の表面の上記パッシベーション層形成用塗工液に対する接触角よりも小さいことを特徴とするものである。
まず、第１態様の有機半導体素子の製造方法について説明する。本態様の有機半導体素子の製造方法は、ボトムゲート型構造の有機半導体トランジスタを備える有機半導体素子を製造することが可能なものである。すなわち、本態様の有機半導体素子の製造方法は、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように形成されたゲート絶縁層と、上記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極が表面に露出するように、上記ゲート絶縁層上に形成された有機半導体層とを有する有機半導体素子用基板を用い、上記有機半導体層の表面に露出された上記ソース電極および上記ドレイン電極の間を覆うように、真空紫外光に対する遮光性を有する遮光性材料が含まれるパッシベーション層形成用塗工液を塗工することにより、パターン状にパッシベーション層を形成するパッシベーション層形成工程と、真空紫外光を上記パッシベーション層および上記有機半導体層上に照射することにより、上記パッシベーション層が形成されていない部位の有機半導体層をエッチングする有機半導体層パターニング工程と、有するものあって、上記有機半導体層の表面が、上記パッシベーション層形成用塗工液に対する撥液性を備えるものであり、かつ、上記ソース電極および上記ドレイン電極の表面の上記パッシベーション層形成用塗工液に対する接触角が、上記有機半導体層の表面の上記パッシベーション層形成用塗工液に対する接触角よりも小さいことを特徴とするものである。
このような本態様の有機半導体素子の製造方法について図を参照しながら説明する。図１は本態様の有機半導体素子の製造方法の一例を示す概略図である。図１に例示するように本態様の有機半導体素子の製造方法は、基板１と、上記基板１上に形成されたゲート電極２と、上記ゲート電極２を覆うように形成されたゲート絶縁層３と、上記ゲート絶縁層３上に形成されたソース電極４およびドレイン電極５と、上記ゲート絶縁層３上に、上記ソース電極４および上記ドレイン電極５が表面に露出するように形成された有機半導体層６と、を有する有機半導体素子形成用基板１０ａを用い（図１（ａ））、上記有機半導体層６の表面に露出された上記ソース電極４および上記ドレイン電極５の間を覆うように、真空紫外光に対する遮光性を有する遮光性材料を含有するパッシベーション層形成用塗工液を塗工することにより、有機半導体層６上にパターン状のパッシベーション層７を形成するパッシベーション層形成工程と（図１（ｂ））、真空紫外光を上記パッシベーション層７および上記有機半導体層６上に照射することにより、上記パッシベーション層７が形成されていない部位の有機半導体層６をエッチングする有機半導体層パターニング工程と（図１（ｃ））、有し、ボトムゲート型の有機半導体トランジスタを有する有機半導体素子１０Ａを製造するものである（図１（ｄ））。
このような例において、本態様の有機半導体素子の製造方法は、上記有機半導体層６の表面が上記パッシベーション層形成用塗工液に対する撥液性を備えるものであり、かつ、上記ソース電極４および上記ドレイン電極５の表面の上記パッシベーション層形成用塗工液に対する接触角が、上記有機半導体層６の表面の上記パッシベーション層形成用塗工液に対する接触角よりも小さいことを特徴とするものである。
このような例において、本態様の有機半導体素子の製造方法は、上記有機半導体層６の表面が上記パッシベーション層形成用塗工液に対する撥液性を備えるものであり、かつ、上記ソース電極４および上記ドレイン電極５の表面の上記パッシベーション層形成用塗工液に対する接触角が、上記有機半導体層６の表面の上記パッシベーション層形成用塗工液に対する接触角よりも小さいことを特徴とするものである。
本態様によれば、上記有機半導体層の表面が、上記パッシベーション層形成用塗工液に対する撥液性を備えるものであり、かつ、上記ソース電極および上記ドレイン電極の表面の上記パッシベーション層形成用塗工液に対する接触角が、上記有機半導体層の表面の上記パッシベーション層形成用塗工液に対する接触角よりも小さいことにより、上記パッシベーション層形成工程において上記有機半導体層上に塗布されたパッシベーション層形成用塗工液をチャネル領域のみに移動させることができる。このため、上記パッシベーション層をチャネル領域のみに形成することができる。そして、このようにパッシベーション層をチャネル領域のみに形成することが可能になると、上記有機半導体層パターニング工程においてチャネル領域のみに有機半導体層が形成されるように有機半導体層をパターニングすることが可能になる。
このようなことから、本態様によれば有機半導体層を必要最小限の面積で形成することができ、オフ電流の小さい有機半導体素子を製造することが可能な有機半導体素子の製造方法を提供することができる。
このようなことから、本態様によれば有機半導体層を必要最小限の面積で形成することができ、オフ電流の小さい有機半導体素子を製造することが可能な有機半導体素子の製造方法を提供することができる。
上記パッシベーション層形成工程においてチャネル領域のみにパッシベーション層を形成することができる理由については明らかではないが、次のような理由によるものと推定される。
図２は、本態様におけるパッシベーション層形成工程の一例を示す概略図である。図２に例示するように、本態様に用いられるパッシベーション層形成工程は、有機半導体素子用基板が用いられ、上記有機半導体層６の表面に露出されたソース電極４およびドレイン電極５の双方を覆うように、パッシベーション層形成用塗工液７’を塗布することによってパッシベーション層を形成するものである（図２（ａ））。ここで、上記有機半導体層６は、表面に上記パッシベーション層形成用塗工液７’に対する撥液性を有するため、上記パッシベーション層形成用塗工液７’は乾燥過程において表面積が減少するように有機半導体層６の表面上を移動すると考えられる（図２（ｂ））。そして、本態様においては上記ソース電極４および上記ドレイン電極５の表面の上記パッシベーション層形成用塗工液に対する接触角が、上記有機半導体層６の表面のそれに比べて小さくなっているため、上記パッシベーション層形成用塗工液の移動をソース電極４およびドレイン電極６上で停止させることができる（図２（ｃ））。このため、上記チャネル領域のみにパッシベーション層を形成することができると考えられる。
図２は、本態様におけるパッシベーション層形成工程の一例を示す概略図である。図２に例示するように、本態様に用いられるパッシベーション層形成工程は、有機半導体素子用基板が用いられ、上記有機半導体層６の表面に露出されたソース電極４およびドレイン電極５の双方を覆うように、パッシベーション層形成用塗工液７’を塗布することによってパッシベーション層を形成するものである（図２（ａ））。ここで、上記有機半導体層６は、表面に上記パッシベーション層形成用塗工液７’に対する撥液性を有するため、上記パッシベーション層形成用塗工液７’は乾燥過程において表面積が減少するように有機半導体層６の表面上を移動すると考えられる（図２（ｂ））。そして、本態様においては上記ソース電極４および上記ドレイン電極５の表面の上記パッシベーション層形成用塗工液に対する接触角が、上記有機半導体層６の表面のそれに比べて小さくなっているため、上記パッシベーション層形成用塗工液の移動をソース電極４およびドレイン電極６上で停止させることができる（図２（ｃ））。このため、上記チャネル領域のみにパッシベーション層を形成することができると考えられる。
本態様の有機半導体素子の製造方法は、少なくとも上記パッシベーション層形成工程、および、有機半導体層パターニング工程を有するものである。
以下、本態様に用いられる各工程について順に説明する。
以下、本態様に用いられる各工程について順に説明する。
１．パッシベーション層形成工程
まず、本態様に用いられるパッシベーション層形成工程について説明する。本工程は、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように形成されたゲート絶縁層と、上記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、上記ゲート絶縁層上に、上記ソース電極および上記ドレイン電極が表面に露出するように形成された有機半導体層とを有する有機半導体素子用基板を用い、上記有機半導体層の表面に露出された上記ソース電極および上記ドレイン電極の間を覆うように、真空紫外光に対する遮光性を有する遮光性材料を含有するパッシベーション層形成用塗工液を塗工することによりパターン状にパッシベーション層を形成する工程である。
以下、このようなパッシベーション層形成工程について詳細に説明する。
まず、本態様に用いられるパッシベーション層形成工程について説明する。本工程は、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように形成されたゲート絶縁層と、上記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、上記ゲート絶縁層上に、上記ソース電極および上記ドレイン電極が表面に露出するように形成された有機半導体層とを有する有機半導体素子用基板を用い、上記有機半導体層の表面に露出された上記ソース電極および上記ドレイン電極の間を覆うように、真空紫外光に対する遮光性を有する遮光性材料を含有するパッシベーション層形成用塗工液を塗工することによりパターン状にパッシベーション層を形成する工程である。
以下、このようなパッシベーション層形成工程について詳細に説明する。
（１）有機半導体素子用基板
最初に、本工程に用いられる有機半導体素子用基板について説明する。上述したように本工程に用いられる有機半導体素子用基板は、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように形成されたゲート絶縁層と、上記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極が表面に露出するように、上記ゲート絶縁層上に形成された有機半導体層とを有するものである。
最初に、本工程に用いられる有機半導体素子用基板について説明する。上述したように本工程に用いられる有機半導体素子用基板は、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように形成されたゲート絶縁層と、上記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極が表面に露出するように、上記ゲート絶縁層上に形成された有機半導体層とを有するものである。
ａ．有機半導体層
本工程に用いられる有機半導体素子用基板が備える有機半導体層は、有機半導体材料を含むものであり、本態様により製造される有機半導体素子において有機半導体トランジスタに半導体特性を付与するものである。また、本工程に用いられる有機半導体層は、表面に後述するパッシベーション層形成用塗工液に対する撥液性を有するものである。
本工程に用いられる有機半導体素子用基板が備える有機半導体層は、有機半導体材料を含むものであり、本態様により製造される有機半導体素子において有機半導体トランジスタに半導体特性を付与するものである。また、本工程に用いられる有機半導体層は、表面に後述するパッシベーション層形成用塗工液に対する撥液性を有するものである。
ここで、本工程に用いられる有機半導体層の表面が備える撥液性の程度としては、本工程において有機半導体層上に塗布されたパッシベーション層形成用塗工液が、有機半導体層の表面において表面積を減少するように移動可能な程度であれば特に限定されるものではなく、有機半導体層に含まれる有機半導体材料の種類や、後述するパッシベーション層形成用塗工液の組成等に応じて適宜決定することができるものである。なかでも、本工程に用いられる有機半導体層の表面が備える撥液性は、本工程に用いられるパッシベーション層形成用塗工液に対する接触角が３０°〜９０°の範囲内となる程度であることが好ましく、特に４５°〜５５°の範囲内となる程度であることが好ましい。
なお、上記接触角は、協和界面科学社製 Ｄｒｏｐ Ｍａｓｔｅｒ ７００を用い、室温（２３℃）で測定した値を用いるものとする。
なお、上記接触角は、協和界面科学社製 Ｄｒｏｐ Ｍａｓｔｅｒ ７００を用い、室温（２３℃）で測定した値を用いるものとする。
ここで、上記有機半導体層の表面の撥液性は相対的なものであり、上記有機半導体材料や、後述するパッシベーション層形成用塗工液の組成等を適宜変更することによって、所望の程度に調整することができる。
本工程に用いられる有機半導体材料としては、所望の半導体特性を備える有機半導体層を得ることができるものであれば特に限定されるものではなく、一般的に有機半導体トランジスタに用いられる有機半導体材料を用いることができる。このような有機半導体材料としては、例えば、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機ケイ素化合物等を挙げることができる。より具体的には、ペンタセン等の低分子系有機半導体材料、および、ポリピロール、ポリ（Ｎ−置換ピロール）、ポリ（３−置換ピロール）、ポリ（３，４−二置換ピロール）等のポリピロール類、ポリチオフェン、ポリ（３−置換チオフェン）、ポリ（３，４−二置換チオフェン）、ポリベンゾチオフェン等のポリチオフェン類、ポリイソチアナフテン等のポリイソチアナフテン類、ポリチェニレンビニレン等のポリチェニレンビニレン類、ポリ（ｐ−フェニレンビニレン）等のポリ（ｐ−フェニレンビニレン）類、ポリアニリン、ポリ（Ｎ−置換アニリン）等のポリアニリン類、ポリアセチレン等のポリアセチレン類、ポリジアセチレン、ポリアズレン等のポリアズレン類等の高分子系有機半導体材料を挙げることができる。
なお、本工程に用いられる有機半導体材料は１種類のみであってもよく、あるいは、２種類以上であってもよい。
また本工程に用いられる有機半導体層の厚みは、上記有機半導体材料の種類等に応じて所望の半導体特性を備える有機半導体層を得ることができる範囲であれば特に限定されない。なかでも本工程に用いられる有機半導体層の厚みは、１ｎｍ〜１０００ｎｍの範囲内であることが好ましく、特に５ｎｍ〜３００ｎｍの範囲内であることが好ましく、さらに２０ｎｍ〜１００ｎｍの範囲内であることが好ましい。上記範囲より厚いと本態様によって形成される有機半導体素子において、電流オフ時においても回り込み電流によってドレイン電流が生じ、これに起因してオフ電流が大きくなってしまう場合があるからである。また、本工程に用いられる有機半導体層は、後述するソース電極およびドレイン電極が表面に露出するように形成されたものであるが、厚みが上記範囲よりも大きいとソース電極およびドレイン電極を表面に露出させることが困難になる場合も想定されるからである。一方、厚みが上記範囲より薄いと、有機半導体材料の種類によっては有機半導体層の半導体特性が不足してしまう可能性があるからである。
なお、本工程に用いられる有機半導体層は、例えば、上記有機半導体材料が溶媒に可溶なものである場合は、当該有機半導体材料を溶媒に溶解して有機半導体層形成用塗工液を調製した後、これを有機半導体層形成用塗工液を上記基板上に塗工する方法によって形成することができる。この場合の塗工方法としては、例えば、スピンコート法、ダイコート法、ロールコート法、バーコート法、ＬＢ法、ディップコート法、スプレーコート法、ブレードコート法、およびキャスト法等を挙げることができる。
一方、上記有機半導体材料が溶媒に不溶なものである場合は、例えば、真空蒸着法等のドライプロセスによって形成することができる。
一方、上記有機半導体材料が溶媒に不溶なものである場合は、例えば、真空蒸着法等のドライプロセスによって形成することができる。
ｂ．ソース電極およびドレイン電極
本工程に用いられるソース電極およびドレイン電極は、後述するゲート絶縁層上に配置され、その表面が上述した有機半導体層の表面に露出するように形成されたものである。
本工程に用いられるソース電極およびドレイン電極は、後述するゲート絶縁層上に配置され、その表面が上述した有機半導体層の表面に露出するように形成されたものである。
本工程に用いられる有機半導体素子用基板においてソース電極およびドレイン電極が形成されている態様としては、両電極ともその表面が上記有機半導体層の表面に露出するように形成されている態様であれば特に限定されるものではない。このような態様としては、例えば、ソース電極およびドレイン電極の厚みが上記有機半導体層の厚みとは異なるように形成された態様であってもよく、あるいは、ソース電極およびドレイン電極の厚みが上記有機半導体層の厚みと同一になるように形成された態様であってもよい。
これらの態様について図を参照しながら説明する。図３は本工程に用いられる有機半導体素子用基板の一例を示す概略断面図である。図３に例示するように、本工程に用いられる有機半導体素子用基板においてソース電極４およびドレイン電極５が形成されている態様としては、ソース電極４およびドレイン電極５の厚みが上記有機半導体層６の厚みとは異なるように形成された態様であってもよく（図３（ａ）、（ｂ））、あるいは、ソース電極４およびドレイン電極５の厚みが上記有機半導体層６の厚みと同一になるように形成された態様であってもよい（図３（ｃ））。
本工程に用いられるソース電極およびドレイン電極はこれらのいずれの態様で形成されたものであってもよいが、なかでも厚みが上記有機半導体層の厚みとは異なるように形成されたものであることが好ましく、特にソース電極およびドレイン電極の厚みが上記有機半導体層の厚みよりも大きくなるように形成されたものであることが好ましい。これにより、本工程に用いられる有機半導体素子用基板を作製する工程において、表面が有機半導体層の表面に露出するようにソース電極およびドレイン電極を形成することが容易になるからである。また、ソース電極およびドレイン電極がこのような態様で形成されたものであることにより、パッシベーション層形成工程において形成されるパッシベーション層の面積が小さくなりすぎてしまうことをより効果的に防止できるからである。
ここで、本工程に用いられるソース電極およびドレイン電極の厚みが、上記有機半導体層の厚みよりも大きくなるように形成されている場合、ソース電極およびドレイン電極の厚みと、上記有機半導体層との厚みの差は、０．１μｍ〜２０μｍの範囲内であることが好ましく、特に１μｍ〜１５μｍの範囲内であることが好ましく、さらに２μｍ〜５μｍの範囲内であることが好ましい。
ここで、ソース電極とドレイン電極との厚みが異なる場合、上記厚みの差は厚みが小さい方の電極と有機半導体層の厚みとの差を指すものとする。
ここで、ソース電極とドレイン電極との厚みが異なる場合、上記厚みの差は厚みが小さい方の電極と有機半導体層の厚みとの差を指すものとする。
また、本工程に用いられるソース電極およびドレイン電極の厚みは、表面を上記有機半導体層上に露出させることができる程度であれば特に現にされるものではない。なかでも本工程においては、０．１μｍ〜１０μｍの範囲内であることが好ましく、特に１μｍ〜５μｍの範囲内であることが好ましく、さらに１μｍ〜２μｍの範囲内であることが好ましい。
なお、本工程に用いられるソース電極およびドレイン電極は、互いに同一の高さで形成されたものであってもよく、あるいは、互いに異なる高さで形成されたものであってもよい。
本工程に用いられるソース電極およびドレイン電極は、有機半導体層上に露出した表面のパッシベーション層形成用塗工液に対する接触角が、有機半導体層の表面に対する上記パッシベーション層形成用塗工液の接触角よりも小さいものである。ここで、ソース電極およびドレイン電極に対する上記接触角と、有機半導体層に対する上記接触角との差としては、パッシベーション層形成工程において形成されるパッシベーション層に、ソース電極またはドレイン電極に接していない部位が生じることがない程度に、パッシベーション層形成用塗工液の移動を抑制できる範囲内であれば特に限定されるものではない。
また、本工程に用いられるソース電極およびドレイン電極の有機半導体層上に露出した表面に対するパッシベーション層形成用塗工液の接触角としては、上記有機半導体層に対するパッシベーション層形成用塗工液の接触角との差を所望の範囲内にできる程度であれば特に限定されるものではない。なかでも本工程においては１０°以下であることが好ましく、特に０°であることが好ましい。上記接触角がこのような範囲より大きいと、パッシベーション層形成工程において形成されるパッシベーション層に、ソース電極またはドレイン電極に接していない部位が生じてしまう可能性があるからである。また、上記範囲よりも大きいと、有機半導体層に対するパッシベーション層形成用塗工液の接触角との差を所望の範囲の調整することが困難になる可能性があるからである。
ここで、本工程に用いられるソース電極およびドレイン電極を後述するような多孔質体とすることにより、上記接触角を実質的に０°にすることができる。
ここで、本工程に用いられるソース電極およびドレイン電極を後述するような多孔質体とすることにより、上記接触角を実質的に０°にすることができる。
なお、上記接触角は上述した測定方法および測定条件によって測定した値を用いるものとする。
ここで、ソース電極およびドレイン電極の上記接触角は主としてソース電極およびドレイン電極の構成材料に依存するものであり、構成材料を適宜選択することにより任意に調整することができる。また、ソース電極およびドレイン電極の構成材料を変化させること以外に、例えば、ソース電極およびドレイン電極の表面形状を変化させることによっても上記接触角を制御することができる。
本工程に用いられるソース電極およびドレイン電極の形態は特に限定されるものではないが、多孔質体であることが好ましい。ソース電極およびドレイン電極が多孔質体であることにより、有機半導体層上に露出した表面形状を微細な凹凸状にすることができるため、上記接触角を所望の範囲に調整することに寄与できるからである。また、上記ソース電極および上記ドレイン電極が多孔質体であることにより、本工程に用いられる有機半導体素子用基板を作製する形成工程において、上記ソース電極および上記ドレイン電極が表面に露出するように有機半導体層を形成することが容易になるからである。すなわち、上記有機半導体層を形成する際に、有機半導体材料を含有する有機半導体層形成用塗工液を塗布する方法を用いた場合に、ソース電極およびドレイン電極上に塗布された有機半導体層形成用塗工液はソース電極およびドレイン電極に吸収されるため、ソース電極およびドレイン電極の表面が有機半導体層上に露出するように、有機半導体層を形成することが容易になるのである。
本工程に用いられるソース電極およびドレイン電極に用いられる材料としては、所望の導電性を有する導電性材料であれば特に限定されるものではない。このような導電性材料としては、例えば、Ａｇ、Ａｕ、Ｔａ、Ｔｉ、Ａｌ、Ｚｒ、Ｃｒ、Ｎｂ、Ｈｆ、Ｍｏ、Ｍｏ−Ｔａ合金、ＩＴＯ、ＩＺＯ、および、ＰＥＤＯＴ／ＰＳＳ等の導電性高分子を挙げることができる。本工程においてはこれらのいずれの導電性材料であっても好適に用いることができるが、なかでも多孔質体からなるソース電極およびドレイン電極が用いられる場合は金属材料が用いられることが好ましい。金属材料が用いられることにより金属ナノ粒子を焼結する方法によって、簡易な工程で多孔質体からなるソース電極およびドレイン電極を形成することが可能になるからである。
なお、本工程に用いられるソース電極およびドレイン電極の間（以下、単に「チャネル長」と称する場合がある。）は、本態様によって製造される有機半導体素子の用途等に応じて適宜選択されるものであり、特に限定されるものではない。なかでも本工程においては、チャネル長が１μｍ〜１０００μｍの範囲内であることが好ましく、特に５μｍ〜５００μｍの範囲内であることが好ましく、さらに１０μｍ〜１００μｍの範囲内であることが好ましい。
本工程に用いられるソース電極およびドレイン電極の形成方法としては、例えば、蒸着方法や、金属ナノ粒子を含有する塗工液を塗布し、次いで当該塗工液の塗膜を焼結することによって多孔質体からなる電極を形成する塗布法等を挙げることができる。ここで、上記塗布法は、金属ナノ粒子を溶媒に分散して金属ナノ粒子塗工液を調製する金属ナノ粒子塗工液作成工程と、金属ナノ粒子塗工液を塗工し、当該塗工液の塗膜を形成する塗工工程と、形成された金属ナノ粒子の塗膜を焼結する焼結工程とを少なくとも有するものである。
ｃ．ゲート絶縁層
本工程に用いられるゲート絶縁層は、後述するゲート電極を覆うように形成され、上記ソース電極およびドレイン電極と、ゲート電極とを絶縁する機能を有するものである。
本工程に用いられるゲート絶縁層は、後述するゲート電極を覆うように形成され、上記ソース電極およびドレイン電極と、ゲート電極とを絶縁する機能を有するものである。
本工程に用いられるゲート絶縁層を構成する材料としては、所望の絶縁性を有する絶縁性材料であれば特に限定されるものではない。このような絶縁性材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等の有機材料や、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３等の無機材料を挙げることができる。本工程においては、これらのいずれの絶縁性材料であっても好適に用いることができる。
なお、本工程に用いられる絶縁性材料は１種類であってもよく、あるいは、２種類以上であってもよい。
本工程に用いられるゲート絶縁層を形成する方法としては、例えば、上記絶縁性材料として有機材料を用いる場合には、有機材料を溶媒に溶解させたゲート絶縁層形成用塗工液を調製し、これを上記ゲート電極を覆うように塗工する方法を挙げることができる。また、上記絶縁性材料として無機材料を用いる場合は、例えば、ＣＶＤ法等を挙げることができる。
ｄ．ゲート電極
次に、本工程に用いられるゲート電極について説明する。本工程に用いられるゲート電極は、所望の導電性を有する導電性材料からなるものであれば特に限定されるものではない。このような導電性材料としては、例えば、上記「ｂ．ソース・ドレイン電極」の項において、ソース電極およびドレイン電極に用いられる導電性材料として説明したものと同様の材料を用いることができる。
次に、本工程に用いられるゲート電極について説明する。本工程に用いられるゲート電極は、所望の導電性を有する導電性材料からなるものであれば特に限定されるものではない。このような導電性材料としては、例えば、上記「ｂ．ソース・ドレイン電極」の項において、ソース電極およびドレイン電極に用いられる導電性材料として説明したものと同様の材料を用いることができる。
また、本工程に用いられるゲート電極を形成する方法としては、例えば、真空蒸着法や金属ナノ粒子を塗布・焼結して形成する塗布法等を挙げることができる。パターン状のゲート電極を形成する方法としては、上述した方法によって基板上の全面にゲート電極を形成した後、これをパターニングする方法や、または、基板上に直接パターン状のゲート電極を形成する方法を挙げることができる。ここで、上記ゲート電極をパターニングする方法としては、通常、リソグラフィー法が用いられ、なかでもフォトリソグラフィー法が好適に用いられる。一方、上記パターン状のゲート電極を直接形成する方法としては、スクリーン印刷法、インクジェット法等の印刷法や、マスク蒸着法等が好適に用いられる。
ｅ．基板
次に、本工程に用いられる基板について説明する。本工程に用いられる基板としては所定の自己支持性を備えるものであれば特に限定されるものではなく、本態様によって製造される有機半導体素子の用途等に応じて任意の機能を有する基板を用いることができる。このような基板としては、ガラス基板等の可撓性を有さないリジット基板、および、プラスチック樹脂からなるフィルム等の可撓性を有するフレキシブル基板を挙げることができる。ここで、上記プラスチック樹脂としては、例えば、ＰＥＴ、ＰＥＮ、ＰＥＳ、ＰＩ、ＰＥＥＫ、ＰＣ、ＰＰＳおよびＰＥＩ等を挙げることができる。
次に、本工程に用いられる基板について説明する。本工程に用いられる基板としては所定の自己支持性を備えるものであれば特に限定されるものではなく、本態様によって製造される有機半導体素子の用途等に応じて任意の機能を有する基板を用いることができる。このような基板としては、ガラス基板等の可撓性を有さないリジット基板、および、プラスチック樹脂からなるフィルム等の可撓性を有するフレキシブル基板を挙げることができる。ここで、上記プラスチック樹脂としては、例えば、ＰＥＴ、ＰＥＮ、ＰＥＳ、ＰＩ、ＰＥＥＫ、ＰＣ、ＰＰＳおよびＰＥＩ等を挙げることができる。
また、本工程に用いられる基板は単一層からなるものであってもよく、または、複数の層が積層された構成を有するものであってもよい。複数の層が積層された構成を有する基板としては、例えば、上記プラスチック樹脂からなる基材上に、金属材料からなるバリア層が積層された構成を有するものを例示することができる。ここで、上記プラスチック樹脂からなる基板は、本態様の有機半導体素子を可撓性を有するフレキシブルなものにできるという利点を有する反面、表面に損傷を受けやすいという欠点を有することが指摘されている。しかしながら、上記バリア層が積層された基板を用いることにより、上記プラスチック樹脂からなる基材を用いる場合であっても、上記のような欠点を解消することができるという利点がある。
本工程に用いられる基板の厚みは、通常、１ｍｍ以下であることが好ましく、なかでも５０μｍ〜７００μｍの範囲内であることが好ましい。
ここで、本工程に用いられる基板が複数の層が積層された構成を有するものである場合、上記厚みは各層の厚みの総和を意味するものとする。
ここで、本工程に用いられる基板が複数の層が積層された構成を有するものである場合、上記厚みは各層の厚みの総和を意味するものとする。
（２）パッシベーション層形成用塗工液
次に、本工程に用いられるパッシベーション層形成用塗工液について説明する。本工程に用いられるパッシベーション層形成用塗工液は、真空紫外光に対する遮光性を有する遮光性材料を含有するものである。
次に、本工程に用いられるパッシベーション層形成用塗工液について説明する。本工程に用いられるパッシベーション層形成用塗工液は、真空紫外光に対する遮光性を有する遮光性材料を含有するものである。
本工程に用いられるパッシベーション層形成用塗工液としては、上記遮光性材料含むものであれば特に限定されるものではないが、なかでも上記遮光性材料を溶解あるいは分散させる溶媒を含むものであることが好ましい。本工程に用いられるパッシベーション層形成用塗工液がこのような溶媒を含むものであることにより、例えば、上記溶媒の種類や組成を変化させることによって、上記有機半導体層、ソース電極およびドレイン電極に対するパッシベーション層形成用塗工液の接触角を制御することが可能になるからである。
本工程に用いられる遮光性材料としては、本工程において真空紫外光に対する所定の遮光性を有し、かつ、有機半導体層が空気中の酸素等に曝露されることを防止する等の所望の保護機能を有するパッシベーション層を形成できるものであれば特に限定されるものではない。このような遮光性材料としては、遮光性樹脂材料、および、所望の保護機能を有する樹脂材料と上記遮光性を有する遮光剤とが混合されたものを挙げることができる。本工程においては、このような遮光性材料のいずれであっても好適に用いることができるが、なかでも上記遮光性樹脂材料を用いることが好ましい。上記遮光性樹脂材料は、単独で上記遮光性と上記保護機能とを備えるパッシベーション層を形成することができるため、製造コストの面において有利だからである。
本工程に用いられる遮光性樹脂材料としては、例えば、ＰＶＰ、ＰＶＡ、ＰＭＭＡ、ＰＳ、ポリエチレンオキサイド（ＰＥＯ)、水系エポキシ樹脂、エポキシ樹脂、アクリル樹脂、ポリイミド、および、カルド系樹脂等を挙げることができる。
なお、本工程においては、上記遮光性樹脂材料を１種類のみ用いてもよく、または、２種類以上を混合して用いてもよい。
本工程に用いられる溶媒としては、上記遮光性材料を所望濃度で溶解することができるものであれば特に限定されるものではなく、上記遮光性材料や、上記有機半導体層を構成する有機半導体材料の種類等に応じて適宜選択して用いればよい。なかでも本工程に用いられる溶媒は、上記有機半導体層の表面に対する接触角が３０°〜９０°の範囲内であるものが好ましく、特に４０°〜６０°の範囲内であるものが好ましく、さらに４５°〜５５°の範囲内であるものが好ましい。接触角が上記範囲内である溶媒を用いることにより、上記有機半導体層の表面のパッシベーション層形成用塗工液に対する撥液性を所望の範囲に調整することが容易になるからである。
本工程に用いられる溶媒としては、例えば、エチルジグリコールアセテート、エタノール、プロパノール、ブタノール、ペンタノール、ヘキサノール、イソプロピルアルコール、ＰＧＭＥＡ、および、水等を挙げることができる。なかでも本工程においては、エチルジグリコールアセテートを好適に用いることができる。
なお、本工程においては、これらの溶媒を単独で用いてもよく、あるいは、２種類以上を混合して用いてもよい。
また、本工程に用いられるパッシベーション層形成用塗工液の固形分濃度としては、上記パッシベーション層形成用塗工液を塗工する際に用いられる塗布方式に応じて、パッシベーション層形成用塗工液の溶液粘度や、表面張力等を所望の範囲内にすることができる範囲であれば特に限定されるものではない。なかでも本工程においては５質量％〜３０質量％の範囲内であることが好ましい。
（３）パッシベーション層の形成方法
本工程においては、上記パッシベーション層形成用塗工液を、上記有機半導体層の表面に露出された上記ソース電極および上記ドレイン電極の間を覆うように塗工することにより、パターン状のパッシベーション層を形成するが、本工程に用いられる塗布方法としては、上記有機半導体層の表面に露出された上記ソース電極および上記ドレイン電極の間を覆うようにパッシベーション層形成用塗工液を塗布できる方法であれば特に限定されるものではない。このような方法としては、例えば、インクジェット法、スクリーン印刷法、パッド印刷法、フレキソ印刷法、マイクロコンタクトプリンティング法、グラビア印刷法、オフセット印刷法、およびグラビア・オフセット印刷法等を挙げることができる。なかでも本工程においてはスクリーン印刷法を用いることが好ましい。
本工程においては、上記パッシベーション層形成用塗工液を、上記有機半導体層の表面に露出された上記ソース電極および上記ドレイン電極の間を覆うように塗工することにより、パターン状のパッシベーション層を形成するが、本工程に用いられる塗布方法としては、上記有機半導体層の表面に露出された上記ソース電極および上記ドレイン電極の間を覆うようにパッシベーション層形成用塗工液を塗布できる方法であれば特に限定されるものではない。このような方法としては、例えば、インクジェット法、スクリーン印刷法、パッド印刷法、フレキソ印刷法、マイクロコンタクトプリンティング法、グラビア印刷法、オフセット印刷法、およびグラビア・オフセット印刷法等を挙げることができる。なかでも本工程においてはスクリーン印刷法を用いることが好ましい。
本工程において、上記パッシベーション層形成用塗工液が塗工される塗工面積としては、上記有機半導体層の表面に露出された上記ソース電極および上記ドレイン電極の間を覆うことができる程度の面積であれば特に限定されるものではない。したがって、本工程においては、パッシベーション層形成用塗工液を各ソース電極およびドレイン電極の間を覆うようにパターン状に塗布してもよく、または、有機半導体層上の全面に塗布してもよい。
（４）パッシベーション層
本工程により形成されるパッシベーション層は、有機半導体層の経時劣化を防止する保護機能と、後述する有機半導体パターニング工程に用いられる真空紫外光に対する遮光性を有するものとなるが、ここで、上記遮光性の程度としては本工程においてパッシベーション層が形成された部位の有機半導体層が、後述する有機半導体層パターニング工程において劣化されない程度であれば特に限定されるものではない。したがって、上記遮光性の程度については、後述する有機半導体層パターニング工程において用いられる真空紫外光の波長に応じて適宜決定すればよい。なかでも本工程によって形成されるパッシベーション層は、後述する有機半導体層パターニング工程に用いられる真空紫外光の透過率が１０％以下であることが好ましく、特に３％以下であることが好ましく、さらには１％以下であることが好ましい。上記真空紫外光に対する透過率が上記範囲内であることにより、後述する有機半導体層パターニング工程に用いられる真空紫外光の波長に関わらず、後述する有機半導体層パターニング工程において有機半導体層が劣化することを防止できるからである。
本工程により形成されるパッシベーション層は、有機半導体層の経時劣化を防止する保護機能と、後述する有機半導体パターニング工程に用いられる真空紫外光に対する遮光性を有するものとなるが、ここで、上記遮光性の程度としては本工程においてパッシベーション層が形成された部位の有機半導体層が、後述する有機半導体層パターニング工程において劣化されない程度であれば特に限定されるものではない。したがって、上記遮光性の程度については、後述する有機半導体層パターニング工程において用いられる真空紫外光の波長に応じて適宜決定すればよい。なかでも本工程によって形成されるパッシベーション層は、後述する有機半導体層パターニング工程に用いられる真空紫外光の透過率が１０％以下であることが好ましく、特に３％以下であることが好ましく、さらには１％以下であることが好ましい。上記真空紫外光に対する透過率が上記範囲内であることにより、後述する有機半導体層パターニング工程に用いられる真空紫外光の波長に関わらず、後述する有機半導体層パターニング工程において有機半導体層が劣化することを防止できるからである。
また、本工程において形成されるパッシベーション層の厚みとしては、後述する有機半導体層形成用パターニング工程に用いられる真空紫外光に対して所定の遮光性、および、有機半導体トランジスタの保護機能を所望の程度にできる範囲内であれば特に限定されるものではない。なかでも本工程においては、１００μｍ以下であることが好ましく、特に０．１μｍ〜１０μｍの範囲内であることが好ましく、さらには０．３μｍ〜１μｍの範囲内であることが好ましい。
２．有機半導体層パターニング工程
次に本態様に用いられる有機半導体層パターニング工程について説明する。本工程は、真空紫外光を上記パッシベーション層および上記有機半導体層上に照射することにより、上記パッシベーション層が形成されていない部位の有機半導体層をエッチングする工程である。
次に本態様に用いられる有機半導体層パターニング工程について説明する。本工程は、真空紫外光を上記パッシベーション層および上記有機半導体層上に照射することにより、上記パッシベーション層が形成されていない部位の有機半導体層をエッチングする工程である。
本工程においては、上記パッシベーション層が本工程に用いられる真空紫外光のマスクとしての機能を果たすため、単に真空紫外光を照射することによって容易に有機半導体層をパターニングすることができる。
また、本工程においては、上記パッシベーション層をマスクとして用いてパターニングするため、本工程においてパターニングされる有機半導体層のパターンは、上記パッシベーション層が形成されているパターンと同一になる。さらに、上述したように上記パッシベーション層形成工程においては、チャネル領域のみにパッシベーション層を形成することができるため、本工程においてはチャネル領域のみに有機半導体層が残存するように、有機半導体層をパターニングすることができる。
また、本工程においては、上記パッシベーション層をマスクとして用いてパターニングするため、本工程においてパターニングされる有機半導体層のパターンは、上記パッシベーション層が形成されているパターンと同一になる。さらに、上述したように上記パッシベーション層形成工程においては、チャネル領域のみにパッシベーション層を形成することができるため、本工程においてはチャネル領域のみに有機半導体層が残存するように、有機半導体層をパターニングすることができる。
上述したように、本工程においては、真空紫外光を上記パッシベーション層および上記有機半導体層上に照射することによって、上記パッシベーション層が形成されていない部位の有機半導体層を除去する方法が用いられる。ここで、上記「真空紫外光」とは、波長が１０ｎｍ〜２００ｎｍの範囲内である紫外線を意味するが、本工程に用いられる真空紫外光としては、上記有機半導体層を所望の時間内に除去できる波長を有するものであれば特に限定されるものではなく、上記有機半導体層を構成する有機半導体材料の種類に応じて適切な波長の真空紫外光を用いればよい。なかでも本工程に用いられる真空紫外光は、波長が１０ｎｍ〜２００ｎｍの範囲内であることが好ましく、特に１２６ｎｍ〜１９３ｎｍの範囲内であることが好ましく、さらに１７２ｎｍであることが好ましい。このような波長範囲の真空紫外光を用いることにより、上記有機半導体層を構成する有機半導体材料の種類に関わらず、本工程において有機半導体層を短時間でパターニングすることが可能になるからである。
本工程において、真空紫外光の照射に用いられる光源としては、例えば、エキシマランプ、低圧水銀ランプ、その他種々の光源を挙げることができる。
また、本工程における真空紫外光の照射量としては、本工程において上記有機半導体層を除去できる範囲内であれば特に限定されるものではなく、上記有機半導体層を構成する有機半導体材料の種類や、上記真空紫外光の波長等によって適宜調整すればよい。
本工程において、上記パッシベーション層および上記有機半導体層上に真空紫外光を照射する方法としては、上記パッシベーション層および上記有機半導体層上に均一な照射量で真空紫外光を照射できる方法であれば特に限定されない。このような照射方法としては、例えば、上記パッシベーション層および上記有機半導体層の全面を同時に照射する方法、および、光源または上記パッシベーション層および上記有機半導体層が形成された基板の少なくとも一方を移動させながら、上記パッシベーション層および上記有機半導体層の全面を順次に照射する方法を挙げることができる。なかでも本工程においては後者の方法を用いることが好ましい。その理由は次の通りである。
すなわち、真空紫外光は指向性のない分散光であるため、上記パッシベーション層および上記有機半導体層の全面を同時に照射する方法では、例えば、大面積の上記パッシベーション層および上記有機半導体層に真空紫外光を照射する場合に、中央部と端部とで真空紫外光の照射量に差が生じてしまう可能性がある。しかしながら、上記パッシベーション層および上記有機半導体層の全面を順次に照射する方法によれば、たとえ大面積の上記パッシベーション層および上記有機半導体層に真空紫外光を照射する場合であっても、全面に対して均一に真空紫外光を照射することが容易になるからである。
すなわち、真空紫外光は指向性のない分散光であるため、上記パッシベーション層および上記有機半導体層の全面を同時に照射する方法では、例えば、大面積の上記パッシベーション層および上記有機半導体層に真空紫外光を照射する場合に、中央部と端部とで真空紫外光の照射量に差が生じてしまう可能性がある。しかしながら、上記パッシベーション層および上記有機半導体層の全面を順次に照射する方法によれば、たとえ大面積の上記パッシベーション層および上記有機半導体層に真空紫外光を照射する場合であっても、全面に対して均一に真空紫外光を照射することが容易になるからである。
また本工程においては、上記順次に照射する方法のなかでも、上記パッシベーション層および上記有機半導体層が形成された基板を固定し、上記光源を移動させながら照射する方法を用いることが好ましい。このような方法によれば、大面積の上記パッシベーション層および上記有機半導体層に均一に真空紫外光を照射することが容易になるからである。
なお、本工程に用いられる真空紫外光の光源は、１つであってもよく、または、複数個を用いてもよい。また、複数個の光源を用いる場合において、本工程における真空紫外光の照射方法として光源を移動させながら照射する方法を用いる場合は、複数個の光源を同時に移動させてもよく、または、個別に移動させてもよい。
Ｂ．第２態様の有機半導体素子の製造方法
次に、本発明の第２態様の有機半導体素子の製造方法について説明する。本態様はトップゲート型構造の有機半導体トランジスタを備える有機半導体素子を製造することが可能な態様である。すなわち、本態様の有機半導体素子の製造方法は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記基板上に、上記ソース電極および上記ドレイン電極が表面に露出するように形成された有機半導体層とを有する有機半導体素子用基板を用い、上記有機半導体層の表面に露出された上記ソース電極および上記ドレイン電極の間を覆うように、真空紫外光に対する遮光性と、絶縁性とを有する遮光性絶縁材料を含有するゲート絶縁層形成用塗工液を塗工することにより、パターン状にゲート絶縁層を形成するゲート絶縁層形成工程と、真空紫外光を上記ゲート絶縁層および上記有機半導体層上に照射することにより、上記ゲート絶縁層が形成されていない部位の有機半導体層をエッチングする有機半導体層パターニング工程と有するものであって、上記有機半導体層の表面が、上記ゲート絶縁層形成用塗工液に対する撥液性を備えるものであり、かつ、上記ソース電極および上記ドレイン電極の表面の上記ゲート絶縁層形成用塗工液に対する接触角が、上記有機半導体層の表面の上記ゲート絶縁層形成用塗工液に対する接触角よりも小さいことを特徴とするものである。
次に、本発明の第２態様の有機半導体素子の製造方法について説明する。本態様はトップゲート型構造の有機半導体トランジスタを備える有機半導体素子を製造することが可能な態様である。すなわち、本態様の有機半導体素子の製造方法は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記基板上に、上記ソース電極および上記ドレイン電極が表面に露出するように形成された有機半導体層とを有する有機半導体素子用基板を用い、上記有機半導体層の表面に露出された上記ソース電極および上記ドレイン電極の間を覆うように、真空紫外光に対する遮光性と、絶縁性とを有する遮光性絶縁材料を含有するゲート絶縁層形成用塗工液を塗工することにより、パターン状にゲート絶縁層を形成するゲート絶縁層形成工程と、真空紫外光を上記ゲート絶縁層および上記有機半導体層上に照射することにより、上記ゲート絶縁層が形成されていない部位の有機半導体層をエッチングする有機半導体層パターニング工程と有するものであって、上記有機半導体層の表面が、上記ゲート絶縁層形成用塗工液に対する撥液性を備えるものであり、かつ、上記ソース電極および上記ドレイン電極の表面の上記ゲート絶縁層形成用塗工液に対する接触角が、上記有機半導体層の表面の上記ゲート絶縁層形成用塗工液に対する接触角よりも小さいことを特徴とするものである。
このような本態様の有機半導体素子の製造方法について図を参照しながら説明する。図４は本態様の一例を示す概略図である。図４に例示するように本態様の有機半導体素子の製造方法は、基板１と、上記基板１上に形成されたソース電極４およびドレイン電極５と、上記ソース電極４および上記ドレイン電極５が表面に露出するように上記基板１上に、形成された有機半導体層６とを有する有機半導体素子用基板１０ｂを用い（図４（ａ））、上記有機半導体層６の表面に露出された上記ソース電極４および上記ドレイン電極５の間を覆うように、真空紫外光に対する遮光性と、絶縁性とを有する遮光性絶縁材料を含有するゲート絶縁層形成用塗工液を塗工することにより、パターン状にゲート絶縁層３を形成するゲート絶縁層形成工程と（図４（ｂ））、真空紫外光を上記ゲート絶縁層３および上記有機半導体層６上に照射することにより、上記ゲート絶縁層３が形成されていない部位の有機半導体層６をエッチングする有機半導体層パターニング工程と（図４（ｃ））、を有し、トップゲート型構造の有機半導体トランジスタを備える有機半導体素子１０Ｂを製造するものである（図４（ｄ））。
このような例において、本態様の有機半導体素子の製造方法は上記有機半導体層６の表面が、上記ゲート絶縁層形成用塗工液に対する撥液性を備えるものであり、かつ、上記ソース電４極および上記ドレイン電極５の表面の上記ゲート絶縁層形成用塗工液に対する接触角が、上記有機半導体層６の表面の上記ゲート絶縁層層形成用塗工液に対する接触角よりも小さいことを特徴とするものである。
このような例において、本態様の有機半導体素子の製造方法は上記有機半導体層６の表面が、上記ゲート絶縁層形成用塗工液に対する撥液性を備えるものであり、かつ、上記ソース電４極および上記ドレイン電極５の表面の上記ゲート絶縁層形成用塗工液に対する接触角が、上記有機半導体層６の表面の上記ゲート絶縁層層形成用塗工液に対する接触角よりも小さいことを特徴とするものである。
本態様によれば、上記有機半導体層が、上記ゲート絶縁層形成用塗工液に対する撥液性を備えるものであり、かつ、上記ソース電極および上記ドレイン電極の表面の上記ゲート絶縁層形成用塗工液に対する接触角が、上記有機半導体層の表面の上記ゲート絶縁層形成用塗工液に対する接触角よりも小さいことにより、上記ゲート絶縁層形成工程において上記有機半導体層上に塗布されたゲート絶縁層形成用塗工液をチャネル領域のみに移動させることができる。このため、上記ゲート絶縁層をチャネル領域のみに形成することができる。そして、このようにゲート絶縁層をチャネル領域のみに形成することが可能になると、上記有機半導体層パターニング工程においてチャネル領域のみに有機半導体層が形成されるように有機半導体層をパターニングすることが可能になる。
このようなことから、本態様によれば有機半導体層を必要最小限の面積で形成することができ、オフ電流の小さい有機半導体素子を製造することが可能な有機半導体素子の製造方法を提供することができる。
このようなことから、本態様によれば有機半導体層を必要最小限の面積で形成することができ、オフ電流の小さい有機半導体素子を製造することが可能な有機半導体素子の製造方法を提供することができる。
ここで、本態様におけるゲート絶縁層形成工程において、上記ゲート絶縁層を上記チャネル領域のみに形成することができる推定機構については、上記「Ａ．第１態様の有機半導体素子の製造方法」の項において説明した推定機構と同旨であるため、ここでの説明は省略する。
本態様の有機半導体素子の製造方法は、少なくとも上記ゲート絶縁層形成工程および上記有機半導体層パターニング形成工程とを有するものであり、必要に応じて他の任意の工程を有してもよいものである。
以下、本態様に用いられる各工程について順に説明する。
以下、本態様に用いられる各工程について順に説明する。
１．ゲート絶縁層形成工程
まず、本態様に用いられるゲート絶縁層形成工程について説明する。本工程は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記基板上に、上記ソース電極および上記ドレイン電極が表面に露出するように形成された有機半導体層とを、有する有機半導体素子用基板を用い、上記有機半導体層の表面に露出された上記ソース電極および上記ドレイン電極の間を覆うように、真空紫外光に対する遮光性と、絶縁性とを有する遮光性絶縁材料を含有するゲート絶縁層形成用塗工液を塗工することにより、パターン状にゲート絶縁層を形成する工程である。
以下、このようなゲート絶縁層形成工程について順に説明する。
まず、本態様に用いられるゲート絶縁層形成工程について説明する。本工程は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記基板上に、上記ソース電極および上記ドレイン電極が表面に露出するように形成された有機半導体層とを、有する有機半導体素子用基板を用い、上記有機半導体層の表面に露出された上記ソース電極および上記ドレイン電極の間を覆うように、真空紫外光に対する遮光性と、絶縁性とを有する遮光性絶縁材料を含有するゲート絶縁層形成用塗工液を塗工することにより、パターン状にゲート絶縁層を形成する工程である。
以下、このようなゲート絶縁層形成工程について順に説明する。
（１）有機半導体素子用基板
まず、本工程に用いられる有機半導体素子用基板について説明する。上述したように本工程に用いられる有機半導体素子用基板は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記基板上に、上記ソース電極および上記ドレイン電極が表面に露出するように形成された有機半導体層とを、有するものである。
まず、本工程に用いられる有機半導体素子用基板について説明する。上述したように本工程に用いられる有機半導体素子用基板は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記基板上に、上記ソース電極および上記ドレイン電極が表面に露出するように形成された有機半導体層とを、有するものである。
ａ．有機半導体層
本工程に用いられる有機半導体素子用基板が備える有機半導体層は、有機半導体材料を含むものであり、本態様により形成される有機半導体素子において有機半導体トランジスタに半導体特性を付与するものである。また、本工程に用いられる有機半導体層は、表面に後述するゲート絶縁層形成用塗工液に対する撥液性を有するものである。
本工程に用いられる有機半導体素子用基板が備える有機半導体層は、有機半導体材料を含むものであり、本態様により形成される有機半導体素子において有機半導体トランジスタに半導体特性を付与するものである。また、本工程に用いられる有機半導体層は、表面に後述するゲート絶縁層形成用塗工液に対する撥液性を有するものである。
ここで、本工程に用いられる有機半導体層の表面が備える撥液性の程度としては、ゲート絶縁層形成工程において有機半導体層上に塗布されるゲート絶縁層形成用塗工液が、有機半導体層の表面において表面積を減少するように移動可能な程度であれば特に限定されるものではなく、有機半導体層に含まれる有機半導体材料の種類や、本工程に用いられるゲート絶縁層形成用塗工液の組成等に応じて適宜決定することができるものである。なかでも、本工程に用いられる有機半導体層の表面が備える撥液性は、本工程に用いられるゲート絶縁層形成用塗工液に対する接触角が３０°〜９０°の範囲内となる程度であることが好ましく、特に４５°〜５５°の範囲内となる程度であることが好ましい。
なお、上記接触角は、協和界面科学社製 Ｄｒｏｐ Ｍａｓｔｅｒ ７００を用い、室温（２３℃）で測定した値を用いるものとする。
なお、上記接触角は、協和界面科学社製 Ｄｒｏｐ Ｍａｓｔｅｒ ７００を用い、室温（２３℃）で測定した値を用いるものとする。
ここで、上記有機半導体層の表面の撥液性は相対的なものであり、上記有機半導体材料や、後述するゲート絶縁層形成用塗工液の組成等を適宜変更することによって、所望の程度に調整することができる。
本工程に用いられる有機半導体材料としては、所望の半導体特性を備える有機半導体層を得ることができるものであれば特に限定されるものではなく、一般的に有機半導体トランジスタに用いられる有機半導体材料を用いることができる。ここで、本工程に用いられる有機半導体材料としては、上記「Ａ．第１態様の有機半導体素子の製造方法」の項において説明したものと同様のものを用いることができるため、ここでの説明は省略する。
なお、本工程に用いられる有機半導体材料は１種類のみであってもよく、あるいは、２種類以上であってもよい。
また本工程に用いられる有機半導体層の厚み、および、有機半導体層の形成方法については、上記「Ａ．第１態様の有機半導体素子の製造方法」の項において説明したものと同様であるため、ここでの説明は省略する。
ｂ．ソース電極およびドレイン電極
本工程に用いられるソース電極およびドレイン電極は、後述する基材上に形成され、その表面が上述した有機半導体層の表面に露出するように形成されたものである。
本工程に用いられるソース電極およびドレイン電極は、後述する基材上に形成され、その表面が上述した有機半導体層の表面に露出するように形成されたものである。
本工程に用いられる有機半導体素子用基板においてソース電極およびドレイン電極が形成されている態様としては、両電極ともその表面が上記有機半導体層の表面に露出するように形成されている態様であれば特に限定されるものではない。
ここで、本工程に用いられるソース電極およびドレイン電極が形成されている態様としては、基板上に形成されていること以外は、上記「Ａ．第１態様の有機半導体素子の製造方法」の項において説明した態様と同様であるため、ここでの説明は省略する。
ここで、本工程に用いられるソース電極およびドレイン電極が形成されている態様としては、基板上に形成されていること以外は、上記「Ａ．第１態様の有機半導体素子の製造方法」の項において説明した態様と同様であるため、ここでの説明は省略する。
本工程に用いられるソース電極およびドレイン電極は、有機半導体層上に露出した表面のゲート絶縁層形成用塗工液に対する接触角が、有機半導体層の表面に対する上記ゲート絶縁層形成用塗工液の接触角よりも小さいものである。ここで、ソース電極およびドレイン電極に対する上記接触角と、有機半導体層に対する上記接触角との差としては、ゲート絶縁層形成工程において形成されるゲート絶縁層に、ソース電極またはドレイン電極に接していない部位が生じることがない程度にゲート絶縁層形成用塗工液の移動を抑制できる範囲内であれば特に限定されるものではない。
また、本工程に用いられるソース電極およびドレイン電極の有機半導体層上に露出した表面に対するゲート絶縁層形成用塗工液の接触角としては、上記有機半導体層に対するゲート絶縁層形成用塗工液の接触角との差を所望の範囲内できる程度であれば特に限定されるものではない。なかでも本工程においては１０°以下であることが好ましく、特に０°であることが好ましい。上記接触角がこのような範囲よりも大きいと、ゲート絶縁層形成工程において形成されるゲート絶縁層に、ソース電極またはドレイン電極に接していない部位が生じてしまう可能性があるからである。また、上記範囲よりも大きいと、有機半導体層に対するゲート絶縁層形成用塗工液の接触角との差を所望の範囲の調整することが困難になる可能性があるからである。
ここで、本工程に用いられるソース電極およびドレイン電極を多孔質体とすることにより、上記接触角を実質的に０°にすることができる。
ここで、本工程に用いられるソース電極およびドレイン電極を多孔質体とすることにより、上記接触角を実質的に０°にすることができる。
なお、上記接触角は上述した測定方法および測定条件によって測定した値を用いるものとする。
本工程に用いられるソース電極およびドレイン電極に用いられる材料、および、ソース電極およびドレイン電極の形成方法については、上記「Ａ．第１態様の有機半導体素子の製造方法」の項において説明したものと同様であるため、ここでの説明は省略する。
ｃ．基板
本工程に用いられる基板としては、所定の自己支持性を備えるものであれば特に限定されるものではなく、本態様によって製造される有機半導体素子の用途等に応じて任意の機能を有する基板を用いることができる。
ここで、本工程に用いられる基材については、上記「Ａ．第１態様の有機半導体素子の製造方法」の項において説明したものと同様であるため、ここでの説明は省略する。
本工程に用いられる基板としては、所定の自己支持性を備えるものであれば特に限定されるものではなく、本態様によって製造される有機半導体素子の用途等に応じて任意の機能を有する基板を用いることができる。
ここで、本工程に用いられる基材については、上記「Ａ．第１態様の有機半導体素子の製造方法」の項において説明したものと同様であるため、ここでの説明は省略する。
（２）ゲート絶縁層形成用塗工液
次に、本工程に用いられるゲート絶縁層形成用塗工液について説明する。本工程に用いられるパッシベーション層形成用塗工液は、真空紫外光に対する遮光性と、絶縁性とを有する遮光性絶縁材料を含有するものである。
次に、本工程に用いられるゲート絶縁層形成用塗工液について説明する。本工程に用いられるパッシベーション層形成用塗工液は、真空紫外光に対する遮光性と、絶縁性とを有する遮光性絶縁材料を含有するものである。
本工程に用いられるゲート絶縁層形成用塗工液としては、上記遮光性絶縁材料含むものであれば特に限定されるものではないが、なかでも上記遮光性絶縁材料を溶解あるいは分散させる溶媒を含むものであることが好ましい。本工程に用いられるゲート絶縁層形成用塗工液がこのような溶媒を含むことにより、例えば、上記溶媒の種類や組成を変化させることによって、上記有機半導体層、ソース電極およびドレイン電極に対するゲート絶縁層形成用塗工液の接触角を制御することが可能になるからである。
本工程に用いられる遮光性絶縁材料としては、本工程において真空紫外光に対する所定の遮光性を有し、かつ、所望の絶縁性を備えるゲート絶縁層を形成できるものであれば特に限定されるものではない。なかでも本工程に用いられる遮光性絶縁材料は、耐電圧が３００Ｖ／μｍ以下であるものが好ましく、特に２３０Ｖ／μｍ以下であるものが好ましく、さらには１５０Ｖ／μｍ〜２００Ｖ／μｍの範囲内のものであることが好ましい。このような遮光性絶縁材料を用いることより、本工程により形成されるゲート絶縁層を絶縁機能により優れたものにできるからである。
ここで、上記耐電圧は、例えば、図５に示すような方法によって測定することができる。
１）大きさ１００ｍｍ×１００ｍｍ×０．７ｍｍのガラス基板２０の表面に、パターニングされたＩＴＯ電極２１（１ｍｍ×１ｍｍ、厚み１２００Å：以下、当該ＩＴＯ電極２１を下部電極と称する場合がある）を形成する（図５（ａ）)。
２）耐電圧の評価対象となる遮光性絶縁材料を溶媒に溶解した塗工液（固形分１３質量％)用い、スクリーン印刷法により上記基板２０上に当該塗工液をパターン塗工し、絶縁層２２を形成する。このとき、上記絶縁層２２が下部電極２１を覆うように、スクリーン版のパターンを１．２ｍｍ×１．２ｍｍに設計し、アライメントを合わせて印刷する（図５（ｂ））。また、スクリーン版は５００メッシュ、乳剤３μｍのものを使用し、スクリーン印刷機はマイクロテック社製の装置を用いる。さらに、印刷条件は、印圧０．２ＭＰａ、クリアランス２．１ｍｍ、スキージスピード１００ｍｍ／ｓｅｃとする。
３）上記絶縁層２２を１００℃のホットプレートで３０分乾燥させる。
４）１ｍｍ×１ｍｍの開口部を有するメタルマスクを上記絶縁層２２上に配置し、膜厚５０ｎｍのＡｕ膜を蒸着することにより、上部電極２３を形成する（図５（ｃ））。このとき、蒸着の際の真空度は１×１０４Ｐａとし、蒸着速度は約１Å／ｓｅｃとする。
５)上記上部電極２１および下部電極２３の間に０〜３００Ｖの電圧を印加し、上部電極２１−下部電極２３間を流れる電流値Ｉを計測する。そして、得られたデータを元に横軸を電界強度Ｅ（印加電圧Ｖを絶縁層２２の膜厚ｄで除した値）、縦軸を絶縁層２２の抵抗値Ｒ（印加電圧を電流値で除した値）としてプロットする。このようにして作製したグラフを元に、抵抗値Ｒが急激に低下する電界強度の値Ｅ０を絶縁破壊強さ（耐電圧）とする。
１）大きさ１００ｍｍ×１００ｍｍ×０．７ｍｍのガラス基板２０の表面に、パターニングされたＩＴＯ電極２１（１ｍｍ×１ｍｍ、厚み１２００Å：以下、当該ＩＴＯ電極２１を下部電極と称する場合がある）を形成する（図５（ａ）)。
２）耐電圧の評価対象となる遮光性絶縁材料を溶媒に溶解した塗工液（固形分１３質量％)用い、スクリーン印刷法により上記基板２０上に当該塗工液をパターン塗工し、絶縁層２２を形成する。このとき、上記絶縁層２２が下部電極２１を覆うように、スクリーン版のパターンを１．２ｍｍ×１．２ｍｍに設計し、アライメントを合わせて印刷する（図５（ｂ））。また、スクリーン版は５００メッシュ、乳剤３μｍのものを使用し、スクリーン印刷機はマイクロテック社製の装置を用いる。さらに、印刷条件は、印圧０．２ＭＰａ、クリアランス２．１ｍｍ、スキージスピード１００ｍｍ／ｓｅｃとする。
３）上記絶縁層２２を１００℃のホットプレートで３０分乾燥させる。
４）１ｍｍ×１ｍｍの開口部を有するメタルマスクを上記絶縁層２２上に配置し、膜厚５０ｎｍのＡｕ膜を蒸着することにより、上部電極２３を形成する（図５（ｃ））。このとき、蒸着の際の真空度は１×１０４Ｐａとし、蒸着速度は約１Å／ｓｅｃとする。
５)上記上部電極２１および下部電極２３の間に０〜３００Ｖの電圧を印加し、上部電極２１−下部電極２３間を流れる電流値Ｉを計測する。そして、得られたデータを元に横軸を電界強度Ｅ（印加電圧Ｖを絶縁層２２の膜厚ｄで除した値）、縦軸を絶縁層２２の抵抗値Ｒ（印加電圧を電流値で除した値）としてプロットする。このようにして作製したグラフを元に、抵抗値Ｒが急激に低下する電界強度の値Ｅ０を絶縁破壊強さ（耐電圧）とする。
また、本工程に用いられる遮光性絶縁材料は、誘電率（６０Ｈｚ〜１ＭＨｚ室温）が３．０以下であるものが好ましく、特に２．０〜２．５の範囲内であるものが好ましい。
ここで、上記誘電率は、ＪＩＳ Ｋ ６９１１に準じて測定した値を示すものとする。
ここで、上記誘電率は、ＪＩＳ Ｋ ６９１１に準じて測定した値を示すものとする。
さらに、本工程に用いられる遮光性絶縁材料は、体積固有抵抗が１×１０１５Ω・ｃｍ以上であるものが好ましく、なかでも１×１０１７Ω・ｃｍ以上であるものが好ましい。
ここで、上記体積固有抵抗は、ＪＩＳ Ｋ ６９１１に準じて測定した値を示すものとする。
ここで、上記体積固有抵抗は、ＪＩＳ Ｋ ６９１１に準じて測定した値を示すものとする。
このような遮光性絶縁材料としては、例えば、ＰＶＰ、ＰＶＡ、ＰＭＭＡ、エポキシ樹脂、アクリル樹脂、ポリイミド、カルド系樹脂、ＰＳ、フッ素系樹脂、エステル系樹脂、ポリアミド系樹脂、および、フェノール樹脂等を挙げることができる。
本工程においては、上記遮光性絶縁材料を１種類のみ用いてもよく、または、２種類以上を混合して用いてもよい。
一方、上記ゲート絶縁層形成用塗工液に用いられる溶媒としては、上記遮光性絶縁材料を所望濃度で溶解することができ、かつ、上記有機半導体層を構成する有機半導体材料を溶解しにくいものであれば特に限定されるものではなく、上記遮光性絶縁材料や、上記有機半導体層を構成する有機半導体材料の種類等に応じて適宜選択して用いればよい。なかでも本工程に用いられる溶媒は、上記有機半導体層の表面に対する接触角が３０°〜９０°の範囲内であるものが好ましく、特に４０°〜６０°の範囲内であるものが好ましく、さらに４５°〜５５°の範囲内であるものが好ましい。接触角が上記範囲内である溶媒を用いることにより、上記有機半導体層の表面のゲート絶縁層形成用塗工液に対する撥液性を所望の範囲に調整することが容易になるからである。
本工程に用いられる溶媒としては、例えば、エチルジグリコールアセテート、エタノール、プロパノール、ブタノール、ペンタノール、ヘキサノール、イソプロピルアルコール、ＰＧＭＥＡ、および、水等を挙げることができる。なかでも本工程においては、エチルジグリコールアセテートを好適に用いることができる。
なお、本工程においては、これらの溶媒を単独で用いてもよく、あるいは、２種類以上を混合して用いてもよい。
また、上記ゲート絶縁層形成用塗工液の固形分濃度としては、上記ゲート絶縁層形成用塗工液を上記有機半導体層上に塗工する塗布方法に応じて、上記ゲート絶縁層形成用塗工液の溶液粘度や、表面張力等を所望の範囲内にすることができる範囲であれば特に限定されるものではない。なかでも本工程においては５質量％〜３０質量％の範囲内であることが好ましい。
（３）ゲート絶縁層の形成方法
本工程においては、上記ゲート絶縁層形成用塗工液を、上記有機半導体層の表面に露出された上記ソース電極および上記ドレイン電極の間を覆うように塗工することにより、パターン状のゲート絶縁層を形成するが、本工程に用いられる塗布方法としては、上記有機半導体層の表面に露出された上記ソース電極および上記ドレイン電極の間を覆うようにゲート絶縁層形成用塗工液を塗布できる方法であれば特に限定されるものではない。このような方法としては、上記「Ａ．第１態様の有機半導体素子の製造方法」の項において、パッシベーション層形成用塗工液を塗布する方法として記載したものと同様であるため、ここでの説明は省略する。
本工程においては、上記ゲート絶縁層形成用塗工液を、上記有機半導体層の表面に露出された上記ソース電極および上記ドレイン電極の間を覆うように塗工することにより、パターン状のゲート絶縁層を形成するが、本工程に用いられる塗布方法としては、上記有機半導体層の表面に露出された上記ソース電極および上記ドレイン電極の間を覆うようにゲート絶縁層形成用塗工液を塗布できる方法であれば特に限定されるものではない。このような方法としては、上記「Ａ．第１態様の有機半導体素子の製造方法」の項において、パッシベーション層形成用塗工液を塗布する方法として記載したものと同様であるため、ここでの説明は省略する。
本工程において、上記ゲート絶縁層形成用塗工液が塗工される塗工面積としては、上記有機半導体層の表面に露出された上記ソース電極および上記ドレイン電極の間を覆うことができる程度の面積であれば特に限定されるものではない。したがって、本工程においては、ゲート絶縁層形成用塗工液を各ソース電極およびドレイン電極の間を覆うようにパターン状に塗布してもよく、または、有機半導体層上の全面に塗布してもよい。
（４）ゲート絶縁層
本工程により形成されるゲート絶縁層は、後述する有機半導体パターニング工程に用いられる真空紫外光に対する遮光性を有するものとなるが、ここで、上記遮光性の程度としては本工程においてゲート絶縁層が形成された部位の有機半導体層が、後述する有機半導体層パターニング工程において劣化されない程度であれば特に限定されるものではない。したがって、上記遮光性の程度については、後述する有機半導体層パターニング工程において用いられる真空紫外光の波長に応じて適宜決定すればよい。なかでも本工程によって形成されるゲート絶縁層は、後述する有機半導体層パターニング工程に用いられる真空紫外光の透過率が、１０％以下であることが好ましく、特に３％以下であることが好ましく、さらには１％以下であることが好ましい。上記真空紫外光に対する透過率が上記範囲内であることにより、後述する有機半導体層パターニング工程に用いられる真空紫外光の波長に関わらず、後述する有機半導体層パターニング工程において有機半導体層が劣化することを防止できるからである。
本工程により形成されるゲート絶縁層は、後述する有機半導体パターニング工程に用いられる真空紫外光に対する遮光性を有するものとなるが、ここで、上記遮光性の程度としては本工程においてゲート絶縁層が形成された部位の有機半導体層が、後述する有機半導体層パターニング工程において劣化されない程度であれば特に限定されるものではない。したがって、上記遮光性の程度については、後述する有機半導体層パターニング工程において用いられる真空紫外光の波長に応じて適宜決定すればよい。なかでも本工程によって形成されるゲート絶縁層は、後述する有機半導体層パターニング工程に用いられる真空紫外光の透過率が、１０％以下であることが好ましく、特に３％以下であることが好ましく、さらには１％以下であることが好ましい。上記真空紫外光に対する透過率が上記範囲内であることにより、後述する有機半導体層パターニング工程に用いられる真空紫外光の波長に関わらず、後述する有機半導体層パターニング工程において有機半導体層が劣化することを防止できるからである。
また、本工程において形成されるゲート絶縁層の厚みとしては、後述する有機半導体層形成用パターニング工程に用いられる真空紫外光に対する遮光性を所望の程度にできる範囲内であれば特に限定されるものではない。なかでも本工程においては１００μｍ以下であることが好ましく、特に０．１μｍ〜１０μｍの範囲内であることが好ましく、さらには０．３μｍ〜１μｍの範囲内であることが好ましい。
２．有機半導体層パターニング工程
次に本態様に用いられる有機半導体層パターニング工程について説明する。本工程は、真空紫外光を上記ゲート絶縁層および上記有機半導体層上に照射することにより、上記ゲート絶縁層が形成されていない部位の有機半導体層をエッチングする工程である。
ここで、本態様に用いられる有機半導体層パターニング工程は、上記ゲート絶縁層と上記有機半導体層上に真空紫外光を照射すること以外は、上記「Ａ．第１態様の有機半導体素子の製造方法」の項において説明したものと同様であるため、ここでの説明は省略する。
次に本態様に用いられる有機半導体層パターニング工程について説明する。本工程は、真空紫外光を上記ゲート絶縁層および上記有機半導体層上に照射することにより、上記ゲート絶縁層が形成されていない部位の有機半導体層をエッチングする工程である。
ここで、本態様に用いられる有機半導体層パターニング工程は、上記ゲート絶縁層と上記有機半導体層上に真空紫外光を照射すること以外は、上記「Ａ．第１態様の有機半導体素子の製造方法」の項において説明したものと同様であるため、ここでの説明は省略する。
３．任意の工程
本態様の有機半導体素子の製造方法は、少なくとも上記ゲート絶縁層形成工程と、上記有機半導体層パターニング工程とを有するものであるが、必要に応じて他の任意の工程を有するものであってもよい。本態様に用いられる任意の工程としては、本態様によって製造される有機半導体素子に所望の機能を付与できるものであれば特に限定されるものではないが、通常、上記ゲート絶縁層形成工程後に実施され、上記ゲート絶縁層上にゲート電極を形成するゲート電極形成工程が用いられる。
本態様の有機半導体素子の製造方法は、少なくとも上記ゲート絶縁層形成工程と、上記有機半導体層パターニング工程とを有するものであるが、必要に応じて他の任意の工程を有するものであってもよい。本態様に用いられる任意の工程としては、本態様によって製造される有機半導体素子に所望の機能を付与できるものであれば特に限定されるものではないが、通常、上記ゲート絶縁層形成工程後に実施され、上記ゲート絶縁層上にゲート電極を形成するゲート電極形成工程が用いられる。
本態様に用いられるゲート電極形成工程おいてゲート電極を形成する方法、および、形成されるゲート電極については、上記ゲート絶縁層上にゲート電極を形成すること以外は、上記「Ａ．第１態様の有機半導体素子の製造方法」の項に記載したものと同様であるため、ここでの説明は省略する。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
以下、実施例を挙げて本発明を具体的に説明する。
１．実施例
（ゲート電極形成工程）
まず、大きさ１００ｍｍ×１００ｍｍ×０．７ｍｍのＣｒ付きガラス基板（Ｃｒ膜厚３００ｎｍ）表面に、ゲート電極形状の開口部を有するスクリーンマスクを配置した後、エッチングペースト（関西ペイント社製）をスクリーン印刷した。次いで、１００℃、５ｍｉｎのホットプレート上に上記印刷基板を置きレジストを硬化させた。次いで、Ｃｒエッチング液にてパターン部以外のＣｒをエッチングし、その後５％ＮａＯＨ溶液にてレジストを剥離した。次いで、超音波洗浄機を用い純水で上記基板を洗浄した。
（ゲート電極形成工程）
まず、大きさ１００ｍｍ×１００ｍｍ×０．７ｍｍのＣｒ付きガラス基板（Ｃｒ膜厚３００ｎｍ）表面に、ゲート電極形状の開口部を有するスクリーンマスクを配置した後、エッチングペースト（関西ペイント社製）をスクリーン印刷した。次いで、１００℃、５ｍｉｎのホットプレート上に上記印刷基板を置きレジストを硬化させた。次いで、Ｃｒエッチング液にてパターン部以外のＣｒをエッチングし、その後５％ＮａＯＨ溶液にてレジストを剥離した。次いで、超音波洗浄機を用い純水で上記基板を洗浄した。
（ゲート絶縁層形成工程）
次に、上記基板にゲート絶縁層としてフォトレジスト（アクリル系ネガレジスト）をスピンコートした。このときのスピンコートは、８００ｒｐｍで１０ｓｅｃ保持させた。その後、基板を１２０℃で２分乾燥させた後、３５０ｍＪ／ｃｍ２でパターン露光した。
次に、ゲート電極以外の部分を除去するために現像工程を行い、その後、２００℃のオーブンで３０分乾燥させた。
次に、上記基板にゲート絶縁層としてフォトレジスト（アクリル系ネガレジスト）をスピンコートした。このときのスピンコートは、８００ｒｐｍで１０ｓｅｃ保持させた。その後、基板を１２０℃で２分乾燥させた後、３５０ｍＪ／ｃｍ２でパターン露光した。
次に、ゲート電極以外の部分を除去するために現像工程を行い、その後、２００℃のオーブンで３０分乾燥させた。
（ソース・ドレイン電極形成工程）
上記ゲート絶縁層形成後、ゲート絶縁層を形成した基板表面上に、ソース・ドレイン電極形状の開口部を有するスクリーンマスクを用い、Ａｇナノペースト（藤倉化成製）をスクリーン印刷し、ソース・ドレイン電極を形成した。このときスクリーン版は５００メッシュ、乳剤１μｍのものを使用した。スクリーン印刷機はマイクロテック社製の装置を用いた。また印刷条件は、印圧０．１８５ＭＰａ、クリアランス２．６ｍｍ、ステージスピード２００ｍｍ／ｓｅｃで行った。その後、上記基板を２００℃で３０ｍｉｎ焼成した。形成されたソース電極およびドレイン電極を反射型光学顕微鏡にて観察したところ、ソース電極とドレイン電極との電極間距離（チャネル長）は１００μｍであった。またソース・ドレイン電極の膜厚は１．８μｍであった。
上記ゲート絶縁層形成後、ゲート絶縁層を形成した基板表面上に、ソース・ドレイン電極形状の開口部を有するスクリーンマスクを用い、Ａｇナノペースト（藤倉化成製）をスクリーン印刷し、ソース・ドレイン電極を形成した。このときスクリーン版は５００メッシュ、乳剤１μｍのものを使用した。スクリーン印刷機はマイクロテック社製の装置を用いた。また印刷条件は、印圧０．１８５ＭＰａ、クリアランス２．６ｍｍ、ステージスピード２００ｍｍ／ｓｅｃで行った。その後、上記基板を２００℃で３０ｍｉｎ焼成した。形成されたソース電極およびドレイン電極を反射型光学顕微鏡にて観察したところ、ソース電極とドレイン電極との電極間距離（チャネル長）は１００μｍであった。またソース・ドレイン電極の膜厚は１．８μｍであった。
（有機半導体層形成工程）
次に、上記ソース電極およびドレイン電極が形成された基板にスピンコート法を用い高分子有機半導体をコーティングした。高分子有機半導体は固形分０．４ｗｔ％、溶剤ジクロロベンゼンを含む溶液を用いた。その後、上記基板を２００℃まで２０℃／ｍｉｎのレートで徐々に加温していき、２００℃で１０ｍｉｎ保持した後、６℃／ｍｉｎのレートで室温まで徐冷を行った。有機半導体層の厚みは約２００ｎｍであった。
次に、上記ソース電極およびドレイン電極が形成された基板にスピンコート法を用い高分子有機半導体をコーティングした。高分子有機半導体は固形分０．４ｗｔ％、溶剤ジクロロベンゼンを含む溶液を用いた。その後、上記基板を２００℃まで２０℃／ｍｉｎのレートで徐々に加温していき、２００℃で１０ｍｉｎ保持した後、６℃／ｍｉｎのレートで室温まで徐冷を行った。有機半導体層の厚みは約２００ｎｍであった。
（パッシベーション層形成工程）
次に、遮光性樹脂材料としてポリスチレンを用い、エチルジグリコールアセテート溶媒に固形分２５質量％で溶解したパッシベーション層形成用塗工液を作製した。次いでスクリーン印刷法によりパターン状のパッシベーション層を形成した。このときスクリーン版は、５００メッシュ、乳剤１μｍのものを使用した。スクリーン印刷機はマイクロテック社製の装置を用いた。また印刷条件は、印圧０．２ＭＰａ、クリアランス２．６ｍｍ、スキージスピード１００ｍｍ／ｓｅｃで行った。その後、１５０℃まで２０℃／ｍｉｎのレートで徐々に加温していき、１５０℃で２０ｍｉｎ保持した。
なお、パッシベーション層形成用塗工液の上記有機半導体層に対する接触角は５０°であった。
次に、遮光性樹脂材料としてポリスチレンを用い、エチルジグリコールアセテート溶媒に固形分２５質量％で溶解したパッシベーション層形成用塗工液を作製した。次いでスクリーン印刷法によりパターン状のパッシベーション層を形成した。このときスクリーン版は、５００メッシュ、乳剤１μｍのものを使用した。スクリーン印刷機はマイクロテック社製の装置を用いた。また印刷条件は、印圧０．２ＭＰａ、クリアランス２．６ｍｍ、スキージスピード１００ｍｍ／ｓｅｃで行った。その後、１５０℃まで２０℃／ｍｉｎのレートで徐々に加温していき、１５０℃で２０ｍｉｎ保持した。
なお、パッシベーション層形成用塗工液の上記有機半導体層に対する接触角は５０°であった。
（有機半導体層パターニング工程）
次に、真空紫外光（１７２ｎｍ、照度１１ｍｗ／ｃｍ２）を基板全面に照射した。このときＧａｐを０．７ｍｍ、照射時間を６０ｓとした。照射後はパッシベーション層が真空紫外光を吸収する為、パッシベーション層がパターニングされていない部分にある有機半導体層は除去され、パッシベーション層がパターニングされた部分にのみ有機半導体層が残っていることが確認された。
次に、真空紫外光（１７２ｎｍ、照度１１ｍｗ／ｃｍ２）を基板全面に照射した。このときＧａｐを０．７ｍｍ、照射時間を６０ｓとした。照射後はパッシベーション層が真空紫外光を吸収する為、パッシベーション層がパターニングされていない部分にある有機半導体層は除去され、パッシベーション層がパターニングされた部分にのみ有機半導体層が残っていることが確認された。
（評価）
得られた有機トランジスタを観察したところ、パッシベーション材料の凝集力によりチャネル部分にのみパッシベーション層が形成されていることが確認された。
作製した有機半導体素子の有機半導体トランジスタのトランジスタ特性を測定した結果、トランジスタとして駆動していることが分かった。このとき、有機半導体トランジスタのＯＮ電流は１×１０−５Ａ、ＯＦＦ電流は３．５×１０−１２Ａであった。ＯＮ／ＯＦＦ比７桁であり、閾値電圧は１０Ｖであった。測定条件はゲート電圧を１００Ｖ〜−８０Ｖまで−２Ｖ刻みで印加した。次いでソース・ドレイン電圧を−８０Ｖと固定し、ソース・ドレイン間に流れる電流値を測定した。なお、トランジスタ評価においてはいずれの場合においても大気中、遮光下で測定を行った。
得られた有機トランジスタを観察したところ、パッシベーション材料の凝集力によりチャネル部分にのみパッシベーション層が形成されていることが確認された。
作製した有機半導体素子の有機半導体トランジスタのトランジスタ特性を測定した結果、トランジスタとして駆動していることが分かった。このとき、有機半導体トランジスタのＯＮ電流は１×１０−５Ａ、ＯＦＦ電流は３．５×１０−１２Ａであった。ＯＮ／ＯＦＦ比７桁であり、閾値電圧は１０Ｖであった。測定条件はゲート電圧を１００Ｖ〜−８０Ｖまで−２Ｖ刻みで印加した。次いでソース・ドレイン電圧を−８０Ｖと固定し、ソース・ドレイン間に流れる電流値を測定した。なお、トランジスタ評価においてはいずれの場合においても大気中、遮光下で測定を行った。
２．比較例
遮光性樹脂材料としてＰＶＰを用い、当該ＰＶＰに架橋剤を混合し、ヘキサノール溶媒に固形分２５質量％で溶解したパッシベーション層形成用塗工液を用いたこと以外は、実施例と同様の方法により有機半導体トランジスタを有する有機半導体素子を作製した。
ここで、上記パッシベーション層形成用塗工液の有機半導体層に対する接触角は２７°であった。
遮光性樹脂材料としてＰＶＰを用い、当該ＰＶＰに架橋剤を混合し、ヘキサノール溶媒に固形分２５質量％で溶解したパッシベーション層形成用塗工液を用いたこと以外は、実施例と同様の方法により有機半導体トランジスタを有する有機半導体素子を作製した。
ここで、上記パッシベーション層形成用塗工液の有機半導体層に対する接触角は２７°であった。
（評価）
得られた有機トランジスタを観察したところ、ＰＶＰをパッシベーション材料として用いた場合はチャネルよりも広くパターニングされていることが確認された。
作製した有機半導体素子の有機半導体トランジスタのトランジスタ特性を測定した結果、トランジスタとして駆動していることが分かった。このとき、有機半導体トランジスタのＯＮ電流は８．７×１０−６Ａ、ＯＦＦ電流は３．５×１０−１１Ａであった。ＯＮ／ＯＦＦ比６桁であり、閾値電圧は１０Ｖであった。測定条件はゲート電圧を１００Ｖ〜−８０Ｖまで−２Ｖ刻みで印加した。次いでソース・ドレイン電圧を−８０Ｖと固定し、ソース・ドレイン間に流れる電流値を測定した。なお、トランジスタ評価においてはいずれの場合においても大気中、遮光下で測定を行った。
得られた有機トランジスタを観察したところ、ＰＶＰをパッシベーション材料として用いた場合はチャネルよりも広くパターニングされていることが確認された。
作製した有機半導体素子の有機半導体トランジスタのトランジスタ特性を測定した結果、トランジスタとして駆動していることが分かった。このとき、有機半導体トランジスタのＯＮ電流は８．７×１０−６Ａ、ＯＦＦ電流は３．５×１０−１１Ａであった。ＯＮ／ＯＦＦ比６桁であり、閾値電圧は１０Ｖであった。測定条件はゲート電圧を１００Ｖ〜−８０Ｖまで−２Ｖ刻みで印加した。次いでソース・ドレイン電圧を−８０Ｖと固定し、ソース・ドレイン間に流れる電流値を測定した。なお、トランジスタ評価においてはいずれの場合においても大気中、遮光下で測定を行った。
以上の結果から、パッシベーション材料にチルジグリコールアセテート溶媒を用いた場合はパッシベーション層形成時における塗工液の凝集により、チャネル部分にのみパッシベーション層が形成されるため、有機半導体層もチャネル部分にのみ形成されＯＦＦ電流の減少に繋がったものと考えられる。
１ … 基板
２ … ゲート電極
３ … ゲート絶縁層
４ … ソース電極
５ … ドレイン伝教
６ … 有機半導体層
７ … パッシベーション層
１０ａ，１０ｂ … 有機半導体素子用基板
１０Ａ，１０Ｂ … 有機半導体素子
２ … ゲート電極
３ … ゲート絶縁層
４ … ソース電極
５ … ドレイン伝教
６ … 有機半導体層
７ … パッシベーション層
１０ａ，１０ｂ … 有機半導体素子用基板
１０Ａ，１０Ｂ … 有機半導体素子
Claims (5)
- 基板と、前記基板上に形成されたゲート電極と、前記ゲート電極を覆うように形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、前記ゲート絶縁層上に、前記ソース電極および前記ドレイン電極が表面に露出するように形成された有機半導体層と、を有する有機半導体素子用基板を用い、
前記有機半導体層の表面に露出された前記ソース電極および前記ドレイン電極の間を覆うように、真空紫外光に対する遮光性を有する遮光性材料が含まれるパッシベーション層形成用塗工液を塗工することにより、パターン状にパッシベーション層を形成するパッシベーション層形成工程と、
真空紫外光を前記パッシベーション層および前記有機半導体層上に照射することにより、前記パッシベーション層が形成されていない部位の有機半導体層をエッチングする有機半導体層パターニング工程と、を有する有機半導体素子の製造方法であって、
前記有機半導体層の表面が、前記パッシベーション層形成用塗工液に対する撥液性を備えるものであり、かつ、前記ソース電極および前記ドレイン電極の表面の前記パッシベーション層形成用塗工液に対する接触角が、前記有機半導体層の表面の前記パッシベーション層形成用塗工液に対する接触角よりも小さいことを特徴とする、有機半導体素子の製造方法。 - 前記有機半導体層の表面の撥液性が、前記パッシベーション層形成用塗工液に対する接触角で４５°以上であることを特徴とする、請求項１に記載の有機半導体素子の製造方法。
- 基板と、前記基板上に形成されたソース電極およびドレイン電極と、前記基板上に、前記ソース電極および前記ドレイン電極が表面に露出するように形成された有機半導体層と、を有する有機半導体素子用基板を用い、
前記有機半導体層の表面に露出された前記ソース電極および前記ドレイン電極の間を覆うように、真空紫外光に対する遮光性と、絶縁性とを有する遮光性絶縁材料とが含まれるゲート絶縁層形成用塗工液を塗工することにより、パターン状にゲート絶縁層を形成するゲート絶縁層形成工程と、
真空紫外光を前記ゲート絶縁層および前記有機半導体層上に照射することにより、前記ゲート絶縁層が形成されていない部位の有機半導体層をエッチングする有機半導体層パターニング工程と、を有する有機半導体素子の製造方法であって、
前記有機半導体層の表面が、前記ゲート絶縁層形成用塗工液に対する撥液性を備えるものであり、かつ、前記ソース電極および前記ドレイン電極の表面の前記ゲート絶縁層形成用塗工液に対する接触角が、前記有機半導体層の表面の前記ゲート絶縁層形成用塗工液に対する接触角よりも小さいことを特徴とする、有機半導体素子の製造方法。 - 前記有機半導体層の表面の撥液性が、前記ゲート絶縁層形成用塗工液に対する接触角で４５°以上であることを特徴とする、請求項３に記載の有機半導体素子の製造方法。
- 前記ソース電極および前記ドレイン電極が多孔質体であることを特徴とする、請求項１から請求項４までのいずれかの請求項に記載の有機半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007084547A JP5103982B2 (ja) | 2007-03-28 | 2007-03-28 | 有機半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007084547A JP5103982B2 (ja) | 2007-03-28 | 2007-03-28 | 有機半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008244262A JP2008244262A (ja) | 2008-10-09 |
| JP5103982B2 true JP5103982B2 (ja) | 2012-12-19 |
Family
ID=39915209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007084547A Expired - Fee Related JP5103982B2 (ja) | 2007-03-28 | 2007-03-28 | 有機半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5103982B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5565609B2 (ja) * | 2009-10-02 | 2014-08-06 | ソニー株式会社 | 半導体装置の製造方法 |
| JP5870502B2 (ja) * | 2011-03-31 | 2016-03-01 | 大日本印刷株式会社 | 有機半導体素子およびその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000066233A (ja) * | 1998-08-17 | 2000-03-03 | Hitachi Ltd | 液晶表示装置 |
| JP4779296B2 (ja) * | 2003-12-10 | 2011-09-28 | ソニー株式会社 | 有機薄膜集積回路の製造方法、及び、電界効果型トランジスタの製造方法 |
| JP2005181417A (ja) * | 2003-12-16 | 2005-07-07 | Seiko Epson Corp | 光学部品およびその製造方法 |
| JP2005223049A (ja) * | 2004-02-04 | 2005-08-18 | Ricoh Co Ltd | 半導体装置、半導体装置の製造方法、および表示装置 |
| JP5025110B2 (ja) * | 2004-08-31 | 2012-09-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2007
- 2007-03-28 JP JP2007084547A patent/JP5103982B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008244262A (ja) | 2008-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5073141B2 (ja) | 内部接続の形成方法 | |
| JP5256676B2 (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
| JP5121264B2 (ja) | 積層構造体及びその製造方法 | |
| US20100244015A1 (en) | Organic semiconductor device, manufacturing method of same, organic transistor array, and display | |
| EP2050139B1 (en) | Laminated structure, electronic element using the same, manufacturing method therefor, electronic element array, and display unit | |
| JP2005310962A (ja) | 積層構造体、積層構造体を用いた電子素子、これらの製造方法、電子素子アレイ及び表示装置 | |
| JP5014547B2 (ja) | 電子スイッチング素子またはトランジスタの電極を基板上に形成する方法 | |
| JP5256583B2 (ja) | 有機半導体素子、および、有機半導体素子の製造方法 | |
| JP5181587B2 (ja) | 有機半導体素子およびその製造方法、有機トランジスタアレイ、およびディスプレイ | |
| JP2009087996A (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
| JP5332145B2 (ja) | 積層構造体、電子素子、電子素子アレイ及び表示装置 | |
| JP5103982B2 (ja) | 有機半導体素子の製造方法 | |
| JP6491086B2 (ja) | 導体組成物インク、積層配線部材、半導体素子および電子機器、並びに、積層配線部材の製造方法 | |
| JP5098269B2 (ja) | 有機半導体素子の製造方法 | |
| JP5870502B2 (ja) | 有機半導体素子およびその製造方法 | |
| JP2009026901A (ja) | 積層構造体、電子素子、電子素子アレイ及び表示装置 | |
| JP5098270B2 (ja) | 有機半導体素子の製造方法 | |
| JP2007318025A (ja) | 有機半導体素子、および、有機半導体素子の製造方法 | |
| US8202771B2 (en) | Manufacturing method of organic semiconductor device | |
| JP2008166537A (ja) | 有機半導体素子 | |
| JP5181586B2 (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
| JP5205894B2 (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
| JP2008109116A (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
| JP2008258206A (ja) | 有機半導体素子の製造方法 | |
| JP5532669B2 (ja) | 有機半導体素子、およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120917 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5103982 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |