JP4907873B2 - 電子素子の製造方法 - Google Patents
電子素子の製造方法 Download PDFInfo
- Publication number
- JP4907873B2 JP4907873B2 JP2005001771A JP2005001771A JP4907873B2 JP 4907873 B2 JP4907873 B2 JP 4907873B2 JP 2005001771 A JP2005001771 A JP 2005001771A JP 2005001771 A JP2005001771 A JP 2005001771A JP 4907873 B2 JP4907873 B2 JP 4907873B2
- Authority
- JP
- Japan
- Prior art keywords
- material layer
- layer
- manufacturing
- electronic device
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
半導体演算回路の例を図12に示す。図12において、p-ch、n-chは、それぞれ正孔輸送材を用いたトランジスタと、電子輸送材を用いたトランジスタを示している。これはNOT演算回路の例であるが、この他にも、図13(a)に例示されるように、OR、NAND、NOR、XOR演算回路等を構成すべく複数のトランジスタ400が層間絶縁膜501、502、503、504を介して集積・接続されている。すなわち、図13(a)の上下方向において層間絶縁膜502、503、504の一部を貫通して形成された接続孔511(以下、「コンタクトホール511」という)に形成された微細な配線電極510が、また層間絶縁膜501〜504上(図において層間絶縁膜501、502間、層間絶縁膜502、503間、層間絶縁膜503、504間の各界面上)に左右方向に延びて形成された微細な配線電極515が、図13(b)に示すトランジスタ400のソース電極403、ドレイン電極404にそれぞれ接続されることにより、高集積化した半導体演算素子が構成される。なお、図13(b)に示したトランジスタ400において、401はゲート電極を、402はゲート絶縁膜を、405は半導体をそれぞれ表している。
図14において、符号に括弧を付した表示装置60、表示素子61、コンタクトホール62および画素電極63は、従来例と区別するためのものであり、これらについては本発明の実施形態で説明する。
(1)薄膜層を有する基板上にフォトレジスト層を塗布する(レジスト塗布)。
(2)加熱により溶剤を除去する(プリベーク)。
(3)パターンデータに従ってレーザーあるいは電子線を用いて描画されたハードマスクを通して紫外光を照射する(露光)。
(4)アルカリ溶液で露光部のレジストを除去する(現像)。
(5)加熱により未露光部(パターン部)のレジストを硬化する(ポストベーク)。
(6)エッチング液に浸漬またはエッチングガスに暴露し、レジストのない部分の薄膜層を除去する(エッチング)。
(7)アルカリ溶液または酸素ラジカルでレジストを除去する(レジスト剥離)。
しかし、この様な長い工程を必要とするため製造コストの増加といった問題を有していた。
すなわち、図15には、1次配線層310と、層間絶縁膜311と、感光性シラザン膜312と、ビーム313とが示されている。1次配線層310は、半導体装置のまとまった機能ブロックを相互接続する配線310aと、配線間を絶縁するための層間絶縁膜310bと、配線310aで使用する配線材料が層間絶縁膜311へ拡散するのを防止するための保護膜310cとを有する。なお、図15に示す各符号は、前記特開2003−7818号公報の図1に示されている各符号に数値「300」を加えたものに相当する。
ビーム313は、電子線または紫外線であり感光性シラザン膜312に照射する。図15において省略しているが、まず、シリコン基板に、例えば所望のMOSトランジスタを形成し、このMOSトランジスタとの配線のための1次配線層310が形成されているとする。
また、図13、図14から分かるように、層間絶縁膜501〜505は電極材料上だけでなく、トランジスタがある場合は半導体材料層上に成膜・形成される。
一方、近年半導体材料として、有機材料を用いた素子が、低コスト化や大面積化容易性等の製造上のメリットや無機材料にない機能発現の可能性から注目されている。例えば、特開平7−86600号公報では、光や熱などの物理的外部刺激によりキャリア移動度が変化する有機半導体材料を用いた電界効果型トランジスタが提案されている。また、特開2003−318196号公報でも、有機半導体材料を用いた電界効果型トランジスタが提案されている。
層間絶縁膜材料としては、例えば特開平5−36627号公報に開示されているように、SiO2が用いられている。
(1) 基板202上に、第一の導電性材料層201を形成
(2) 基板202および第一の導電性材料層201上に、有機絶縁材料層203を形成
(3) 有機絶縁材料層203上に、SiO2層204を形成
(4) SiO2層204上に、感光性材料層205を形成
(5) 露光マスク206を介してUVでマスク露光し、コンタクトホールの形状をパターニング
(6) 感光性材料層205エッチング
(7) SiO2層204エッチング
(8) 洗浄・乾燥
(9) 有機絶縁材料層203’成膜・形成
(10) 有機絶縁材料層203’上に、SiO2層204’を形成
(11) SiO2層204’上に、感光性材料層205’を形成した後、露光マスク206’を介してUVでマスク露光し、第二の導電性材料層の形状をパターニング
(12) 感光性材料層205’エッチング
(13) SiO2層204’エッチング
(14) 洗浄・乾燥
(15) ドライエッチングにより、有機絶縁材料層203’の薄膜を除去
(16) 第二の導電性材料層207を形成
(17) CMP
この問題はSi3N4、SiON等を用いた場合も同様であるため、スピンコート等の塗布プロセスで成膜可能で、かつ、高い絶縁耐圧を有する材料が望まれていた。また、層間絶縁膜においては、配線遅延の原因となる寄生容量を小さくすることが必要である。この配線遅延はLSI等半導体演算素子の動作周波数低下の原因であるため、SiO2よりも比誘電率の小さい材料(ε=3.9未満)が望まれていた。
また、このプロセス中において(17)で使用されているCMPのプロセスとしては、図16(a)〜(c)に示されているCMPと同様であり、前述したと同様に、化学的機械研磨によって上部電極320に相当する第二の導電性材料層207の上面が図17および図18に示した上部電極320と同様な形状になりやすく、平坦度が確保しにくくなってしまい、これに電気的に接続される電極等との接続不良や信頼性の低下となりやすい問題点も有している。
さらに、特開2004−193197号公報(特許文献7)記載の絶縁材料をパターニングする方法では、絶縁膜上に電極を形成するための方法として、フォトリソプロセスを用いているため、煩雑なプロセスが必要であるという問題点を有している。
また、化学的機械研磨の工程を無くすとともに、高温処理が不要で基板等の材料選択に大きな制約を与えることなく、有機半導体材料を使用しても損傷を与えず、かつ、層間絶縁膜材料としてスピンコート等の周知の塗布プロセスで成膜・形成可能で、高い絶縁耐圧を有する材料を用いて製作でき、なおかつ、配線遅延の原因となる寄生容量を小さくしてSiO2よりも比誘電率の小さい材料を用いて製造できる電子素子の製造方法を提供することも目的としている。
請求項1記載の発明では、少なくとも第一の導電性材料層上に、絶縁性材料層が積層され、さらにその上に第二の導電性材料層が積層されて、かつ、第一と第二の導電性材料層の一部が電気的に接続されている電子素子の製造方法において、第一の導電性材料層上に、エネルギーの付与によって形成されるより臨界表面張力の大きい高表面エネルギー部と、エネルギーの非付与部分に形成されるより臨界表面張力の小さな低表面エネルギー部とに臨界表面張力が変化する材料層であるパターニング層を形成する工程と、前記パターニング層における第一と第二の導電性材料層が電気的に接続されるべき第一の部位以外にエネルギーを付与することによって、前記高表面エネルギー部を第一の部位以外に、前記低表面エネルギー部を第一の部位に選択的に形成する工程と、エネルギーの付与によって形成されるより臨界表面張力の大きい高表面エネルギー部と、エネルギーの非付与部分に形成されるより臨界表面張力の小さな低表面エネルギー部とに臨界表面張力が変化する機能と絶縁機能とを有する絶縁性濡れ変化材料を含有した液体を、エネルギー付与後の前記パターニング層上に付与することにより、第一の部位以外の前記高表面エネルギー部に前記液体を付着させて、絶縁性濡れ変化材料層を第一の部位以外に形成する工程と、前記絶縁性濡れ変化材料層の一部分と第一の部位にエネルギーを付与することによって、前記高表面エネルギー部に対応した第二の部位を第一の部位に連通して形成する工程と、少なくとも第二の部位上に、導電性材料を含有する液体を付与することにより、エネルギー付与後の前記絶縁性濡れ変化材料層の前記高表面エネルギー部に前記液体を付着させて、第二の導電性材料層を形成する工程とを含み、第一と第二の導電性材料層が、前記絶縁性材料層を挟持した状態で、第一の部位で電気的に接続されていることを特徴とする。
請求項4記載の発明では、請求項1ないし3の何れか一つに記載の電子素子の製造方法において、前記電子素子作製後、第一と第二の導電性材料間に電圧を印加する工程を付加したことを特徴とする。
請求項5記載の発明では、請求項1ないし4の何れか一つに記載の電子素子の製造方法において、前記パターニング層、前記絶縁性濡れ変化材料層または前記リムーバルパターニング層の形成に用いる溶剤が、水と任意の比率で溶解可能な有機溶媒を含有していることを特徴とする。
請求項7記載の発明では、請求項1ないし6の何れか一つに記載の電子素子の製造方法において、前記絶縁性濡れ変化材料層が、二種類以上の材料からなることを特徴とする。
請求項9記載の発明では、請求項7または8記載の電子素子の製造方法において、前記絶縁性濡れ変化材料層が、誘電率を持つ、少なくとも第一の材料と第二の材料からなり、前記エネルギーの付与によって第一の材料の臨界表面張力の変化する割合が、第二の材料のそれと比べて大きく、第二の材料の誘電率は、第一の材料のそれと比べて低いことを特徴とする。
請求項10記載の発明では、請求項1ないし9の何れか一つに記載の電子素子の製造方法において、前記絶縁性濡れ変化材料層が、側鎖に疎水性基を有する高分子材料を含むことを特徴とする。
請求項11記載の発明では、請求項10記載の電子素子の製造方法において、前記側鎖に疎水性基を有する高分子材料は、ポリイミドを含む高分子材料からなることを特徴とする。
その後、前記撥水部を含む前記低表面エネルギー層上であって第二の導電性材料層を形成すべき領域のみにエネルギーの付与を行うことにより、該領域の表面エネルギーを向上させて前記低表面エネルギー層を除去し、この上に導電性材料を含有する液体を付与し付着させて、第二の導電性材料層を形成する工程とを含み、第一と第二の導電性材料層が、前記絶縁性材料層を挟持した状態で、前記コンタクトホールとなる前記撥水部を介して電気的に接続されていることを特徴とする。
ここで、「第一の導電性材料上に、エネルギーの付与によって除去可能であり、かつ、第一の導電性材料と臨界表面張力が異なる材料層である絶縁材料パターニング層を形成し」とは、第一の導電性材料上の全面に、一旦、絶縁材料パターニング層を形成した後、これを選択的に除去する場合も含むことを意味する。絶縁材料パターニング層は、上位概念用語で「第一の材料層」と、絶縁性材料層は、上位概念用語で「第二の材料層」と、低表面エネルギー層は、上位概念用語で「第三の材料層」とそれぞれ呼ぶことができる(以下同様)。
請求項15記載の発明では、請求項13または14記載の電子素子の製造方法において、前記絶縁材料パターニング層の形成に用いる溶剤が、水と任意の比率で溶解可能な有機溶媒を含有していることを特徴とする。
請求項17記載の発明では、請求項13ないし16の何れか一つに記載の電子素子の製造方法において、前記低表面エネルギー層と前記絶縁性材料層との表面エネルギーの差が、10mN/m以上であることを特徴とする。
請求項19記載の発明では、請求項18記載の電子素子の製造方法において、前記紫外線照射を行う際の酸素濃度を、大気雰囲気を超える濃度としたことを特徴とする。
請求項21記載の発明では、請求項1ないし20の何れか一つに記載の電子素子の製造方法において、第一の導電性材料層が、導電性材料を含有する液体を付与されて形成されることを特徴とする。
請求項22記載の発明では、請求項21記載の電子素子の製造方法において、前記導電性材料を含有する液体を付与する方法が、凸版を用いる印刷法、孔版を用いる印刷法、平版を用いる印刷法、凹版を用いる印刷法、スピンコート法、ディッピング法、ブレードコート法、スプレー塗工法の何れか一つであることを特徴とする。
請求項23記載の発明では、請求項21記載の電子素子の製造方法において、前記導電性材料を含有する液体を付与する方法が、インクジェット法であることを特徴とする。
本発明によれば、コンタクトホールを形成し絶縁膜を介して電極どうしが接続される構造を非常に簡単に製造することができる(請求項1)。
本発明によれば、絶縁性濡れ変化材料層の一部分と第一の部位にエネルギーを付与することによって、臨界表面張力の異なる第二の部位を第一の部位に連通して形成する工程によって、第二の部位の形成とリムーバルパターニング層の除去とが同時に行われるため、非常に簡単な工程で、コンタクトホールを形成し絶縁膜を介して電極どうしが接続される構造を非常に簡単に製造することができる(請求項2)。
なお、「発明を実施するための最良の形態」の欄において、後述する第2の実施形態を「参考例」と、後述する第3の実施形態を「第2の実施形態」と、後述する第4の実施形態を「第3の実施形態」と、それぞれ読み替えることとする。
まず、図1を参照して、本発明の第1の実施形態に係る電子素子の基本的な作製プロセスおよび電子素子の構成の概要を説明する。
本実施形態に係る電子素子の基本的な作製プロセス(製造工程)の概要は、図1(a)〜図1(g)に示すように、第一の導電性材料で基板2の上に成膜・形成された第一の導電性材料層1上に、エネルギーの付与によって臨界表面張力が変化する材料層であるパターニング層3を選択的に成膜・形成するとともに、臨界表面張力の異なる第一の部位Aを、第一の導電性材料層1と後述する第二の導電性材料が電気的に接続されるべき部位に形成する工程(図1(b)、図1(c))と、その後、エネルギーの付与によって臨界表面張力が変化する機能と絶縁機能とを有する材料層である絶縁性濡れ変化材料層5を第一の部位A以外に成膜・形成する工程(図1(d))と、その後、絶縁性濡れ変化材料層5の一部分にエネルギーを付与することによって、臨界表面張力の異なる第二の部位Bを第一の部位Aに連通して形成する工程(図1(e)、(f))と、第二の部位B上に第二の導電性材料で第二の導電性材料層7を形成する工程(図1(g))とを含み、第一の導電性材料層1と第二の導電性材料層7とが、絶縁性材料層としての絶縁性濡れ変化材料層5(低表面エネルギー部5aおよび高表面エネルギー5b)を挟持した状態で、第一の部位Aのみで電気的に接続されていることを特徴とするものである。
また、図1は、同図(f)、(g)に良く示されているように、第一の導電性材料層1と第二の導電性材料層7との一部が、絶縁性材料層としての絶縁性濡れ変化材料層5を挟持した状態で、第一の部位Aのみで電気的に接続することを可能とするコンタクトホールの形成方法およびそれによって得られたコンタクトホールも示していることはいうまでもない。
先ず、図1(a)に示すように、ガラスやポリカーボネート、ポリアリレート、ポリエーテルスルフォン等のプラスチック、シリコンウェハ、金属等からなる基板2上に、第一の導電性材料で形成された第一の導電性材料層1を成膜・形成する。
パターニング層3は、Si元素を含まず、かつ疎水性基を含む自己組織化膜である。自己組織化膜は、基板2上および第一の導電性材料層1上に自発的に単分子膜が形成されているため、高精細なパターニングが可能となる。また、エネルギーの付与によって簡単に除去可能となる。
ここでSi元素を含まず、かつ疎水性基を含む自己組織化膜とは、脂肪酸などの界面活性剤分子、炭化水素鎖、またはフルオロアルキル基の末端に−SHが付与されたアルカンチオール類などの有機イオウ化合物、アルキルフォスフェート類などの有機リン酸化合物などが挙げられる。分子構造の一般的な共通性は、炭素数が5以上の比較的長いアルキル鎖、オキシエチレン鎖、フルオロカーボン鎖を有し、片方の分子末端に基板表面と相互作用するメルカプト基、カルボキシル基、リン酸基等の官能基が存在することである。また1分子中にこれらアルキル鎖、オキシエチレン鎖、フルオロカーボン鎖が、複合したタイプのものなどでも良い。また、複数の分子種から成る複合タイプの自己組織化膜でも良い。また、中心から次々と枝分かれしていくデンドリマー構造の高分子が基板表面に形成されたものも、本発明における自己組織化膜とする。
適用可能なアルカンチオールとしては、化1の一般式で表される化合物が好適である。
溶媒としては、エタノール、メタノール、プロパノール等のアルコール系溶媒、エチレングリコール、プロピレングリコール、ジエチレングリコール等のグリコール系溶媒、2-メトキシエタノール、2-エトキシエタノール、2-ブトキシエタノール等のセロソルブ系溶媒等が挙げられる。
なお、上記利点を望まなくてもよいのであれば、エネルギーの付与としては、例えば熱、電子線、プラズマ等のエネルギーを付与するものであってもよい(後述する例でも同様)。
次に、絶縁性濡れ変化材料層5の低表面エネルギー部5aおよび高表面エネルギー部5bについて説明する。例えば基板および第一の導電性材料層1(図示せず)上に形成されたパターニング層3をベースとして、この上に絶縁性濡れ変化材料層5が成膜・形成されている。絶縁性濡れ変化材料層5は、エネルギーの付与によって臨界表面張力が変化する材料からなる層であって、本実施形態では、少なくとも臨界表面張力の異なる2つの部位として、より臨界表面張力の大きな高表面エネルギー部5bと、より臨界表面張力の小さな低表面エネルギー部5aとを有している。ここに、図示例の2つの高表面エネルギー部5b間は、例えば、1〜5μm程度の微小ギャップに設定されている。そして、第二の導電性材料層7に対して高表面エネルギー部5bの部位が形成されている。
ここで、γSは固体111の表面張力、γSLは固体111と液体(液滴112)の界面張力、γLは液体(液滴112)の表面張力である。
(a)読取顕微鏡を液滴112に向け、顕微鏡内のカーソル線を液滴112の接点に合わせて角度を読取る接線法、
(b)十字のカーソルを液滴112の頂点に合わせ、一端を液滴112と固体111試料の接する点に合わせた時のカーソル線の角度を2倍することにより求めるθ/2法、
(c)モニター画面に液滴112を映し出し、円周上の1点(できれば頂点)と液滴112と固体111試料の接点(2点)をクリックしてコンピュータで処理する3点クリック法がある。(a)→(b)→(c)の順に精度が高くなる。
従って、高表面エネルギー部3b、5bと低表面エネルギー部3a、5aとのパターン形状に従って導電性材料を含有する液体を親液性である高表面エネルギー部3b、5bにのみ確実に付着させるためには、表面エネルギー差が大きいこと、言い換えれば、これらのエネルギー部間の臨界表面張力の差が大きいことが必要であるが、この差を10mN/m以上とすることにより、確実に導電性材料含有の液体、すなわち絶縁性濡れ変化材料層5や第二の導電性材料を付着させることができる。
上述したとおり、絶縁性濡れ変化材料層5の成膜・形成に用いる溶剤は、水と任意の比率で溶解可能な有機溶媒を含有している。ここで、水と任意の比率で溶解可能な溶媒の、絶縁性濡れ変化材料用の溶媒全体に占める割合は、30vol%(体積%)以上が望ましい。さらに望ましくは90vol%以上が望ましい。
この例として、濡れ性変化は大きいが成膜性に問題がある材料を用いることが可能となるため選択できる材料が多くなる。具体的には、図5に断面模式的に示すように、絶縁性濡れ変化材料層5は、第一の材料51の濡れ性変化はより大きいが凝集力が強いため成膜することが困難な材料である場合に、この材料を成膜性のよい第二の材料52と混合することで、上記濡れ性変化層を容易に作製することが可能となる。
本実施形態においては、絶縁性濡れ変化材料層5が、少なくとも第一の材料51と第二の材料52からなり、エネルギーの付与によって第一の材料51の臨界表面張力の変化する割合が、第二の材料52のそれと比べて大きく、第二の材料52の電気絶縁性は、第一の材料のそれと比べて高くなるように構成してもよい。これにより、電気絶縁性に優れ、かつ、微細な導電層パターンを形成可能な積層構造体を提供することが可能となる。
従って、図13(a)、図14の様な層間絶縁膜500〜505を形成する際、配線遅延の原因となる寄生容量を小さくすることが可能となる。配線遅延はLSI等の半導体演算素子の動作周波数低下の原因となるため、これにより動作周波数の高い半導体演算素子を作製可能となる。本発明における低誘電率とは、一般的に絶縁膜として用いられているSiO2の比誘電率:ξ=3.9未満を指す。
具体的には、図7の概念図に示すように、ポリイミドや(メタ)アクリレート等の骨格を有する主鎖Lに直接あるいは図示しない結合基を介して疎水性基を有する側鎖Rが結合しているものを挙げることができる。
さらに、疎水性基としては、フッ素原子を含まない−CH2CH3、−CH(CH3)2、−C(CH3)3等の末端構造を有する基を挙げることができる。この場合にも、分子鎖同士を配向しやすくするためには炭素鎖長の長い基が好ましく、炭素数4以上のものがより好ましい。疎水性基は直鎖構造であっても分岐構造であってもよいが、直鎖構造の方が好ましい。上記アルキル基はハロゲン原子、シアノ基、フェニル基、ヒドロキシル基、カルボキシル基または炭素数1〜12の直鎖、分岐鎖もしくは環状のアルキル基やアルコキシ基で置換されたフェニル基を含有していてもよい。Rの結合部位が多いほど表面エネルギーが低く(臨界表面張力が小さく)、疎液性となると考えられる。紫外線照射等によって、結合の一部が切断される、あるいは配向状態が変化するために臨界表面張力が増加し、親液性になるものと推察される。
さらに一般的にポリイミド材料の比誘電率は、絶縁材料として一般的なSiO2の比誘電率よりも低く、層間絶縁膜として好適である。
本実施形態で用いられる側鎖に疎水性基を有するポリイミドの疎水性基は、例えば以下の化6〜化10で示される化学式の構造の何れかを持つことができる。
これらの材料についての詳細は、特開2002−162630号、特開2003−96034号、特開2003−267982号公報等に詳しく記載されている。またこれら疎水性基の主鎖骨格を構成するテトラカルボン酸二無水物については、脂肪族系、脂環式、芳香族系など種々の材料を用いることが可能である。具体的には、ピロメリット酸二無水物、シクロブタンテトラカルボン酸二無水物、ブタンテトラカルボン酸二無水物などである。この他特開平11−193345号、特開平11−193346号、特開平11−193347号公報等に詳しく記載されている材料についても用いることが可能である。
また上記化6〜化10で示されない疎水性基を含むポリイミドを用いることもできる。
図8(a)の原理的な模式図に示すように、絶縁性濡れ変化材料層5の表面に露光マスク6を通して紫外線を照射する。これにより、図8(b)に示すように、低表面エネルギー部5aと高表面エネルギー部5bとからなる濡れ性パターンが形成される。紫外線としては、100nmから300nmの比較的短い波長の光が含まれるのが望ましい。図8において、9は第一の導電性材料層1の具体例としての電極である。このように、本実施形態における臨界表面張力を変化させるエネルギーの付与が、紫外線照射である。従って、微細なパターンを容易に形成可能となる。
1導電性材料を溶媒に溶解したもの、
2導電性材料の前駆体若しくは前駆体を溶媒に溶解したもの)、
3導電性材料粒子を溶媒に分散したもの、
4導電性材料の前駆体粒子を溶媒に分散したもの、
等をいう。より具体的には、Ag、Au、Ni等の金属微粒子を有機溶媒や水に分散したものやドープドPANI (ポリアニリン)やPEDOT (ポリエチレンジオキシチオフェン)にPSS(ポリスチレンスルホン酸)をドープした導電性高分子の水溶液等を例示することができる。
導電性材料を含有する液体の一方を、濡れ性パターンが形成された材料表面に付与する方法が、スピンコート法、ディッピング法、ブレードコート法、スプレー塗工法の何れか一つである場合、電子素子作製時間が大幅に短縮可能となり、また印刷装置を必要としないため、製造コストの大幅低減が可能となる。
導電性材料を含有する液体の一方を、濡れ性パターンが形成された材料表面に付与する方法が、インクジェット法である場合、高表面エネルギー部5bのみに導電層を形成可能となる。
また、後述する図21に示す第4の実施形態におけるコンタクトホール・電子素子の形成・製造プロセスと比較して、低表面エネルギー層の成膜・形成が不要であり、コンタクトホールを形成し絶縁膜を介して電極どうしが接続されている構造を、第4の実施形態のプロセスよりもさらに簡単に製造できる。
図10および図19に、第2の実施形態を示す。
図10には、第1の実施形態のコンタクトホールの形成方法を使用して形成されたコンタクトホール、電子素子の製造方法およびこれを使用して得られた電子素子(具体的には図14に括弧を付して示すコンタクトホール62、画素電極63)を用いた表示素子の一例としての液晶表示素子61の配線図を、図14には同液晶表示素子61を備えた表示装置60の表示部の構成を示す。
図19には、第1の実施形態のコンタクトホールの形成方法を使用して形成されたコンタクトホール、電子素子の製造方法およびこれを使用して得られた電子素子(具体的には図19に示すコンタクトホール712、画素電極702)を用いた一例としての表示素子710を備えた表示装置700の断面構成図を示す。
図10において、階調信号線64からは各々の画素の階調に従って各能動素子68(例えばTFT)を介して各液晶セル67に電圧が印加されている。走査線65からは一ラインごとに順次オン/オフの信号電圧が各能動素子68を介して印加され、一画面の走査が終了した後、次画面の走査が開始される。動画対応の場合、この間隔は50Hz以上(1/50sec以下)であることが望ましい。各コンデンサ66は、一画面から次画面の走査に移るまでの時間、階調信号の電圧を充電する機能を有する。能動素子68において、Sは第一の電極としてのソース電極を、Dは第二の電極としてのドレイン電極を、Gは第三の電極としてのゲート電極をそれぞれ示す。
このように電子素子アレイ440上に表示素子610が積層される反射型液晶素子等においては、電子素子アレイ440上に層間絶縁膜505を設け、コンタクトホール62を通じて層間絶縁膜505上に設けた画素電極63が、電子素子420のドレイン電極414と接続される。
図1の工程フローに従い、ガラス製の基板2上に第一の導電性材料としてCr/Au電極をメタル製の露光マスク(図示せず)にてパターニング蒸着し、第一の導電性材料層1として膜厚100nmのCr/Au薄膜を形成した。次にパターニング層3として、焼成後に化11および上記化2の化学式で表される構造体となる前駆体を溶解した混合溶液を、スピンコート法にて塗布し180℃で焼成し、膜厚50nmのパターニング層3を成膜・形成した。
次に、絶縁性濡れ変化材料層5として、上記化2と化12の化学式で表される構造体となる前駆体を溶解した混合溶液を、インクジェット法にて塗布し280℃で焼成して、膜厚200nmの絶縁性濡れ変化材料層5を成膜・形成した。
実施例1の絶縁性濡れ変化材料層5を、上記化3の化学式で表される絶縁性濡れ変化材料とした以外は、実施例1と同様の製造条件・工程で実験を行った。
実施例1の絶縁性濡れ変化材料層5を、上記化2の化学式で表される絶縁性濡れ変化材料とした以外は、実施例1と同様の製造条件・工程で実験を行った。
実施例1〜4ならびに比較例1および2の評価結果を表2にまとめて示す。
次に、図11を参照して、本発明の第3の実施形態に係る電子素子の基本的な作製プロセスおよび電子素子の構成の概要を説明する。
本実施形態に係る電子素子の基本的な作製プロセス(製造方法)の概要は、図11(a)〜図11(g)に示すように、第一の導電性材料で基板2の上に成膜・形成された第一の導電性材料層1上に、エネルギーの付与によって除去可能であり、かつ、第一の導電性材料と臨界表面張力が異なる材料層であるリムーバルパターニング層8を選択的に成膜・形成するとともに、臨界表面張力の異なる第一の部位A’を、第一と第二の導電性材料層1、7が電気的に接続されるべき部位に形成する工程(図11(b)〜(c))と、その後、エネルギーの付与によって臨界表面張力が変化する機能と絶縁機能とを有する材料層である絶縁性濡れ変化材料層5を第一の部位A’以外に成膜・形成する工程(図11(d))と、その後、絶縁性濡れ変化材料層5の一部分と第一の部位A’にエネルギーを付与することによって、臨界表面張力の異なる第二の部位B’を第一の部位A’に連通して形成する工程(図11(e)〜(f))と、少なくとも第二の部位B’上に第二の導電性材料で第二の導電性材料層7を形成する工程とを含み、第一の導電性材料層1と第二の導電性材料層7が、絶縁性材料層としての絶縁性濡れ変化材料層5(低表面エネルギー部5aおよび高表面エネルギー部5b)を挟持した状態で、第一の部位A’で電気的に接続されていることを特徴とするものである。
また、図11は、同図(f)、(g)に良く示されているように、第一の導電性材料層1と第二の導電性材料層7との一部が、絶縁性材料層としての絶縁性濡れ変化材料層5を挟持した状態で、第一の部位A’のみで電気的に接続することを可能とするコンタクトホールの形成方法およびそれによって得られたコンタクトホールも示していることはいうまでもない。
この絶縁性濡れ変化材料層5を、図11(d)のように基板2の全面ではなく一部に成膜・形成したい場合は、基板2表面の濡れ性を制御することで達成可能である。
リムーバルパターニング層8に用いる溶剤は、パターニング層3、絶縁性濡れ変化材料層5の成膜・形成に用いる溶剤と同様に、水と任意の比率で溶解可能な有機溶媒を含有している。このため、リムーバルパターニング層8を、極性の低い有機溶媒に溶解する材料層上に成膜する際、これに対し損傷を与えることなく、成膜することが可能となる。
図11(b)に示すリムーバルパターニング層8は、図11(c)に示すように、紫外線照射によるエネルギー付与によって図示しない高表面エネルギー部が選択的に除去され、低表面エネルギー部8aである第一の部位A’が形成される。第1の実施形態で説明したと同様に、より臨界表面張力の小さい低表面エネルギー部8aの臨界表面張力と前記高表面エネルギー部の臨界表面張力との差が、10mN/m以上であることが肝要である。この内容は、図2において、例えばパターニング層3、絶縁性濡れ変化材料層5に代えて、リムーバルパターニング層8とし、かつ、低表面エネルギー部3aおよび5aに代えて、低表面エネルギー部8aとし、高表面エネルギー部3bおよび5bに代えて、図示しない高表面エネルギー部とし、図2〜図4で説明した内容を考慮すれば容易に理解できる。
本実施形態の第一の導電性材料層1および第二の導電性材料層7の少なくとも一方は、第1実施形態と同様に、導電性材料を含有する液体を付与・塗布さえて成膜・形成される。このため、製造プロセスが簡便であってかつ微細構造を有するコンタクトホールおよび電子素子を提供可能となる。導電性材料を含有する液体の付与方法および導電性材料を含有する液体の詳細例は、第1の実施形態と同様であるためその説明を省略する。
また、上記した付与方法に限らず、導電性材料を含有する液体の一方を、濡れ性パターンが形成された材料表面に付与する方法を、インクジェット法とすることもできる。従って、高表面エネルギー部のみに導電層を形成可能となる。
第3の実施形態においても、そのコンタクトホールの形成方法およびこれを使用して得られたコンタクトホールならびに電子素子の製造方法およびこれを使用して得られた電子素子(具体的には図14に括弧を付して示すコンタクトホール62、画素電極63)を用いて、表示素子の一例としての液晶表示素子61、表示装置60を構成できることはいうまでもない。
また、図11に示した工程フローに従って、実施例1〜3と同様の実施例を構成できることはいうまでもない。
次に、図21を参照して、本発明の第4の実施形態に係るコンタクトホールおよび電子素子の基本的な作製プロセス、コンタクトホールおよび電子素子の構成の概要を説明する。
本実施形態に係るコンタクトホールおよび電子素子の基本的な作製プロセス(形成・製造方法)の概要は、図21(a)〜図21(h)に示すように、第一の導電性材料で基板2の上に成膜・形成された第一の導電性材料層1上に、エネルギーの付与によって除去可能であり、かつ、第一の導電性材料と臨界表面張力が異なる材料層である絶縁材料パターニング層10を選択的に成膜・形成し、第一の導電性材料1上の絶縁材料パターニング層10のコンタクトホールを形成すべき部位以外にエネルギーの付与を行うことにより、撥水部11を形成する工程(図21(b)〜(c))と、その後、絶縁性材料層12を第一の導電性材料層1上の撥水部11以外に形成した後、絶縁性材料層12および撥水部11上に、エネルギーの付与によって除去可能である低表面エネルギー層13を形成する工程(図21(d)〜(e))と、その後、撥水部11を含む低表面エネルギー層13上であって第二の導電性材料層を形成すべき領域のみにエネルギーの付与を行うことにより、該領域の表面エネルギーを向上させて低表面エネルギー層13を除去し、この上に第二の導電性材料層7を形成する工程(図21(f)〜(g))とを含み、第一の導電性材料層1と第二の導電性材料層7の一部が、絶縁性材料層12を挟持した状態で、コンタクトホール14となる撥水部11(図21(g)では撥水部11が除去されている状態を示す)を介して電気的に接続することを可能とすることを特徴とするものである。
また、図21(h)に示すように、コンタクトホール14部に第二の導電性材料層7が充填されていることにより、第一の導電性材料層1と第二の導電性材料層7とが、コンタクトホール14を介して電気的に接続されていることを特徴とするものでもある。
本実施形態において絶縁材料パターニング層10、絶縁性材料層12、低表面エネルギー層13が塗布可能な材料であった場合、その成膜方法としては、凸版を用いる印刷法として、例えばフレキソ印刷、孔版を用いる印刷法として、例えばスクリーン印刷、平版を用いる印刷法として、例えばオフセット印刷、凹版を用いる印刷法として、例えばグラビア印刷、またスピンコート法、ディッピング法、スプレーコート法といった方法によって成膜される。
絶縁材料パターニング層10および低表面エネルギー層13を構成する材料は、図1に示したパターニング層3や図11に示したリムーバルパターニング層8と同様に、Si元素を含まず、かつ、疎水性基を含む自己組織化膜である。このため、エネルギーの付与によって絶縁材料パターニング層10および低表面エネルギー層13が除去されやすくなり、第一と第二の導電性材料層1、7間の接触抵抗が低減されて、絶縁性材料層12および第二の導電性材料層7の微細なパターニングが可能となる。Si元素を含まず、かつ、疎水性基を含む自己組織化膜の詳細は、第1および第3の実施形態と同様である。
水と任意の比率で溶解可能な有機溶媒が、絶縁材料パターニング層10を形成する材料を溶解する溶媒全体に占める割合は、第1および第3の実施形態のそれと同様に、30vol%以上が望ましい。さらに望ましくは90vol%以上が望ましい。
表3は、ガラス製の基板2上に成膜した各々の材料A、B、C、D(表1で説明したものと同様である)の、低表面エネルギー部の臨界表面張力と高表面エネルギー部の臨界表面張力との差(ΔγC)、および高分子材料(ポリアニリン)の選択付着性を評価したものである。選択付着性はエネルギー付与部と未付与部とからなるパターンの境界を含むエリアにポリアニリン水溶液を滴下し、余分の溶液を除去した後に未付与部に対するポリアニリンの付着(パターン不良)の有無を観察した。
表3より、ΔγCは10mN/m以上であることが望ましく、15mN/m以上であることがさらに望ましいことが分かる。この値を達成するための手段として、絶縁材料パターニング層10を構成する材料が、上述した自己組織化膜の材料のように疎水性基を含むこと以外に、第一の導電性材料層1が高表面エネルギー材料であることが挙げられる。
高表面エネルギー部12bと低表面エネルギー部(低表面エネルギー層13)とのパターン形状に従って第二の導電性材料層7を構成する材料を含有する液体を、高表面エネルギー部12bにのみ確実に付着させるためには、表面エネルギー差が大きいことが必要であるが、この差を10mN/m以上とすることにより、確実に第二の導電性材料を含有した液体を、パターニングさせることができる。この値を達成するための手段として、絶縁材料パターニング層12を構成する材料が、上述した自己組織化膜の材料のように疎水性基を含むこと以外に、絶縁性材料層12が、PVA(ポリビニルアルコール)、PEG(ポリエチレングリコール)、ナイロン等のように、分子内に−OH基、−NH−基等の活性プロトンを含んでおり、高表面エネルギーとなっていることが挙げられる。
図21(f)に示す紫外線照射工程において、特に上記の酸素濃度を適用することが好ましい。図21(b)に示す紫外線照射工程においては、撥水部11が形成されればよいのであって、絶縁材料パターニング層10が、図21(c)に示すように撥水部11以外の領域において全て除去されている必要はない。
本実施形態では第1および第3の実施形態と同様に、導電性材料は、凸版を用いる印刷法として、例えばフレキソ印刷、孔版を用いる印刷法として、例えばスクリーン印刷、平版を用いる印刷法として、例えばオフセット印刷、凹版を用いる印刷法として、例えばグラビア印刷といった塗布方法によって成膜される。このため、蒸着法等の真空成膜プロセスと比較し、製造コストを低減することが可能となる。あるいは、第一の導電性材料層1および第二の導電性材料層7の導電性材料を含有する液体の少なくとも一方を、濡れ性パターンが形成された材料表面に付与する方法を、スピンコート法、ディッピング法、ブレードコート法、スプレー塗工法の何れか一つとすることができる。従って、電子素子作製時間が大幅に短縮可能となり、また印刷装置を必要としないため、製造コストの大幅低減が可能となる。
また、上記した付与方法に限らず、導電性材料を含有する液体の一方を、濡れ性パターンが形成された材料表面に付与する方法を、インクジェット法とすることもできる。従って、高表面エネルギー部12bのみに導電層を形成可能となる。
同様に、第4の実施形態においては、そのコンタクトホールの形成方法およびこれを使用して得られたコンタクトホールならびに電子素子の製造方法およびこれを使用して得られた電子素子は、LSI、VLSI、ULSI、ひいてはマイクロコンピュータやホストコンピュータ、ワークステーションあるいはパーソナルコンピュータを構成する半導体素子であるトランジスタ、ダイオードを接続する配線電極やコンタクトホールとして適用して、上述の利点や効果を奏することはいうまでもない。
また、図21に示した工程フローに従って、実施例4と同様の実施例を構成できることはいうまでもない。
2 基板
3 パターニング層
3a 低表面エネルギー部
3b 高表面エネルギー部
4、6 露光マスク
5 絶縁性濡れ変化材料層
5a 低表面エネルギー部
5b 高表面エネルギー部
7 第二の導電性材料層
8 リムーバルパターニング層
8a 低表面エネルギー部
10 絶縁材料パターニング層
11 撥水部
12 絶縁性材料層
12b 高表面エネルギー部
13 低表面エネルギー層(低表面エネルギー部)
14 コンタクトホール
51 第一の材料
52 第二の材料
60 表示装置
61 表示素子
A、A’ 第一の部位
B、B’ 第二の部位
Claims (23)
- 少なくとも第一の導電性材料層上に、絶縁性材料層が積層され、さらにその上に第二の導電性材料層が積層されて、かつ、第一と第二の導電性材料層の一部が電気的に接続されている電子素子の製造方法において、
第一の導電性材料層上に、エネルギーの付与によって形成されるより臨界表面張力の大きい高表面エネルギー部と、エネルギーの非付与部分に形成されるより臨界表面張力の小さな低表面エネルギー部とに臨界表面張力が変化する材料層であるパターニング層を形成する工程と、
前記パターニング層における第一と第二の導電性材料層が電気的に接続されるべき第一の部位以外にエネルギーを付与することによって、前記高表面エネルギー部を第一の部位以外に、前記低表面エネルギー部を第一の部位に選択的に形成する工程と、
エネルギーの付与によって形成されるより臨界表面張力の大きい高表面エネルギー部と、エネルギーの非付与部分に形成されるより臨界表面張力の小さな低表面エネルギー部とに臨界表面張力が変化する機能と絶縁機能とを有する絶縁性濡れ変化材料を含有した液体を、エネルギー付与後の前記パターニング層上に付与することにより、第一の部位以外の前記高表面エネルギー部に前記液体を付着させて、絶縁性濡れ変化材料層を第一の部位以外に形成する工程と、
前記絶縁性濡れ変化材料層の一部分と第一の部位にエネルギーを付与することによって、前記高表面エネルギー部に対応した第二の部位を第一の部位に連通して形成する工程と、
少なくとも第二の部位上に、導電性材料を含有する液体を付与することにより、エネルギー付与後の前記絶縁性濡れ変化材料層の前記高表面エネルギー部に前記液体を付着させて、第二の導電性材料層を形成する工程とを含み、
第一と第二の導電性材料層が、前記絶縁性材料層を挟持した状態で、第一の部位で電気的に接続されていることを特徴とする電子素子の製造方法。 - 少なくとも第一の導電性材料層上に、絶縁性材料層が積層され、さらにその上に第二の導電性材料層が積層されて、かつ、第一と第二の導電性材料層の一部が電気的に接続されている電子素子の製造方法において、
第一の導電性材料層上に、エネルギーの付与によって除去可能であって、エネルギーの非付与部分にはより臨界表面張力の小さな低表面エネルギー部が形成され、かつ、第一の導電性材料と臨界表面張力が異なる材料層であるリムーバルパターニング層を形成する工程と、
前記リムーバルパターニング層における第一と第二の導電性材料層が電気的に接続されるべき第一の部位以外にエネルギーを付与することによって、第一の部位以外の前記リムーバルパターニング層を除去するとともに、前記低表面エネルギー部を第一の部位に選択的に形成する工程と、
エネルギーの付与によって形成されるより臨界表面張力の大きい高表面エネルギー部と、エネルギーの非付与部分に形成されるより臨界表面張力の小さな低表面エネルギー部とに臨界表面張力が変化する機能と絶縁機能とを有する絶縁性濡れ変化材料を含有した液体を、前記低表面エネルギー部である第1の部位および第一の導電性材料層上に付与することにより、第一の部位以外の第一の導電性材料層上に前記液体を付着させて、絶縁性濡れ変化材料層を第一の部位以外に形成する工程と、
前記絶縁性濡れ変化材料層の一部分と第一の部位にエネルギーを付与することによって、前記高表面エネルギー部に対応した第二の部位を第一の部位に連通して形成する工程と、
少なくとも第二の部位上に、導電性材料を含有する液体を付与することにより、エネルギー付与後の前記絶縁性濡れ変化材料層の前記高表面エネルギー部に前記液体を付着させて、第二の導電性材料層を形成する工程とを含み、
第一と第二の導電性材料層が、前記絶縁性材料層を挟持した状態で、第一の部位で電気的に接続されていることを特徴とする電子素子の製造方法。 - 請求項1または2記載の電子素子の製造方法において、
前記パターニング層または前記リムーバルパターニング層が自己組織化膜であることを特徴とする電子素子の製造方法。 - 請求項1ないし3の何れか一つに記載の電子素子の製造方法において、
前記電子素子作製後、第一と第二の導電性材料間に電圧を印加する工程を付加したことを特徴とする電子素子の製造方法。 - 請求項1ないし4の何れか一つに記載の電子素子の製造方法において、
前記パターニング層、前記絶縁性濡れ変化材料層または前記リムーバルパターニング層の形成に用いる溶剤が、水と任意の比率で溶解可能な有機溶媒を含有していることを特徴とする電子素子の製造方法。 - 請求項1ないし5の何れか一つに記載の電子素子の製造方法において、
前記低表面エネルギー部の臨界表面張力と前記高表面エネルギー部の臨界表面張力との差が、10mN/m以上であることを特徴とする電子素子の製造方法。 - 請求項1ないし6の何れか一つに記載の電子素子の製造方法において、
前記絶縁性濡れ変化材料層が、二種類以上の材料からなることを特徴とする電子素子の製造方法。 - 請求項7記載の電子素子の製造方法において、
前記絶縁性濡れ変化材料層が、少なくとも第一の材料と第二の材料からなり、
前記エネルギーの付与によって第一の材料の臨界表面張力の変化する割合が、第二の材料のそれと比べて大きく、第二の材料の電気絶縁性は、第一の材料のそれと比べて高いことを特徴とする電子素子の製造方法。 - 請求項7または8記載の電子素子の製造方法において、
前記絶縁性濡れ変化材料層が、誘電率を持つ、少なくとも第一の材料と第二の材料からなり、
前記エネルギーの付与によって第一の材料の臨界表面張力の変化する割合が、第二の材料のそれと比べて大きく、第二の材料の誘電率は、第一の材料のそれと比べて低いことを特徴とする電子素子の製造方法。 - 請求項1ないし9の何れか一つに記載の電子素子の製造方法において、
前記絶縁性濡れ変化材料層が、側鎖に疎水性基を有する高分子材料を含むことを特徴とする電子素子の製造方法。 - 請求項10記載の電子素子の製造方法において、
前記側鎖に疎水性基を有する高分子材料は、ポリイミドを含む高分子材料からなることを特徴とする電子素子の製造方法。 - 請求項1ないし11の何れか一つに記載の電子素子の製造方法において、
前記エネルギーの付与が、紫外線照射であることを特徴とする電子素子の製造方法。 - 第一の導電性材料層上に、絶縁性の材料層が積層され、さらにその上に第二の導電性材料層が積層されて、かつ、第一と第二の導電性材料層の一部がコンタクトホールを介して電気的に接続される電子素子の製造方法において、
第一の導電性材料層上に、エネルギーの付与によって除去可能であり、かつ、第一の導電性材料と臨界表面張力が異なる材料層である絶縁材料パターニング層を形成し、第一の導電性材料層上の前記絶縁材料パターニング層の前記コンタクトホールを形成すべき部位以外にエネルギーの付与を行うことにより、撥水部を形成する工程と、
その後、絶縁性材料層を第一の導電性材料層上の前記撥水部以外に形成した後、前記絶縁性材料層および前記撥水部上に、エネルギーの付与によって除去可能である低表面エネルギー層を形成する工程と、
その後、前記撥水部を含む前記低表面エネルギー層上であって第二の導電性材料層を形成すべき領域のみにエネルギーの付与を行うことにより、該領域の表面エネルギーを向上させて前記低表面エネルギー層を除去し、この上に導電性材料を含有する液体を付与し付着させて、第二の導電性材料層を形成する工程とを含み、
第一と第二の導電性材料層が、前記絶縁性材料層を挟持した状態で、前記コンタクトホールとなる前記撥水部を介して電気的に接続されていることを特徴とする電子素子の製造方法。 - 請求項13記載の電子素子の製造方法において、
前記絶縁材料パターニング層および前記低表面エネルギー層を構成する材料が、Si元素を含まず、かつ、疎水性基を含む自己組織化膜であることを特徴とする電子素子の製造方法。 - 請求項13または14記載の電子素子の製造方法において、
前記絶縁材料パターニング層の形成に用いる溶剤が、水と任意の比率で溶解可能な有機溶媒を含有していることを特徴とする電子素子の製造方法。 - 請求項13ないし15の何れか一つに記載の電子素子の製造方法において、
前記撥水部と第一の導電性材料との表面エネルギーの差が、10mN/m以上であることを特徴とする電子素子の製造方法。 - 請求項13ないし16の何れか一つに記載の電子素子の製造方法において、
前記低表面エネルギー層と前記絶縁性材料層との表面エネルギーの差が、10mN/m以上であることを特徴とする電子素子の製造方法。 - 請求項13ないし17の何れか一つに記載の電子素子の製造方法において、
前記エネルギーの付与が、紫外線照射であることを特徴とする電子素子の製造方法。 - 請求項18記載の電子素子の製造方法において、
前記紫外線照射を行う際の酸素濃度を、大気雰囲気を超える濃度としたことを特徴とする電子素子の製造方法。 - 請求項13ないし19の何れか一つに記載の電子素子の製造方法において、
第一と第二の導電性材料層が電気的に接続される工程を有することを特徴とする電子素子の製造方法。 - 請求項1ないし20の何れか一つに記載の電子素子の製造方法において、
第一の導電性材料層が、導電性材料を含有する液体を付与されて形成されることを特徴とする電子素子の製造方法。 - 請求項21記載の電子素子の製造方法において、
前記導電性材料を含有する液体を付与する方法が、凸版を用いる印刷法、孔版を用いる印刷法、平版を用いる印刷法、凹版を用いる印刷法、スピンコート法、ディッピング法、ブレードコート法、スプレー塗工法の何れか一つであることを特徴とする電子素子の製造方法。 - 請求項21記載の電子素子の製造方法において、
前記導電性材料を含有する液体を付与する方法が、インクジェット法であることを特徴とする電子素子の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005001771A JP4907873B2 (ja) | 2004-07-08 | 2005-01-06 | 電子素子の製造方法 |
US11/319,063 US7508078B2 (en) | 2005-01-06 | 2005-12-28 | Electronic device, method for manufacturing electronic device, contact hole of electronic device, method for forming contact hole of electronic device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004202277 | 2004-07-08 | ||
JP2004202277 | 2004-07-08 | ||
JP2005001771A JP4907873B2 (ja) | 2004-07-08 | 2005-01-06 | 電子素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006049803A JP2006049803A (ja) | 2006-02-16 |
JP4907873B2 true JP4907873B2 (ja) | 2012-04-04 |
Family
ID=36027965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005001771A Expired - Fee Related JP4907873B2 (ja) | 2004-07-08 | 2005-01-06 | 電子素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4907873B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101326127B1 (ko) | 2007-09-05 | 2013-11-06 | 재단법인서울대학교산학협력재단 | 패턴 어레이 형성 방법 및 이를 사용하여 형성된 패턴어레이를 포함하는 유기 소자 |
JP5978577B2 (ja) * | 2011-09-16 | 2016-08-24 | 株式会社リコー | 多層配線基板 |
JP6197306B2 (ja) * | 2013-02-22 | 2017-09-20 | 凸版印刷株式会社 | 薄膜トランジスタの製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002299442A (ja) * | 2001-03-30 | 2002-10-11 | Seiko Epson Corp | 半導体装置の製造方法 |
-
2005
- 2005-01-06 JP JP2005001771A patent/JP4907873B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006049803A (ja) | 2006-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7508078B2 (en) | Electronic device, method for manufacturing electronic device, contact hole of electronic device, method for forming contact hole of electronic device | |
US7612455B2 (en) | Layered structure for electron device including regions of different wettability, electron device and electron device array that uses such a layered structure | |
JP5121264B2 (ja) | 積層構造体及びその製造方法 | |
EP1898478B1 (en) | Wiring pattern, electronic device, organic semiconductor device, layered wiring pattern, and layered wiring substrate using the wiring pattern | |
EP2168148B1 (en) | Laminate structure, electronic device, and display device | |
JP2007150246A (ja) | 有機トランジスタ及び表示装置 | |
US8173997B2 (en) | Laminated structure, electronic element using the same, manufacturing method therefor, electronic element array, and display unit | |
JP6115008B2 (ja) | 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。 | |
TWI570789B (zh) | 圖案形成方法 | |
JP4678574B2 (ja) | 積層構造体、積層構造体を用いた電子素子、電子素子アレイ及び表示装置 | |
JP4907873B2 (ja) | 電子素子の製造方法 | |
JP2006021491A (ja) | 積層構造体、積層構造体を用いた光学素子、表示素子、演算素子及びこれらの製造方法 | |
JP2006060113A5 (ja) | ||
JP5332145B2 (ja) | 積層構造体、電子素子、電子素子アレイ及び表示装置 | |
JP2006261535A (ja) | 積層構造体、積層構造体を用いた電子素子、電子素子を用いた電子素子アレイ、積層構造体の製造方法および電子素子の製造方法 | |
JP2010199285A (ja) | 配線基板の製造方法、電子素子および表示装置 | |
JP2009026901A (ja) | 積層構造体、電子素子、電子素子アレイ及び表示装置 | |
JP2011173429A (ja) | 積層構造体 | |
JP4611316B2 (ja) | 導電性パターンおよび電子デバイスの製造方法、ならびに電子デバイス | |
JP2007027384A (ja) | コンタクトホール/層間絶縁膜の形成方法、コンタクトホール/層間絶縁膜、表示素子、表示装置、半導体演算素子およびコンピュータ | |
JP4906934B2 (ja) | 電子素子、電子素子アレイ及び表示装置 | |
JP4691545B2 (ja) | 半導体装置の製造方法 | |
JP4707345B2 (ja) | 配線の修正方法 | |
JP2007123621A (ja) | 導電パターン及びその形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4907873 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |