JPH01259563A - 電界効果型トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、有機半導体を用いた電界効果型トランジス
タ（以下、ＦＥＴ素子と略称する）に関するものである
。

〔従来の技術〕

π−共役系高分子は化学構造の骨格が共役二重結合や共
役三重結合から成っており、π−電子軌道の重なりによ
って形成される価電子帯と伝導帯およびこれを隔てる禁
制帯から成るバンド構造を有しているものと考えられて
いる。禁制帯幅は材料によって異なるが、殆どのπ−共
役系高分子では１〜４ｅＶの範囲にある。このためにπ
−共役系高分子は、それ自身では絶縁体である。しかし
、化学的方法、電気化学的方法、物理的方法等によって
価電子帯から電子を抜き去ったり（酸化）、または、伝
導帯に電子を注入（還元）すること（以下、ドーピング
という）によって電荷を運ぶキャリヤー（担体）が生じ
るものと簡単には説明されている。この結果、ドーピン
グの量を制御することによって、電導度は絶縁体領域か
ら金属領域の幅広い範囲に、わたって変えることが可能
である。

ドーピングが酸化反応の時に得られる高分子はｐ型、還
元反応の場合にはｎ型になる。これは無機半導体におけ
る不純物添加の場合に似ている。このためにπ−共役系
高分子を半導体材料として用いた半導体素子を作製する
ことができる。

具体的には、ポリアセチレンを用いたショットキー型接
合素子（ジャーナル　オブ　アプライドフィジクス（Ｊ
、Ａｐｐｌ、　Ｐｈｙｓ、）第５２巻、第８臼頁。

１９８１年刊行、特開昭５６−１４７４８６号公報等）
、ポリピロール系共役系高分子を用いたショットキー型
接合素子（特開昭５９−６３７６０号公報等）が知られ
ている。また、無機半導体であるｎ−Ｃｄ５とｐ型ポリ
アセチレンとを組み合わせたヘテロ接合素子が報告され
ている（Ｊ、　Ａｐｐｌ、　Ｐｈｙｓ、　　第５１巻、
第４２５２頁、　１９８０年刊行）。π−共役系高分子
同士を組み合わせた接合素子としては、ｐ型およびｎ型
ポリアセチレンを用いたｐｎホモ接合素子が知られてい
る（アプライド　フイジクス　レターズ（Ａｐｐｌ、　
Ｐｈｙｓ、　Ｌｅｔｔ、　）第３３巻、第１８頁、　１
９７８年刊行）。また、ポリアセチレンとポリ　（Ｎ−
メチルビロール）からなるヘテロ接合素子が報告されて
いる（Ｊ、　Ａｐｐｌ、　Ｐｈｙｓ、　　第５８巻、第
１２７９頁、　１９８５年刊行）。

一方、π−共役系高分子を半導体層として用いたＦＥＴ
素子としてはポリチオフェン（Ａｐｐｌ、　ｐｈｙｓ、
Ｌｅｔｔ、第４９巻、第１８号、第１２１０頁、　１９
８６年刊行）を用いたものが知られている。

第３図は、従来のポリチオフェンを用いたＦＥＴ素子の
断面図である。この図において、７は基板兼ゲート電極
となるｎ型シリコン板、３はゲート絶縁膜となる熱酸化
による酸化シリコン膜（厚さ約３０００人）、６は半導
体層として働くポリチオフェン膜（厚さ約１４００人）
、４および５はそれぞれソース電極およびドレイン電極
となる金膜（間隔約１０μｍ）である。

次に動作について説明する。ソース電極４とドレイン電
極５の間に電圧をかけるとポリチオフェン膜６を通して
ソース電極４とドレイン電極５の間に電流が流れる。こ
の時、ゲート絶縁膜３によりポリチオフェン膜６と隔て
られたゲート電極７にソース電極４に対して電圧を印加
すると、電界効果によってポリチオフェン膜６の電導度
を変えることができ、したがってソース・ドレイン間の
ｔ流を第４図に示すように制御することができる（Ａｐ
ｐｌ、　Ｐｈｙｓ、　Ｌｅｔｔ、第４９巻、第１８号、
第１２１０頁。

１９８６年刊行）。第４図は従来のＦＥＴ素子のゲート
電圧（ＶＧ）ＱＶ、−１０Ｖ、−２０Ｖ、−３０Ｖ。

−４０Ｖ、および−５０Ｖにおけるソース・ドレイン間
電圧（Ｖ　ａＳ）によるソース・ドレイン間電流（■、
）の変化を示す特性図である。この図において、横軸は
ソース・ドレイン間電圧（■。、二単位はＶ）、ｉ軸は
ソース・ドレイン間電流（■ｓ　：単位はｎＡ）である
。この変化はゲートを極７に印加する負電圧によってゲ
ート絶縁薄膜３に近接するポリチオフェン膜６内に正孔
（ホール）の蓄積層が形成されることにより、ポリチオ
フェン膜６の電導度が変化するためと考えられている。

〔発明が解決しようとする課題〕

しかしながら、以上のように従来のポリチオフェンを半
導体として用いたＦＥＴ素子では、ソース電極とドレイ
ン電極が金膜であり、ゲート電掻が抵抗率の低いｎ型単
結晶シリコン板であり、ゲート絶縁膜が酸化シリコンで
あるため、無機材料と有機材料の熱膨張係数の不整合に
より、ポリチオフェン膜が剥離する恐れがあった。また
、金などの高価な材料を用いるために製造コストが高く
なる問題があった。更に、ゲート電極兼基板としてｎ型
単結晶シリコン板を用いるため、基板の大きさに制約さ
れてＦＥＴ素子の多素子化および大面積化が困難であり
、素子全体の薄型化も困難であったり 本発明は上記のような問題点を解決するためになされた
もので、信頼性を向上し、製造コストを低減し、また同
時に多素子化、大面積化、更には薄型化をも可能にする
ＦＥＴ素子を得ることを目的としたものである。

〔課題を解決するための手段〕

この発明に係るＦＥＴ素子は、半導体層を第１のπ−共
役系高分子から成る半導体薄膜で形成し、ソース電極を
第２のπ−共役系高分子から成る導電性薄膜で形成し、
ドレイン電極を第３のπ−共役系高分子から成る導電性
薄膜で形成し、ゲート電極を第４のπ−共役系高分子ま
たは金属から成る導電性薄膜で形成し、ゲート絶縁膜を
有機物から成る絶縁性薄膜で形成するようにしたもので
ある。

〔作用〕

この発明においては、ＦＥＴ素子の半導体層のみならず
、ソース電極、ドレイン電極、およびゲート絶縁膜を有
機系の材料を用いて構成することにより、材料間の熱膨
張率の不整合による半導体薄膜の剥離が起こりにくくな
り、素子の信頼性が向上し、また製造コストを低減でき
る。また、ゲート電極としてπ−共役系高分子または金
属から成る導電性薄膜を用いることにより、ゲート電極
と基板とを兼用する必要がなくなり、基板としてガラス
板やポリエステルフィルム、ポリイミドフィルム等を用
いることができ、ＦＥＴ素子の多素子化と大面積化、更
には薄型化が可能となる。

〔実施例〕

第１図はこの発明の一実施例によるＦＥＴ素子の断面図
であり、図において、１は基板、２は基板１の片面に設
けられたゲート電極、３は基板１およびゲート電極２上
に設けられたゲート絶縁膜、４はゲート絶縁膜３上に設
けられたソース電極、５は同じくゲート絶縁膜３上にソ
ース電極４と分離して設けられたドレイン電極、６はゲ
ートｋｌａ縁膜３．ソース電橿４．およびドレイン電極
５上に設けられた半導体層である。

ここで、この実施例によるＦＥＴ素子に用いる材料とし
ては以下に述べるものがある。

基板１としてはガラスが一般に用いられるが、ポリエス
テルフィルム、ポリイミドフィルム等の高分子膜を用い
ることもでき、絶縁性のものならば、いずれも使用可能
である。

ゲート電極２．ソース電極４．ドレイン電極５゜半導体
層６を形成するπ−共役系高分子としては、ポリピロー
ル、ポリ　（Ｎ−置換ビロール）、ポリ（３，４−二置
換ビロール）、ポリチオフェン。

ポリ　（３−置換チオフェン）、ポリ　（３，４−二置
換チオフェン）、ポリアニリン、ポリアズレン。

ポリビニレン、ポリカルバゾール、ポリ（Ｎ−置換カル
バゾール）、ポリセレノフェン、ポリフラン、ポリ　（
２，５−フリレンビニレン）、ポリベンゾチオフェン、
ポリ　（フェニレンビニレン）。

ポリ　（２，５−チェニレンビニレン）、ポリベンゾフ
ラン、ポリ　（パラフェニレン）、ポリインドール、ポ
リイソチオナフテン、ポリピリダジン。

ポリアセチレン、ポリジアセチレン類のいずれも使用可
能であるが、特性上は複素五員環を有するπ−共役系高
分子が良く、一般式 （ただし、ＸはＳおよび○原子の内の一種、Ｒ１および
Ｒ２は−Ｈ，−ＣＯＯＨ，Ｃ−Ｈｚ−や１゜−ＯＣ，Ｈ
，□１．および一〇〇〇Ｃ，Ｈ，□、基の内の一種、ｍ
は１ないし２２の整数、ｎは整数）、並びに一般式 （ただし、Ｒ１およびＲ２は−Ｈ，−ＣＯＯＨ。

−Ｃ，Ｈ，□Ｉ＋　−ＱＣ，Ｈａｓや１．および−ＣＯ
ＯＣｍＨｚａ＋＋基の内の一種、Ｒ１は−Ｈ，−Ｃ，Ｈ
，ｆｆｉ、、。

一種、ｍは１ないし２２の整数、ｎは整数）で示される
ものが好んで用いられ、これらを２つ以上あわせて用い
ることもできる。なお、ゲート電極２に関しては、上記
のようなπ−共役系高分子の他、金属を用いることもで
きる。

π−共役系高分子はそれ自体は通常絶縁体であるが、適
当な電子受容体、例えば過塩素酸イオンやテトラフルオ
ロボレートイオン、スルホン酸イオン、ヨウ素イオン等
をドーピングすることによって、その電導度を絶縁体領
域から金属領域まで幅広く変化させることができる（工
業材料、第３４巻、第４号、第５５頁、　１９８６年）
。この実施例のＦＥＴ素子においては、ゲート電極２．
ソース電極４．ドレイン電極５を形成するπ−共役系高
分子には多量のドーピングをして金属領域の電導性を付
与したものが好ましく用いられ、また半導体層６を形成
するπ−共役系高分子にはドーピング量をコントロール
して半導体性を付与したものが好ましく用いられる。

ゲート絶縁膜３としては、−ａにポリエチレンやポリイ
ミド、ポリビニルカルバゾール、ポリフェニレンスルフ
ィド、ポリバラキシレン、ポリジアセチレン、ポリ　（
ω−トリコセン酸）等の絶縁性高分子、ステアリン酸や
アラキン酸等の絶縁性有機物を用いるが、もちろんこれ
らの材料を２つ以上あわせて用いても良い。また、絶縁
体領域のｔ導度しかもたないπ−共役系高分子を単独に
、または２種以上あるいは他の絶縁性有機物と組み合わ
せて用いても良い。

上記ＦＥＴ素子のπ−共役系高分子から成る導電性薄膜
および半導体薄膜を形成する方法としては、電解重合法
、化学重合法、ラングミュア・ブロジェット法、スピン
コード法、蒸着法、気相成長法、または気相重合法、あ
るいはまた可溶性の前駆体をスピンコードした後熱処理
する方法を用いることができ、薄膜を用いる場所に応じ
た電導度を付与するために適度のドーピングを行う。

上記ＦＥＴ素子の有機物から成る絶縁膜を形成する方法
としても、同様に電解重合法、化学重合法、ラングミュ
ア・プロジェット法、スピンコード法、蒸着法、気相成
長法、または気相重合法を用いることができる。ただし
、有機物がπ−共役系高分子である場合、薄膜を脱ドー
ピング状態にして絶縁体領域の電導度で用いる。

また、上記π−共役系高分子から成る導電性薄膜および
半導体薄膜、有機物から成る絶縁性薄膜をゲート電極、
ソース電極、ドレイン電極、半導体層、ゲート絶縁膜な
どのそれぞれの目的に応じたパターンに加工する方法と
しては、一般にポジレジストやネガレジストを用いたフ
ォトリソグラフィー技術と工・ンチング技術を用いる。

あるいは、絶縁性の薄膜を形成した後に、特定の部分に
のみイオン注入法を用いてドーピングを行って電導度を
付与し、パターン化することも可能である。あるいはま
た、モノマーの薄膜を形成した後に特定の部分のみに光
を照射したり、イオンや電子などの活性種を照射して重
合反応を行わせ、パターン化することも可能である。

なお、上記π−共役系高分子から成る導電性薄膜および
半導体薄膜の電導度を制御する方法としては、電気化学
的ドーピング、イオン注入法、および光ドーピングなど
の方法が用いられる。あるいは、化学的な酸化還元反応
を利用した化学的ドーピングを用いることもできる。

上記のように構成されたＦＥＴ素子において、その動作
機構は不明な点が多いが、π−共役系高分子から成る半
導体Ｎ６がｐ型の時には、半導体層６とゲート絶縁膜３
の界面において半導体Ｊ！ｉ６側に形成されるホールの
蓄積層の幅がソース電極４に対してゲート電極２にかけ
たゲート電圧（ＶＧ　’によって制御され、従って実効
的なホールのチャネル断面積が変化するために、ソース
電極４とドレイン電極５の間の抵抗が変化すると考えら
れる。

このため、第２図（ａｌに示すようにソース・ドレイン
間電圧（Ｖ　ａｓ）に対してソース・ドレイン間に流れ
る電流（Ｉ、）がゲート電圧（ＶＣ）によって制御でき
ると考えられる。また、π−共役系高分子から成る半導
体層６がｎ型の時には、半導体層６とゲート絶縁膜３の
界面において半導体Ｎ６側に形成される電子の蓄積層の
幅がソース電極４に対してゲート電極２にかけたゲート
電圧（Ｖｃ　）によって制御され、従って実効的な電子
のチャネル断面積が変化するために、ソース電極４とド
レイン電極５の間の抵抗が変化すると考えられる。

このため、第２図（ｂ）に示すようにソース・ドレイン
間電圧（ｖｏ）に対してソース・ドレイン間に流れる電
流（■、）がゲート電圧（ＶＣ）によって制御できると
考えられる。

以上のように、この実施例に示したように構成）された
ＦＥＴ素子では、ゲート電圧（■、）により、ソース・
ドレイン間電圧（ＶＩｌ＋ｓ）に対してソース・ドレイ
ン間に流れる電流（■、）を大きく制御することができ
る。また、半導体層のみならず、ゲート電極、ソース電
極、ドレイン電極をもπ−共役系高分子で構成し、しか
もデー１縁膜にも有機物を用いるようにしたため、材料
間の熱膨張係数の不整合が起こりにくい。また、一般に
有機系材料は無機系材料に比べて容易に均一な薄膜を得
やすく材料自体のコストも低い。従って、従来のポリチ
オフェンＦＥＴ素子に比べて半導体薄膜の剥離が起こり
にクク、素子の信頼性が向上し、製造コストが低減され
た。また、従来のポリチオフェンＦＥＴ素子と異なりゲ
ート電極と基板とを兼用する必要がなく、基板としてガ
ラス板やポリエステルフィルム、ポリイミドフィルム等
を用いることができるようになるため、多素子化と大面
積化、更には薄型化が可能になった。すなわち、本実施
例においては、ＦＥＴ素子の信頬性を向上できるととも
に、製造コストを低減でき、また同時にＦＥＴ素子の多
素子化と大面積化、更には薄型化も可能となる。

なお、本発明の素子基板としてポリマーフィルムを用い
たものを液晶表示装置の駆動部に適用すると液晶表示装
置の薄型化も可能となる。

〔発明の効果〕

以上説明したように、この発明に係るＦＥＴ素子によれ
ば、半導体層を第１のπ−共役系高分子から成る半導体
薄膜で、ソース電極を第２のπ−共役系高分子から成る
導電性薄膜で、ドレイン電極を第３のπ−共役系高分子
から成る導電性薄膜で、ゲート電極を第４のπ−共役系
高分子または金属から成る導電性薄膜で、ゲート絶縁膜
を有機物から成る絶縁性薄膜で構成したので、素子の信
顛性を向上でき、製造コストを低減でき、しかも多素子
化や大面積化、更には素子の薄型化が可能となる効果が
ある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるＦＥＴ素子の構造を
示す断面側面図、第２図はこの発明の一実施例によるＦ
ＥＴ素子の特性を示す電流−電圧特性図、第３図は従来
のポリチオフェンＦＥＴ素子の構造を示す断面側面図、
第４図は従来のポリチオフェンＦＥＴ素子の特性を示す
電流−電圧特性図である。 １は基板、２はゲート電極、３はゲート絶縁膜、４はソ
ース電極、５はドレイン電極、６は半導体層、７は基板
兼ゲート電極となるｎ型シリコン板である。 なお、図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）ソース電極とドレイン電極間の電流通路である半
   導体層の電導度をゲート絶縁膜を介してゲート電極に印
   加するゲート電圧により制御する電界効果型トランジス
   タにおいて、 上記半導体層が第１のπ−共役系高分子から成る半導体
   薄膜から成り、上記ソース電極が第２のπ−共役系高分
   子から成る導電性薄膜から成り、上記ドレイン電極が第
   ３のπ−共役系高分子から成る導電性薄膜から成り、上
   記ゲート電極が第４のπ−共役系高分子または金属から
   成る導電性薄膜から成り、上記ゲート絶縁膜が有機物か
   ら成る絶縁性薄膜から成ることを特徴とする電界効果型
   トランジスタ。