JPS6314472A

JPS6314472A - 電界効果型トランジスタ

Info

Publication number: JPS6314472A
Application number: JP61158545A
Authority: JP
Inventors: Yuji Hizuka; 裕至肥塚; Akira Tsumura; 顯津村; Torahiko Ando; 虎彦安藤
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1986-07-04
Filing date: 1986-07-04
Publication date: 1988-01-21
Anticipated expiration: 2009-05-18
Also published as: JPH0638492B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、有機半導体を用いた電界効果型トランジス
タ（以下、ＦＥＴ素子と略称する）に関するものである
。

〔従来の技術〕

π−共役系高分子は化学構造の骨格が共役二重結合や共
役三重結合から成っており、π−電子軌道の重なりによ
って形成される価電子帯と伝導帯およびこれを隔てる禁
制帯から成るバンド構造を有しているものと考えられて
いる。禁制帯幅は材料によって異なるが、殆どのπ−共
役系高分子では１．５〜４ｅＶの範囲にある。このため
にπ−共役系高分子は、それ自身では絶縁体である。し
かし、化学的方法、電気化学的方法、物理的方法等によ
って価電子帯から電子を抜き去ったり（酸化）、または
、伝導帯に電子を注入（還元）すること（以下、ドーピ
ングという）によって電荷を運ぶキャリヤー（担体）が
生じるものと簡単には説明されている。この結果、ドー
ピングの量を制御することによって、電導度は絶縁体領
域から金属領域の幅広い範囲にわたって変えることが可
能である。ドーピングが酸化反応の時に得られる高分子
はｐ型、還元反応の場合にはｎ型になる。これは無機半
導体における不純物添加の場合に似ている。

このためにπ−共役系高分子を半導体材料として用いた
半導体素子を作製することができる。

具体的には、ポリアセチレンを用いたショットキー型接
合素子（ジャーナル　オブ　アプライドフィジクス（Ｊ
、　Ａｐｐｌ、　Ｐｈｙｓ、）５２巻、８６９頁、１９
８１年、特開昭５６−１４７４８６号等）、ポリピロー
ル系共役系高分子を用いたショットキー型接合素子（特
開昭５９−６３７６０号等）が知られている。また、無
機半導体であるｎ−Ｃｄ５とｐ型ポリアセチレンとを組
み合わせたベテロ接合素子が報告されている（　Ｊ、　
Ａｐｐｌ、　Ｐｈｙｓ、　５１巻、４２５２頁、１９８
０年）、π−共役系高分子同志を組み合わせた接合素子
としては、ｐ型およびｎ型ポリアセチレンを用いたｐｎ
ホモ接合素子が知られている（アブライドフィジクス　
レターズ（Ａｐｐｌ、　Ｐｈｙｓ、　Ｌｅｔｔ、）３３
　ｔ’、１８頁、１９７８年）、また、ポリアセチレン
とボＩＪ（Ｎ−メチルピロール）からなるヘテロ接合素
子が報告されている（　Ｊ、　Ａｐｐｌ、　Ｐｈｙｓ、
　５８巻、１２７９、１９８５年）。

一方、π−共役系高分子を半導体層として用いたＦＥＴ
素子としてはポリアセチレン（Ｊ、　Ａｐｐｌ。

５４巻、　３２５５頁、　１９８３年）およびポリ　（
Ｎ−メチルピロール）（ポリマー　プリブリンツ　ジャ
パン（Ｐｏ１ｙｎ＋ｅｒ　Ｐｒｅｐｒｉｎｔｓ、　Ｊａ
ｐａｎ）、３４巻４号９１７頁。

１９８５年）を用いたものが知られている。

第２図は、従来のポリアセチレンを用いたＦＥＴ素子の
断面図である。

図において、１は基板となるガラス、２はゲート電極と
なるアルミニウム膜、３は絶縁膜となるポリシロキサン
膜、４は半導体層として働くポリアセチレン膜、５およ
び６はそれぞれソース電極とドレイン電極となる金膜で
ある。

次に動作について説明する。ソース電極５とドレイン電
極６の間に電圧をかけるとポリアセチレン膜４を通して
ソース電極５とドレイン電極６間に電流が流れる。この
とき、ガラス基板１上に設けられかつ絶縁膜３によりポ
リアセチレン膜４と隔てられたゲート電極２に電圧を印
加すると電界効果によってポリアセチレン膜４の電導度
を変えることができ、したがってソース・ドレイン間の
電流を制御することができる。これは絶縁膜３に近接す
るポリアセチレン膜４内の空乏層の幅がゲート電極２に
印加する電圧によって変化し実効的なホール（正孔）の
チャネル断面積が変化するためと考えられている。しか
し、このＦＥＴ素子では、素子特性上の問題よりも、ポ
リアセチレン自身が空気中で酸素および水分によって急
激に劣化するために、素子自身の安定性が極めて乏しい
のが実状である。

第３図は、ポリ　（Ｎ−メチルピロール）を半導体層と
するＦＥＴ素子の断面図を示す。図において、３は絶縁
膜となる酸化シリコン、４は半導体層として働（ポリ　
（Ｎ−メチルピロール）膜、５および６は、それぞれソ
ース電極とドレイン電極となる金膜、７は基板兼ゲート
電極となるｐ型シリコンである。この場合においても半
導体層４を通してソース電極５とドレイン電極６の間に
流れる電流（電導度）をゲート電極に印加する電圧で制
御できる。

〔発明が解決しようとする問題点〕

しかしながら、これらポリアセチレンやポリ（Ｎ−メチ
ルピロール）等のπ−共役系高分子膜をＦＥＴ素子の半
導体層にだけ用いたものでは、ソース・ドレイン間の電
導度をゲートから印加する電圧によって、それ程太き（
変えることはできず、実用上の観点から、特性の改善が
求められていた。

この発明は、上記のような問題点を解消するためになさ
れたもので、安定に作動し、更に、ソース・ドレイン間
の電導度をゲートから印加する電圧によって大きく変え
ることのできるＦＥＴ素子を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係るＦＥＴ素子は、ソースを第１のπ−共役
系高分子膜で、ドレインを第１のπ−共役系高分子膜と
同じか、または異なる第２のπ−共役系高分子膜で組成
し、更に電流通路である半導体層を第１及び第２のπ−
共役系高分子膜とは異なる第３のπ−共役系高分子膜で
組成させたものである。

〔作用〕

この発明においては、ＦＥＴ素子におけるソース、ドレ
インおよび電流通路である半導体層にπ−共役系高分子
を使用することによって、従来のπ−共役系高分子を電
流通路である半導体層にだけ使用した場合に比べ、ＦＥ
Ｔ素子ｍ従来素子よりも著しく優れた特性で動作させる
ことができる。

〔実施例〕

第１図にこの発明のＦＥＴ素子の構成の一例を示す。図
中、１は基板であり、２は基板１上に設けられたゲート
電極として働く金属膜、３は絶縁膜、４は半導体層とし
て働くπ−共役系高分子膜、１０および１１は、それぞ
れソースとドレインとして作用するπ−共役系高分子膜
、８および９はそれぞれソースとドレインからのリード
線として働く金属膜である。

ここでこの発明に用いる材料としては以下に述べるもの
がある。

基板１は絶縁性の材料であればいずれも使用可能であり
、具体的には、ガラス、アルミナ焼結体やポリイミドフ
ィルム、ポリエステルフィルムなどの各種絶縁性プラス
チック等が使用可能である。

ゲート電極として働く金属膜２およびソースとドレイン
からのリード線として働く金属膜８．９としては金、白
金、クロム、パラジウム、アルミニウム、インジウムな
どの金属や、錫酸化物、酸化インジウム、インジウム・
錫酸化物（ＩＴＯ）等を用いるのが一般的であるが、勿
論これらの材料に限られる訳ではなく、また、これらの
材料を２種以上用いてゲート電極として使用しても差し
支えない。ここで金属膜を設ける方法としては、蒸着、
スパッタリング、めっき、ＣＶＤ成長等の方法がある。

また上記金属膜８．９は一般的にはそれぞれπ−共役系
高分子膜１０．１１とオーミック接触となるものが実用
上好ましい。

第１図に示すこの発明のＦＥＴ素子においては、ｐ型シ
リコンやｎ型シリコンをゲート電極２と基板１を兼ねて
用いることができる。この場合には、基板１を省略する
ことができる。また、この場合にはｐ型シリコンやｎ型
シリコンの体積固有抵抗率は半導体層として用いるπ−
共役系高分子のそれよりも小さい事が実用上好ましい、
更に、ゲート電極として導電性の有機系高分子を用いて
も差し支えない。また使用目的に応じゲート電極２と基
板１を兼ね、ステンレス板、銅板等の金属板を用いるこ
とも可能である。

また絶縁膜３としては絶縁性のものであれば、無機、有
機のいずれの材料でも使用可能であり、一般的には酸化
シリコン（Ｓ　１０ｔ　）　＋窒化シリコン、酸化アル
ミニウム、ポリエチレン、ポリビニルカルバゾール、ポ
リフェニレンスルフィド。

ポリパラキシレンなどが用いられる。これら絶縁膜の作
製方法としてはＣＶＤ法、プラズマＣＶＤ法、蒸着法、
スピンコーティング法、クラスターイオンビーム蒸着法
等があるがいずれも使用可能である。更に、ＬＢ単分子
累積法も用いることができる。また、ｐ型シリコンやｎ
型シリコンをゲート電極２と基Ｆｉ１を兼ねて用いる場
合には、絶縁膜３としてはシリコンの熱酸化法等によっ
て得られる酸化シリコン膜が好んで用いられる。

この発明で使用するπ−共役系高分子は、π−共役系高
分子ならばいずれも使用可能であり、具体的にはポリピ
ロール、ポリ　（Ｎ−置換ピロール）。

ポリ　（２，４−二置換ビロール）、ポリチオフェン、
ポリ　（３−置換チオフェン）、ポリ　（３，４−二置
換チオフェン）、ポリアニリン、ポリアズレン、ポリピ
レン、ポリカルバゾール、ポリ　（Ｎ−置換カルバゾー
ル）、ポリセレノフェン、ポリフラン、ポリベンゾチオ
フェン、ポリ　（フェニレンビニレン）、ポリベンゾフ
ラン、ポリ　（バラフェニレン）７ボリインドール、ポ
リイソチオフェン。

ポリピリダジン、ポリジアセチレン類、グラファイト高
分子類等が挙げられるが、勿論これらに限られるもので
はない、しかし、ＦＥＴの特性、成膜性および合成の容
易さから複素五員環を有するπ−共役系高分子が好んで
用いられるが、その中（ただし、ＸはＳおよび０原子の
内の一種、ＲＩおよびＲ２は−、Ｈ，ＣＲ３、−ＯＣＨ
ｚ　、　　Ｃｔ）（ｓおよび一〇〇、Ｈ，基の内の一種
、ｎは整剋（ただし、Ｒ１およびＲ２は−Ｈ，−ＣＨ，、−ＯＣＨ
：ｌ　、　　　Ｃａ　Ｈｓおよび一０ＣｔＨ，基の内の
一種、Ｒ３は−Ｈ，ＣＲ３、Ｃｚ　Ｈｓ　、一種、ｎは
整数である。）で示されるものが特に好まれ、更にポリ
チオフェン、ポリ　（３−メチルチオフェン）、ポリピ
ロールおよびポリ　（Ｎ−メチルピロール）が実用上の
観点から多用される。これらπ−共役系高分子膜の作製
方法としては、通常の高分子合成法で得られるπ−共役
系高分子を、スピンコーティング、蒸着法、ディッピン
グ法等で設けるものや、あらかじめ触媒を塗布したとこ
ろにモノマーガスを導入して得る方法やＣＶＤ法。

光ＣＶＤ法、更に化学酸化重合法や電気化学的重合法等
があるが、勿論これらに限られるものではない、又、モ
ノマーを水またはグリセリン等のサブフェイズ上に展開
させて単分子膜や累積膜とし、基板上に堆積させるＬＢ
法を用いることもできる。

この時には、基板上に堆積させる前に重合させる方法や
、堆積後重合させる方法によりπ−共役系高分子膜を得
ることができる。しか、し、成膜性。

作製の容易さ等の観点から電気化学的重合法が好んで用
いられる。

π−共役系高分子は、ドーピング処理を施さなくても、
を導度は低いものの一般的にはｐ型の半導体としての性
質は有している。しかし、ＦＥＴ素子の特性の向上のた
めに、しばしばドーピング処理が行われる。このドーピ
ングの方法としては化学的方法と物理的方法がある（工
業材料、３４巻。

第４号、５５頁、１９８６年）。前者には（ｉ）気相か
らのドーピング、（ｉｉ　）液相からのドーピング、（ｉｉｉ　）電気化学的ドーピング、および（ｉｖ）光
開始ドーピング等の方法があり、後者ではイオン注入法があり、いずれ
も使用可能である。しかし、操作性、およびドーピング
量の制御性の観点から電気化学的ドーピング法が好んで
用いられる。しかも、電気化学的ドーピングでは、π−
共役系高分子が電気化学的重合法によって得られる場合
には、重合後、同じ装置でドーピング量をコントロール
することができるという利点を有する。

一例として電気化学的重合法によってπ−共役系高分子
膜を形成する方法について説明する。電または水と有機
溶媒との混合溶媒に溶かして反応溶液とする。上記第１
図のこの発明のＦＥＴ素子の作製ではそのリード線とし
て働く金属膜８を作用電極として、例えば白金などの対
極との間に電流を通じて重合反応を起こさせて、ソース
のリード線として働く金属膜８上にソースとして作用す
る所望のπ−共役系高分子膜１０を析出させる。

この後、π−共役系高分子膜１０と異なるπ−共役系高
分子に相当するモノマーおよび支持電解質を含む反応溶
液を用い、今度はドレインのリード線として働く金属膜
９を作用電極として、上記と同様の方法にて金属膜９上
にドレインとして作用する所望のπ−共役系高分子膜１
１を析出させる。

またソースおよびドレインとして働くπ−共役系高分子
膜１０および１１が同一である場合は、ソースおよびド
レインのリード線として働く金属膜８および９を同時に
作用電極として用いることにより、１回の反応で金属膜
８および９上にソースおよびドレインとなる、同一のπ
−共共役系高分子腹膜１０よび１１が形成できる。

次に、π−共役系高分子膜１ｏおよび１１とは異なるπ
−共役系高分子に相当するモノマーと支持電解質を含む
反応溶液を用いて、π−共役系高分子膜１０および１１
の少なくとも一方を作用電極として電気化学的重合を行
い、ソース１０およびドレイン１１として働くπ−共役
系高分子膜上とその間を所望のπ−共役系高分子膜４で
被覆する。電気化学的重合法で合成したπ−共役系高分
子には支持電解質のアニオンが一般にはドーピングされ
ているので、ＦＥＴ素子として優れた特性を得る目的で
、ドーピング量の調整を行っても良い。一般には、ＦＥ
Ｔ素子の特性上、π−共役系高分子膜４，１０．１１の
内の少なくとも一種にドーピングが行われ、素子の構造
によって前述のいろいろなドーピング法が用いられる。

さて、電気化学的重合法で用いられる有機溶媒としては
、支持電解質および上記モノマーを溶解させるものなら
何でもよく、例えばアセトニトリル、ニトロベンゼン、
ベンゾニトリル、ニトロメタン、Ｎ、Ｎ−ジメチルホル
ムアミド（ＤＭＦ）。

ジメチルスルホキシド（ＤＭＳＯ）、ジクロロメタン、
テトラヒドロフラン、エチルアルコールおよびメチルア
ルコール等の極性溶媒が単独又は２種以上の混合溶媒と
して用いられる。支持電解質としては酸化電位および還
元電位が高く、電解重合時にそれ自身が酸化又は還元反
応を受けず、かつ溶媒中に溶解させることによって溶液
にｔ導性を付与することのできる物質であり、例えば、
過塩素酸テトラアルキルアンモニウム塩、テトラアルキ
ルアンモニウムテトラフルオロボレート塩。

テトラアルキルアンモニウムへキサフルオロホスフェー
ト塩、テトラアルキルアンモニウムパラトルエンスルホ
ネート塩および水酸化ナトリウム等が用いられるが、勿
論２種以上を併用しても構わない。

以上は、本発明の一実施例である第１図のＦＥＴ素子に
おいて、π−共役系高分子膜をすべて電気化学的重合法
にて作製する場合について説明したが、ＦＥＴ素子の構
造によっては、電気化学的重合法と他の成膜法との併用
や、他の成膜法だけでＦＥＴ素子を作製することができ
る。このようにして得られる本発明のＦＥＴ素子はスイ
ッチング素子や大面積液晶表示素子の駆動回路として有
用である。

〔具体例〕

以下、具体例によりこの発明の詳細な説明するが、勿論
、この発明はこれらの具体例に限定されるものではない
。

具体例１６Ｓ／ｃｍなる電導度を有する厚さ３８０μｍのｎ型シ
リコン板（３，０ＣｌｌＸ３．Ｏｃｍ）の両面に熱酸化
法で約３（１００人工の酸化シリコン膜を設けた。次に
、片面にポジ型ホトレジストを用いて、ソースとドレイ
ンのリード線として働（金属膜形成用のパターン（各有
効面積：　０．２ｃＩａｘ０．８　ＣＩ！１　；両パタ
ーン間距離：６μｍ）を描き、その後、真空蒸着法にて
クロム膜を２（１０　人設け、更にその上に金膜を３（
１０人設けた後、レジストを除去してソースとドレイン
のリード線として作用する金膜を形成した。

この両リード線に更にリード線を恨ペーストでとり、接
点部をエポキシ樹脂にて固定し素子基板を得た。

１（１０ｍ　ｌのアセトニトリルに電解質となるテトラ
メチルアンモニウム、ｐ−トルエンスルホネート（０，
７ｇ）を入れた液に窒素ガスを約４０分間通気させて、
完全に電解質を溶解させた後、ピロールを０．４ｍｌ添
加したものを反応溶液とした。上記シリコン板上のソー
スとドレインのリード線として働く両会膜を作用電極と
し、対極として白金板（ＩＣＩＩＩＸ２ＣＩ１１）を用
い、参照電極として５ＣＥ（飽和カロメル電極）を使用
し、反応溶液中にこれらを浸した。窒素ガス気流下で作
用電極を陽極として対極との間に一定電流（６０μＡ）
を６分間流し、作用電極上にだけソースとドレインとな
るポリピロールを堆積させた。合成後、約１５分間、開
回路状態で放置した後、ポリピロールの被着した基板を
反応溶液から取り出し、あらかじめ脱酸素したアセトニ
トリルで２度洗浄後、窒素ガスを吹きつけて乾燥させ、
その後真空中に保存した。

１（１０ｍｊ！のアセトニトリルに電解質となるテトラ
エチルアンモニウムバークロレート（０，７ｇ）と２゜
２゛−ジチオフェン（０，４ｇ）を溶解させた後、窒素
ガスを約３０分間通気させ反応溶液とした。この溶液に
上記ポリピロールの被着した基板上のソースとドレイン
となるポリピロール膜を作用電極とし、対極として白金
板（ｌａａＸ２ｃｍ）を用い、参照電極としてＳＣＥを
使用し、反応溶液中にこれらを浸した。窒素ガス気流下
で、まず作用電極にポテンショスタンドでＳＣＨに対し
１■を１分間印加し、この後、作用電極を陽極として対
極との間に一定電流（３０＃Ａ）を５分間流し、作用電
極であるソースとドレインとなるポリピロール膜上と、
ポリピロール膜間の酸化シリコン上に半導体層として働
くポリチオフェン膜を被着させた。

次に作用電極の電位をポテンショスタットでＳＣＥに対
してＯｖに４時間設定してポリピロール膜およびポリチ
オフェン膜のドーピング量を調節した。その後、あらか
じめ脱酸素したアセトニトリルで２度洗浄後、窒素ガス
を吹きつけて乾燥し、その後、真空中で完全に乾燥させ
た。

以上のようにして設けたπ−共役系高分子であるポリピ
ロール膜およびポリチオフェン膜が被覆していないシリ
コン板の他面の酸化シリコンを紙ヤスリで一部（約０．
５　ｃｄ）除去し、インジウム−ガリウム合金でｎ型シ
リコンとオーム性接触をとり、ここからリード線をとり
出し、エポキシ樹脂で接点部を固定し、このリード線を
通じｎ型シリコンがゲートを掻として作用するようにし
た。

以上のようにして第１図に示した構造のこの発明の実施
例のＦＥＴ素子を試作した。この具体例では第１図中１
と２がｎ型シリコンで構成され、基板兼ゲート電極であ
り、３が絶縁膜として働く酸化シリコン、４が半導体層
であるポリチオフェン膜、１０および１１がそれぞれソ
ースとドレインとして働くポリピロール膜、８および９
はそれぞれソースとドレインからのリード線として働く
金膜により被覆されたクロム膜である。

具体例２１（１０ｍｆのアセトニトリルに電解質となるテトラエ
チルアンモニウムバークロレート（０，７ｇ）ヲ溶かし
た溶液に窒素ガスを３０分間通気させた後、３−メチル
チオフェンを０．４ｍｌ添加したものを反応溶液とした
。具体例１で記したと同様の方法で作製した素子基板を
用い、シリコン板上のソースとドレインのリード線とし
て働く両会膜を作用電極とし、対極として白金板（１ｃ
ｍＸ２ｃｍ）を用い、参照電極としてＳＣＥを使用し、
反応溶液中にこれらを浸した窒素ガス気流下で作用電極
を陽極として対極との間に一定電流（６０μＡ）を６分
間流し作用電極上にだけソースとドレインとなるポリ　
（３−メチルチオフェン）膜を堆積させた。

その後、ポリ　（３−メチルチオフェン）膜の被着した
基板を反応溶液から取り出し、あらかじめ脱酸素したア
セトニトリルで２度洗浄後、窒素ガスを吹きつけて乾燥
させ、更に真空中に保存した。

テトラエチルアンモニウムバークロレート（０，７ｇ）
と２，２′−ジチオフェン（０，４ｇ）を溶解させた１
（１０ｍ１のアセトニトリル溶液に窒素ガスを３０分間
通気させ反応溶液とした。上記シリコン板上のソースと
ドレインのリード線として働く両会膜上のポリ　（３−
メチルチオフェン）膜を作用電極とし、白金板（１ｃｍ
Ｘ２ｃｍ）を対極とし、ＳＣＥを参照電極として反応溶
液にこれらを浸した。

窒素ガス気流下で作用電極にポテンショスタンドでＳＣ
Ｅに対し０．９　Ｖを１分間印加した後、作用電極を陽
極として対極との間に一定電流（３０μＡ）を７分間流
し、作用電極であるソースとドレインとなるポリ　（３
−メチルチオフェン）膜上とソースとドレイン間の酸化
シリコン上に半導体層として働くポリチオフェン膜を被
着させた。

次に、作用電極の電位をポテンショスタットでＳＣＥに
対してＯｖに４時間設定して、ポリ　（３−メチルチオ
フェン）膜およびポリチオフェン膜のドーピング量を調
節した。その後、あらかじめ脱酸素したアセトニトリル
で２度洗浄後、窒素ガスを吹きつけて乾燥し、その後真
空中で完全に乾燥させた。

以上のようにして設けたπ−共役系高分子であるポリ　
（３−メチルチオフェン）膜およびポリチオフェン膜が
被覆していないシリコン板の他面の酸化シリコンを紙ヤ
スリで一部（約０．５　ｃ（１３））除去し、インジウ
ム−ガリウム合金でｎ型シリコンとオーム性接触をとり
、ここからリード線をとり出し、エポキシ樹脂で接点部
を固定し、このリード線を通じｎ型シリコンがゲート電
極として作用するようにした。

以上のようにして第１図に示した構造のこの発明の実施
例のＦＥＴ素子を試作した。この具体例では第１図中１
と２がｎ型シリコンで構成され、基板兼ゲート電極であ
り、３が絶縁膜として働く酸化シリコン、４が半導体層
であるポリチオフェン膜、１０および１１がそれぞれソ
ースとドレインとして働くポリ　（３−メチルチオフェ
ン）膜、８および９はそれぞれ、ソースとドレインから
のリード線として働く金膜により＋ｙ！１ｒＩＩされた
クロム膜である。

比較例具体例１と同様に素子基板を作製した。ただし、具体例
１ではソースとドレインのリード線として働く金膜を、
ここではそれぞれソースおよびドレイン自身として使用
した。

テトラエチルアンモニウムバークロレー）　（０，７ｇ
）と２．２″−ジチオフェン（０，４ｇ）のアセトニト
リル溶液（１（１０ｍｊりに窒素ガスを３０分間通気し
たものを反応溶液とした。上記素子基板のソースおよび
ドレインとなる両会膜を作用電極とし、白金板（１ｃｍ
Ｘ２ｃｍ）を対極とし、ＳＣＥを参照電極として、これ
らを反応溶液に浸した。作用電極を陽極として対極であ
る白金板との間で一定電流（３０μＡ）を５分間流し、
ソースおよびドレインとなる百合膜上、並びにソースと
ドレイン間の酸化シリコン上をポリチオフェン膜で被覆
した。

次に、作用電極の電位をポテンショスタンドでＳＣＥに
対してＯＶに４時間設定して、ポリチオフェン膜のドー
ピング量を調節した。その後、あらかじめ脱酸素したア
セトニトリルで２度洗浄後、窒素ガスを吹きつけて乾燥
後、真空中で完全に乾燥させた。以後は具体例１と２同
様にしてｎ型シリコンがゲート電極として作用するよう
にした。

以上のようにして第３図に示したと同じ構造の比較例の
ＦＥＴ素子を試作した。この比較例では第３図中、７が
ｎ型シリコンで構成された基板兼ゲート電極であり、３
が絶縁膜として働く酸化シリコン、４が半導体層である
ポリチオフェン膜、５および６がそれぞれソースおよび
ドレインとして働く金膜により被覆されたクロム膜であ
る。

第４図は、具体例１．具体例２および比較例で作製した
ＦＥＴ素子でソース・ドレイン間に３０Ｖを印加した時
にソース・ドレ彎ン間に流れる電流のゲート電圧に対す
る特性図であり、横軸はゲート電圧であり縦軸はソース
・ドレイン間電流である。第４図から明らかなように本
実施例の具体例による２種の素子は、比較例に比べてソ
ース・ドレイン間電流がゲートから印加する電圧により
大きく変調され、著しい特性の向上がみられた。

又、具体例１および２の素子は空気中に１ケ月放置後も
劣化は観られなかった。

〔発明の効果〕

以上のように、この発明のＦＥＴ素子によれば、ソース
を第１のπ−共役系高分子膜で、ドレインを第１のπ−
共役系高分子膜と同じか、または異なる第２のπ−共役
系高分子膜で組成し、更に、電流通路である半導体層を
第１及び第２のπ−共役系高分子膜とは異なる第３のπ
−共役系高分子膜で組成したことにより、安定で優れた
電気特性を示す素子を得ることができる。

【図面の簡単な説明】

第１図は本発明の実施例のＦＥＴ素子の断面図、第２図
および第３図は従来のＦＥＴ素子の断面図であり、第４
図は本発明の具体例と比較例のソース・ドレイン間に３
０Ｖを印加した時のソース・ドレイン間電流のゲート電
圧に対する特性図である。図において、１は基板、２はゲート電極、３は１１ａ緑
膜、４は半導体層として働くπ−共役系高分子膜、５お
よび６はそれぞれソース電極およびドレイン電極、７は
基板兼ゲート電極、８および９はそれぞれソースおよび
ドレインのリード線である金属膜、１０および１１はそ
れぞれソースとドレインとして働くπ−共役系高分子膜
である。なお図中同一符号は同−又は相当部分を示す。

Claims

【特許請求の範囲】

（１）ソースとドレイン間の電流通路である半導体層の
電導度を絶縁薄膜を介してゲート電圧によって制御する
絶縁ゲート電界効果型トランジスタにおいて、上記ソースが第１のπ−共役系高分子膜からなり、ドレ
インが第２のπ−共役系高分子膜からなり、半導体層が
第１及び第２のπ−共役系高分子膜とは異なる第３のπ
−共役系高分子膜からなることを特徴とする電界効果型
トランジスタ。
（２）第１のπ−共役系高分子膜と第２のπ−共役系高
分子膜とが異なるものであることを特徴とする特許請求
の範囲第１項記載の電界効果型トランジスタ。
（３）第１のπ−共役系高分子膜と第２のπ−共役系高
分子膜とが同じであることを特徴とする特許請求の範囲
第１項記載の電界効果型トランジスタ。
（４）第１、第２及び第３のπ−共役系高分子膜のうち
少なくとも一種が複素五員環を有するπ−共役系高分子
からなることを特徴とする特許請求の範囲第１項ないし
第３項のいずれかに記載の電界効果型トランジスタ。
（５）複素五員環を有する第１、第２、第３のπ−共役
系高分子が、一般式 ▲数式、化学式、表等があります▼ （ただし、ＸはＳおよびＯ原子の内の一種、Ｒ＿１およ
びＲ＿２は−Ｈ、−ＣＨ＿３、−ＯＣＨ＿３、−Ｃ＿２
Ｈ＿５、および−ＯＣ＿２Ｈ＿５基の内の一種、ｎは整
数である。）で示されるものであることを特徴とする特
許請求の範囲第４項記載の電界効果型トランジスタ。
（６）複素五員環を有する第１、第２、第３のπ−共役
系高分子が、一般式 ▲数式、化学式、表等があります▼ （ただし、Ｒ＿１およびＲ＿２は−Ｈ、−ＣＨ＿３、−
ＯＣＨ＿３、−Ｃ＿２Ｈ＿５および−ＯＣ＿２Ｈ＿５基
の内の一種、Ｒ＿３は−Ｈ、−ＣＨ＿３、−Ｃ＿２Ｈ＿
５、−Ｃ＿３Ｈ＿７、▲数式、化学式、表等があります
▼および▲数式、化学式、表等があります▼ＮＯ＿２基
の内の一種、ｎは整数である。）で示されるものである
ことを特徴とする特許請求の範囲第４項記載の電界効果
型トランジスタ。
（７）複素五員環を有する第１、第２、第３のπ−共役
系高分子がポリチオフェンまたはポリ（３−メチルチオ
フェン）であることを特徴とする特許請求の範囲第５項
記載の電界効果型トランジスタ。
（８）複素五員環を有する第１、第２、第３のπ−共役
系高分子がポリピロールまたはポリ（Ｎ−メチルピロー
ル）であることを特徴とする特許請求の範囲第６項記載
の電界効果型トランジスタ。
（９）第１、及び第２のπ−共役系高分子膜がポリピロ
ールであり、第３のπ−共役系高分子膜がポリチオフェ
ンであることを特徴とする特許請求の範囲第４項記載の
電界効果型トランジスタ。
（１０）第１及び第２のπ−共役系高分子膜がポリ（３
−メチルチオフェン）であり、第３のπ−共役系高分子
膜がポリチオフェンであることを特徴とする特許請求の
範囲第４項記載の電界効果型トランジスタ。
（１１）第１、第２及び第３のπ−共役系高分子膜のう
ち、少なくとも一種を電気化学的重合法によって得るこ
とを特徴とする特許請求の範囲第１項ないし第１０項の
いずれかに記載の電界効果型トランジスタ。
（１２）第１、第２及び第３のπ−共役系高分子膜のう
ち、少なくとも一種にドーピングを施すことを特徴とす
る特許請求の範囲第１項ないし第１１項のいずれかに記
載の電界効果型トランジスタ。
（１３）ドーピングを電気化学的に行うことを特徴とす
る特許請求の範囲第１２項記載の電界効果型トランジス
タ。
（１４）ポリチオフェンを２、２′−ジチオフェンの電
気化学的重合法により得ることを特徴とする特許請求の
範囲第７項または第９項ないし第１０項のいずれかに記
載の電界効果型トランジスタ。
（１５）ゲート電極がｐ型シリコンおよびｎ型シリコン
の内の一種により組成されていることを特徴とする特許
請求の範囲第１項ないし第１４項のいずれかに記載の電
界効果型トランジスタ。