JPS6314471A - 電界効果型トランジスタ - Google Patents

電界効果型トランジスタ

Info

Publication number
JPS6314471A
JPS6314471A JP61158544A JP15854486A JPS6314471A JP S6314471 A JPS6314471 A JP S6314471A JP 61158544 A JP61158544 A JP 61158544A JP 15854486 A JP15854486 A JP 15854486A JP S6314471 A JPS6314471 A JP S6314471A
Authority
JP
Japan
Prior art keywords
film
conjugated polymer
effect transistor
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61158544A
Other languages
English (en)
Other versions
JPH0638491B2 (ja
Inventor
Yuji Hizuka
裕至 肥塚
Akira Tsumura
顯 津村
Torahiko Ando
虎彦 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61158544A priority Critical patent/JPH0638491B2/ja
Priority to US07/067,126 priority patent/US5107308A/en
Publication of JPS6314471A publication Critical patent/JPS6314471A/ja
Publication of JPH0638491B2 publication Critical patent/JPH0638491B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、有機半導体を用いた電界効果型トランジス
タ（以下、ＦＥＴ素子と略称する）に関するものである
。
〔従来の技術〕
π−共役系高分子は化学構造の骨格が共役二重結合や共
役三重結合から成っており、π−電子軌道の重なりによ
って形成される価電子帯と伝導帯およびこれを隔てる禁
制帯から成るバンド構造を有しているものと考えられて
いる。禁制帯幅は材料によって異なるが、殆どのπ−共
役系高分子では１．５〜４ｅＶの範囲にある。このため
にπ−共役系高分子は、それ自身では絶縁体である。し
かし、化学的方法、電気化学的方法、物理的方法等によ
って価電子帯から電子を抜き去ったり（酸化）、または
、伝導帯に電子を注入（還元）すること（以下、ドーピ
ングという）によって！荷を運ぶキャリヤー（担体）が
生じるものと簡単には説明されている。この結果、ドー
ピングの量を制御することによって、電導度は絶縁体領
域から金属領域の幅広い範囲にわたって変えることが可
能である。
ドーピングが酸化反応の時に得られる高分子はｐ型、還
元反応の場合にはｎ型になる。これは無機半導体におけ
る不純物添加の場合に似ている。このためにπ−共役系
高分子を半導体材料として用いた半導体素子を作製する
ことができる。
具体的には、ポリアセチレンを用いたショットキー型接
合素子（ジャーナル　オブ　アプライドフィジンクス（
Ｊ、　Ａｐｐｌ、　Ｐｈｙｓ、）　５２＠、８６９頁、
１９８１年、特開昭５６−１４７４８６号等）、ポリピ
ロール系共役系高分子を用いたショットキー型接合素子
（特開昭５９−６３７６０号等）が知られている。また
、無機半導体であるｎ−Ｃｄ５とｐ型ポリアセチレンと
を組み合わせたベテロ接合素子が報告されている（Ｊ、
　Ａｐｐｌ、　Ｐｈｙｓ、　５１巻、　４２５２頁、　
１９８０年）、π−共役系高分子同志を組み合わせた接
合素子としては、ｐ型およびｎ型ポリアセチレンを用い
たｐｎホモ接合素子が知られている（アブライドフィジ
クス　レターズ（Ａｐｐｌ、　Ｐｈｙｓ、　Ｌｅｔｔ、
）３３巻、１８頁、１９７８年）。また、ポリアセチレ
ンとボＩＪ（Ｎ−メチルビロール）からなるペテロ接合
素子が報告されている（Ｊ、　Ａｐｐｌ、　Ｐｈｙｓ、
５８巻、　１２７９頁、　１９８５年）。
一方、π−共役系高分子を半導体層として用いたＦＥＴ
素子としてはポリアセチレン（Ｊ、Ａｐｐｌ。
Ｐｈｙｓ、　５４巻、　３２５５頁、　１９８３年）お
よびポリ（Ｎ−メチルピロール）（ポリマー　ブリブリ
ンッジャパン（Ｐｏｌｙｍｅｒ　Ｐｒｅｐｒｉｎｔｓ、
　Ｊａｐａｎ）３４巻、４号、９１７頁、　１９８５年
）を用いたものが知られている。
第２図は、従来のポリアセチレンを用いたＦＥＴ素子の
断面図である。
図において、１は基板となるガラス、２はゲート電極と
なるアルミニウム膜、３は絶縁膜となるポリシロキサン
膜、４は半導体層として働くポリアセチレン膜、５およ
び６はそれぞれソース電極とドレイン電極となる金膜で
ある。
次に動作について説明する。ソース電極５とドレイン電
極６の間に電圧をかけるとポリアセチレン膜４を通して
ソース電極５とドレイン電極６間に電流が流れる。この
とき、ガラス基板１上に設けられかつ絶縁膜３によりポ
リアセチレン膜４と隔てられたゲート電極２に電圧を印
加すると電界効果によってポリアセチレン膜４の電導度
を変えることができ、従うてソース、ドレイン間の電流
を制御することができる。これは絶縁膜３に近接するポ
リアセチレン膜４内の空乏層の幅がゲート電極２に印加
する電圧によって変化し実効的なホール（正孔）のチャ
ネル断面積が変化するためと考えられている。しかし、
このＦＥＴ素子では、素子特性上の問題よりも、ポリア
セチレン自身が空気中で酸素および水分によって急激に
劣化するために、素子自身の安定性が極めて乏しいのが
実状である。
第３図は、ポリ　（Ｎ−メチルピロール）を半導体層と
するＦＥＴ素子の断面図を示す０図において、３は絶縁
膜となる酸化シリコン、４は半導体層として（幼くポリ
　（Ｎ−メチルとロール）膜、５および６は、それぞれ
ソース電極、ドレイン電極となる金膜、７は基板兼ゲー
ト電極となるｐ型シリコンである。この場合においても
半導体層４を通してソース電極５とドレイン電極６の間
に流れる電流（を導度）をゲート電極に印加する電圧で
制御できる。
〔発明が解決しようとする問題点〕
しかしながら、これらポリアセチレンやポリ（Ｎ−メチ
ルピロール）等のπ−共役系高分子膜をＦＥＴ素子の半
導体層にだけ用いたものでは、ソース・ドレイン間の電
導度をゲートから印加する電圧によってそれ程大きく変
えることはできず、実用上の観点から、特性の改善が求
められていた。
この発明は、上記のような問題点を解消するためになさ
れたもので、安定に作動し、さらにソース・ドレイン間
の電導度をゲートから印加する電圧によって大きく変え
ることのできるＦＥＴ素子を得ることを目的とする。
〔問題点を解決するための手段〕
この発明に係るＦＥＴ素子は、ソースおよびドレインの
いずれか一方を第１のπ−共役系高分子膜で組成し、更
に、電流通路である半導体層を第１のπ−共役系高分子
膜とは異なる第２のπ−共役系高分子膜で組成させたも
のである。
〔作用〕
この発明においては、ＦＥＴ素子におけるソースおよび
ドレインのいずれか一方と、電流通路である半導体層と
の両方にπ−共役系高分子を使用することによって、従
来の電流通路である半導体層にだけπ−共役系高分子を
用いた場合に比べ、ＦＥＴ素子を従来素子よりも著しく
優れた特性で動作させることができる。
〔実施例〕
第１図にこの発明のＦＥＴ素子の構成図の一例を示す０
図中、１は基板であり、２は基板１上に設けられたゲー
ト電極として働く金属膜、３は絶縁膜、４は半導体層と
して働くπ−共役系高分子膜、８はソースからのリード
線として働（金属膜、９はソースとして働くπ−共役系
高分子膜、１０はドレインとして働く金属膜である０以
上はソースとしてπ−共役系高分子膜を用いる場合であ
るが、ドレインとしてπ−共役系高分子膜を用いる場合
には、８がドレインからのリード線として働く金属膜と
なり、９がドレインとして作用するπ−共役系高分子膜
、１０がソースとして働く金属膜となる。
ここでこの発明に用いる材料としては以下に述べるもの
がある。
基板１は絶縁性の材料であればいずれも使用可能であり
、具体的には、ガラス、アルミナ焼結体やポリイミドフ
ィルム、ポリエステルフィルムなどの各種絶縁性プラス
チック等が使用可能である。
ゲート電極として働く金属膜２やソースまたはドレイン
からのリード線として働く金属膜８、ドレインまたはソ
ースとして働く金属膜１０としては、金、白金、クロム
、パラジウム、アルミニウム。
インジウムなどの金属や、′ｖＡ酸化酸化物化酸化イン
ジウムンジウム・錫酸化物（ＩＴＯ）等を用いるのが一
般的であるが、勿論これらの材料に限られる訳ではなく
、また、これらの材料を２種以上用いてゲート電極とし
て使用しても差し支えない。
ここで金属膜を設ける方法としては蒸着、スパッタリン
グ、めっき、ＣＶＤ成長等の方法がある。
また上記金属膜８．１０は一般的にはそれぞれπ−共役
系高分子膜９．４とオーミック接触となるものが実用上
好ましい。
第１図に示すこの発明のＦＥＴ素子においては、ｐ型シ
リコンやｎ型シリコンをゲート電極２と基板１を兼ねて
用いることができる。この場合には、基板１を省略する
ことができる。また、この場合にはｐ型シリコンやｎ型
シリコンの体積固有抵抗率は半導体層として用いるπ−
共役系高分子のそれよりも小さい事が実用上好ましい。
更に、ゲート電極として導電性の有機系高分子を用いて
も差し支えない、また、使用目的に応じゲート電極２と
基板１を兼ね、ステンレス板、銅板等の金属板を用いる
ことも可能である。
また絶縁膜３としては絶縁性のものであれば、無機有機
のいずれの材料でも使用可能であり、一般的には酸化シ
リコン（ＳｉＯ□）、窒化シリコン、酸化アルミニウム
、ポリエチレン、ポリビニルカルバゾール、ポリフェニ
レンスルフィド、ポリパラキシレンなどが用いられる。
これら絶縁膜の作製方法としてはＣＶＤ法、プラズマＣ
ＶＤ法、蒸着法、スピンコーティング法、り、ラスター
イオンビーム蒸着法等があるがいずれも使用可能である
。更に、ＬＢ単分子累積法も用いることができる。また
、ｐ型シリコンやｎ型シリコンをゲート電極２と基板１
を兼ねて用いる場合には、絶縁膜３としてはシリコンの
熱酸化法等によって得られる酸化シリコン膜が好んで用
いられる。
この発明で使用するπ−共役系高分子は、π−共役系高
分子ならばいずれも使用可能であり、具体的には、ポリ
ピロール、ポリ　（Ｎ−１１１１ヒｏ　−ル）、ポリ（
３，４−二置換ピロール）、ポリチオフェン、ポリ　（
３−置換チオフェン）、ポリ（３，４−二置換チオフェ
ン）、ポリアニリン。
ポリアズレン、ポリピレン、ポリカルバゾール。
ポリ　（Ｎ−置換カルバゾール）、ポリセレノフェン、
ポリフラン、ポリベンゾチオフェン、ポリ（フェニレン
ビニレン）、ポリベンゾフラン、ポリ　（パラフェニレ
ン）、ポリインドール、ポリイソチオナフテン、ポリピ
リダジン、ポリジアセチレン類、グラファイト高分子類
等が挙げられるが、勿論これらに限定されるものではな
い。しかし、ＦＥＴの特性、成膜性および合成の容易さ
から複素五員環を有するπ−共役系高分子が好んで用い
（ただし、ＸはＳおよびＯ原子の内の一種、Ｒ３および
Ｒ２は−Ｈ，ＣＨｓ　、−０ＣＨｓ　、　　ＣｚＨ２お
よび一〇Ｃ＊Ｈｓ基の内の一種、ｎは整数？３ （ただし、Ｒ，およびＲ２は−Ｈ，−ＣＨ３、−０ＣＨ
１，−Ｃｔ　Ｈｓおよび−ｏｃｚ　Ｈｓ基の内の一種、
Ｒ１は−Ｈ，Ｃ）１３　、−　Ｃｔ　Ｈｓ　、Ｃ一種、
ｎは整数である。）で示されるものが特に好まれ、更に
ポリチオフェン、ポリ　（３−メチルチオフェン）、ポ
リピロール、およびポリ　（Ｎ−メチルピロール）が実
用上の観点から多用される。
これらπ−共役系高分子膜の作製方法としては、通常の
高分子合成法で得られるπ−共役系高分子を、スピンコ
ーティング、蒸着法１ディフピング法等で設けるものや
、あらかじめ触媒を塗布したところにモノマーガスを導
入して得る方法や、ＣＶＤ法、光ＣＶＤ法、更に化学酸
化重合法や電気化学的重合法等があるが、勿論これらに
限られるものではない。又、モノマーを水またはグリセ
リン等のサブフェイズ上に展開させて単分子膜や累積膜
とし、基板上に堆積させるＬＢ法を用いることもできる
。この時には、基板上に堆積させる前に重合させる方法
や、堆積後重合させる方法によりπ−共役系高分子膜を
得ることができる。しかし、成膜性１作製の容易さ等の
観点から電気化学的重合法が好んで用いられる。
π−共役系高分子は、ドーピング処理を施さなくても電
導度は低いものの、一般的にはｐ型の半導体としての性
質は有している。しかし、ＦＥＴ素子の特性の向上のた
めに、しばしばドーピング処理が１ｉ＃れ、る、このド
ーピングの方法としては化学的方法と物理的方法がある
（工業材料、３４巻。
第４号、５５頁、　１９８６年）、前者には（ｉ）気相
からのドーピング、（ｉｉ　）液相からのドーピング、
（ｉｉｉ）ｉｉ電気化学的ドーピングよび（ｉｖ）光開
始ドーピング等の方法があり、後者ではイオン注入法が
あり、いずれも使用可能である。しかし、操作性および
ドーピング量の制御性の観点から電気＆（ヒ学的ドーピ
ング法が好んで用いられる。しかも、電気化学的ドーピ
ングでは、π−共役系高分子が電気化学的重合法によっ
て得られる場合には、重合後、同じ装置でドーピング量
をコントロールすることができるという利点を有する。
−例として電気化学的重合法によってπ−共役系高分子
膜を形成する方法について説明する。電気化学的重合法
ではπ−共役系高分子に相当するモノマーおよび支持電
解質を有機溶媒または水、または水と有機溶媒との混合
溶媒に溶かして反応溶液とする。上記第１図のこの発明
のＦＥＴ素子の作製ではソースまたはドレインのリード
線として働く金属膜８を作用電極として、例えば白金な
どの対極との間に電流を通じて重合反応を起こさせて、
ソースまたはドレインのリード線として働（金属膜８上
にソースまたはドレインとして作用する所望のπ−共役
系高分子膜９を析出させる。
次に、π−共役系高分子膜９とは異なるπ−共役系高分
子に相当するモノマーと支持電解質を含む反応溶液を用
い、π−共役系高分子膜９および金属膜１０の少な（と
も一方を作用電極として電気化学的重合を行い、π−共
役系高分子膜９および金属膜１０上とその間を所望のπ
−共役系高分子膜４で被覆する。電気化学的重合法で合
成したπ−共役系高分子には支持電解質のアニオンが一
般にはドーピングされているので、ＦＥＴ素子として優
れた特性を得る目的でドーピング量の調整を行っても良
い。一般には、ＦＥＴ素子の特性上π−共役系高分子膜
４および９の内の少なくとも一種以上にドーピングが行
われ、素子の構造によって前述のいろいろなドーピング
法が用いられる。
さて、電気化学的重合法で用いられる有機溶媒としては
、支持電解質および上記七ツマ−を溶解させるものなら
何でもよく、例えばアセトニトリル、ニトロベンゼン、
ベンゾニトリル、ニトロメタン、Ｎ、Ｎ−ジメチルホル
ムアミド（ＤＭＦ）。
ジメチルスルホキシド（ＤＭＳＯ）、ジクロロメタン、
テトラヒドロフラン、エチルアルコールおよびメチルア
ルコール等の極性溶媒が単独又は２種以上の混合溶媒と
して用いられる。支持電解質としては酸化電位および還
元電位が高く、電解重合時にそれ自身が酸化又は還元反
応を受けず、かつ溶媒中に溶解させることによって溶液
に電導性を付与することのできる物質であり、例えば、
過塩素酸テトラアルキルアンモニウム塩、テトラアルキ
ルアンモニウムテトラフルオロポレート塩。
テトラアルキルアンモニウムへキサフルオロホスフヱー
ト塩、テトラアルキルアンモニウムパラトルエンスルホ
ネート塩および水酸化ナトリウム等が用いられるが、勿
論２種以上を併用しても構わない。
以上は、本発明の一実施例である第１図のＦＥＴ素子に
おいて、π−共役系高分子膜をすべて電気化学的重合法
にて作製する場合について説明したが、ＦＥＴ素子の構
造によっては、電気化学的重合法と他の成膜法との併用
や、他の成膜法だけでＦＥＴ素子を作製することができ
る。このようにして得られる本発明のＦＥＴ素子はスイ
ッチング素子や大面積液晶表示素子の駆動回路として有
用である。
〔具体例〕
以下、具体例によりこの発明の詳細な説明するが、勿論
、この発明はこれらの具体例に限定されるものではない
。
具体例１ ６　Ｓ／ｃｍなる電導度を有する厚さ３８０μｍのｎ型
シリコンＶｉ　（３，ＯＣ！ｌＸ３．ｏ　Ｃｌ０）の両
面に熱酸化法で約３０００人厚の酸化シリコン膜を設け
た６次に片面にポジ型ホトレジストを用いて、ソース又
はドレインとドレイン又はソースのリード線として働く
金属膜形成用のパターン（各有効面積：０．２ｃｍｘ０
．８　ｅｆｆｌ　：両パターン間距離：６μｍ　）を描
き、その後、真空蒸着法にてクロム膜を２００人設け、
更にその上に金膜を３００人設けた後、レジストを除去
してソースのリード線およびドレインとして作用するか
、またはドレインのリード線およびソースとして作用す
る金膜を形成した。この両会膜に更にリード線を銀ペー
ストでとり、接点部をエポキシ樹脂にて固定し素子基板
を得た。
１００ｍｊ！のアセトニトリルに電解質となるテトラメ
チルアンモニウム、ｐ−トルエンスルホネート（０，７
ｇ）を入れた液に窒素ガスを約４０分間通気させて、完
全に電解質を溶解させた後、ビロールを０．４ｍＪ添加
したものを反応溶液とした。上記シリコン板上の片方の
金膜を作用電極とし、対極として白金板（ｌｃａ＋Ｘ２
ｃｍ）を用い、参照電極としてＳＣＥ　（飽和カロメル
電極）を使用し、反応溶液中にこれらを浸した。窒素ガ
ス気流下で作用電極を陽極として対極との間に一定電流
（３０μＡ）を６分間流し、作用電極上にだけソースま
たはドレインとなるポリピロールを堆積させた。
合成後、約１５分間、開回路状態で放置した後、ポリピ
ロールの被着した基板を反応溶液から取り出し、あらか
じめ脱酸素したアセトニトリルで２度洗浄後窒素ガスを
吹きつけて乾燥し、その後真空中に保存した。
１００ｍｊ２のアセトニトリルに電解質となるテトラエ
チルアンモニウムパークロレー）　（０，７ｇ）　ト２
　。
２′−ジチオフェン（０，４ｇ）を溶解させた後、窒素
ガスを約３０分間通気させ反応溶液とした。この溶液に
上記ポリピロールの被着した基板上のソースとなるポリ
ピロール膜とドレインとなる金膜またはドレインとなる
ポリピロール膜とソースとなる金膜を同時に作用電極と
し、対極として白金板（ｌ　ｃｍ　Ｘ　２　ａｍ）を用
い、参照電極としてＳＣＥを使用し反応溶液中にこれら
を浸した。窒素ガス気流下で、まず作用電極にポテンシ
ョスタンドでＳＣＨに対し１ｖを１分間印加し、この後
、作用電極を陽極として対極との間に一定電流（３０，
ＬｊＡ）を５分間流し、作用電極である上記ポリピロー
ル膜および金膜上と、その間の酸化シリコン上に半導体
層として働くポリチオフェン膜を被着させた。
次に、作用を極の電位をポテンショスタットでＳＣＥに
対してＯｖに４時間設定してポリピロール膜およびポリ
チオフェン膜のドーピング量を調整した。その後、あら
かじめ脱酸素したアセトニトリルで２度洗浄後、窒素ガ
スを吹きつけて乾燥し、その後、真空中で完全に乾燥さ
せた。
以上のようにして設けたπ−共役系高分子であるポリピ
ロール膜およびポリチオフェン膜が被覆していないシリ
コン板の他面の酸化シリコンを祇ヤスリで一部（約０．
５　ｃｊ）除去し、インジウム−ガリウム合金でｎ型シ
リコンとオーム性接触をとり、ここからリード線をとり
出し、エポキシ樹脂で接点部を固定し、このリード線を
通じｎ型シリコンがゲート電極として作用するようにし
た。
以上のようにして第１図に示した構造のこの発明の実施
例のＦＥＴ素子を試作した。この具体例では第１図中１
と２がｎ型シリコンで構成され、基板兼ゲート電極であ
り、３が絶縁膜として働く酸化シリコン、４が半導体層
であるポリチオフェン膜、９がソースまたはドレインと
して働くポリピロール膜、８がソースまたはドレインか
らのリード線として働く金膜により被覆されたクロム膜
、１０はドレインまたはソースとして作用する金膜によ
り被覆されたクロム膜である。
比較例 ６Ｓ／ｃｍなる電導度を有する厚さ３８０μｍのｎ型シ
リコン板（３，ＯｃｍＸ３．Ｏａｍ）の両面に熱酸化法
で約３０００人工の酸化シリコン膜を設けた。次に片面
にポジ型ホトレジストを用いて、ソースとドレインのリ
ード線として働く金属膜形成用のパターン（各有効面積
：　０．２　ａｎ　Ｘ　Ｑ、３　ｃｒａ　；両パターン
間距離＝６μｍ）を描き、その後、真空蒸着法にてクロ
ム膜を２００人設け、更にその上に金膜を３００人設け
た後、レジストを除去してソースとドレインのリード線
として作用する金膜を形成した。こテトラエチルアンモ
ニウムバークロレート（０，７ｇ）と２．２′−ジチオ
フェン（０，４ｇ）のアセトニトリル溶液（１００ｍ　
ｌ　）に窒素ガスを３０分間通気したものを反応溶液と
した。上記素子基板のソースおよびドレインとなる両会
膜を作用電極として、白金板（１ｃｍＸ２ｃｍ）を対極
とし、ＳＣＥを参照電極として、これらを反応溶液に浸
した。作用電極を陽極として、対極である白金板との間
で一定電流（３０μＡ）を５分間流し、ソースおよびド
レインとなる両会膜上、並びにソースとドレイン間の酸
化シリコン上をポリチオフェンで被覆した。
次に、作用電極の電位をポテンショスタンドでＳＣＥに
対して０■に４時間設定して、ポリチオフェンのドーピ
ング量を調節した。その後、あらかじめ脱酸素したアセ
トニトリルで２度洗浄後、窒素ガスを吹きつけて乾燥後
、真空中で完全に乾燥させた。以後は具体例１と同様に
して、ｎ型シリコンがゲート電極として作用するように
した。
以上のようにして第３図に示したと同じ構造の比較例の
ＦＥＴ素子を試作した。この比較例では第３図中、７が
ｎ型シリコンで構成された基板兼ゲート電極であり、３
が絶縁膜として働く酸化シリコン、４が半導体層である
ポリチオフェン膜、５および６がそれぞれソースおよび
ドレインとして働く金膜により被覆されたクロム膜であ
る。
第４図は具体例１および比較例で作製したＦＥＴ素子で
ソース・ドレイン間に３０Ｖを印加した時にソース・ド
レイン間に流れる電流のゲート電圧に対する特性図であ
り、横軸はゲート電圧であり、縦軸はソース・ドレイン
間電流である０図中、１１は具体例１において作製した
素子でポリピロール膜をドレインとして用いた場合の特
性曲線であり、１２はポリピロール膜をソースとして用
いた場合の特性曲線である。１３は比較例において作製
したＦＥＴ素子の特性曲線である。
第４図から明らかなように本発明のＦＥＴ素子は比較例
に比べてソース・ドレイン間電流がゲートから印加する
電圧によって大きく変調され、著しい特性の向上がみら
れた。又、本実施例の素子は空気中に１ケ月放置後も劣
化は観られなかった。
８０℃で空気中での加熱においても劣化は観られず、特
性の向上をもたらす場合が多い。
〔発明の効果〕
以上のように、この発明のＦＥＴ素子によれば、ソース
またはドレインのいずれか一方を第１のπ−共役系高分
子膜で組成し、更に電流通路である半導体層を第１のπ
−共役系高分子膜とは異なる第２のπ−共役系高分子膜
で組成することによって安定で優れた電気特性を示す素
子を得ることができる。
【図面の簡単な説明】
第１図は本発明の実施例のＦＥＴ素子の断面図、第２図
および第３図は従来のＦＥＴ素子の断面図であり、第４
図は本発明の具体例と比較例のソース・ドレイン間に３
０Ｖを印加した時のソース・ドレイン間電流のゲート電
圧に対する特性図である。 図において、１は基板、２はゲート電極、３は絶縁膜、
４は半導体層として働くπ−共役系高分子膜、５および
６はそれぞれソース電極およびドレイン電極、７は基板
兼ゲート電極、８はソースまたはドレインからのリード
線として働く金属膜、９はソースまたはドレインとして
働くπ−共役系高分子膜、１０はドレインまたはソース
として働く金属膜、１１．１２は具体例１により作製し
たＦＥＴ素子において、それぞれπ−共役系高分子膜で
あるポリピロール膜をドレインまたはソースとして用い
た時の特性曲線、１３は比較例のＦＥＴ素子の特性曲線
である。 なお図中同一符号は同−又は相当部分を示す。

Claims (13)

    【特許請求の範囲】
  1. （１）ソースとドレイン間の電流通路である半導体層の
    電導度を絶縁薄膜を介してゲート電圧によって制御する
    絶縁ゲート電界効果型トランジスタにおいて、 上記ソースおよびドレインの一方が第１のπ−共役系高
    分子膜からなり、半導体層が第１のπ−共役系高分子膜
    とは異なる第２のπ−共役系高分子膜からなることを特
    徴とする電界効果型トランジスタ。
  2. （２）第１及び第２のπ−共役系高分子膜の内少なくと
    も一種が複素五員環を有するπ−共役系高分子であるこ
    とを特徴とする特許請求の範囲第１項記載の電界効果型
    トランジスタ。
  3. （３）複素五員環を有する第１、第２のπ−共役系高分
    子が、一般式 ▲数式、化学式、表等があります▼ （ただし、ＸはＳおよびＯ原子の内の一種、Ｒ＿１およ
    びＲ＿２は−Ｈ、−ＣＨ＿３、−ＯＣＨ＿３、−Ｃ＿２
    Ｈ＿５基の内の一種、ｎは整数である。）で示されるも
    のであることを特徴とする特許請求の範囲第２項記載の
    電界効果型トランジスタ。
  4. （４）複素五員環を有する第１、第２のπ−共役系高分
    子が、一般式 ▲数式、化学式、表等があります▼ （ただし、Ｒ＿１およびＲ＿２は−Ｈ、−ＣＨ＿３、−
    ＯＣＨ＿３、−Ｃ＿２Ｈ＿５及び−ＯＣ＿２Ｈ＿５基の
    内の一種、Ｒ＿３は−Ｈ、−ＣＨ＿３、−Ｃ＿２Ｈ＿５
    、−Ｃ＿３Ｈ＿７、▲数式、化学式、表等があります▼
    および▲数式、化学式、表等があります▼ＮＯ＿２基の
    内の一種、ｎは整数である。）で示されるものであるこ
    とを特徴とする特許請求の範囲第２項記載の電界効果型
    トランジスタ。
  5. （５）複素五員環を有する第１、第２のπ−共役系高分
    子がポリチオフェンまたはポリ（３−メチルチオフェン
    ）であることを特徴とする特許請求の範囲第３項記載の
    電界効果型トランジスタ。
  6. （６）複素５員環を有する第１、第２のπ−共役系高分
    子がポリピロールまたはポリ（Ｎ−メチルピロール）で
    あることを特徴とする特許請求の範囲第４項記載の電界
    効果型トランジスタ。
  7. （７）第１のπ−共役系高分子膜がポリピロールであり
    、第２のπ−共役系高分子膜がポリチオフェンであるこ
    とを特徴とする特許請求の範囲第２項記載の電界効果型
    トランジスタ。
  8. （８）第１のπ−共役系高分子膜がポリ（３−メチルチ
    オフェン）であり、第２のπ−共役系高分子膜がポリチ
    オフェンであることを特徴とする特許請求の範囲第２項
    記載の電界効果型トランジスタ。
  9. （９）第１及び第２のπ−共役系高分子膜のうち、少な
    くとも一種を電気化学的重合法によって得ることを特徴
    とする特許請求の範囲第１項ないし第８項のいずれかに
    記載の電界効果型トランジスタ。
  10. （１０）第１及び第２のπ−共役系高分子膜のうち、少
    なくとも一種にドーピングを施すことを特徴とする特許
    請求の範囲第１項ないし第９項のいずれかに記載の電界
    効果型トランジスタ。
  11. （１１）ドーピングを電気化学的に行うことを特徴とす
    る特許請求の範囲第１０項記載の電界効果型トランジス
    タ。
  12. （１２）ポリチオフェンを２、２′−ジチオフェンの電
    気化学的重合法により得ることを特徴とする特許請求の
    範囲第５項または第７項ないし第８項のいずれかに記載
    の電界効果型トランジスタ。
  13. （１３）ゲート電極がｐ型シリコンおよびｎ型シリコン
    の内の一種により組成されていることを特徴とする特許
    請求の範囲第１項ないし第１２項のいずれかに記載の電
    界効果型トランジスタ。
JP61158544A 1986-07-04 1986-07-04 電界効果型トランジスタ Expired - Lifetime JPH0638491B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61158544A JPH0638491B2 (ja) 1986-07-04 1986-07-04 電界効果型トランジスタ
US07/067,126 US5107308A (en) 1986-07-04 1987-06-29 Field-effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61158544A JPH0638491B2 (ja) 1986-07-04 1986-07-04 電界効果型トランジスタ

Publications (2)

Publication Number Publication Date
JPS6314471A true JPS6314471A (ja) 1988-01-21
JPH0638491B2 JPH0638491B2 (ja) 1994-05-18

Family

ID=15674025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61158544A Expired - Lifetime JPH0638491B2 (ja) 1986-07-04 1986-07-04 電界効果型トランジスタ

Country Status (1)

Country Link
JP (1) JPH0638491B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0488678A (ja) * 1990-07-31 1992-03-23 Matsushita Electric Ind Co Ltd 有機デバイスとその製造方法
US7095474B2 (en) 1989-05-26 2006-08-22 International Business Machines Corporation Patterns of electrically conducting polymers and their application as electrodes or electrical contacts
JP2008163348A (ja) * 2008-03-13 2008-07-17 Konica Minolta Holdings Inc 有機半導体材料、これを用いた電界効果トランジスタ
JP2008202053A (ja) * 2008-03-13 2008-09-04 Konica Minolta Holdings Inc 有機半導体材料、これを用いた電界効果トランジスタ
US7795611B2 (en) 2003-07-14 2010-09-14 Canon Kabushiki Kaisha Field effect organic transistor
JP2013016613A (ja) * 2011-07-04 2013-01-24 Sony Corp 電子デバイス及び半導体装置の製造方法
WO2013027716A1 (ja) * 2011-08-22 2013-02-28 住友化学株式会社 有機薄膜トランジスタ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55130161A (en) * 1979-03-30 1980-10-08 Showa Denko Kk Fabricating method of p-n hetero junction element
JPS5812370A (ja) * 1981-07-15 1983-01-24 Hitachi Ltd 高分子半導体素子
JPS60261175A (ja) * 1984-06-08 1985-12-24 Hitachi Ltd 半導体装置
JPS61163658A (ja) * 1985-01-12 1986-07-24 Mitsubishi Electric Corp Ｍｉｓダイオ−ドの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55130161A (en) * 1979-03-30 1980-10-08 Showa Denko Kk Fabricating method of p-n hetero junction element
JPS5812370A (ja) * 1981-07-15 1983-01-24 Hitachi Ltd 高分子半導体素子
JPS60261175A (ja) * 1984-06-08 1985-12-24 Hitachi Ltd 半導体装置
JPS61163658A (ja) * 1985-01-12 1986-07-24 Mitsubishi Electric Corp Ｍｉｓダイオ−ドの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095474B2 (en) 1989-05-26 2006-08-22 International Business Machines Corporation Patterns of electrically conducting polymers and their application as electrodes or electrical contacts
JPH0488678A (ja) * 1990-07-31 1992-03-23 Matsushita Electric Ind Co Ltd 有機デバイスとその製造方法
JP2507153B2 (ja) * 1990-07-31 1996-06-12 松下電器産業株式会社 有機デバイスとその製造方法
US7795611B2 (en) 2003-07-14 2010-09-14 Canon Kabushiki Kaisha Field effect organic transistor
JP2008163348A (ja) * 2008-03-13 2008-07-17 Konica Minolta Holdings Inc 有機半導体材料、これを用いた電界効果トランジスタ
JP2008202053A (ja) * 2008-03-13 2008-09-04 Konica Minolta Holdings Inc 有機半導体材料、これを用いた電界効果トランジスタ
JP2013016613A (ja) * 2011-07-04 2013-01-24 Sony Corp 電子デバイス及び半導体装置の製造方法
WO2013027716A1 (ja) * 2011-08-22 2013-02-28 住友化学株式会社 有機薄膜トランジスタ

Also Published As

Publication number Publication date
JPH0638491B2 (ja) 1994-05-18

Similar Documents

Publication Publication Date Title
US5107308A (en) Field-effect transistor
JP2984370B2 (ja) 薄層電界効果トランジスター
US6060338A (en) Method of making a field effect transistor
JP2813428B2 (ja) 電界効果トランジスタ及び該電界効果トランジスタを用いた液晶表示装置
JP3872246B2 (ja) 半導体チャネルとして有機／無機混成材料を有する電界効果トランジスタ及びこれの製造方法
JP2009283786A (ja) 有機半導体組成物
WO2005070994A1 (ja) 有機半導体材料、有機トランジスタ、電界効果トランジスタ、スイッチング素子及びチアゾール化合物
KR101462526B1 (ko) 유기 반도체 재료 및 전계 효과 트랜지스터 그리고 그의 제조 방법
JPS6376378A (ja) 電界効果型トランジスタ
JPS6314472A (ja) 電界効果型トランジスタ
JP2003092410A (ja) 薄膜トランジスタ
JPS6314471A (ja) 電界効果型トランジスタ
JPH0469971A (ja) 電界効果トランジスタ
JPH01259563A (ja) 電界効果型トランジスタ
JP2008198992A (ja) 半導体装置の製造方法
US7837903B2 (en) Polythiophenes and electronic devices comprising the same
JP5715664B2 (ja) 有機半導体組成物
JPH06177380A (ja) 電界効果型トランジスタおよびその製造方法
US8362471B2 (en) Aromatic enediyne derivative, organic semiconductor thin film, electronic device and methods of manufacturing the same
JPH01259564A (ja) 電界効果型トランジスタ
JPH0732253B2 (ja) 電界効果トランジスタの製造方法
JP2004103638A (ja) 有機トランジスタ素子
JP2004067862A (ja) 有機半導体材料、これを用いた電界効果トランジスタ
JP2004006747A (ja) 有機半導体材料、これを用いた有機トランジスタ、電界効果トランジスタ及びスイッチング素子
JP2008140883A (ja) 有機薄膜トランジスタ

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term