JPH0638491B2 - 電界効果型トランジスタ - Google Patents

電界効果型トランジスタ

Info

Publication number
JPH0638491B2
JPH0638491B2 JP61158544A JP15854486A JPH0638491B2 JP H0638491 B2 JPH0638491 B2 JP H0638491B2 JP 61158544 A JP61158544 A JP 61158544A JP 15854486 A JP15854486 A JP 15854486A JP H0638491 B2 JPH0638491 B2 JP H0638491B2
Authority
JP
Japan
Prior art keywords
conjugated polymer
effect transistor
film
field effect
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61158544A
Other languages
English (en)
Other versions
JPS6314471A (ja
Inventor
裕至 肥塚
顯 津村
虎彦 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61158544A priority Critical patent/JPH0638491B2/ja
Priority to US07/067,126 priority patent/US5107308A/en
Publication of JPS6314471A publication Critical patent/JPS6314471A/ja
Publication of JPH0638491B2 publication Critical patent/JPH0638491B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、有機半導体を用いた電界効果型トランジス
タ（以下、ＦＥＴ素子と略称する）に関するものであ
る。
〔従来の技術〕
π−共役系高分子は化学構造の骨格が共役二重結合や共
役三重結合から成っており、π−電子軌道の重なりによ
って形成される価電子帯と伝導帯およびこれを隔てる禁
制帯から成るバンド構造を有しているものと考えられて
いる。禁制帯幅は材料によって異なるが、殆どのπ−共
役系高分子では１．５〜４ｅＶの範囲にある。このため
に多くのπ−共役系高分子は、それ自身では絶縁体であ
る。しかし、化学的方法，電気化学的方法，物理的方法
等によって価電子帯から電子を抜き去ったり（酸化）、
または、伝導帯に電子を注入（還元）すること（以下、
ドーピングという）によって電荷を運ぶキャリヤー（担
体）が生じるものと簡単には説明されている。この結
果、ドーピングの量を制御することによって、電導度は
絶縁体領域から金属領域の幅広い範囲にわたって変える
ことが可能である。ドーピングが酸化反応の時に得られ
る高分子はｐ型、還元反応の場合にはｎ型になる。これ
は無機半導体における不純物添加の場合に似ている。こ
のためにπ−共役系高分子を半導体材料として用いた半
導体素子を作製することができる。
具体的には、ポリアセチレンを用いたショットキー型接
合素子（ジャーナル オブ アプライド フィジックス
（J.Appl.Phys.）52巻，869頁，1981 年，特開昭56-147
486 号等）、ポリピロール系共役系高分子を用いたショ
ットキー型接合素子（特開昭59-63760号等）が知られて
いる。また、無機半導体であるｎ−ＣｄＳとｐ型ポリア
セチレンとを組み合わせたヘテロ接合素子が報告されて
いる（J.Appl.Phys,51 巻,4252 頁,1980 年）。π−共
役系高分子同志を組み合わせた接合素子としては、ｐ型
およびｎ型ポリアセチレンを用いたｐｎホモ接合素子が
知られている（アプライド フィジクス レターズ（Ap
pl.Phys.Lett.）33巻，18 頁，1978 年）。また、ポリ
アセチレンとポリ（Ｎ−メチルピロール）からなるヘテ
ロ接合素子が報告されている（J.Appl.Phys.58巻,1279
頁,1985 年）。
一方、π−共役系高分子を半導体層として用いたＦＥＴ
素子としてはポリアセチレン（J.Appl.Phys.54 巻，325
5 頁，1983 年）およびポリ（Ｎ−メチルピロール）
（ポリマー プリプリンツジャパン（Polymer Preprint
s,Japan）34巻、４号,917頁,1985 年）を用いたものが
知られている。
第２図は、従来のポリアセチレンを用いたＦＥＴ素子の
断面図である。
図において、１は基板となるガラス、２はゲート電極と
なるアルミニウム膜、３は絶縁膜となるポリシロキサン
膜、４は半導体層として働くポリアセチレン膜、５およ
び６はそれぞれソース電極とドレイン電極となる金膜で
ある。
次に動作について説明する。ソース電極５とドレイン電
極６の間に電圧をかけるとポリアセチレン膜４を通して
ソース電極５とドレイン電極６間に電流が流れる。この
とき、ガラス基板１上に設けられかつ絶縁膜３によりポ
リアセチレン膜４と隔てられたゲート電極２に電圧を印
加すると電界効果によってポリアセチレン膜４の電導度
を変えることができ、従ってソース、ドレイン間の電流
を制御することができる。これは絶縁膜３に近接するポ
リアセチレン膜４内の空乏層の幅がゲート電極２に印加
する電圧によって変化し実効的なホール（正孔）のチャ
ネル断面積が変化するためと考えられている。しかし、
このＦＥＴ素子では、素子特性上の問題よりも、ポリア
セチレン自身が空気中で酸素および水分によって急激に
劣化するために、素子自身の安定性が極めて乏しいのが
実状である。
第３図は、ポリ（Ｎ−メチルピロール）を半導体層とす
るＦＥＴ素子の断面図を示す。図において、３は絶縁膜
となる酸化シリコン、４は半導体層として働くポリ（Ｎ
−メチルピロール）膜、５および６は、それぞれソース
電極，ドレイン電極となる金膜、７は基板兼ゲート電極
となるｐ型シリコンである。この場合においても半導体
層４を通してソース電極５とドレイン電極６の間に流れ
る電流（電導度）をゲート電極に印加する電圧で制御で
きる。
〔発明が解決しようとする問題点〕
しかしながら、これらポリアセチレンやポリ（Ｎ−メチ
ルピロール）等のπ−共役系高分子膜をＦＥＴ素子の半
導体層にだけ用いたものでは、ソース・ドレイン間の電
導度をゲートから印加する電圧によってそれ程大きく変
えることはできず、実用上の観点から、特性の改善が求
められていた。
この発明は、上記のような問題点を解消するためになさ
れたもので、安定に作動し、さらにソース・ドレイン間
の電導度をゲートから印加する電圧によって大きく変え
ることのできるＦＥＴ素子を得ることを目的とする。
〔問題点を解決するための手段〕
この発明に係るＦＥＴ素子は、ソースおよびドレインの
いずれか一方を第１のπ−共役系高分子膜で組成し、更
に、電流通路である半導体層を第１のπ−共役系高分子
膜とは異なる第２のπ−共役系高分子膜で組成させたも
のである。
〔作用〕
この発明においては、ＦＥＴ素子におけるソースおよび
ドレインのいずれか一方と、電流通路である半導体層と
の両方にπ−共役系高分子を使用することによって、従
来の電流通路である半導体層にだけπ−共役系高分子を
用いた場合に比べ、ＦＥＴ素子を従来素子よりも著しく
優れた特性で動作させることができる。
〔実施例〕
第１図にこの発明のＦＥＴ素子の構成図の一例を示す。
図中、１は基板であり、２は基板１上に設けられたゲー
ト電極として働く金属膜、３は絶縁膜、４は半導体層と
して働くπ−共役系高分子膜、８はソースからのリード
線として働く金属膜、９はソースとして働くπ−共役系
高分子膜、１０はドレインとして働く金属膜である。以
上はソースとしてπ−共役系高分子膜を用いる場合であ
るが、ドレインとしてπ−共役系高分子膜を用いる場合
には、８がドレインからのリード線として働く金属膜と
なり、９がドレインとして使用するπ−共役系高分子
膜、１０がソースとして働く金属膜となる。
ここでこの発明に用いる材料としては以下に述べるもの
がある。
基板１は絶縁性の材料であればいずれも使用可能であ
り、具体的には、ガラス，アルミナ焼結体やポリイミド
フィルム，ポリエステルフィルムなどの各種絶縁性プラ
スチック等が使用可能である。ゲート電極として働く金
属膜２やソースまたはドレインからのリード線として働
く金属膜８、ドレインまたはソースとして働く金属膜１
０としては、金，白金，クロム，パラジウム，アルミニ
ウム，インジウムなどの金属や、錫酸化物，酸化インジ
ウム，インジウム・錫酸化物（ＩＴＯ）等を用いるのが
一般的であるが、勿論これらの材料に限られる訳ではな
く、また、これらの材料を２種以上用いても差し支えな
い。ここで金属膜を設ける方法としては蒸着，スパッタ
リング，めっき，ＣＶＤ成長等の方法がある。
また上記金属膜８，１０は一般的にはそれぞれπ−共役
系高分子膜９，４とオーミック接触となるものが実用上
好ましい。
第１図に示すこの発明のＦＥＴ素子においては、ｐ型シ
リコンやｎ型シリコンをゲート電極２と基板１を兼ねて
用いることができる。この場合には、基板１を省略する
ことができる。また、この場合にはｐ型シリコンやｎ型
シリコンの体積固有抵抗率は半導体層として用いるπ−
共役系高分子のそれよりも小さい事が実用好ましい。更
に、ゲート電極として導電性の有機系高分子を用いても
差し支えない。また、使用目的に応じゲート電極２と基
板１を兼ね、ステンレス板，銅板等の金属板を用いるこ
とも可能である。
また絶縁膜３としては絶縁性のものであれば、無機有機
のいずれの材料でも使用可能であり、一般的には酸化シ
リコン（ＳｉＯ２），窒化シリコン，酸化アルミニウ
ム，ポリエチレン，ポリビニルカルバゾール，ポリフェ
ニレンスルフィド，ポリパラキシレンなどが用いられ
る。これら絶縁膜の作製方法としてはＣＶＤ法，プラズ
マＣＶＤ法、蒸着法，スピンコーティング法、クラスタ
ーイオンビーム蒸着法等があるがいずれも使用可能であ
る。更に、ＬＢ単分子累積法も用いることができる。ま
た、ｐ型シリコンやｎ型シリコンをゲート電極２と基板
１を兼ねて用いる場合には、絶縁膜３としてはシリコン
の熱酸化法等によって得られる酸化シリコン膜が好んで
用いられる。
この発明で使用するπ−共役系高分子は、π−共役系高
分子ならばいずれも使用可能であり、具体的には、ポリ
ピロール，ポリ（Ｎ−置換ピロール），ポリ（３，４−
二置換ピロール），ポリ（３−置換ピロール）、ポリチ
オフェン，ポリ３−置換チオフェン），ポリ（３，４−
二置換チオフェン），ポリアニリン，ポリアズレン，ポ
リピレン，ポリカルバゾール，ポリ（Ｎ−置換カルバゾ
ール），ポリセレノフェン，ポリフラン，ポリベンゾチ
オフェン，ポリ（フェニレンビニレン），ポリベンゾフ
ラン，ポリ（パラフェニレン），ポリインドール，ポリ
イソチオナフテン，ポリピリダジン，ポリジアセチレン
類，グラファイト高分子類等が挙げられるが、勿論これ
らに限定されるものではない。しかし、ＦＥＴの特性，
成膜性および合成の容易さから複素五員環を有するπ−
共役系高分子が好んで用いられるが、その中でも一般式 （ただし、ＸはＳおよびＯ原子の内の一種、Ｒ１および
Ｒ２は−Ｈ，ＣＨ３，−ＯＣＨ３，−Ｃ２Ｈ５および−
ＯＣ２Ｈ５基の内の一種、ｎは整数である）で示される
もの、および一般式 （ただし、Ｒ１およびＲ２は−Ｈ、−ＣＨ３，−ＯＣＨ
３，−Ｃ２Ｈ５及び−ＯＣ２Ｈ５基の内の一種、Ｒ３は
−Ｈ，−ＣＨ３，−Ｃ２Ｈ５，−Ｃ３Ｈ７， および 基の内の一種、ｎは整数である。）で示されるものが特
に好まれ、更にポリチオフェン，ポリ（３−メチルチオ
フェン），ポリピロール，およびポリ（Ｎ−メチルピロ
ール）が実用上の観点から多用される。
これらπ−共役系高分子膜の作製方法としては、通常の
高分子合成法で得られるπ−共役系高分子を、スピンコ
ーティング，蒸着法，ディッピング法等で設けるもの
や、あらかじめ触媒を塗布したところにモノマーガスを
導入して得る方法や、ＣＶＤ法，光ＣＶＤ法、更に化学
酸化重合法や電気化学的重合法等があるが、勿論これら
に限られるものではない。又、モノマーを水またはグリ
セリン等のサブフェイズ上に展開させて単分子膜や累積
膜とし、基板上に堆積させるＬＢ法を用いることもでき
る。この時には、基板上に堆積させる前に重合させる方
法や、堆積後重合させる方法によりπ−共役系高分子膜
を得ることができる。しかし、成膜性，作製の容易さ等
の観点から電気化学的重合法が好んで用いられる。
π−共役系高分子は、ドーピング処理を施さなくても電
導度は低いものの、一般的にはｐ型の半導体としての性
質は有している。しかし、ＦＥＴ素子の特性の向上のた
めに、しばしばドーピング処理が行われる。このドーピ
ングの方法としては化学的方法と物理的方法がある（工
業材料，34巻，第４号,55頁,1986 年）。前者には
（ｉ）気相からのドーピング、(ii)液相からのドーピン
グ、(iii)電気化学的ドーピングおよび(iv)光開始ドー
ピング等の方法があり、後者ではイオン注入法があり、
いずれも使用可能である。しかし、操作性およびドーピ
ング量の制御性の観点から電気化学的ドーピング法が好
んで用いられる。しかも、電気化学的ドーピングでは、
π−共役系高分子が電気化学的重合法によって得られる
場合には、重合後、同じ装置でドーピング量をコントロ
ールすることができるという利点を有する。
一例として電気化学的重合法によってπ−共役系高分子
膜を形成する方法について説明する。電気化学的重合法
ではπ−共役系高分子に相当するモノマーおよび支持電
解質を有機溶媒または水、または水と有機溶媒との混合
溶媒に溶かして反応溶液とする。上記第１図のこの発明
のＦＥＴ素子の作製ではソースまたはドレインのリード
線として働く金属膜８を作用電極として、例えば白金な
どの対極との間に電流を通じて重合反応を起こさせて、
ソースまたはドレインのリード線として働く金属膜８上
にソースまたはドレインとして作用する所望のπ−共役
系高分子膜９を析出させる。
次に、π−共役系高分子膜９とは異なるπ−共役系高分
子に相当するモノマーと支持電解質を含む反応溶液を用
い、π−共役系高分子膜９および金属膜１０の少なくと
も一方を作用電極として電気化学的重合を行い、π−共
役系高分子膜９および金属膜１０上とその間を所望のπ
−共役系高分子膜４で被覆する。電気化学的重合法で合
成したπ−共役系高分子には支持電解質のアニオンが一
般にはドーピングされているので、ＦＥＴ素子として優
れた特性を得る目的でドーピング量の調整を行っても良
い。一般には、ＦＥＴ素子の特性上π−共役系高分子膜
４および９の内の少なくとも一種以上にドーピングが行
われ、素子の構造によって前述のいろいろなドーピング
法が用いられる。
さて、電気化学的重合法で用いられる有機溶媒として
は、支持電解質および上記モノマーを溶解させるものな
ら何でもよく、例えばアセトニトリル，ニトロベンゼ
ン，ベンゾニトリル，ニトロメタン，Ｎ，Ｎ−ジメチル
ホルムアミド（ＤＭＦ），ジメチルスルホキシド（ＤＭ
ＳＯ），ジクロロメタン，テトラヒドロフラン，エチル
アルコールおよびメチルアルコール等の極性溶媒が単独
又は２種以上の混合溶媒として用いられる。支持電解質
としては酸化電位および還元電位が高く、電解重合時に
それ自身が酸化又は還元反応を受けず、かつ溶媒中に溶
解させることによって溶液に電導性を付与することので
きる物質であり、例えば、過塩素酸テトラアルキルアン
モニウム塩，テトラアルキルアンモニウムテトラフルオ
ロボレート塩，テトラアルキルアンモニウムヘキサフル
オロホスフェート塩，テトラアルキルアンモニウムパラ
トルエンスルホネート塩および水酸化ナトリウム等が用
いられるが、勿論２種以上を併用しても構わない。
以上は、本発明の一実施例である第１図のＦＥＴ素子に
おいて、π−共役系高分子膜をすべて電気化学的重合法
にて作製する場所について説明したが、ＦＥＴ素子の構
造によっては、電気化学的重合法と他の成膜法との併用
や、他の成膜法だけでＦＥＴ素子を作製することができ
る。このようにして得られる本発明のＦＥＴ素子はスイ
ッチング素子や大面積液晶表示素子の駆動回路として有
用である。
〔具体例〕
以下、具体例によりこの発明の詳細を説明するが、勿
論、この発明はこれらの具体例に限定されるものではな
い。
具体例１ 6S/cmなる電導度を有する厚さ380 μｍのｎ型シリコン
板（3.0 cm×3.0 cm）の両面に熱酸化法で約3000Å厚の
酸化シリコン膜を設けた。次に片面にポジ型ホトレジス
トを用いて、ソース又はドレインとドレイン又はソース
のリード線として働く金属膜形成用のパターン（各有効
面積：0.2 cm×0.8 cm；両パターン間距離：６μｍ）を
描き、その後、真空蒸着法にてクロム膜を200 Å設け、
更にその上に金膜を300 Å設けた後、レジストを除去し
てソースのリード線およびドレインとして作用するか、
またはドレインのリード線およびソースとして作用する
金膜を形成した。この両金膜に更にリード線を銀ペース
トでとり、接点部をエポキシ樹脂にて固定し素子基板を
得た。
100 ｍｌのアセトニトリルに電解質となるテトラメチル
アンモニウム，ｐ−トルエンスルホネート(0.7g)を入れ
た液に窒素ガスろ約４０分間通気させて、完全に電解質
を溶解させた後、ピロールを0.4 ｍｌ添加したものを反
応溶液とした。上記シリコン板上の片方の金膜を作用電
極とし、対極として白金板（１cm×２cm）を用い、参照
電極としてＳＣＥ（飽和カロメル電極）を使用し、反応
溶液中にこれらを浸した。窒素ガス気流下で作用電極を
陽極として対極との間に一定電流（３０μＡ）を６分間
流し、作用電極上にだけソースまたはドレインとなるポ
リピロールを堆積させた。合成後、約１５分間、開回路
状態で放置した後、ポリピロールの被着した基板を反応
溶液から取り出し、あらかじめ脱酸素したアセトニトリ
ルで２度洗浄後窒素ガスを吹きつけて乾燥し、その後真
空中に保存した。
100 ｍｌのアセトニトリルに電解質となるテトラエチル
アンモニウムパークロレート(0.7g)と２，２′−ジチオ
フェン(0.4g)を溶解させた後、窒素ガスを約３０分間通
気させ反応溶液とした。この溶液に上記ポリピロールの
被着した基板上のソースとなるポリピロール膜とドレイ
ンとなる金膜またはドレインとなるポリピロール膜とソ
ースとなる金膜を同時に作用電極とし、対極として白金
板（１cm×２cm）を用い、参照電極としてＳＣＥを使用
し反応溶液中にこれらを浸した。窒素ガス気流下で、ま
ず作用電極にポテンショスタットでＳＣＥに対し１Ｖを
１分間印加し、この後、作用電極を陽極として対極との
間に一定電流（３０μＡ）を５分間流し、作用電極であ
る上記ポリピロール膜および金膜上と、その間の酸化シ
リコン上に半導体層として働くポリチオフェン膜を被着
させた。
次に、作用電極の電位をポテンショスタットでＳＣＥに
対して０Ｖに４時間設定してポリピロール膜およびポリ
チオフェン膜のドーピング量を調整した。その後、あら
かじめ脱酸素したアセトニトリルで２度洗浄後、窒素ガ
スを吹きつけて乾燥し、その後、真空中で完全に乾燥さ
せた。
以上のようにして設けたπ−共役系高分子であるポリピ
ロール膜およびポリチオフェン膜が被覆していないシリ
コン板の他面の酸化シリコンを紙ヤスリで一部（約0..5
cm2）除去し、インジウム−ガリウム合金でｎ型シリコ
ンとオーム性接触をとり、ここからリード線をとり出
し、エポキシ樹脂で接点部を固定し、このリード線を通
じｎ型シリコンがゲート電極として作用するようにし
た。
以上のようにして第１図に示した構造のこの発明の実施
例のＦＥＴ素子を試作した。この具体例では第１図中１
と２がｎ型シリコンで構成され、基板兼ゲート電極であ
り、３が絶縁膜として働く酸化シリコン、４が半導体層
であるポリチオフェン膜、９がソースまたはドレインと
して働くポリピロール膜、８がソースまたはドレインか
らのリード線として働く金膜により被覆されたクロム
膜、１０はドレインまたはソースとして使用する金膜に
より被覆されたクロム膜である。
比較例 6S/cm なる電導度を有する厚さ380 μｍのｎ型シリコン
板（3.0 cm×3.0 cm）の両面に熱酸化法で約3000Å厚の
酸化シリコン膜を設けた。次に片面にポジ型ホトレジス
トを用いて、ソースとドレインのリード線として働く金
属膜形成用のパターン（各有効面積：0.2 cm×0.8 cm；
両パターン間距離：６μｍ）を描き、その後、真空蒸着
法にてクロム膜を200 Å設け、更にその上に金膜を300
Å設けた後、レジストを除去してソースとドレインのリ
ード線として作用する金膜を形成した。この両リード線
に更にリード線をペーストでとり、接点部をエポキシ樹
脂にて固定し素子基板を得た。
テトラエチルアンモニウムパークロレート(0.7g)と２，
２′−ジチオフェン(0.4g)のアセトニトリル溶液(100ｍ
ｌ)に窒素ガスを３０分間通気したものを反応溶液とし
た。上記素子基板のソースおよびドレインとなる両金膜
を作用電極として、白金板（１cm×２cm）を対極とし、
ＳＣＥを参照電極として、これらを反応溶液に浸した。
作用電極を陽極として、対極である白金板との間で一定
電流（３０μＡ）を５分間流し、ソースおよびドレイン
となる両金膜上、並びにソースとドレイン間の酸化シリ
コン上をポリチオフェンで被覆した。次に、作用電極の
電位をポテンショスタットでＳＣＥに対して０Ｖに４時
間設定して、ポリチオフェンノドーピング量を調節し
た。その後、あらかじめ脱酸素したアセトニトリルで２
度洗浄後、窒素ガスを吹きつけて乾燥後、真空中で完全
に乾燥させた。以後は具体例１と同様にして、ｎ型シリ
コンがゲート電極として作用するようにした。
以上のようにして第３図に示したと同じ構造の比較例の
ＦＥＴ素子を試作した。この比較例では第３図中、７が
ｎ型シリコンで構成された基板兼ゲート電極であり、３
が絶縁膜として働く酸化シリコン、４が半導体層である
ポリチオフェン膜、５および６がそれぞれソースおよび
ドレインとして働く金膜により被覆されたクロム膜であ
る。
第４図は具体例１および比較例で作製したＦＥＴ素子で
ソース・ドレイン間に３０Ｖを印加した時にソース・ド
レイン間に流れる電流のゲート電圧に対する特性図であ
り、横軸はゲート電圧であり、縦軸はソース・ドレイン
間電流である。図中、１１は具体例１において作製した
素子でポリピロール膜をドレインとして用いた場合の特
性曲線であり、１２はポリピロール膜をソースとして用
いた場合の特性曲線である。１３は比較例において作製
したＦＥＴ素子の特性曲線である。
第４図から明らかなように本発明のＦＥＴ素子は比較例
に比べてソース・ドレイン間電流がゲートから印加する
電圧によって大きく変調され、著しい特性の向上がみら
れた。又、本実施例の素子は空気中に１ケ月放置後も劣
化は観られなかった。８０℃で空気中での加熱において
も劣化は観られず、特性の向上をもたらす場合が多い。
〔発明の効果〕
以上のように、この発明のＦＥＴ素子によれば、ソース
またはドレインのいずれか一方を第１のπ−共役系高分
子膜で組成し、更に電流通路である半導体層を第１のπ
−共役系高分子膜とは異なる第２のπ−共役系高分子膜
で組成することによって安定で優れた電気特性を示す素
子を得ることができる。
【図面の簡単な説明】
第１図は本発明の実施例のＦＥＴ素子の断面図、第２図
および第３図は従来のＦＥＴ素子の断面図であり、第４
図は本発明の具体例と比較例のソース・ドレイン間に３
０Ｖを印加した時のソース・ドレイン間電流のゲート電
圧に対する特性図である。 図において、１は基板、２はゲート電極、３は絶縁膜、
４は半導体層として働くπ−共役系高分子膜、５および
６はそれぞれソース電極およびドレイン電極、７は基板
兼ゲート電極、８はソースまたはドレインからのリード
線として働く金属膜、９はソースまたはドレインとして
働くπ−共役系高分子膜、１０はドレインまたはソース
として働く金属膜、１１，１２は具体例１により作製し
たＦＥＴ素子において、それぞれπ−共役系高分子膜で
あるポリピロール膜をドレインまたはソースとして用い
た時の特性曲線、１３は比較例のＦＥＴ素子の特性曲線
である。 なお図中同一符号は同一又は相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−261175（ＪＰ，Ａ) 特開 昭55−130161（ＪＰ，Ａ) 特開 昭58−12370（ＪＰ，Ａ) 特開 昭61−163658（ＪＰ，Ａ)

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】ソースとドレイン間の電流通路である半導
    体層の電導度を絶縁薄膜を介してゲート電圧によって制
    御する絶縁ゲート電界効果型トランジスタにおいて、 上記ソースおよびドレインの一方が第１のπ−共役系高
    分子膜からなり、半導体層が第１のπ−共役系高分子膜
    とは異なる第２のπ−共役系高分子膜からなることを特
    徴とする電界効果型トランジスタ。
  2. 【請求項２】第１及び第２のπ−共役系高分子膜の内少
    なくとも一種が複素五員環を有するπ−共役系高分子で
    あることを特徴とする特許請求の範囲第１項記載の電界
    効果型トランジスタ。
  3. 【請求項３】複素五員環を有する第１，第２のπ−共役
    系高分子が、一般式 （ただし、ＸはＳおよびＯ原子の内の一種、Ｒ１および
    Ｒ２は−Ｈ，ＣＨ３，−ＯＣＨ３，−Ｃ２Ｈ５基の内の
    一種、ｎは整数である。）で示されるものであることを
    特徴とする特許請求の範囲第２項記載の電界効果型トラ
    ンジスタ。
  4. 【請求項４】複素五員環を有する第１，第２のπ−共役
    系高分子が、一般式 （ただし、Ｒ１およびＲ２は−Ｈ，−ＣＨ３，−ＯＣＨ
    ３，−Ｃ２Ｈ５及び−ＯＣ２Ｈ５基の内の一種、Ｒ３は
    −Ｈ，−ＣＨ３，−Ｃ２Ｈ５，−Ｃ３Ｈ７， および の内の一種、ｎは整数である。）で示されるものである
    ことを特徴とする特許請求の範囲第２項記載の電界効果
    型トランジスタ。
  5. 【請求項５】複素五員環を有する第１，第２のπ−共役
    系高分子がポリチオフェンまたはポリ（３−メチルチオ
    フェン）であることを特徴とする特許請求の範囲第３項
    記載の電界効果型トランジスタ。
  6. 【請求項６】複素五員環を有する第１，第２のπ−共役
    系高分子がポリピロールまたはポリ（Ｎ−メチルピロー
    ル）であることを特徴とする特許請求の範囲第４項記載
    の電界効果型トランジスタ。
  7. 【請求項７】第１のπ−共役系高分子膜がポリピロール
    であり、第２のπ−共役系高分子膜がポリチオフェンで
    あることを特徴とする特許請求の範囲第２項記載の電界
    効果型トランジスタ。
  8. 【請求項８】第１のπ−共役系高分子膜がポリ（３−メ
    チルチオフェン）であり、第２のπ−共役系高分子膜が
    ポリチオフェンであることを特徴とする特許請求の範囲
    第２項記載の電界効果型トランジスタ。
  9. 【請求項９】第１及び第２のπ−共役系高分子膜のう
    ち、少なくとも一種は電気化学的重合法によって得たも
    のであることを特徴とする特許請求の範囲第１項ないし
    第８項のいずれかに記載の電界効果型トランジスタ。
  10. 【請求項１０】第１及び第２のπ−共役系高分子膜のう
    ち、少なくとも一種はドーピングを施したものであるこ
    とを特徴とする特許請求の範囲第１項ないし第９項のい
    ずれかに記載の電界効果型トランジスタ。
  11. 【請求項１１】上記少なくとも一種のπ−共役系高分子
    膜は、電気化学的にドーピングを施したものであること
    を特徴とする特許請求の範囲第１０項記載の電界効果型
    トランジスタ。
  12. 【請求項１２】ポリチオフェンは２，２′−ジチオフェ
    ンの電気化学的重合法により得たものであることを特徴
    とする特許請求の範囲第５項または第７項ないし第８項
    のいずれかに記載の電界効果型トランジスタ。
  13. 【請求項１３】ゲート電極がｐ型シリコンおよびｎ型シ
    リコンの内の一種により組成されていることを特徴とす
    る特許請求の範囲第１項ないし第１２項のいずれかに記
    載の電界効果型トランジスタ。
JP61158544A 1986-07-04 1986-07-04 電界効果型トランジスタ Expired - Lifetime JPH0638491B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61158544A JPH0638491B2 (ja) 1986-07-04 1986-07-04 電界効果型トランジスタ
US07/067,126 US5107308A (en) 1986-07-04 1987-06-29 Field-effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61158544A JPH0638491B2 (ja) 1986-07-04 1986-07-04 電界効果型トランジスタ

Publications (2)

Publication Number Publication Date
JPS6314471A JPS6314471A (ja) 1988-01-21
JPH0638491B2 true JPH0638491B2 (ja) 1994-05-18

Family

ID=15674025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61158544A Expired - Lifetime JPH0638491B2 (ja) 1986-07-04 1986-07-04 電界効果型トランジスタ

Country Status (1)

Country Link
JP (1) JPH0638491B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331356B1 (en) 1989-05-26 2001-12-18 International Business Machines Corporation Patterns of electrically conducting polymers and their application as electrodes or electrical contacts
JP2507153B2 (ja) * 1990-07-31 1996-06-12 松下電器産業株式会社 有機デバイスとその製造方法
JP4194436B2 (ja) 2003-07-14 2008-12-10 キヤノン株式会社 電界効果型有機トランジスタ
JP5104428B2 (ja) * 2008-03-13 2012-12-19 コニカミノルタホールディングス株式会社 有機半導体材料、これを用いた電界効果トランジスタ
JP2008163348A (ja) * 2008-03-13 2008-07-17 Konica Minolta Holdings Inc 有機半導体材料、これを用いた電界効果トランジスタ
JP5811640B2 (ja) * 2011-07-04 2015-11-11 ソニー株式会社 電子デバイス及び半導体装置の製造方法
JP6062182B2 (ja) * 2011-08-22 2017-01-18 住友化学株式会社 有機薄膜トランジスタ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55130161A (en) * 1979-03-30 1980-10-08 Showa Denko Kk Fabricating method of p-n hetero junction element
JPS5812370A (ja) * 1981-07-15 1983-01-24 Hitachi Ltd 高分子半導体素子
JPS60261175A (ja) * 1984-06-08 1985-12-24 Hitachi Ltd 半導体装置
JPS61163658A (ja) * 1985-01-12 1986-07-24 Mitsubishi Electric Corp Ｍｉｓダイオ−ドの製造方法

Also Published As

Publication number Publication date
JPS6314471A (ja) 1988-01-21

Similar Documents

Publication Publication Date Title
US5107308A (en) Field-effect transistor
US6060338A (en) Method of making a field effect transistor
JP2984370B2 (ja) 薄層電界効果トランジスター
JP2813428B2 (ja) 電界効果トランジスタ及び該電界効果トランジスタを用いた液晶表示装置
Tsumura et al. Polythiophene field-effect transistor: Its characteristics and operation mechanism
JP4736324B2 (ja) 半導体素子及びその製造方法
US8222073B2 (en) Fabricating TFT having fluorocarbon-containing layer
EP2910556B1 (en) Novel condensed polycyclic aromatic compound and use thereof
JPH07206599A (ja) 導電性有機材料配向膜の製造方法及び導電性有機材料配向膜を用いた有機電子素子の製造方法
US7151275B2 (en) Reducing the contact resistance in organic field-effect transistors with palladium contacts by using nitriles and isonitriles
Garnier Thin film transistors based on molecular semiconductors
JP2004006782A (ja) 有機半導体材料、これを用いた有機トランジスタ、電界効果トランジスタ及びスイッチング素子
JPH0638492B2 (ja) 電界効果型トランジスタ
JPS6376378A (ja) 電界効果型トランジスタ
JPH0469971A (ja) 電界効果トランジスタ
JPH0638491B2 (ja) 電界効果型トランジスタ
JPH01259563A (ja) 電界効果型トランジスタ
US7837903B2 (en) Polythiophenes and electronic devices comprising the same
JPH06177380A (ja) 電界効果型トランジスタおよびその製造方法
JPH01259564A (ja) 電界効果型トランジスタ
JPH0732253B2 (ja) 電界効果トランジスタの製造方法
JP2531702B2 (ja) 電界効果型トランジスタ
JP2004067862A (ja) 有機半導体材料、これを用いた電界効果トランジスタ
JP2004006747A (ja) 有機半導体材料、これを用いた有機トランジスタ、電界効果トランジスタ及びスイッチング素子
KR101910680B1 (ko) 유기 트랜지스터의 제조 방법, 유기 트랜지스터, 반도체 장치의 제조 방법, 반도체 장치 및 전자 기기

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term