JPH0638491B2 - Field effect transistor - Google Patents

Field effect transistor

Info

Publication number
JPH0638491B2
JPH0638491B2 JP61158544A JP15854486A JPH0638491B2 JP H0638491 B2 JPH0638491 B2 JP H0638491B2 JP 61158544 A JP61158544 A JP 61158544A JP 15854486 A JP15854486 A JP 15854486A JP H0638491 B2 JPH0638491 B2 JP H0638491B2
Authority
JP
Japan
Prior art keywords
conjugated polymer
effect transistor
film
field effect
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61158544A
Other languages
Japanese (ja)
Other versions
JPS6314471A (en
Inventor
裕至 肥塚
顯 津村
虎彦 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61158544A priority Critical patent/JPH0638491B2/en
Priority to US07/067,126 priority patent/US5107308A/en
Publication of JPS6314471A publication Critical patent/JPS6314471A/en
Publication of JPH0638491B2 publication Critical patent/JPH0638491B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、有機半導体を用いた電界効果型トランジス
タ(以下、FET素子と略称する)に関するものであ
る。
TECHNICAL FIELD The present invention relates to a field effect transistor (hereinafter abbreviated as FET element) using an organic semiconductor.

〔従来の技術〕[Conventional technology]

π−共役系高分子は化学構造の骨格が共役二重結合や共
役三重結合から成っており、π−電子軌道の重なりによ
って形成される価電子帯と伝導帯およびこれを隔てる禁
制帯から成るバンド構造を有しているものと考えられて
いる。禁制帯幅は材料によって異なるが、殆どのπ−共
役系高分子では1.5〜4eVの範囲にある。このため
に多くのπ−共役系高分子は、それ自身では絶縁体であ
る。しかし、化学的方法,電気化学的方法,物理的方法
等によって価電子帯から電子を抜き去ったり(酸化)、
または、伝導帯に電子を注入(還元)すること(以下、
ドーピングという)によって電荷を運ぶキャリヤー(担
体)が生じるものと簡単には説明されている。この結
果、ドーピングの量を制御することによって、電導度は
絶縁体領域から金属領域の幅広い範囲にわたって変える
ことが可能である。ドーピングが酸化反応の時に得られ
る高分子はp型、還元反応の場合にはn型になる。これ
は無機半導体における不純物添加の場合に似ている。こ
のためにπ−共役系高分子を半導体材料として用いた半
導体素子を作製することができる。
A π-conjugated polymer has a chemical structure consisting of conjugated double bonds and conjugated triple bonds, and is a band composed of a valence band and a conduction band formed by overlapping π-electron orbitals and a forbidden band separating them. It is believed to have a structure. The band gap varies depending on the material, but is in the range of 1.5 to 4 eV for most π-conjugated polymers. For this reason, many π-conjugated polymers are insulators by themselves. However, it is possible to remove electrons from the valence band (oxidation) by chemical methods, electrochemical methods, physical methods, etc.
Alternatively, injecting (reducing) electrons into the conduction band (hereinafter,
It is briefly described that a carrier carrying an electric charge is generated by (called doping). As a result, the conductivity can be varied over a wide range from the insulator region to the metal region by controlling the amount of doping. The polymer obtained when the doping reaction is an oxidation reaction is p-type, and when the doping reaction is a reduction reaction, it is n-type. This is similar to the case of adding impurities in an inorganic semiconductor. Therefore, a semiconductor element using a π-conjugated polymer as a semiconductor material can be manufactured.

具体的には、ポリアセチレンを用いたショットキー型接
合素子(ジャーナル オブ アプライド フィジックス
(J.Appl.Phys.)52巻,869頁,1981 年,特開昭56-147
486 号等)、ポリピロール系共役系高分子を用いたショ
ットキー型接合素子(特開昭59-63760号等)が知られて
いる。また、無機半導体であるn−CdSとp型ポリア
セチレンとを組み合わせたヘテロ接合素子が報告されて
いる(J.Appl.Phys,51 巻,4252 頁,1980 年)。π−共
役系高分子同志を組み合わせた接合素子としては、p型
およびn型ポリアセチレンを用いたpnホモ接合素子が
知られている(アプライド フィジクス レターズ(Ap
pl.Phys.Lett.)33巻,18 頁,1978 年)。また、ポリ
アセチレンとポリ(N−メチルピロール)からなるヘテ
ロ接合素子が報告されている(J.Appl.Phys.58巻,1279
頁,1985 年)。
Specifically, a Schottky junction device using polyacetylene (Journal of Applied Physics (J.Appl.Phys.) 52, 869, 1981, JP-A-56-147)
486) and Schottky type junction devices using polypyrrole-based conjugated polymers (Japanese Patent Laid-Open No. 59-63760 etc.). Further, a heterojunction device in which n-CdS, which is an inorganic semiconductor, and p-type polyacetylene are combined has been reported (J. Appl. Phys, 51, 4252, 1980). A pn homojunction element using p-type and n-type polyacetylene is known as a junction element in which π-conjugated polymers are combined (Applied Physics Letters (Ap
pl.Phys.Lett.) Vol. 33, p. 18, 1978). Further, a heterojunction element composed of polyacetylene and poly (N-methylpyrrole) has been reported (J. Appl. Phys. 58, 1279).
P., 1985).

一方、π−共役系高分子を半導体層として用いたFET
素子としてはポリアセチレン(J.Appl.Phys.54 巻,325
5 頁,1983 年)およびポリ(N−メチルピロール)
(ポリマー プリプリンツジャパン(Polymer Preprint
s,Japan)34巻、4号,917頁,1985 年)を用いたものが
知られている。
On the other hand, an FET using a π-conjugated polymer as a semiconductor layer
As the element, polyacetylene (J.Appl.Phys.54, 325
P. 5, 1983) and poly (N-methylpyrrole)
(Polymer Preprints Japan
s, Japan) 34, No. 4, page 917, 1985).

第2図は、従来のポリアセチレンを用いたFET素子の
断面図である。
FIG. 2 is a cross-sectional view of a conventional FET device using polyacetylene.

図において、1は基板となるガラス、2はゲート電極と
なるアルミニウム膜、3は絶縁膜となるポリシロキサン
膜、4は半導体層として働くポリアセチレン膜、5およ
び6はそれぞれソース電極とドレイン電極となる金膜で
ある。
In the figure, 1 is glass serving as a substrate, 2 is an aluminum film serving as a gate electrode, 3 is a polysiloxane film serving as an insulating film, 4 is a polyacetylene film serving as a semiconductor layer, and 5 and 6 are source and drain electrodes, respectively. It is a gold film.

次に動作について説明する。ソース電極5とドレイン電
極6の間に電圧をかけるとポリアセチレン膜4を通して
ソース電極5とドレイン電極6間に電流が流れる。この
とき、ガラス基板1上に設けられかつ絶縁膜3によりポ
リアセチレン膜4と隔てられたゲート電極2に電圧を印
加すると電界効果によってポリアセチレン膜4の電導度
を変えることができ、従ってソース、ドレイン間の電流
を制御することができる。これは絶縁膜3に近接するポ
リアセチレン膜4内の空乏層の幅がゲート電極2に印加
する電圧によって変化し実効的なホール(正孔)のチャ
ネル断面積が変化するためと考えられている。しかし、
このFET素子では、素子特性上の問題よりも、ポリア
セチレン自身が空気中で酸素および水分によって急激に
劣化するために、素子自身の安定性が極めて乏しいのが
実状である。
Next, the operation will be described. When a voltage is applied between the source electrode 5 and the drain electrode 6, a current flows between the source electrode 5 and the drain electrode 6 through the polyacetylene film 4. At this time, if a voltage is applied to the gate electrode 2 provided on the glass substrate 1 and separated from the polyacetylene film 4 by the insulating film 3, the electric conductivity of the polyacetylene film 4 can be changed by the electric field effect, so that the source-drain can be changed. Current can be controlled. It is considered that this is because the width of the depletion layer in the polyacetylene film 4 adjacent to the insulating film 3 changes depending on the voltage applied to the gate electrode 2 and the effective channel cross-sectional area of holes changes. But,
In this FET device, the stability of the device itself is extremely poor because the polyacetylene itself is rapidly deteriorated by oxygen and moisture in the air rather than the problem of the device characteristics.

第3図は、ポリ(N−メチルピロール)を半導体層とす
るFET素子の断面図を示す。図において、3は絶縁膜
となる酸化シリコン、4は半導体層として働くポリ(N
−メチルピロール)膜、5および6は、それぞれソース
電極,ドレイン電極となる金膜、7は基板兼ゲート電極
となるp型シリコンである。この場合においても半導体
層4を通してソース電極5とドレイン電極6の間に流れ
る電流(電導度)をゲート電極に印加する電圧で制御で
きる。
FIG. 3 shows a cross-sectional view of an FET element having poly (N-methylpyrrole) as a semiconductor layer. In the figure, 3 is silicon oxide which serves as an insulating film, and 4 is poly (N) which functions as a semiconductor layer.
-Methylpyrrole) films 5 and 6 are gold films serving as a source electrode and a drain electrode, respectively, and 7 is p-type silicon serving as a substrate and a gate electrode. Also in this case, the current (electric conductivity) flowing between the source electrode 5 and the drain electrode 6 through the semiconductor layer 4 can be controlled by the voltage applied to the gate electrode.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

しかしながら、これらポリアセチレンやポリ(N−メチ
ルピロール)等のπ−共役系高分子膜をFET素子の半
導体層にだけ用いたものでは、ソース・ドレイン間の電
導度をゲートから印加する電圧によってそれ程大きく変
えることはできず、実用上の観点から、特性の改善が求
められていた。
However, in the case where the π-conjugated polymer film such as polyacetylene or poly (N-methylpyrrole) is used only in the semiconductor layer of the FET element, the conductivity between the source and the drain is greatly increased depending on the voltage applied from the gate. It cannot be changed, and there has been a demand for improvement in characteristics from a practical viewpoint.

この発明は、上記のような問題点を解消するためになさ
れたもので、安定に作動し、さらにソース・ドレイン間
の電導度をゲートから印加する電圧によって大きく変え
ることのできるFET素子を得ることを目的とする。
The present invention has been made in order to solve the above problems, and obtains a FET element which operates stably and can greatly change the conductivity between the source and the drain by the voltage applied from the gate. With the goal.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係るFET素子は、ソースおよびドレインの
いずれか一方を第1のπ−共役系高分子膜で組成し、更
に、電流通路である半導体層を第1のπ−共役系高分子
膜とは異なる第2のπ−共役系高分子膜で組成させたも
のである。
In the FET element according to the present invention, one of the source and the drain is composed of the first π-conjugated polymer film, and the semiconductor layer which is the current path is formed into the first π-conjugated polymer film. Are composed of different second π-conjugated polymer films.

〔作用〕[Action]

この発明においては、FET素子におけるソースおよび
ドレインのいずれか一方と、電流通路である半導体層と
の両方にπ−共役系高分子を使用することによって、従
来の電流通路である半導体層にだけπ−共役系高分子を
用いた場合に比べ、FET素子を従来素子よりも著しく
優れた特性で動作させることができる。
In the present invention, by using the π-conjugated polymer for both of the source and the drain of the FET element and the semiconductor layer that is the current passage, only π-conjugated polymer is used for the conventional semiconductor layer that is the current passage. -The FET element can be operated with significantly superior characteristics to the conventional element as compared with the case of using a conjugated polymer.

〔実施例〕〔Example〕

第1図にこの発明のFET素子の構成図の一例を示す。
図中、1は基板であり、2は基板1上に設けられたゲー
ト電極として働く金属膜、3は絶縁膜、4は半導体層と
して働くπ−共役系高分子膜、8はソースからのリード
線として働く金属膜、9はソースとして働くπ−共役系
高分子膜、10はドレインとして働く金属膜である。以
上はソースとしてπ−共役系高分子膜を用いる場合であ
るが、ドレインとしてπ−共役系高分子膜を用いる場合
には、8がドレインからのリード線として働く金属膜と
なり、9がドレインとして使用するπ−共役系高分子
膜、10がソースとして働く金属膜となる。
FIG. 1 shows an example of a configuration diagram of the FET element of the present invention.
In the figure, 1 is a substrate, 2 is a metal film provided as a gate electrode on the substrate 1, 3 is an insulating film, 4 is a π-conjugated polymer film that serves as a semiconductor layer, and 8 is a lead from a source. A metal film acting as a line, 9 is a π-conjugated polymer film acting as a source, and 10 is a metal film acting as a drain. The above is the case where the π-conjugated polymer film is used as the source. However, when the π-conjugated polymer film is used as the drain, 8 is a metal film that functions as a lead wire from the drain, and 9 is the drain. The used π-conjugated polymer film 10 serves as a metal film serving as a source.

ここでこの発明に用いる材料としては以下に述べるもの
がある。
Here, the materials used in the present invention are as follows.

基板1は絶縁性の材料であればいずれも使用可能であ
り、具体的には、ガラス,アルミナ焼結体やポリイミド
フィルム,ポリエステルフィルムなどの各種絶縁性プラ
スチック等が使用可能である。ゲート電極として働く金
属膜2やソースまたはドレインからのリード線として働
く金属膜8、ドレインまたはソースとして働く金属膜1
0としては、金,白金,クロム,パラジウム,アルミニ
ウム,インジウムなどの金属や、錫酸化物,酸化インジ
ウム,インジウム・錫酸化物(ITO)等を用いるのが
一般的であるが、勿論これらの材料に限られる訳ではな
く、また、これらの材料を2種以上用いても差し支えな
い。ここで金属膜を設ける方法としては蒸着,スパッタ
リング,めっき,CVD成長等の方法がある。
Any material can be used for the substrate 1 as long as it is an insulating material, and specifically, various insulating plastics such as glass, an alumina sintered body, a polyimide film, and a polyester film can be used. Metal film 2 acting as a gate electrode, metal film 8 acting as a lead wire from a source or drain, metal film 1 acting as a drain or source
As 0, metals such as gold, platinum, chromium, palladium, aluminum, and indium, tin oxide, indium oxide, indium tin oxide (ITO), and the like are generally used. Of course, these materials are used. The material is not limited to the above, and two or more kinds of these materials may be used. Here, as the method for providing the metal film, there are methods such as vapor deposition, sputtering, plating, and CVD growth.

また上記金属膜8,10は一般的にはそれぞれπ−共役
系高分子膜9,4とオーミック接触となるものが実用上
好ましい。
Further, it is practically preferable that the metal films 8 and 10 are in ohmic contact with the π-conjugated polymer films 9 and 4, respectively.

第1図に示すこの発明のFET素子においては、p型シ
リコンやn型シリコンをゲート電極2と基板1を兼ねて
用いることができる。この場合には、基板1を省略する
ことができる。また、この場合にはp型シリコンやn型
シリコンの体積固有抵抗率は半導体層として用いるπ−
共役系高分子のそれよりも小さい事が実用好ましい。更
に、ゲート電極として導電性の有機系高分子を用いても
差し支えない。また、使用目的に応じゲート電極2と基
板1を兼ね、ステンレス板,銅板等の金属板を用いるこ
とも可能である。
In the FET element of the present invention shown in FIG. 1, p-type silicon or n-type silicon can be used as both the gate electrode 2 and the substrate 1. In this case, the substrate 1 can be omitted. Further, in this case, the volume resistivity of p-type silicon or n-type silicon is π− used as the semiconductor layer.
It is practically preferable that the size is smaller than that of the conjugated polymer. Furthermore, a conductive organic polymer may be used as the gate electrode. It is also possible to use a metal plate such as a stainless steel plate or a copper plate, which doubles as the gate electrode 2 and the substrate 1, depending on the purpose of use.

また絶縁膜3としては絶縁性のものであれば、無機有機
のいずれの材料でも使用可能であり、一般的には酸化シ
リコン(SiO),窒化シリコン,酸化アルミニウ
ム,ポリエチレン,ポリビニルカルバゾール,ポリフェ
ニレンスルフィド,ポリパラキシレンなどが用いられ
る。これら絶縁膜の作製方法としてはCVD法,プラズ
マCVD法、蒸着法,スピンコーティング法、クラスタ
ーイオンビーム蒸着法等があるがいずれも使用可能であ
る。更に、LB単分子累積法も用いることができる。ま
た、p型シリコンやn型シリコンをゲート電極2と基板
1を兼ねて用いる場合には、絶縁膜3としてはシリコン
の熱酸化法等によって得られる酸化シリコン膜が好んで
用いられる。
As the insulating film 3, any inorganic organic material can be used as long as it is insulative. Generally, silicon oxide (SiO 2 ), silicon nitride, aluminum oxide, polyethylene, polyvinylcarbazole, polyphenylene sulfide. , Polyparaxylene, etc. are used. As a method for producing these insulating films, there are a CVD method, a plasma CVD method, a vapor deposition method, a spin coating method, a cluster ion beam vapor deposition method and the like, and any method can be used. Furthermore, the LB single molecule accumulation method can also be used. When p-type silicon or n-type silicon is used as the gate electrode 2 and the substrate 1, a silicon oxide film obtained by a thermal oxidation method of silicon or the like is preferably used as the insulating film 3.

この発明で使用するπ−共役系高分子は、π−共役系高
分子ならばいずれも使用可能であり、具体的には、ポリ
ピロール,ポリ(N−置換ピロール),ポリ(3,4−
二置換ピロール),ポリ(3−置換ピロール)、ポリチ
オフェン,ポリ3−置換チオフェン),ポリ(3,4−
二置換チオフェン),ポリアニリン,ポリアズレン,ポ
リピレン,ポリカルバゾール,ポリ(N−置換カルバゾ
ール),ポリセレノフェン,ポリフラン,ポリベンゾチ
オフェン,ポリ(フェニレンビニレン),ポリベンゾフ
ラン,ポリ(パラフェニレン),ポリインドール,ポリ
イソチオナフテン,ポリピリダジン,ポリジアセチレン
類,グラファイト高分子類等が挙げられるが、勿論これ
らに限定されるものではない。しかし、FETの特性,
成膜性および合成の容易さから複素五員環を有するπ−
共役系高分子が好んで用いられるが、その中でも一般式 (ただし、XはSおよびO原子の内の一種、Rおよび
は−H,CH,−OCH,−Cおよび−
OC基の内の一種、nは整数である)で示される
もの、および一般式 (ただし、RおよびRは−H、−CH,−OCH
,−C及び−OC基の内の一種、R
−H,−CH,−C,−Cおよび 基の内の一種、nは整数である。)で示されるものが特
に好まれ、更にポリチオフェン,ポリ(3−メチルチオ
フェン),ポリピロール,およびポリ(N−メチルピロ
ール)が実用上の観点から多用される。
As the π-conjugated polymer used in the present invention, any π-conjugated polymer can be used. Specifically, polypyrrole, poly (N-substituted pyrrole), poly (3,4-
Di-substituted pyrrole), poly (3-substituted pyrrole), polythiophene, poly-3-substituted thiophene), poly (3,4-
Disubstituted thiophene), polyaniline, polyazulene, polypyrene, polycarbazole, poly (N-substituted carbazole), polyselenophene, polyfuran, polybenzothiophene, poly (phenylene vinylene), polybenzofuran, poly (paraphenylene), polyindole, Examples thereof include polyisothionaphthene, polypyridazine, polydiacetylenes, and graphite polymers, but are not limited to these. However, the FET characteristics,
Π- having a five-membered heterocyclic ring for film-forming properties and ease of synthesis
Conjugated polymers are often used, among which the general formula (However, X is one of S and O atoms, R 1 and R 2 are —H, CH 3 , —OCH 3 , —C 2 H 5 and —.
One of OC 2 H 5 groups, n is an integer), and a general formula (However, R 1 and R 2 are —H, —CH 3 , —OCH.
3, -C 2 one of a H 5 and -OC 2 H 5 group, R 3 is -H, -CH 3, -C 2 H 5, -C 3 H 7, and One of the groups, n is an integer. ) Are particularly preferred, and polythiophene, poly (3-methylthiophene), polypyrrole, and poly (N-methylpyrrole) are frequently used from the practical viewpoint.

これらπ−共役系高分子膜の作製方法としては、通常の
高分子合成法で得られるπ−共役系高分子を、スピンコ
ーティング,蒸着法,ディッピング法等で設けるもの
や、あらかじめ触媒を塗布したところにモノマーガスを
導入して得る方法や、CVD法,光CVD法、更に化学
酸化重合法や電気化学的重合法等があるが、勿論これら
に限られるものではない。又、モノマーを水またはグリ
セリン等のサブフェイズ上に展開させて単分子膜や累積
膜とし、基板上に堆積させるLB法を用いることもでき
る。この時には、基板上に堆積させる前に重合させる方
法や、堆積後重合させる方法によりπ−共役系高分子膜
を得ることができる。しかし、成膜性,作製の容易さ等
の観点から電気化学的重合法が好んで用いられる。
As a method for producing these π-conjugated polymer films, a π-conjugated polymer obtained by an ordinary polymer synthesis method is provided by spin coating, vapor deposition, dipping, etc., or a catalyst is applied in advance. By the way, there are a method of obtaining by introducing a monomer gas, a CVD method, a photo CVD method, a chemical oxidative polymerization method, an electrochemical polymerization method, and the like, but the method is not limited to these. It is also possible to use the LB method in which the monomer is spread on a subphase such as water or glycerin to form a monomolecular film or a cumulative film and deposited on the substrate. At this time, the π-conjugated polymer film can be obtained by a method of polymerizing before being deposited on the substrate or a method of polymerizing after being deposited. However, the electrochemical polymerization method is preferably used from the viewpoints of film-forming property and ease of production.

π−共役系高分子は、ドーピング処理を施さなくても電
導度は低いものの、一般的にはp型の半導体としての性
質は有している。しかし、FET素子の特性の向上のた
めに、しばしばドーピング処理が行われる。このドーピ
ングの方法としては化学的方法と物理的方法がある(工
業材料,34巻,第4号,55頁,1986 年)。前者には
(i)気相からのドーピング、(ii)液相からのドーピン
グ、(iii)電気化学的ドーピングおよび(iv)光開始ドー
ピング等の方法があり、後者ではイオン注入法があり、
いずれも使用可能である。しかし、操作性およびドーピ
ング量の制御性の観点から電気化学的ドーピング法が好
んで用いられる。しかも、電気化学的ドーピングでは、
π−共役系高分子が電気化学的重合法によって得られる
場合には、重合後、同じ装置でドーピング量をコントロ
ールすることができるという利点を有する。
The π-conjugated polymer has a low electric conductivity without being subjected to a doping treatment, but generally has a property as a p-type semiconductor. However, a doping process is often performed to improve the characteristics of the FET device. There are chemical methods and physical methods for this doping (industrial materials, 34, No. 4, p. 55, 1986). The former includes methods such as (i) doping from the gas phase, (ii) doping from the liquid phase, (iii) electrochemical doping and (iv) photoinitiated doping, and the latter includes ion implantation.
Both can be used. However, the electrochemical doping method is preferably used from the viewpoint of operability and controllability of the doping amount. Moreover, in electrochemical doping,
When the π-conjugated polymer is obtained by the electrochemical polymerization method, it has an advantage that the doping amount can be controlled by the same device after the polymerization.

一例として電気化学的重合法によってπ−共役系高分子
膜を形成する方法について説明する。電気化学的重合法
ではπ−共役系高分子に相当するモノマーおよび支持電
解質を有機溶媒または水、または水と有機溶媒との混合
溶媒に溶かして反応溶液とする。上記第1図のこの発明
のFET素子の作製ではソースまたはドレインのリード
線として働く金属膜8を作用電極として、例えば白金な
どの対極との間に電流を通じて重合反応を起こさせて、
ソースまたはドレインのリード線として働く金属膜8上
にソースまたはドレインとして作用する所望のπ−共役
系高分子膜9を析出させる。
As an example, a method of forming a π-conjugated polymer film by an electrochemical polymerization method will be described. In the electrochemical polymerization method, a monomer corresponding to a π-conjugated polymer and a supporting electrolyte are dissolved in an organic solvent or water or a mixed solvent of water and an organic solvent to prepare a reaction solution. In the fabrication of the FET device of the present invention shown in FIG. 1, a metal film 8 serving as a source or drain lead wire is used as a working electrode to cause a polymerization reaction by causing a current to flow between it and a counter electrode such as platinum,
A desired π-conjugated polymer film 9 acting as a source or drain is deposited on the metal film 8 acting as a source or drain lead wire.

次に、π−共役系高分子膜9とは異なるπ−共役系高分
子に相当するモノマーと支持電解質を含む反応溶液を用
い、π−共役系高分子膜9および金属膜10の少なくと
も一方を作用電極として電気化学的重合を行い、π−共
役系高分子膜9および金属膜10上とその間を所望のπ
−共役系高分子膜4で被覆する。電気化学的重合法で合
成したπ−共役系高分子には支持電解質のアニオンが一
般にはドーピングされているので、FET素子として優
れた特性を得る目的でドーピング量の調整を行っても良
い。一般には、FET素子の特性上π−共役系高分子膜
4および9の内の少なくとも一種以上にドーピングが行
われ、素子の構造によって前述のいろいろなドーピング
法が用いられる。
Next, using a reaction solution containing a monomer corresponding to a π-conjugated polymer different from the π-conjugated polymer film 9 and a supporting electrolyte, at least one of the π-conjugated polymer film 9 and the metal film 10 is used. Electrochemical polymerization is performed as a working electrode, and a desired π is formed on and between the π-conjugated polymer film 9 and the metal film 10.
-Coating with the conjugated polymer film 4. Since the anion of the supporting electrolyte is generally doped in the π-conjugated polymer synthesized by the electrochemical polymerization method, the doping amount may be adjusted for the purpose of obtaining excellent characteristics as an FET element. Generally, due to the characteristics of the FET device, at least one of the π-conjugated polymer films 4 and 9 is doped, and the various doping methods described above are used depending on the structure of the device.

さて、電気化学的重合法で用いられる有機溶媒として
は、支持電解質および上記モノマーを溶解させるものな
ら何でもよく、例えばアセトニトリル,ニトロベンゼ
ン,ベンゾニトリル,ニトロメタン,N,N−ジメチル
ホルムアミド(DMF),ジメチルスルホキシド(DM
SO),ジクロロメタン,テトラヒドロフラン,エチル
アルコールおよびメチルアルコール等の極性溶媒が単独
又は2種以上の混合溶媒として用いられる。支持電解質
としては酸化電位および還元電位が高く、電解重合時に
それ自身が酸化又は還元反応を受けず、かつ溶媒中に溶
解させることによって溶液に電導性を付与することので
きる物質であり、例えば、過塩素酸テトラアルキルアン
モニウム塩,テトラアルキルアンモニウムテトラフルオ
ロボレート塩,テトラアルキルアンモニウムヘキサフル
オロホスフェート塩,テトラアルキルアンモニウムパラ
トルエンスルホネート塩および水酸化ナトリウム等が用
いられるが、勿論2種以上を併用しても構わない。
Any organic solvent may be used as the organic solvent in the electrochemical polymerization method as long as it can dissolve the supporting electrolyte and the above-mentioned monomer. (DM
A polar solvent such as SO), dichloromethane, tetrahydrofuran, ethyl alcohol and methyl alcohol is used alone or as a mixed solvent of two or more kinds. The supporting electrolyte has a high oxidation potential and a high reduction potential, and does not undergo oxidation or reduction reaction itself during electrolytic polymerization, and is a substance capable of imparting conductivity to a solution by being dissolved in a solvent, for example, Perchloric acid tetraalkylammonium salt, tetraalkylammonium tetrafluoroborate salt, tetraalkylammonium hexafluorophosphate salt, tetraalkylammonium paratoluenesulfonate salt, sodium hydroxide and the like are used, but of course two or more kinds may be used in combination. I do not care.

以上は、本発明の一実施例である第1図のFET素子に
おいて、π−共役系高分子膜をすべて電気化学的重合法
にて作製する場所について説明したが、FET素子の構
造によっては、電気化学的重合法と他の成膜法との併用
や、他の成膜法だけでFET素子を作製することができ
る。このようにして得られる本発明のFET素子はスイ
ッチング素子や大面積液晶表示素子の駆動回路として有
用である。
In the FET element of FIG. 1 which is an embodiment of the present invention, the location where all π-conjugated polymer films are produced by the electrochemical polymerization method has been described above. However, depending on the structure of the FET element, The FET element can be manufactured by using the electrochemical polymerization method in combination with another film forming method or by only using another film forming method. The FET element of the present invention thus obtained is useful as a driving circuit for a switching element or a large area liquid crystal display element.

〔具体例〕〔Concrete example〕

以下、具体例によりこの発明の詳細を説明するが、勿
論、この発明はこれらの具体例に限定されるものではな
い。
Hereinafter, details of the present invention will be described with reference to specific examples, but of course, the present invention is not limited to these specific examples.

具体例1 6S/cmなる電導度を有する厚さ380 μmのn型シリコン
板(3.0 cm×3.0 cm)の両面に熱酸化法で約3000Å厚の
酸化シリコン膜を設けた。次に片面にポジ型ホトレジス
トを用いて、ソース又はドレインとドレイン又はソース
のリード線として働く金属膜形成用のパターン(各有効
面積:0.2 cm×0.8 cm;両パターン間距離:6μm)を
描き、その後、真空蒸着法にてクロム膜を200 Å設け、
更にその上に金膜を300 Å設けた後、レジストを除去し
てソースのリード線およびドレインとして作用するか、
またはドレインのリード線およびソースとして作用する
金膜を形成した。この両金膜に更にリード線を銀ペース
トでとり、接点部をエポキシ樹脂にて固定し素子基板を
得た。
Concrete Example 1 An n-type silicon plate (3.0 cm × 3.0 cm) having a conductivity of 6 S / cm and a thickness of 380 μm was provided with a silicon oxide film having a thickness of about 3000 Å on both sides by a thermal oxidation method. Next, using a positive photoresist on one side, draw a pattern (each effective area: 0.2 cm × 0.8 cm; distance between both patterns: 6 μm) for forming a metal film that works as a source or drain and a drain or source lead wire. After that, 200 Å of chrome film is provided by vacuum evaporation method,
After forming a gold film 300 Å on it, remove the resist to act as the source lead wire and drain, or
Alternatively, a gold film that functions as a drain lead wire and a source is formed. Lead wires were further formed on the gold films with silver paste, and the contact portions were fixed with epoxy resin to obtain an element substrate.

100 mlのアセトニトリルに電解質となるテトラメチル
アンモニウム,p−トルエンスルホネート(0.7g)を入れ
た液に窒素ガスろ約40分間通気させて、完全に電解質
を溶解させた後、ピロールを0.4 ml添加したものを反
応溶液とした。上記シリコン板上の片方の金膜を作用電
極とし、対極として白金板(1cm×2cm)を用い、参照
電極としてSCE(飽和カロメル電極)を使用し、反応
溶液中にこれらを浸した。窒素ガス気流下で作用電極を
陽極として対極との間に一定電流(30μA)を6分間
流し、作用電極上にだけソースまたはドレインとなるポ
リピロールを堆積させた。合成後、約15分間、開回路
状態で放置した後、ポリピロールの被着した基板を反応
溶液から取り出し、あらかじめ脱酸素したアセトニトリ
ルで2度洗浄後窒素ガスを吹きつけて乾燥し、その後真
空中に保存した。
A solution of tetramethylammonium and p-toluenesulfonate (0.7 g) as an electrolyte in 100 ml of acetonitrile was aerated with a nitrogen gas filter for about 40 minutes to completely dissolve the electrolyte, and then 0.4 ml of pyrrole was added. The product was used as a reaction solution. One of the gold films on the silicon plate was used as a working electrode, a platinum plate (1 cm × 2 cm) was used as a counter electrode, and an SCE (saturated calomel electrode) was used as a reference electrode, and these were immersed in a reaction solution. A constant current (30 μA) was passed between the counter electrode and the working electrode for 6 minutes under a nitrogen gas flow to deposit polypyrrole serving as a source or a drain only on the working electrode. After the synthesis, the substrate was left in an open circuit state for about 15 minutes, then the substrate on which polypyrrole was adhered was taken out from the reaction solution, washed twice with acetonitrile that had been deoxygenated beforehand, dried by blowing nitrogen gas, and then put in a vacuum. saved.

100 mlのアセトニトリルに電解質となるテトラエチル
アンモニウムパークロレート(0.7g)と2,2′−ジチオ
フェン(0.4g)を溶解させた後、窒素ガスを約30分間通
気させ反応溶液とした。この溶液に上記ポリピロールの
被着した基板上のソースとなるポリピロール膜とドレイ
ンとなる金膜またはドレインとなるポリピロール膜とソ
ースとなる金膜を同時に作用電極とし、対極として白金
板(1cm×2cm)を用い、参照電極としてSCEを使用
し反応溶液中にこれらを浸した。窒素ガス気流下で、ま
ず作用電極にポテンショスタットでSCEに対し1Vを
1分間印加し、この後、作用電極を陽極として対極との
間に一定電流(30μA)を5分間流し、作用電極であ
る上記ポリピロール膜および金膜上と、その間の酸化シ
リコン上に半導体層として働くポリチオフェン膜を被着
させた。
After dissolving tetraethylammonium perchlorate (0.7 g) and 2,2'-dithiophene (0.4 g) as an electrolyte in 100 ml of acetonitrile, nitrogen gas was bubbled for about 30 minutes to prepare a reaction solution. A source polypyrrole film and a drain gold film or a drain polypolyrole film and a source gold film are simultaneously used as working electrodes on the above-mentioned substrate on which polypyrrole is coated, and a platinum plate (1 cm x 2 cm) is used as a counter electrode. Were immersed in the reaction solution using SCE as the reference electrode. Under a nitrogen gas stream, first, 1V was applied to the SCE with a potentiostat to the working electrode for 1 minute, and then a constant current (30 μA) was passed between the working electrode and the counter electrode for 5 minutes to form the working electrode. A polythiophene film serving as a semiconductor layer was deposited on the polypyrrole film and the gold film and on the silicon oxide between them.

次に、作用電極の電位をポテンショスタットでSCEに
対して0Vに4時間設定してポリピロール膜およびポリ
チオフェン膜のドーピング量を調整した。その後、あら
かじめ脱酸素したアセトニトリルで2度洗浄後、窒素ガ
スを吹きつけて乾燥し、その後、真空中で完全に乾燥さ
せた。
Next, the potential of the working electrode was set to 0 V with respect to SCE by a potentiostat for 4 hours to adjust the doping amount of the polypyrrole film and the polythiophene film. Then, it was washed twice with acetonitrile that had been deoxygenated in advance, dried by blowing nitrogen gas, and then completely dried in vacuum.

以上のようにして設けたπ−共役系高分子であるポリピ
ロール膜およびポリチオフェン膜が被覆していないシリ
コン板の他面の酸化シリコンを紙ヤスリで一部(約0..5
cm2)除去し、インジウム−ガリウム合金でn型シリコ
ンとオーム性接触をとり、ここからリード線をとり出
し、エポキシ樹脂で接点部を固定し、このリード線を通
じn型シリコンがゲート電極として作用するようにし
た。
The silicon oxide on the other surface of the silicon plate not covered by the polypyrrole film and the polythiophene film, which are π-conjugated polymers provided as described above, was partially (about 0.5.
cm 2 ), make an ohmic contact with n-type silicon with an indium-gallium alloy, take out a lead wire from this, fix the contact part with epoxy resin, and n-type silicon acts as a gate electrode through this lead wire I decided to do it.

以上のようにして第1図に示した構造のこの発明の実施
例のFET素子を試作した。この具体例では第1図中1
と2がn型シリコンで構成され、基板兼ゲート電極であ
り、3が絶縁膜として働く酸化シリコン、4が半導体層
であるポリチオフェン膜、9がソースまたはドレインと
して働くポリピロール膜、8がソースまたはドレインか
らのリード線として働く金膜により被覆されたクロム
膜、10はドレインまたはソースとして使用する金膜に
より被覆されたクロム膜である。
As described above, the FET device of the embodiment of the present invention having the structure shown in FIG. 1 was manufactured as a prototype. In this specific example, 1 in FIG.
And 2 are composed of n-type silicon, are a substrate and a gate electrode, 3 is a silicon oxide that acts as an insulating film, 4 is a polythiophene film that is a semiconductor layer, 9 is a polypyrrole film that acts as a source or drain, and 8 is a source or drain. A chromium film coated with a gold film serving as a lead wire from No. 10 is a chromium film coated with a gold film used as a drain or a source.

比較例 6S/cm なる電導度を有する厚さ380 μmのn型シリコン
板(3.0 cm×3.0 cm)の両面に熱酸化法で約3000Å厚の
酸化シリコン膜を設けた。次に片面にポジ型ホトレジス
トを用いて、ソースとドレインのリード線として働く金
属膜形成用のパターン(各有効面積:0.2 cm×0.8 cm;
両パターン間距離:6μm)を描き、その後、真空蒸着
法にてクロム膜を200 Å設け、更にその上に金膜を300
Å設けた後、レジストを除去してソースとドレインのリ
ード線として作用する金膜を形成した。この両リード線
に更にリード線をペーストでとり、接点部をエポキシ樹
脂にて固定し素子基板を得た。
Comparative Example A silicon oxide film having a thickness of about 3000Å was provided on both surfaces of an n-type silicon plate (3.0 cm × 3.0 cm) having a conductivity of 6 S / cm and a thickness of 380 μm by a thermal oxidation method. Next, using a positive photoresist on one side, a pattern for forming a metal film that works as the source and drain lead wires (each effective area: 0.2 cm × 0.8 cm;
Draw a distance between both patterns: 6 μm), and then provide a chromium film with a thickness of 200 Å by the vacuum evaporation method, and further deposit a gold film on it 300 times.
Å After providing, the resist was removed to form a gold film acting as the source and drain lead wires. A lead wire was further applied to both of these lead wires with a paste, and a contact portion was fixed with an epoxy resin to obtain an element substrate.

テトラエチルアンモニウムパークロレート(0.7g)と2,
2′−ジチオフェン(0.4g)のアセトニトリル溶液(100m
l)に窒素ガスを30分間通気したものを反応溶液とし
た。上記素子基板のソースおよびドレインとなる両金膜
を作用電極として、白金板(1cm×2cm)を対極とし、
SCEを参照電極として、これらを反応溶液に浸した。
作用電極を陽極として、対極である白金板との間で一定
電流(30μA)を5分間流し、ソースおよびドレイン
となる両金膜上、並びにソースとドレイン間の酸化シリ
コン上をポリチオフェンで被覆した。次に、作用電極の
電位をポテンショスタットでSCEに対して0Vに4時
間設定して、ポリチオフェンノドーピング量を調節し
た。その後、あらかじめ脱酸素したアセトニトリルで2
度洗浄後、窒素ガスを吹きつけて乾燥後、真空中で完全
に乾燥させた。以後は具体例1と同様にして、n型シリ
コンがゲート電極として作用するようにした。
Tetraethylammonium perchlorate (0.7g) and 2,
2'-Dithiophene (0.4g) in acetonitrile (100m
The reaction solution was prepared by bubbling nitrogen gas into l) for 30 minutes. Both gold films that will be the source and drain of the element substrate are used as working electrodes, and a platinum plate (1 cm x 2 cm) is used as a counter electrode.
These were immersed in the reaction solution using SCE as a reference electrode.
Using the working electrode as an anode, a constant current (30 μA) was passed between the counter electrode and a platinum plate for 5 minutes, and both gold films serving as a source and a drain and silicon oxide between the source and the drain were coated with polythiophene. Next, the potential of the working electrode was set to 0 V with respect to SCE with a potentiostat for 4 hours to adjust the polythiophenodoping amount. After that, 2 times with deoxygenated acetonitrile
After washing once, it was dried by blowing nitrogen gas and then completely dried in a vacuum. Thereafter, in the same manner as in Example 1, n-type silicon was made to act as a gate electrode.

以上のようにして第3図に示したと同じ構造の比較例の
FET素子を試作した。この比較例では第3図中、7が
n型シリコンで構成された基板兼ゲート電極であり、3
が絶縁膜として働く酸化シリコン、4が半導体層である
ポリチオフェン膜、5および6がそれぞれソースおよび
ドレインとして働く金膜により被覆されたクロム膜であ
る。
As described above, a comparative FET device having the same structure as that shown in FIG. In this comparative example, 7 in FIG. 3 is a substrate / gate electrode made of n-type silicon.
Is a silicon oxide that functions as an insulating film, 4 is a polythiophene film that is a semiconductor layer, and 5 and 6 are chromium films covered with a gold film that functions as a source and a drain, respectively.

第4図は具体例1および比較例で作製したFET素子で
ソース・ドレイン間に30Vを印加した時にソース・ド
レイン間に流れる電流のゲート電圧に対する特性図であ
り、横軸はゲート電圧であり、縦軸はソース・ドレイン
間電流である。図中、11は具体例1において作製した
素子でポリピロール膜をドレインとして用いた場合の特
性曲線であり、12はポリピロール膜をソースとして用
いた場合の特性曲線である。13は比較例において作製
したFET素子の特性曲線である。
FIG. 4 is a characteristic diagram with respect to the gate voltage of the current flowing between the source and the drain when 30 V is applied between the source and the drain in the FET devices manufactured in Example 1 and the comparative example, and the horizontal axis is the gate voltage. The vertical axis represents the source-drain current. In the figure, 11 is a characteristic curve when the polypyrrole film is used as the drain in the device manufactured in Example 1, and 12 is a characteristic curve when the polypyrrole film is used as the source. 13 is a characteristic curve of the FET element produced in the comparative example.

第4図から明らかなように本発明のFET素子は比較例
に比べてソース・ドレイン間電流がゲートから印加する
電圧によって大きく変調され、著しい特性の向上がみら
れた。又、本実施例の素子は空気中に1ケ月放置後も劣
化は観られなかった。80℃で空気中での加熱において
も劣化は観られず、特性の向上をもたらす場合が多い。
As is clear from FIG. 4, in the FET element of the present invention, the source-drain current was largely modulated by the voltage applied from the gate, and the characteristics were remarkably improved as compared with the comparative example. Further, the element of this example was not deteriorated even after being left in the air for one month. Deterioration is not observed even when heated in air at 80 ° C., which often leads to improvement in characteristics.

〔発明の効果〕〔The invention's effect〕

以上のように、この発明のFET素子によれば、ソース
またはドレインのいずれか一方を第1のπ−共役系高分
子膜で組成し、更に電流通路である半導体層を第1のπ
−共役系高分子膜とは異なる第2のπ−共役系高分子膜
で組成することによって安定で優れた電気特性を示す素
子を得ることができる。
As described above, according to the FET element of the present invention, either the source or the drain is composed of the first π-conjugated polymer film, and the semiconductor layer which is the current path is further formed into the first π-conjugated polymer film.
By forming the second π-conjugated polymer film different from the conjugated polymer film, a device exhibiting stable and excellent electric characteristics can be obtained.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の実施例のFET素子の断面図、第2図
および第3図は従来のFET素子の断面図であり、第4
図は本発明の具体例と比較例のソース・ドレイン間に3
0Vを印加した時のソース・ドレイン間電流のゲート電
圧に対する特性図である。 図において、1は基板、2はゲート電極、3は絶縁膜、
4は半導体層として働くπ−共役系高分子膜、5および
6はそれぞれソース電極およびドレイン電極、7は基板
兼ゲート電極、8はソースまたはドレインからのリード
線として働く金属膜、9はソースまたはドレインとして
働くπ−共役系高分子膜、10はドレインまたはソース
として働く金属膜、11,12は具体例1により作製し
たFET素子において、それぞれπ−共役系高分子膜で
あるポリピロール膜をドレインまたはソースとして用い
た時の特性曲線、13は比較例のFET素子の特性曲線
である。 なお図中同一符号は同一又は相当部分を示す。
FIG. 1 is a sectional view of an FET device according to an embodiment of the present invention, FIGS. 2 and 3 are sectional views of a conventional FET device, and FIG.
The figure shows 3 points between the source and drain of the embodiment of the present invention and the comparative example.
It is a characteristic view with respect to the gate voltage of the source-drain current when 0V is applied. In the figure, 1 is a substrate, 2 is a gate electrode, 3 is an insulating film,
4 is a π-conjugated polymer film serving as a semiconductor layer, 5 and 6 are source and drain electrodes, 7 is a substrate / gate electrode, 8 is a metal film serving as a lead wire from a source or a drain, and 9 is a source or a drain. Π-Conjugated polymer film serving as a drain, 10 is a metal film serving as a drain or source, and 11 and 12 are the π-conjugated polymer film which is a polypyrrole film as a drain or a source, respectively. A characteristic curve when used as a source, and 13 is a characteristic curve of the FET element of the comparative example. The same reference numerals in the drawings indicate the same or corresponding parts.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−261175(JP,A) 特開 昭55−130161(JP,A) 特開 昭58−12370(JP,A) 特開 昭61−163658(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-60-261175 (JP, A) JP-A-55-130161 (JP, A) JP-A-58-12370 (JP, A) JP-A-61- 163658 (JP, A)

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】ソースとドレイン間の電流通路である半導
体層の電導度を絶縁薄膜を介してゲート電圧によって制
御する絶縁ゲート電界効果型トランジスタにおいて、 上記ソースおよびドレインの一方が第1のπ−共役系高
分子膜からなり、半導体層が第1のπ−共役系高分子膜
とは異なる第2のπ−共役系高分子膜からなることを特
徴とする電界効果型トランジスタ。
1. An insulated gate field effect transistor for controlling the electric conductivity of a semiconductor layer, which is a current path between a source and a drain, by a gate voltage through an insulating thin film, wherein one of the source and the drain has a first π− A field-effect transistor comprising a conjugated polymer film, wherein the semiconductor layer comprises a second π-conjugated polymer film different from the first π-conjugated polymer film.
【請求項2】第1及び第2のπ−共役系高分子膜の内少
なくとも一種が複素五員環を有するπ−共役系高分子で
あることを特徴とする特許請求の範囲第1項記載の電界
効果型トランジスタ。
2. The π-conjugated polymer having at least one heterocyclic five-membered ring in at least one of the first and second π-conjugated polymer films. Field effect transistor.
【請求項3】複素五員環を有する第1,第2のπ−共役
系高分子が、一般式 (ただし、XはSおよびO原子の内の一種、Rおよび
は−H,CH,−OCH,−C基の内の
一種、nは整数である。)で示されるものであることを
特徴とする特許請求の範囲第2項記載の電界効果型トラ
ンジスタ。
3. The first and second π-conjugated polymers having a five-membered heterocyclic ring have the general formula (However, X is one of S and O atoms, R 1 and R 2 are one of —H, CH 3 , —OCH 3 , and —C 2 H 5 groups, and n is an integer.) The field effect transistor according to claim 2, characterized in that
【請求項4】複素五員環を有する第1,第2のπ−共役
系高分子が、一般式 (ただし、RおよびRは−H,−CH,−OCH
,−C及び−OC基の内の一種、R
−H,−CH,−C,−Cおよび の内の一種、nは整数である。)で示されるものである
ことを特徴とする特許請求の範囲第2項記載の電界効果
型トランジスタ。
4. The first and second π-conjugated polymers having a five-membered heterocyclic ring have the general formula (However, R 1 and R 2 are —H, —CH 3 , —OCH.
3, -C 2 one of a H 5 and -OC 2 H 5 group, R 3 is -H, -CH 3, -C 2 H 5, -C 3 H 7, and , N is an integer. ) The field effect transistor according to claim 2, characterized in that
【請求項5】複素五員環を有する第1,第2のπ−共役
系高分子がポリチオフェンまたはポリ(3−メチルチオ
フェン)であることを特徴とする特許請求の範囲第3項
記載の電界効果型トランジスタ。
5. The electric field according to claim 3, wherein the first and second π-conjugated polymers having a five-membered heterocyclic ring are polythiophene or poly (3-methylthiophene). Effect transistor.
【請求項6】複素五員環を有する第1,第2のπ−共役
系高分子がポリピロールまたはポリ(N−メチルピロー
ル)であることを特徴とする特許請求の範囲第4項記載
の電界効果型トランジスタ。
6. The electric field according to claim 4, wherein the first and second π-conjugated polymers having a hetero five-membered ring are polypyrrole or poly (N-methylpyrrole). Effect transistor.
【請求項7】第1のπ−共役系高分子膜がポリピロール
であり、第2のπ−共役系高分子膜がポリチオフェンで
あることを特徴とする特許請求の範囲第2項記載の電界
効果型トランジスタ。
7. The electric field effect according to claim 2, wherein the first π-conjugated polymer film is polypyrrole and the second π-conjugated polymer film is polythiophene. Type transistor.
【請求項8】第1のπ−共役系高分子膜がポリ(3−メ
チルチオフェン)であり、第2のπ−共役系高分子膜が
ポリチオフェンであることを特徴とする特許請求の範囲
第2項記載の電界効果型トランジスタ。
8. The first .pi.-conjugated polymer film is poly (3-methylthiophene), and the second .pi.-conjugated polymer film is polythiophene. The field effect transistor according to item 2.
【請求項9】第1及び第2のπ−共役系高分子膜のう
ち、少なくとも一種は電気化学的重合法によって得たも
のであることを特徴とする特許請求の範囲第1項ないし
第8項のいずれかに記載の電界効果型トランジスタ。
9. The first to the second π-conjugated polymer films, at least one of which is obtained by an electrochemical polymerization method. A field effect transistor according to any one of items.
【請求項10】第1及び第2のπ−共役系高分子膜のう
ち、少なくとも一種はドーピングを施したものであるこ
とを特徴とする特許請求の範囲第1項ないし第9項のい
ずれかに記載の電界効果型トランジスタ。
10. The first and second π-conjugated polymer films, at least one of which is doped, and the at least one of the first and second π-conjugated polymer films is doped. The field effect transistor according to.
【請求項11】上記少なくとも一種のπ−共役系高分子
膜は、電気化学的にドーピングを施したものであること
を特徴とする特許請求の範囲第10項記載の電界効果型
トランジスタ。
11. The field effect transistor according to claim 10, wherein the at least one π-conjugated polymer film is electrochemically doped.
【請求項12】ポリチオフェンは2,2′−ジチオフェ
ンの電気化学的重合法により得たものであることを特徴
とする特許請求の範囲第5項または第7項ないし第8項
のいずれかに記載の電界効果型トランジスタ。
12. The polythiophene is obtained by an electrochemical polymerization method of 2,2'-dithiophene, according to any one of claims 5 and 7 to 8. Field effect transistor.
【請求項13】ゲート電極がp型シリコンおよびn型シ
リコンの内の一種により組成されていることを特徴とす
る特許請求の範囲第1項ないし第12項のいずれかに記
載の電界効果型トランジスタ。
13. The field effect transistor according to claim 1, wherein the gate electrode is composed of one of p-type silicon and n-type silicon. .
JP61158544A 1986-07-04 1986-07-04 Field effect transistor Expired - Lifetime JPH0638491B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61158544A JPH0638491B2 (en) 1986-07-04 1986-07-04 Field effect transistor
US07/067,126 US5107308A (en) 1986-07-04 1987-06-29 Field-effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61158544A JPH0638491B2 (en) 1986-07-04 1986-07-04 Field effect transistor

Publications (2)

Publication Number Publication Date
JPS6314471A JPS6314471A (en) 1988-01-21
JPH0638491B2 true JPH0638491B2 (en) 1994-05-18

Family

ID=15674025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61158544A Expired - Lifetime JPH0638491B2 (en) 1986-07-04 1986-07-04 Field effect transistor

Country Status (1)

Country Link
JP (1) JPH0638491B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331356B1 (en) 1989-05-26 2001-12-18 International Business Machines Corporation Patterns of electrically conducting polymers and their application as electrodes or electrical contacts
JP2507153B2 (en) * 1990-07-31 1996-06-12 松下電器産業株式会社 Organic device and manufacturing method thereof
JP4194436B2 (en) 2003-07-14 2008-12-10 キヤノン株式会社 Field effect organic transistor
JP5104428B2 (en) * 2008-03-13 2012-12-19 コニカミノルタホールディングス株式会社 Organic semiconductor material and field effect transistor using the same
JP2008163348A (en) * 2008-03-13 2008-07-17 Konica Minolta Holdings Inc Organic semiconductor material and field-effect transistor using the same
JP5811640B2 (en) * 2011-07-04 2015-11-11 ソニー株式会社 Electronic device and semiconductor device manufacturing method
JP6062182B2 (en) * 2011-08-22 2017-01-18 住友化学株式会社 Organic thin film transistor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55130161A (en) * 1979-03-30 1980-10-08 Showa Denko Kk Fabricating method of p-n hetero junction element
JPS5812370A (en) * 1981-07-15 1983-01-24 Hitachi Ltd High molecular semiconductor element
JPS60261175A (en) * 1984-06-08 1985-12-24 Hitachi Ltd Semiconductor device
JPS61163658A (en) * 1985-01-12 1986-07-24 Mitsubishi Electric Corp Manufacture of mis diode

Also Published As

Publication number Publication date
JPS6314471A (en) 1988-01-21

Similar Documents

Publication Publication Date Title
US5107308A (en) Field-effect transistor
US6060338A (en) Method of making a field effect transistor
JP2984370B2 (en) Thin field effect transistor
JP2813428B2 (en) Field effect transistor and liquid crystal display device using the field effect transistor
Tsumura et al. Polythiophene field-effect transistor: Its characteristics and operation mechanism
JP4736324B2 (en) Semiconductor device and manufacturing method thereof
US8222073B2 (en) Fabricating TFT having fluorocarbon-containing layer
EP2910556B1 (en) Novel condensed polycyclic aromatic compound and use thereof
US7151275B2 (en) Reducing the contact resistance in organic field-effect transistors with palladium contacts by using nitriles and isonitriles
Garnier Thin film transistors based on molecular semiconductors
JP2004006782A (en) Organic semiconductor material, organic transistor, field effect transistor and switching element employing it
JPH0638492B2 (en) Field effect transistor
JPS6376378A (en) Field-effect transistor
JPH0469971A (en) Field effect transistor
JPH0638491B2 (en) Field effect transistor
JPH01259563A (en) Field effect transistor
US7837903B2 (en) Polythiophenes and electronic devices comprising the same
JPH06177380A (en) Field-effect transistor and manufacture thereof
JPH01259564A (en) Field effect transistor
JPH0732253B2 (en) Method for manufacturing field effect transistor
JPH0786600A (en) Field effect transistor
JP2531702B2 (en) Field effect transistor
JP2004067862A (en) Organic semiconductor material and field effect transistor using the same
JP2004006747A (en) Organic semiconductor material, organic transistor employing it, field-effect-transistor, and switching element
KR101910680B1 (en) Method for producing organic transistor, organic transistor, method for producing semiconductor device, semiconductor device, and electronic apparatus

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term