JPH0732253B2 - Method for manufacturing field effect transistor - Google Patents

Method for manufacturing field effect transistor

Info

Publication number
JPH0732253B2
JPH0732253B2 JP60226505A JP22650585A JPH0732253B2 JP H0732253 B2 JPH0732253 B2 JP H0732253B2 JP 60226505 A JP60226505 A JP 60226505A JP 22650585 A JP22650585 A JP 22650585A JP H0732253 B2 JPH0732253 B2 JP H0732253B2
Authority
JP
Japan
Prior art keywords
film
electrode
conjugated polymer
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP60226505A
Other languages
Japanese (ja)
Other versions
JPS6285467A (en
Inventor
裕至 肥塚
顯 津村
虎彦 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60226505A priority Critical patent/JPH0732253B2/en
Publication of JPS6285467A publication Critical patent/JPS6285467A/en
Publication of JPH0732253B2 publication Critical patent/JPH0732253B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、エンハンスメントモード電界効果型トラン
ジスタ(以エンハンスメントモード下FET素子と略称す
る)、特に電界効果を利用した有機半導体素子の製造方
法に関するものである。
TECHNICAL FIELD The present invention relates to an enhancement mode field effect transistor (hereinafter abbreviated as an enhancement mode FET device), and more particularly to a method for manufacturing an organic semiconductor device utilizing a field effect. Is.

〔従来の技術〕[Conventional technology]

従来のFET素子は、主としてSi,Geなどの無機半導体、あ
るいはGaAs,InPなどの無機化合物半導体を主たる構成材
料として使用するのが一般的である。しかし、これらは
高価となるためより安価な有機半導体、すなわち有機物
質であり、かつ電気的に半導体的な電気特性を有するも
の、具体的にはポリアセチレンを使用したFET素子が他
に報告されている。
Conventional FET elements generally use an inorganic semiconductor such as Si or Ge or an inorganic compound semiconductor such as GaAs or InP as a main constituent material. However, since these are expensive, cheaper organic semiconductors, that is, organic substances having electrically semiconducting electrical characteristics, specifically, FET devices using polyacetylene have been reported. .

第1図は一般的なFET素子の断面図であり、例えばジャ
ーナル オブ アプライド フイジックス第54巻No.6第
3255頁−第3259頁(F・Ebisawa etal・Journal of App
lied Physics Vol・54 No.6 pp 3255-3259)の論文では
半導体層にポリアセチレンを用いた場合について示され
ている。
Fig. 1 is a cross-sectional view of a typical FET device, for example, Journal of Applied Physics, Volume 54, No. 6
Page 3255-Page 3259 (F. Ebisawa et al. Journal of App
lied Physics Vol.54 No.6 pp 3255-3259) describes the case of using polyacetylene for the semiconductor layer.

図において、(1)は基板となるガラス、(2)はゲー
ト電極となるアルミニウム膜、(3)は絶縁膜となるポ
リシロキサン膜、(4)は半導体層として働くポリアセ
チレン膜、(5)および(6)はそれぞれソース電極と
ドレイン電極となる金膜である。
In the figure, (1) is a glass serving as a substrate, (2) is an aluminum film serving as a gate electrode, (3) is a polysiloxane film serving as an insulating film, (4) is a polyacetylene film serving as a semiconductor layer, (5) and (6) is a gold film which becomes a source electrode and a drain electrode, respectively.

次に動作について説明する。ソース電極(5)とドレイ
ン電極(6)の間に電圧をかけるとポリアセチレン膜
(4)を通してソース電極(5)とドレイン電極(6)
間に電流が流れる。このとき、ガラス基板(1)上に設
けられかつ絶縁膜(3)によりポリアセチレン膜(4)
と隔てられたゲート電極(2)に電圧を印加すると電界
効果によってポリアセチレン膜(4)の電導度を変える
ことができ、したがってソース・ドレイン間の電流を制
御することができる。これは絶縁膜(3)に近接するポ
リアセチレン膜(4)内の空乏層の幅がゲート電極
(2)に印加する電圧によって変化し実効的なホール
(正孔)のチャネル断面積が変化するためと考えられて
いる。
Next, the operation will be described. When a voltage is applied between the source electrode (5) and the drain electrode (6), the source electrode (5) and the drain electrode (6) are passed through the polyacetylene film (4).
An electric current flows between them. At this time, the polyacetylene film (4) is provided on the glass substrate (1) and is formed by the insulating film (3).
When a voltage is applied to the gate electrode (2) which is separated from the gate electrode (2), the electric conductivity of the polyacetylene film (4) can be changed by the electric field effect, so that the current between the source and the drain can be controlled. This is because the width of the depletion layer in the polyacetylene film (4) close to the insulating film (3) changes depending on the voltage applied to the gate electrode (2), and the effective channel cross-sectional area of holes changes. It is believed that.

この場合、ポリアセチレン膜は半導体的な電気特性を有
しており、かつこれとソース電極(5)及びドレイン電
極(6)とはオーム性接触を有している必要がある。さ
らにポリアセチレン膜(4)とゲート電極(2)とは絶
縁膜(3)をはさんでMIS接合を形成している必要があ
る。
In this case, the polyacetylene film must have semiconductor-like electrical characteristics, and it must be in ohmic contact with the source electrode (5) and the drain electrode (6). Furthermore, it is necessary that the polyacetylene film (4) and the gate electrode (2) sandwich the insulating film (3) to form a MIS junction.

このポリアセチレンを用いた従来のFET素子において
は、ポリアセチレン膜(4)は、ポリマージャーナル第
2巻No.2第231頁−第244頁(H・SHIRAKAWA etal・Poly
mer Journal Vol・2 No.2 pp 231-244)の論文に示され
た方法、すなわちアセチレンガスをチーグラー・ナッタ
触媒で重合させる方法により形成される。
In the conventional FET device using this polyacetylene, the polyacetylene film (4) has a polymer journal of Volume 2, No. 2, pp. 231 to 244 (H. SHIRAKAWA et al.
mer Journal Vol.2 No.2 pp 231-244), that is, a method of polymerizing acetylene gas with a Ziegler-Natta catalyst.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上記のような従来の有機半導体を用いたFET素子では、
ポリアセチレンを使用しているため空気中に放置すると
不飽和結合の多いポリアセチレンが容易に酸素、水の攻
撃を受け、比較的速やかに劣化する。したがって、ポリ
アセチレンを用いたFET素子は、安定性に乏しく、かつ
寿命が短かく、電気特性も劣るという問題点を有してい
た。また、製造方法の面からも、アセチレンガスをチー
グラー・ナッタ触媒で重合させてポリアセチレン膜を形
成させる方法は比較的複雑であり又、ポリアセチレンに
は合成時用いた触媒が残存するなど実用化には解決すべ
き多数の問題が残されている。
In the FET element using the conventional organic semiconductor as described above,
Since polyacetylene is used, if left in the air, polyacetylene with many unsaturated bonds is easily attacked by oxygen and water, and deteriorates relatively quickly. Therefore, the FET device using polyacetylene has the problems of poor stability, short life, and poor electrical characteristics. Also, from the viewpoint of the production method, the method of polymerizing acetylene gas with a Ziegler-Natta catalyst to form a polyacetylene film is relatively complicated, and the catalyst used at the time of synthesis remains in polyacetylene for practical use. Many problems remain to be solved.

この発明は、かかる問題点を解決するためになされたも
ので、安定で長寿命であり、電気的特性に優れた半導体
素子の製造方法を提供することを目的としている。
The present invention has been made to solve the above problems, and an object of the present invention is to provide a method for manufacturing a semiconductor device that is stable, has a long life, and has excellent electrical characteristics.

〔問題点を解決するための手段〕 この発明の対象とする半導体素子は、ソース電極とドレ
イン電極間の電流通路である電導度を調整され、複素五
員環を有するπ−共役系高分子である半導体層の導電率
をゲート電極によって制御するものである。
[Means for Solving the Problems] A semiconductor element targeted by the present invention is a π-conjugated polymer having a five-membered heterocyclic ring whose conductivity is adjusted as a current path between a source electrode and a drain electrode. The conductivity of a semiconductor layer is controlled by a gate electrode.

〔作用〕[Action]

この発明における半導体層は複素五員環を有するπ−共
役系高分子を用いて容易に作製されたものであるため、
均質となり電気特性に優れたFET素子が得られる。又、
安価な有機化合物を用いるため安価となる。
Since the semiconductor layer in this invention is easily produced using a π-conjugated polymer having a hetero five-membered ring,
A FET element that is homogeneous and has excellent electrical characteristics can be obtained. or,
It is cheap because an inexpensive organic compound is used.

〔実施例〕〔Example〕

第1図に示した一般的なFET素子断面図における半導体
層(4)にこの発明に係わる電導度を調整され、複素五
員環を有するπ−共役系高分子を用いればこの発明の一
実施例のエンハンスメントモードFET素子が得られる。
又、第2図,第3図,第4図にこの発明の他の実施例の
FET素子の断面図を示す。図において、(1)〜(3)
および(5),(6)は第1図と同様であり、(4)は
半導体層として働く電導度を調整され、複素五員環を有
するπ−共役系高分子膜である。
If the semiconductor layer (4) in the cross-sectional view of the general FET device shown in FIG. 1 has a conductivity adjusted according to the present invention and a π-conjugated polymer having a five-membered heterocyclic ring is used, one embodiment of the present invention can be realized. An example enhancement mode FET device is obtained.
Further, FIGS. 2, 3, and 4 show another embodiment of the present invention.
A sectional view of a FET element is shown. In the figure, (1) to (3)
And (5) and (6) are the same as those in FIG. 1, and (4) is a π-conjugated polymer film having a five-membered heterocyclic ring, the conductivity of which acts as a semiconductor layer is adjusted.

ここでこの発明に用いる材料としては以下に述べるもの
がある。
Here, the materials used in the present invention are as follows.

基板としてはガラスが一般的に用いられるがポリエステ
ルフイルムやポイミドフイルムなどの絶縁性の高分子膜
を用いることもできる。
Glass is generally used as the substrate, but an insulating polymer film such as a polyester film or a polyimide film can also be used.

ゲート電極としては金,白金,クロム,パラジウム,ア
ルミニウム,インジウムなどの金属や、錫酸化物,酸化
インジウム,インジウム・錫酸化物(ITO)等を用いる
のが一般的であるが勿論これら材料に限られる訳ではな
く、また、これら材料を2種以上用いてゲート電極とし
て使用しても差し支えない。また、第1図および第2図
に示すこの発明のエンハンスメントモードFET素子にお
いてはp型シリコンやn型シリコンをゲート電極(2)
と基板(1)を兼ねて用いることができる。この場合に
は、基板(1)を省略することができる。また、この場
合にはp型シリコンやn型シリコンの体積固有抵抗率は
半導体層として用いる複素五員環を有するπ−共役系高
分子のそれよりも小さい事が実用上好ましい。更に、ゲ
ート電極として導電性の有機系高分子を用いても差し支
えない。
As the gate electrode, metals such as gold, platinum, chromium, palladium, aluminum, and indium, tin oxide, indium oxide, indium tin oxide (ITO), and the like are generally used, but needless to say, are limited to these materials. However, it is not necessary to use two or more kinds of these materials as the gate electrode. In the enhancement mode FET element of the present invention shown in FIGS. 1 and 2, p-type silicon or n-type silicon is used as the gate electrode (2).
And the substrate (1) can also be used. In this case, the substrate (1) can be omitted. Further, in this case, it is practically preferable that the volume resistivity of p-type silicon or n-type silicon is smaller than that of the π-conjugated polymer having a complex five-membered ring used as the semiconductor layer. Furthermore, a conductive organic polymer may be used as the gate electrode.

絶縁膜としては絶縁性のものであれば、無機・有機のい
ずれの材料でも使用可能であり、一般的には酸化シリコ
ン(SiO2),窒化シリコン,酸化アルミニウム,ポリエ
チレン,ポリビニルカルバゾール,ポリフエニレンスル
フイド,ポリパラキシレンなどが用いられる。ソース電
極およびドレイン電極としては、ゲート電極の(2)の
場合と同様の金属および錫酸化物,酸化インジウム,イ
ンジウム・錫酸化物(ITO)等を用いることができる
が、複素五員環を有するπ−共役系高分子とオーム性接
触することができる仕事関数の大きい金属、例えば金,
白金,クロム,パラジウム等が好んで用いられる。ま
た、ソース電極(5)およびドレイン電極(6)として
導電性の有機系高分子を用いても特性上問題はない。半
導体層(4)として働く複素五員環を有するπ−共役系
高分子は、それ自身では通常絶縁体ではあるが適当な電
子受容体、例えば過塩素酸イオン,テトラフルオロボレ
ートイオン,スルホン酸イオン等や電子供与体、例えば
Na,K,Li,アミン等をドーピングすることによってp型ま
たはn型の半導体とする事ができ、その電導度も絶縁体
領域から金属領域に至る幅広い範囲で制御できるので、
エンハンスメントFET素子を得ることのできる電導度に
制御する。この発明においては、安定性,特性の観点か
らp型にドーピングされた複素五員環を有するπ−共役
系高分子膜が好んで用いられる。
As the insulating film, any insulating material can be used, including inorganic and organic materials. Generally, silicon oxide (SiO 2 ), silicon nitride, aluminum oxide, polyethylene, polyvinylcarbazole, polyphenylene Ruffid, polyparaxylene, etc. are used. As the source electrode and the drain electrode, the same metal and tin oxide, indium oxide, indium tin oxide (ITO), etc. as in the case of the gate electrode (2) can be used, but it has a five-membered heterocyclic ring. A metal having a large work function capable of making ohmic contact with a π-conjugated polymer, such as gold,
Platinum, chromium, palladium, etc. are preferably used. Further, even if a conductive organic polymer is used as the source electrode (5) and the drain electrode (6), there is no problem in terms of characteristics. The π-conjugated polymer having a five-membered heterocyclic ring, which acts as the semiconductor layer (4), is usually an insulator by itself but is a suitable electron acceptor, for example, perchlorate ion, tetrafluoroborate ion, sulfonate ion. Etc. and electron donors, for example
By doping with Na, K, Li, amine, etc., a p-type or n-type semiconductor can be obtained, and its conductivity can be controlled in a wide range from the insulator region to the metal region.
Control the electric conductivity so that an enhancement FET device can be obtained. In the present invention, a π-conjugated polymer film having a p-type doped five-membered heterocyclic ring is preferably used from the viewpoint of stability and characteristics.

複素五員環を有するπ−共役系高分子は一般式 (ただし、XはSおよびO原子の内の一種、R1,および
R2は−H,−CH3,−OCH3,−C2H5および−OC2H5基の内の
一種、nは整数である) で示されるもの、並びに一般式 (ただしR1およびR2は−H,−CH3,−OCH3,−C2H5およ
び−OC2H5基の内の一種、R3は−H,−CH3,−C2H5,−C3
H7NO2基の内の一種、nは整数である) で示されるものである。(以下、単にπ−共役系高分子
と略称する) なお、これらπ−共役系高分子はエンハンスメントモー
ドFET素子の安定性および特性の観点から極めて優れた
材料である。
A π-conjugated polymer having a five-membered heterocyclic ring has the general formula (However, X is one of S and O atoms, R 1 , and
R 2 is one of -H, -CH 3 , -OCH 3 , -C 2 H 5 and -OC 2 H 5 groups, n is an integer), and a general formula (However, R 1 and R 2 are one of -H, -CH 3 , -OCH 3 , -C 2 H 5 and -OC 2 H 5 groups, and R 3 is -H, -CH 3 , -C 2 H. 5 , −C 3
H 7 , One of the NO 2 groups, n is an integer). (Hereinafter, simply referred to as π-conjugated polymer) These π-conjugated polymers are extremely excellent materials from the viewpoint of stability and characteristics of the enhancement mode FET device.

上記π−共役系高分子の薄膜を形成する場合、電気化学
的重合法(電解重合法)によって形成することが適して
いる。
When forming the thin film of the π-conjugated polymer, it is suitable to form it by an electrochemical polymerization method (electrolytic polymerization method).

例えば電解重合法で上記π−共役系高分子膜を形成する
には、上記π−共役系高分子に相当するモノマーおよび
支持電解質を有機溶媒または水、または水と有機溶媒と
の混合溶媒に溶かし反応溶液とし、上記第2図,第3図
のこの発明のエンハンスメントモードFET素子の作製で
はソース電極(5)およびドレイン電極(6)の少なく
とも片方を作用電極とし、例えば白金などの対極との間
に電流を通じて重合反応を起こさせて作用電極上および
その近傍に所望のπ−共役系高分子を析出させ、ソース
電極(5)およびドレイン電極(6)間をπ−共役系高
分子でつなぎ析出したπ−共役系高分子膜をよく洗浄し
た後、窒素雰囲気中で乾燥するという方法を用いる。こ
の場合析出したπ−共役系高分子膜は反応時に支持電解
質のアニオンがドーピングされてp型有機半導体とな
り、またソース電極(5)およびドレイン電極(6)間
の距離は充分短かいため両電極間の絶縁膜もπ−共役系
高分子膜によって完全に被覆され、両電極はp型有機半
導体膜によって一部又は完全に被覆される。またこのp
型有機半導体膜は電解重合後に適度に脱ドープしてエン
ハンスメントモードFET素子に適した電導度に変化させ
ることができる。この方法によって合成されるポリチオ
フェンおよびポリ(3−メチルチオフェン)は特にエン
ハンスメントモードFET素子の半導体層としての特性が
優れ、両ポリマーの合成には電解重合法が適している。
ここで、有機溶媒としては、支持電解質および上記モノ
マーを溶解させるものならよく、例えばアセトニトリ
ル、ニトロベンゼン、ベンゾニトリル、ニトロメタン、
N,N−ジメチルホルムアミド(DMF)、ジメチルスルホキ
シド(DMSO)、ジクロロメタン、テトラヒドロフラン、
エチルアルコールおよびメチルアルコール,水等の極性
溶媒が単独又は2種以上の混合溶媒として用いられる。
支持電解質としては酸化電位および還元電位が高く、電
解重合時にそれ自身が酸化又は還元反応を受けず、かつ
溶媒中に溶解させることによって溶液に電導性を付与す
ることのできる物質であり、例えば、過塩素酸テトラア
ルキルアンモニウム塩、テトラアルキルアンモニウムテ
トラフルオロボレート塩、テトラアルキルアンモニウム
ヘキサフルオロホスフェート塩、テトラアルキルアンモ
ニウムパラトルエンスルホネート塩および水酸化ナトリ
ウム等が用いられるが、勿論2種以上を併用しても構わ
ない。
For example, in order to form the π-conjugated polymer film by an electrolytic polymerization method, a monomer corresponding to the π-conjugated polymer and a supporting electrolyte are dissolved in an organic solvent or water, or a mixed solvent of water and an organic solvent. A reaction solution is used, and in the fabrication of the enhancement mode FET element of the present invention shown in FIGS. 2 and 3, at least one of the source electrode (5) and the drain electrode (6) is used as a working electrode, for example, a counter electrode such as platinum. A desired π-conjugated polymer is deposited on and around the working electrode by causing an electric current to flow through the electrode, and the source electrode (5) and the drain electrode (6) are connected by the π-conjugated polymer and deposited. The π-conjugated polymer film is thoroughly washed and then dried in a nitrogen atmosphere. In this case, the deposited π-conjugated polymer film is doped with anions of the supporting electrolyte during the reaction to become a p-type organic semiconductor, and the distance between the source electrode (5) and the drain electrode (6) is sufficiently short so that both electrodes are The insulating film in between is also completely covered with the π-conjugated polymer film, and both electrodes are partly or completely covered with the p-type organic semiconductor film. Also this p
The type organic semiconductor film can be appropriately dedoped after electrolytic polymerization so as to have a conductivity suitable for an enhancement mode FET device. The polythiophene and poly (3-methylthiophene) synthesized by this method have particularly excellent characteristics as a semiconductor layer of an enhancement mode FET device, and the electrolytic polymerization method is suitable for synthesizing both polymers.
Here, as the organic solvent, any solvent that can dissolve the supporting electrolyte and the above-mentioned monomer may be used, and examples thereof include acetonitrile, nitrobenzene, benzonitrile, nitromethane,
N, N-dimethylformamide (DMF), dimethylsulfoxide (DMSO), dichloromethane, tetrahydrofuran,
A polar solvent such as ethyl alcohol, methyl alcohol, or water is used alone or as a mixed solvent of two or more kinds.
The supporting electrolyte has a high oxidation potential and a high reduction potential, and does not undergo oxidation or reduction reaction itself during electrolytic polymerization, and is a substance capable of imparting conductivity to a solution by being dissolved in a solvent, for example, Perchloric acid tetraalkylammonium salt, tetraalkylammonium tetrafluoroborate salt, tetraalkylammonium hexafluorophosphate salt, tetraalkylammonium paratoluenesulfonate salt, sodium hydroxide and the like are used, but of course two or more kinds may be used in combination. I do not care.

次に化学酸化重合法で上記π−共役系高分子膜を形成す
るには脱イオン水または有機溶媒、または水と有機溶媒
との混合溶媒に開始剤として所定量の酸化剤を溶解さ
せ、これを充分脱酸素した溶液を準備した後にこの溶液
中に上記π−共役系高分子に相当するモノマーを所定量
添加し、モノマーの重合を行う。このとき例えば第2図
に示したFET素子の作製ではあらかじめゲート電極
(2)、絶縁膜(3)、ソース電極(5)およびドレイ
ン電極(6)を設けておいた基板(1)すなわち中間部
材をこの溶液中に浸しπ−共役系高分子の重合膜から成
る半導体層(4)を基板(1)上に形成させる。この
際、少量の酸化剤またはアニオンがπ−共役系高分子膜
(4)中にドーピングされる。又、エンハンスメントモ
ードFET素子に適した電導度に調整するために、ガス相
からのドーピングや、電気化学的ドーピングを引き続き
行なう。
Next, in order to form the π-conjugated polymer film by the chemical oxidative polymerization method, a predetermined amount of an oxidizing agent is dissolved as an initiator in deionized water or an organic solvent, or a mixed solvent of water and an organic solvent, After preparing a solution sufficiently deoxidized, a predetermined amount of a monomer corresponding to the π-conjugated polymer is added to the solution to polymerize the monomer. At this time, for example, in the fabrication of the FET element shown in FIG. 2, the substrate (1), that is, the intermediate member, on which the gate electrode (2), the insulating film (3), the source electrode (5) and the drain electrode (6) are provided in advance. Is soaked in this solution to form a semiconductor layer (4) composed of a polymerized film of π-conjugated polymer on the substrate (1). At this time, a small amount of oxidizing agent or anion is doped into the π-conjugated polymer film (4). Further, in order to adjust the conductivity suitable for the enhancement mode FET device, doping from the gas phase or electrochemical doping is continuously performed.

なお、上記溶液中にモノマーを添加した後直ちに、ある
いは同時に、上記基板(1)をこの溶液中に浸してもよ
い。この方法は、膜厚制御性や膜の均一性に優れ、かつ
膜形成と同時にエンハンスメントモードFETに適した電
導度が得られる場合が多い。ここで開始剤としては塩化
第二鉄、フェリシアン化カリウム等が用いられるが勿論
これらに限られるわけではない。開始剤の酸化還元電位
がモノマーの酸化電位より貴であるすべての酸化剤を用
いることができる。
The substrate (1) may be dipped in the solution immediately after or simultaneously with the addition of the monomer to the solution. This method is excellent in film thickness controllability and film uniformity, and in many cases, the conductivity suitable for enhancement mode FET can be obtained at the same time as film formation. Here, ferric chloride, potassium ferricyanide, or the like is used as the initiator, but the initiator is not limited to these. Any oxidizing agent can be used in which the redox potential of the initiator is nobler than that of the monomer.

一方、第1図における半導体層(4)に電導度を調整さ
れ、複素五員環を有するπ−共役系高分子を用いたこの
発明の一実施例のエンハンスメントモードFET素子は、
ポリアセチレンを用いた従来のFET素子と比べてFET素子
としての安定性は格段に増し、かつ下記第5図および第
6図から明らかなように、例えばドレイン電流を流した
い時にのみゲート電圧を印加すれば良いという、エンハ
ンスメントモードの有する極めて優れた特性を有する素
子を得ることができる。上記のように構成されたFET素
子においては、その動作機構は未だ明らかではないが、
次の様に考えられる。すなわち、π−共役系高分子膜
(4)と絶縁膜(3)の界面においてπ−共役系高分子
膜(4)側に形成した空乏層の幅がゲート電極(2)と
ソース電極(5)の間にかけた電圧で制御され、実効的
なホールのチャンネル断面積が変化するためにソース電
極(5)とドレイン電極(6)の間を流れる電流が変化
すると考えられる。このとき、通常、π−共役系高分子
膜(4)としては電導度の低いp型半導体性をもたせた
ものが好んで用いられる。またπ−共役系高分子膜
(4)よりも電導度の高い有機系高分子をソース電極
(5)とドレイン電極(6)に用いても良く、これはπ
−共役系高分子膜(4)へのホールの注入やπ−共役系
高分子膜(4)からのホールの引き去りが有効に行なわ
れるためと考えられる。
On the other hand, the enhancement mode FET device of one embodiment of the present invention, which uses a π-conjugated polymer having a five-membered heterocyclic ring whose conductivity is adjusted in the semiconductor layer (4) in FIG.
The stability as a FET device is remarkably increased as compared with the conventional FET device using polyacetylene, and as is apparent from FIGS. 5 and 6 below, for example, when the gate voltage is applied only when the drain current is desired to flow. It is possible to obtain an element having extremely excellent characteristics that the enhancement mode has. In the FET element configured as described above, its operating mechanism is not clear yet,
It can be considered as follows. That is, the width of the depletion layer formed on the π-conjugated polymer film (4) side at the interface between the π-conjugated polymer film (4) and the insulating film (3) is the width of the gate electrode (2) and the source electrode (5). It is considered that the current flowing between the source electrode (5) and the drain electrode (6) is changed due to the change of the effective channel cross-sectional area of the hole, which is controlled by the voltage applied between the two. At this time, usually, as the π-conjugated polymer film (4), a film having a p-type semiconducting property with low electric conductivity is preferably used. Further, an organic polymer having higher conductivity than the π-conjugated polymer film (4) may be used for the source electrode (5) and the drain electrode (6), which is π.
It is considered that this is because the holes are effectively injected into the conjugated polymer film (4) and the holes are removed from the π-conjugated polymer film (4).

更に、第2図および第3図に示したエンハンスメントモ
ードFET素子では、ゲート電極(2)として、金属電極
以外にπ−共役系高分子膜(4)よりも電導度の高いp
型シリコンやn型シリコンあるいは有機系高分子を用い
ても、π−共役系高分子膜(4)中に充分大きな幅の空
乏層が形成されてエンハンスメントモード電界効果型ト
ランジスタとしての特性が現われると考えられる。
Further, in the enhancement mode FET device shown in FIGS. 2 and 3, as the gate electrode (2), a p electrode having higher conductivity than the π-conjugated polymer film (4) is used as well as the metal electrode.
Even if type silicon, n-type silicon, or an organic polymer is used, a depletion layer having a sufficiently large width is formed in the π-conjugated polymer film (4) and characteristics as an enhancement mode field effect transistor appear. Conceivable.

以下、この発明を実施例を用いてより具体的に説明する
が、勿論この発明がこれら実施例によって制限されるも
のではない。
Hereinafter, the present invention will be described more specifically with reference to examples, but the present invention is not limited to these examples.

実施例1 6S/cmなる電導度を有する厚さ380μmのn型シリコン板
(3.0cm×3.0cm)の両面に熱酸化法で3000Å厚の酸化シ
リコン膜を設けた。次に、片面にポジ型レジストを用い
て、ソース電極とドレイン電極となるべきパターン(各
有効面積0.2cm×0.4cm;チャネルとなるべきギャップ:5
μm)を描き、その後、真空蒸着法にてクロム膜を200
Å設け、更にその上に金膜を300Å設けた後、レジスト
を除去してソース電極とドレイン電極を形成した。この
ソース電極とドレイン電極に銀ペースでリードをとり、
接点部をエポキシ樹脂にて固定した。
Example 1 A 3,000 Å thick silicon oxide film was provided on both surfaces of an n-type silicon plate (3.0 cm × 3.0 cm) having a conductivity of 6 S / cm and a thickness of 380 μm by a thermal oxidation method. Next, using a positive resist on one side, a pattern to be a source electrode and a drain electrode (effective area 0.2 cm x 0.4 cm; gap to be a channel: 5
μm) and then deposit a chrome film 200
After providing Å and further providing 300 Å of a gold film thereon, the resist was removed to form a source electrode and a drain electrode. Lead the source and drain electrodes at a silver pace,
The contact part was fixed with epoxy resin.

100mlのアセントニトリル中に2.2′−ジチオフェン(0.
36g)、過塩素酸テトラエチルアンモニウム(0.73g)を
溶解させ、これを反応溶解とした。上記、シリコン板上
のソース電極およびドレイン電極を作用電極とし、対極
(対向電極)として白金板(1cm×2cm)を用い、参照電
極としてSCE(飽和カロメル電極)を使用し、反応溶液
中にこれらを浸した。窒素ガス雰囲気下で作用電極を陽
極として対極との間に一定電流(100μA/cm2)を8分間
流し、作用電極上、すなわち、ソース電極およびドレイ
ン電極上と両電極間の酸化シリコン上を完全にポリチオ
フェンで被覆した。
2.2'-dithiophene (0.
36 g) and tetraethylammonium perchlorate (0.73 g) were dissolved, and this was used as reaction dissolution. The source and drain electrodes on the silicon plate are used as working electrodes, a platinum plate (1 cm x 2 cm) is used as the counter electrode (counter electrode), and SCE (saturated calomel electrode) is used as the reference electrode. Soaked. A constant current (100 μA / cm 2 ) is passed between the counter electrode and the working electrode as an anode in a nitrogen gas atmosphere for 8 minutes to completely complete the working electrode, that is, the source and drain electrodes and the silicon oxide between both electrodes. Was coated with polythiophene.

次に、作用電極の電位をポテンショスタットで、SCEに
対して+0.2Vに4.5時間設定して、p型ドーピング状態
にあるポリチオフェンを電気化学的に部分脱ドーピング
を行なった後、アセトニトリルで2度洗浄後、窒素ガス
雰囲気下で乾燥した。このようにして設けたポリチオフ
ェンが被覆していないシリコン板の他面の酸化シリコン
を紙ヤスリで一部(0.5cm2)除去し、インジウム−ガリ
ウムでn型シリコンとオーム性接触をとり、ここからリ
ードをとり出しエポキシ樹脂で接点部固定し、このリー
ド線を通じ、n型シリコンがゲート電極として作用する
ようにした。
Next, the potential of the working electrode was set to +0.2 V with respect to SCE for 4.5 hours with a potentiostat, and the polythiophene in the p-type doped state was electrochemically partially dedoped and then twice with acetonitrile. After washing, it was dried under a nitrogen gas atmosphere. Part of the silicon oxide on the other surface of the silicon plate not covered with polythiophene thus provided (0.5 cm 2 ) was removed with a paper file and indium-gallium was used to make ohmic contact with the n-type silicon. The lead was taken out and fixed at the contact point with an epoxy resin, and the n-type silicon acted as a gate electrode through this lead wire.

以上のようにして第2図に示した構造のこの発明の実施
例のエンハンスメントモードFET素子を試作したこの実
施例では第2図中(1)と(2)がn型シリコンで構成
され、基板兼ゲート電極であり、(3)が絶縁膜として
働く酸化シリコン、(4)が半導体層であるポリチオフ
ェン膜、(5)および(6)がそれぞれ金膜により被覆
されたクロム膜から成るソース電極とドレイン電極であ
る。なお、上記ポリチオフェンの電導度は、下記第5図
から、約5×10-7Ω-1cm-1と算出される。
In this embodiment in which the enhancement mode FET element of the embodiment of the present invention having the structure shown in FIG. 2 is manufactured as described above, (1) and (2) in FIG. And (3) a silicon oxide that functions as an insulating film, (4) a polythiophene film that is a semiconductor layer, and (5) and (6) a source electrode made of a chromium film coated with a gold film, respectively. It is a drain electrode. The electrical conductivity of the polythiophene is calculated as about 5 × 10 −7 Ω −1 cm −1 from FIG. 5 below.

実施例2 3.0cm×3.0cmのガラス基板の中央付近にホトリングラフ
ィーと真空蒸着法によって厚さ200Åのクロム膜をリボ
ン状に設け、更に、この上に金膜を500Åの厚さに真空
蒸着法によって設けこれをゲート電極とした(有効電極
面積:10mm×10μm)。
Example 2 A chromium film having a thickness of 200 Å is provided in a ribbon shape near the center of a 3.0 cm × 3.0 cm glass substrate by photolithography and a vacuum evaporation method, and a gold film is further vacuum evaporated to a thickness of 500 Å on the chromium film. It was provided by the method and used as a gate electrode (effective electrode area: 10 mm × 10 μm).

更に、基板上に酸化シリコン膜を5000Åの厚さにCVD法
によって設けこれを絶縁膜とした。その上に、チャネル
長が3μmとなるように厚さ200Åのクロム膜、更にク
ロム膜上に500Åの金膜をゲート電極をはさんで2ヵ所
に実施例1と同様のリフトオフ法を使用した真空蒸着法
にて設け、これらをソース電極とドレイン電極とした
(各有効面積:1mm×10mm)ゲート電極、ソース電極、お
よびドレイン電極からリードを銀ペーストでとり、その
後、エポキシ樹脂にて接点部を固定し、以後の実験に供
した。
Further, a silicon oxide film having a thickness of 5000 Å was provided on the substrate by a CVD method to form an insulating film. On top of that, a 200 Å-thick chrome film with a channel length of 3 μm, and a 500 Å gold film on the chrome film with a gate electrode sandwiched in two places were vacuumed using the same lift-off method as in Example 1. Provided by vapor deposition method and used these as a source electrode and a drain electrode (each effective area: 1 mm × 10 mm) Leads were taken from the gate electrode, source electrode, and drain electrode with silver paste, and then contact points were made with epoxy resin. It was fixed and used for the subsequent experiments.

100mlのアセトニトリル中にN−メチルピロール(0.4
g)、過塩素酸テトラエチルアンモニウム(0.7g)を溶
解させた液を反応溶液とした。上記、ソース電極および
ドレイン電極に相当する電極を作用電極とし、対極を白
金板(1cm×2cm)を用い、参照電極としてSCEを使用し
て、反応溶液中にこれらを浸した。窒素ガス雰囲気下
で、作用電極と対極との間に一定電流(120μA/cm2)を
15分間流し、作用電極上、すなわちソース電極およびド
レイン電極上と両電極間の3μmを完全にポリ(N−メ
チルピロール)で被覆した。次に作用電極の電位をポテ
ンショスタットでSCEに対し+0.3Vに4時間設定して、
p型ドーピング状態にあるポリ(N−メチルピロール)
を電気化学的に脱ドーピングを行った後、アセトニトリ
ルで2度洗浄後、窒素ガス雰囲気下で乾燥した。
N-methylpyrrole (0.4
g) and a solution in which tetraethylammonium perchlorate (0.7 g) was dissolved was used as a reaction solution. The electrodes corresponding to the above-mentioned source electrode and drain electrode were used as working electrodes, a platinum plate (1 cm × 2 cm) was used as the counter electrode, and SCE was used as the reference electrode, and these were immersed in the reaction solution. A constant current (120 μA / cm 2 ) is applied between the working electrode and the counter electrode under a nitrogen gas atmosphere.
After flowing for 15 minutes, poly (N-methylpyrrole) was completely coated on the working electrode, that is, on the source electrode and the drain electrode and 3 μm between both electrodes. Next, set the potential of the working electrode to + 0.3V with respect to SCE with a potentiostat for 4 hours,
Poly (N-methylpyrrole) in p-type doping state
Was subjected to electrochemical dedoping, washed twice with acetonitrile, and then dried under a nitrogen gas atmosphere.

以上のようにして、第2図に示した構造のこの発明の実
施例のエンハンスメントモードFET素子を試作したこの
実施例では、第2図中、(1)がガラス基板、(2)が
金膜で被覆したクロム膜から成るゲート電極、(3)が
絶縁膜である酸化シリコン、(4)が半導体層として働
くポリ(N−メチルピロール)、(5),(6)が金膜
で被覆したクロム膜からなるソース電極とドレイン電極
である。なお、上記ポリ(N−メチルピロール)の電導
度は、下記第6図から約2×10-6Ω-1cm-1と算出され
る。
As described above, in this embodiment in which the enhancement mode FET element of the embodiment of the present invention having the structure shown in FIG. 2 is prototyped, in FIG. 2, (1) is a glass substrate and (2) is a gold film. A gate electrode made of a chromium film coated with, (3) silicon oxide as an insulating film, (4) poly (N-methylpyrrole) acting as a semiconductor layer, and (5) and (6) coated with a gold film. A source electrode and a drain electrode made of a chromium film. The electric conductivity of the poly (N-methylpyrrole) is calculated to be about 2 × 10 −6 Ω −1 cm −1 from FIG. 6 below.

実施例3 3.0cm×3.0cmのガラス基板の中央付近にホトリングラフ
ィーと真空蒸着法によって、厚さ500Åのクロム膜をリ
ボン状に設け、更にこの上に金膜を1000Åの厚さに真空
蒸着法によって設け、これをゲート電極とした(有効電
極面積:10mm×10μm)。更に、基板上に窒化シリコン
膜を5000Åの厚さにCVD法によって設けこれを絶縁膜と
した。
Example 3 A chromium film having a thickness of 500 Å was formed in a ribbon shape near the center of a 3.0 cm × 3.0 cm glass substrate by photolithography and a vacuum evaporation method, and a gold film was further vacuum evaporated to a thickness of 1000 Å on the chromium film. Method, and this was used as a gate electrode (effective electrode area: 10 mm × 10 μm). Further, a silicon nitride film having a thickness of 5000 Å was formed on the substrate by a CVD method to form an insulating film.

100mlの純水中に塩化第二鉄(FeCl3・6H2O,2.7g)を溶
解させた液に高純度窒素ガスを30分間通気してから上記
基板を浸し、高純度窒素ガスを通気しながら、この溶液
に1mlのN−メチルピロールを加えた。N−メチルピロ
ールを加えるとすぐに化学酸化重合反応が開始し、窒化
シリコン膜上にポリ(N−メチルピロール)膜が形成し
始め、3時間後に溶液から基板をとり出し、水およびエ
タノールで十分洗浄した後、3時間真空乾燥を行なっ
た。
High purity nitrogen gas is bubbled through a solution of ferric chloride (FeCl 3 · 6H 2 O, 2.7g) dissolved in 100 ml of pure water for 30 minutes, then the above substrate is dipped and the high purity nitrogen gas is bubbled. While adding 1 ml of N-methylpyrrole to this solution. As soon as N-methylpyrrole is added, a chemical oxidative polymerization reaction starts, and a poly (N-methylpyrrole) film starts to form on the silicon nitride film, and after 3 hours, the substrate is taken out from the solution and water and ethanol are sufficient. After washing, vacuum drying was performed for 3 hours.

以上のようにして得られたポリ(N−メチルピロール)
上にソース電極およびドレイン電極とすべく、ゲート電
極をはさんで2ヵ所に真空蒸着法にて1000Åの金膜を設
けた。その後、ソース電極、ドレイン電極およびゲート
電極から銀ペーストを用いてリードをとり出し、接点部
をエポキシ樹脂で固定し、以後の電気測定に供した。
Poly (N-methylpyrrole) obtained as described above
A 1000Å gold film was provided on the upper part of the gate electrode by a vacuum evaporation method so as to serve as a source electrode and a drain electrode. Then, the lead was taken out from the source electrode, the drain electrode, and the gate electrode by using a silver paste, the contact portion was fixed with an epoxy resin, and subjected to the subsequent electrical measurement.

このようにして第1図に示したこの発明の実施例のエン
ハンスメントモードFET素子を試作した。この実施例で
は第1図中(1)がガラス基板、(2)が金膜で被覆し
たクロム膜から成るゲート電極、(3)が絶縁膜である
窒化シリコン、(4)が半導体層として働くポリ(N−
メチルピロール)、(5)および(6)がそれぞれソー
ス電極およびドレイン電極である金膜である。
Thus, the enhancement mode FET element of the embodiment of the present invention shown in FIG. 1 was manufactured as a prototype. In this embodiment, (1) in FIG. 1 is a glass substrate, (2) is a gate electrode made of a chromium film coated with a gold film, (3) is an insulating film of silicon nitride, and (4) serves as a semiconductor layer. Poly (N-
Methylpyrrole), (5) and (6) are gold films which are the source electrode and the drain electrode, respectively.

実施例4 3.0cm×3.0cmのガラス基板全面に真空蒸着法にて500Å
のクロム膜を設け、更に、この上に金膜を1000Åの厚さ
に真空蒸着法によって設けた。この上にネガ型レジスト
を用いたホトリソグラフイー技術で10μm幅で対向させ
たソース電極とドレイン電極を形成した(各有効面積:
0.2cm×0.4cm) このソース電極およびドレイン電極を作用電極として用
いて実施例1と同様の電気化学的重合法によってソース
電極上およびドレイン電極上更にソース・ドレイン電極
間を完全にポリ(3−メチルチオフェン)にて被覆し
た。ただし、この場合、モノマーとして2.2′−ジチオ
フェンの代わりに3−メチルチオフェンを用い、作用電
極と対極の間に一定電流(0.5mA/cm2)を10分間流し
た。このようにして得られたポリ(3−メチルチオフェ
ン)は高度にp型ドーピングされた状態にあり、これを
電気化学的に脱ドーピングするために作用電極の電位を
ポテンショスタットを用い、SCEに対し−0.1Vに4時間
設定した。その後アセトニトリルで2回洗浄後、窒素雰
囲気下で乾燥した。
Example 4 500Å by vacuum deposition method over the entire surface of a 3.0 cm × 3.0 cm glass substrate
A chromium film was formed, and a gold film having a thickness of 1000 Å was further formed thereon by a vacuum evaporation method. A source electrode and a drain electrode facing each other with a width of 10 μm were formed on this by photolithography using a negative resist (each effective area:
0.2 cm × 0.4 cm) Using the source electrode and the drain electrode as working electrodes, the electrochemical polymerization method similar to that in Example 1 was performed to completely remove poly (3-) between the source electrode and the drain electrode and between the source and drain electrodes. Methylthiophene). However, in this case, 3-methylthiophene was used as a monomer instead of 2.2'-dithiophene, and a constant current (0.5 mA / cm 2 ) was passed between the working electrode and the counter electrode for 10 minutes. The poly (3-methylthiophene) thus obtained is in a highly p-type doped state, and the potential of the working electrode is potentiostated to electrochemically dedope it, and SCE It was set to -0.1V for 4 hours. After that, it was washed twice with acetonitrile and then dried under a nitrogen atmosphere.

次にポリ(3−メチルチオフェン)上にCVD窒化シリコ
ンを5000Å設けた後、ゲード電極として1000Åの金膜を
窒化シリコン上、しかもソース・ドレイン電極間に真空
蒸着法にて設けた。このようにして第3図に示したこの
発明の実施例のエンハンスメントモードFET素子を試作
した。この実施例では第3図中(1)がガラス基板、
(2)が金膜から成るゲート電極、(3)が絶縁膜であ
る窒化シリコン膜、(4)がπ−共役系高分子膜である
ポリ(3−メチルチオフェン)膜、(5)および(6)
はそれぞれ金膜で被覆したクロム膜から成るソース電極
およびドレイン電極である。
Next, after depositing 5000 Å of CVD silicon nitride on poly (3-methylthiophene), a 1000 Å gold film as a gate electrode was provided on the silicon nitride by a vacuum deposition method between the source and drain electrodes. In this way, the enhancement mode FET device according to the embodiment of the present invention shown in FIG. 3 was prototyped. In this embodiment, (1) in FIG. 3 is a glass substrate,
(2) is a gate electrode made of a gold film, (3) is a silicon nitride film which is an insulating film, (4) is a poly (3-methylthiophene) film which is a π-conjugated polymer film, (5) and (5) 6)
Are a source electrode and a drain electrode, each of which is a chromium film coated with a gold film.

第5図および第6図はそれぞれ実施例1および2で作製
しエンハンスメントモードたFET素子の各ゲート電圧に
おけるソース・ドレイン間電流(10-1μA)−ソース・
ドレイン間電圧(V)特性を示す特性図であり横軸はソ
ース・ドレイン間電圧(V)縦軸はソース・ドレイン間
電流(10-1μA)を示す。それによると、両素子共に、
ゲート電圧として負の電圧を印加するにつれてドレイン
電流が大きく増加するエンハンスメントモードであり、
ドレイン電流を流したいときにのみゲート電圧を印加す
れば良いという、ポリアセチレンを半導体層とした従来
のFET素子(デブリーションモード)では得られない優
れた特性が得られた。又、両素子共に空気中で1ヵ月放
置後も、その特性は殆ど変わらなかった。
FIG. 5 and FIG. 6 show source-drain current (10 −1 μA) -source-at each gate voltage of the enhancement mode FET devices produced in Examples 1 and 2, respectively.
FIG. 3 is a characteristic diagram showing a drain-to-drain voltage (V) characteristic, in which the horizontal axis represents the source-drain voltage (V) and the vertical axis represents the source-drain current (10 −1 μA). According to it, both elements,
It is an enhancement mode in which the drain current increases greatly as a negative voltage is applied as the gate voltage.
Excellent characteristics, which cannot be obtained by the conventional FET device (depletion mode) using polyacetylene as the semiconductor layer, are obtained, in which the gate voltage is applied only when the drain current is desired to flow. In addition, the characteristics of both devices remained almost unchanged after being left in the air for one month.

実施例3にて作製したエンハンスメントモードFET素子
の特性は、実施例2で作製した素子の特性とほぼ同様で
あった。実施例4にて作製したエンハンスメントモード
FET素子は実施例1で作製した素子の特性と同等かそれ
以上の特性を示した。
The characteristics of the enhancement mode FET element manufactured in Example 3 were almost the same as the characteristics of the element manufactured in Example 2. Enhancement mode produced in Example 4
The FET element showed characteristics equal to or higher than those of the element manufactured in Example 1.

〔発明の効果〕〔The invention's effect〕

以上説明したとおり、この発明の工程を採用することに
より、複素五員環を有するπ−共役系高分子材料を実際
の半導体素子材料として使用出来るようになり、電気的
特性に優れた半導体素子を得ることができる。
As described above, by adopting the process of the present invention, it becomes possible to use a π-conjugated polymer material having a five-membered heterocyclic ring as an actual semiconductor device material, and to obtain a semiconductor device having excellent electrical characteristics. Obtainable.

【図面の簡単な説明】[Brief description of drawings]

第1図は、一般的なFET素子の断面図、第2図,第3図
および第4図はこの発明の実施例のFET素子の断面図、
第5図および第6図はこの発明の実施例の各ゲート電圧
におけるソース・ドレイン間電流−ソース・ドレイン間
電圧(V)特性図である。 図において、(2)はゲート電極、(3)は絶縁膜、
(4)は半導体層、(5),(6)はそれぞれソース電
極およびドレイン電極である。 なお、各図中同一符号は同一又は相当部分を示す。
FIG. 1 is a sectional view of a general FET element, and FIGS. 2, 3, and 4 are sectional views of an FET element of an embodiment of the present invention.
5 and 6 are characteristic diagrams of source-drain current-source-drain voltage (V) at each gate voltage according to the embodiment of the present invention. In the figure, (2) is a gate electrode, (3) is an insulating film,
(4) is a semiconductor layer, and (5) and (6) are a source electrode and a drain electrode, respectively. In the drawings, the same reference numerals indicate the same or corresponding parts.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 安藤 虎彦 兵庫県尼崎市塚口本町8丁目1番1号 三 菱電機株式会社材料研究所内 (56)参考文献 特開 昭58−114465(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor, Torahiko Ando, 8-1-1 Tsukaguchihonmachi, Amagasaki City, Hyogo Sanryo Electric Co., Ltd. Materials Research Laboratory (56) Reference JP-A-58-114465 (JP, A)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】複素五員環を有するπ−共役系高分子のモ
ノマーと支持電解質とを水または有機溶剤に溶かした溶
液中に、その上にソース及びドレイン電極が形成された
基板と対向電極とを浸漬し、この溶液中で上記ソース或
いはドレイン電極の少なくとも一方の電極を作用電極と
し上記作用電極と対向電極間に電流を流して上記ソース
及びドレイン電極上及び上記ソース及びドレイン電極間
に複素五員環を有するπ−共役系高分子膜を形成する第
1の工程と、その後上記作用電極に所定の電位を設定し
て上記複素五員環を有するπ−共役系高分子膜を脱ドー
プして上記複素五員環を有するπ−共役系高分子膜の導
電率を制御する第2の工程とを備えたことを特徴とする
電界効果トランジスタの製造方法。
1. A substrate on which source and drain electrodes are formed and a counter electrode in a solution prepared by dissolving a monomer of a π-conjugated polymer having a five-membered heterocyclic ring and a supporting electrolyte in water or an organic solvent. And at least one of the source and drain electrodes is used as a working electrode in this solution, and a current is passed between the working electrode and the counter electrode to form a complex on the source and drain electrodes and between the source and drain electrodes. The first step of forming a π-conjugated polymer film having a five-membered ring, and then a predetermined potential is set to the working electrode to dedope the π-conjugated polymer film having the five-membered heterocyclic ring. And a second step of controlling the electrical conductivity of the π-conjugated polymer film having the above-mentioned five-membered heterocyclic ring, the method for producing a field effect transistor.
JP60226505A 1985-10-09 1985-10-09 Method for manufacturing field effect transistor Expired - Fee Related JPH0732253B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60226505A JPH0732253B2 (en) 1985-10-09 1985-10-09 Method for manufacturing field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60226505A JPH0732253B2 (en) 1985-10-09 1985-10-09 Method for manufacturing field effect transistor

Publications (2)

Publication Number Publication Date
JPS6285467A JPS6285467A (en) 1987-04-18
JPH0732253B2 true JPH0732253B2 (en) 1995-04-10

Family

ID=16846168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60226505A Expired - Fee Related JPH0732253B2 (en) 1985-10-09 1985-10-09 Method for manufacturing field effect transistor

Country Status (1)

Country Link
JP (1) JPH0732253B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62183181A (en) * 1986-02-06 1987-08-11 Matsushita Electric Ind Co Ltd Field-effect transistor and manufacture thereof
US5892244A (en) * 1989-01-10 1999-04-06 Mitsubishi Denki Kabushiki Kaisha Field effect transistor including πconjugate polymer and liquid crystal display including the field effect transistor
US5206525A (en) * 1989-12-27 1993-04-27 Nippon Petrochemicals Co., Ltd. Electric element capable of controlling the electric conductivity of π-conjugated macromolecular materials
JP4959147B2 (en) 2005-04-13 2012-06-20 富士フイルム株式会社 Image display device
JP5018043B2 (en) * 2005-12-01 2012-09-05 住友化学株式会社 Polymer compound and polymer light emitting device using the same
JP2008041960A (en) 2006-08-07 2008-02-21 Nissan Chem Ind Ltd Manufacturing method of electronic circuit component

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58114465A (en) * 1981-12-26 1983-07-07 Nippon Telegr & Teleph Corp <Ntt> High molecular semiconductor field effect transistor and manufacture thereof

Also Published As

Publication number Publication date
JPS6285467A (en) 1987-04-18

Similar Documents

Publication Publication Date Title
US6060338A (en) Method of making a field effect transistor
US5107308A (en) Field-effect transistor
KR101102152B1 (en) Method for fabricating Organic Thin Film Transistor and Organic Thin Film Transistor using the same
JP2813428B2 (en) Field effect transistor and liquid crystal display device using the field effect transistor
US7560731B2 (en) Organic electronic device and method for manufacturing the same
US8053761B2 (en) Methods of fabricating organic thin film transistors and organic thin film transistors fabricated using the same
US20060027860A1 (en) Field-effect transistor
EP1648040B1 (en) Thin-layer chemical transistors and their manufacture
KR20040000508A (en) Method of producing organic semiconductor device
KR101462526B1 (en) Organic semiconductor meterial, field-effect transistor, and manufacturing method thereof
JPH0732253B2 (en) Method for manufacturing field effect transistor
JPH0469971A (en) Field effect transistor
US5304295A (en) High molecular humidity sensor and manufacturing method thereof by electrochemical method
JPH0638492B2 (en) Field effect transistor
JPS6376378A (en) Field-effect transistor
JPH01259563A (en) Field effect transistor
JPH0638491B2 (en) Field effect transistor
JPH0722670A (en) Field-effect transistor
JP2531702B2 (en) Field effect transistor
JP2009099942A (en) High molecular organic semiconductor material, high molecular organic semiconductor thin film and organic semiconductor device
JPS6231174A (en) Field effect transistor
JPH0786600A (en) Field effect transistor
JPS6231175A (en) Field effect transistor
JPH0711631B2 (en) Liquid crystal display manufacturing method
Shi et al. Electrochemical fabrication of a P-type silicon–polythiophene p–n junction diode

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees