JPH05152560A - インバータ - Google Patents
インバータInfo
- Publication number
- JPH05152560A JPH05152560A JP5757491A JP5757491A JPH05152560A JP H05152560 A JPH05152560 A JP H05152560A JP 5757491 A JP5757491 A JP 5757491A JP 5757491 A JP5757491 A JP 5757491A JP H05152560 A JPH05152560 A JP H05152560A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- switching element
- inverter
- semiconductor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
- H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
Landscapes
- Shift Register Type Memory (AREA)
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
- Dram (AREA)
Abstract
に素子を作成できるローコストの有機半導体(半導体特
性を有する有機化合物)を用いて、種々のIC回路等の
基本構成素子となる応用範囲の広いインバータを得る。 【構成】 有機FETを2個(又は、少なくとも1個)
を組み合わせたものをモノリシックに作成するか、有機
FET及び線形抵抗器を組み合わせることにより、スイ
ッチング素子又はロード素子のうちの少なくとも一方の
活性層を有機半導体で構成したインバータを得る。
Description
IC、スイッチング素子、又は、増幅素子、及び、これ
らを基本構成素子とするIC等に用いられるインバータ
に関し、特に活性層として半導体特性を有する有機化合
物(以下、有機半導体という)を用いたインバータに関す
るものである。
べて、安価で軽量で成型性に富み且つプロセスの簡略化
が計れるという長所を有するため、近年、特に注目され
つつある。従来より、有機半導体として、フタロシアニ
ンに代表される低分子半導体、ポリチオフェンに代表さ
れるようなπ−共役系高分子、又は、π−共役系高分子
と骨格が同じであるが繰り返し単位数の小さいチオフェ
ンオリゴマーに代表されるようなπ-共役系オリゴマー
等、半導体的性質を示すものが多く知られている。
に、価電子帯、伝導帯及びこれらを隔てる禁止帯からな
るバンド構造を形成していると考えられ、化学的方法、
電気化学的方法又は物理的方法等を用いて、価電子帯か
ら電子を引き去ったり(酸化)、伝導帯に電子を注入した
り(還元)すること(ドーピング)により、電荷を運ぶキャ
リアを生じるものと説明されている。このような半導体
的性質から、有機半導体は、種々の半導体素子に適用さ
れることが可能であり、これまでにいくつかの報告がな
されている。
イドフィジックス(J.Appl.Phys.)第52巻、第869頁、1
981年」及び特開昭56-147486号公報等に参照されるポリ
アセチレンを用いたショットキー接合素子、又、「ジャ
ーナル・オブ・アプライド・フィジックス(J.Appl.Phy
s.)第54巻、第2511頁、1983年」及び特開昭59-63760号公
報等に参照されるポリピロール系高分子を用いたショッ
トキー接合素子が知られている。又、「ジャーナル・オ
ブ・アプライド・フィジックス(J.Appl.Phys.)第51
巻、第4252頁、1980年」に参照されるように、無機半導
体であるn-型CdSとp-型ポリアセチレンとを組み合
わせたヘテロ接合素子が報告されている。
しては、「アプライド・フィジックス・レターズ(App
l.Phys.Lett.)第59巻、第1279頁、1985年」に参照される
p-型及びn-型ポリアセチレンを用いたpnホモ接合素
子、又、「ジャパン・ジャーナル・オブ・アプライド・
フィジックス(Jpn.J.Appl.Phys.)第24巻、第L533頁、
1985年」に参照されるポリピロール及びポリチオフェン
からなるヘテロ接合素子も知られている。
ランジスタ(FET)の活性層に適用する試みがなされ、
「ジャーナル・オブ・アプライド・フィジックス(J.Appl.Ph
ys.)第54巻、第3255頁、1983年」に参照されるポリアセチ
レンを用いたもの、「ケミストリ・レターズ(Chem.Let
t.)第863頁、1986年」に参照されるポリ(N-メチルピロ
ール)を用いたもの、「アプライド・フィジックス・レタ
ーズ(Appl.Phys.Lett.)第49巻、第1210頁、1986年」に
参照されるポリチオフェンを用いたもの、「ケミカル・
フィジックス・レターズ(Chmi.Phys.Lett.)第142巻、
第103頁、1987年」に参照される金属フタロシアニンを
用いたもの、又は、「ソリッド・ステイト・コミュニケ
ーション(Solid State Comm.)第72巻、第381頁、1989
年」に参照されるチオフェンオリゴマーを用いたもの等
が知られている。
等の無機半導体を用いて実用に供されており、個別の半
導体素子として用いられるうえ、IC素子として組み上
げられて多彩な機能を実現している。しかし、一方で
は、有機半導体を活性層に用いたトランジスタは、上記
個別トランジスタ以外の報告は何らなされておらず、個
別でのみ実現可能であるため、機能が限られ且つ応用が
極めて限定されている。従って、論理ゲート、メモリI
C、スイッチング素子、増幅素子等の基本構成素子とな
るインバータを実現することはできない。
性層に用いた半導体素子は以上のように、個別のトラン
ジスタとしてしか実現できないので、機能が限られ且つ
応用が限定されるという問題点があった。
ためになされたもので、プロセスが簡単で且つ安価な有
機半導体を用いて、種々のIC回路の基本構成素子とな
る応用範囲の広いインバータを得ることを目的とする。
タは、スイッチング素子又はロード素子のうちの少なく
とも一方の活性層を有機半導体で構成したものである。
率の良い有機半導体を用い、安価なインバータを大面積
基板上で大きい集積度で作成する。
する。図1はこの発明の一実施例を示す平面図、図2は
図1のインバータを示す回路図、図3は図1内のスイッ
チング素子の構造を具体的に示す断面図である。ここで
は、インバータの一例として、絶縁ゲート型FET(I
GFET)からなる飽和IGFET及び負荷IGFET
のインバータを示す。
イッチング素子、2はスイッチング素子1に直列接続さ
れて負荷(非線形抵抗素子)として作用するロード素子
である。この場合、スイッチング素子1及びロード素子
2は、ほぼ同一構成のFETであり、両方で1つのイン
バータを構成している。ロード素子2は、後述するよう
に、通常の線形抵抗器であってもよい。3はインバータ
の入力端子、4はインバータの出力端子、5は電源VDD
に接続された定電圧端子である。
のドレイン電極、ソース電極、ゲート電極であり、ドレ
イン電極6及びソース電極7は、相互間にギャップを有
してゲート電極8に対向配置されている。ドレイン電極
6は出力端子4に接続され、ソース電極7はグランドに
接続され、ゲート電極8は入力端子3に接続されてい
る。
白金、クロム、パラジウム、アルミニウム、インジウ
ム、モリブデン、低抵抗ポリシリコン、低抵抗アモルフ
ァスシリコン等の金属や錫酸化物、酸化インジウム、イ
ンジウム錫酸化物(ITO)等(又は、これらの材料の
組み合わせ)が用いられるが、これらの材料に限られる
わけではなく、導電性の有機系低分子化合物やπ-共役系
高分子を用いてもよい。
とソース電極7との間に電流通路を形成する活性層であ
り、有機半導体の薄膜から構成されている。有機半導体
の活性層9は、ドレイン電極6及びソース電極7と共
に、ドレイン電極6及びソース電極7間に位置するゲー
ト絶縁膜(後述する)を覆っている。
物であればなんでもよく、例えば、ポルフィリン類、金
属ポルフィリン類、フタロシアニン類、金属フタロシア
ニン類、メロシアニン等の低分子有機半導体、及び、テ
トラチアフルバレン−テトラシアノキノジメタン(TT
F−TCNQ)錯体で代表される各種低分子及び高分子
の電荷移動錯体等(又は、これらの化合物の組み合わせ)
から形成され得る。
としては、ポリアセチレン、ポリピロール、ポリ(N-置
換ピロール)、ポリ(3-置換ピロール)、ポリ(3,4-二
置換ピロール)、ポリチオフェン、ポリ(3-置換チオフ
ェン)、ポリ(3,4-二置換チオフェン)、ポリベンゾチ
オフェン、ポリイソチアナフテン、ポリ(2、5-チエニ
レンビニレン)、ポリ(2、5-チエニレンビニレン)誘導
体、ポリ(2、5-フリレンビニレン)、ポリ(2、5-フリ
レンビニレン)誘導体、ポリアニリン、ポリ(N-置換アニ
リン)、ポリ(2-置換アニリン)、ポリ(3-置換アニリ
ン)、ポリ(2,3-二置換アニリン)、ポリジアセチレン
類、ポリアズレン、ポリピレン、ポリカルバゾール、ポ
リ(N-置換カルバゾール)、ポリセレノフェン、ポリフ
ラン、ポリベンゾフラン、ポリパラフェニレン、ポリパ
ラフェニレンビニレン、ポリインドール、ピリダジン、
ポリアセン、グラファイト状高分子等がある。更に、こ
れらの高分子の2種類以上の共重合体、及びこれらの両
親媒性誘導体等のπ-共役系高分子も使用可能であり、
その高分子の繰り返し単位数には制限がなく、繰り返し
単位数4以上のオリゴマーも使用可能である。
ート電極8との間を絶縁するゲート絶縁膜であり、無機
系又は有機系をとわず、酸化シリコン、窒化シリコン、
酸化アルミニウム、ポリエチレン、ポリエステル、ポリ
イミド、ポリフェニレンスルフィド、ポリパラキシレ
ン、ポリアクリロニトリル、又は、各種絶縁性LB膜等
(又は、これらの材料の組み合わせ)から形成され得る。
イン電極、ソース電極、ゲート電極であり、ドレイン電
極11及びソース電極12は、相互間にギャップを有してゲ
ート電極13に対向配置されている。ドレイン電極11は定
電圧端子5に接続され、ソース電極12は出力端子4に接
続され、ゲート電極13は定電圧端子5に接続されてい
る。14はロード素子2のドレイン電極11とソース電極12
との間に電流通路を形成する有機半導体の薄膜からなる
活性層であり、ドレイン電極11及びソース電極12と共
に、ドレイン電極11及びソース電極12間に位置するゲー
ト絶縁膜10を覆っている。ゲート絶縁膜10はドレイン電
極11及びソース電極12とゲート電極13との間も絶縁して
いる。
あり、ガラス、アルミナ焼結体、ポリイミドフィルム、
ポリエステルフィルム、ポリエチレンフィルム、ポリフ
ェニレンスルフィド膜、ポリパラキシレン膜などの各種
絶縁性プラスチックで構成され得る。
膜で活性層9を構成したスイッチング素子1の具体的な
作成方法について個別に説明する。この種のスイッチン
グ素子1は、IGFET、接合ゲート型FET、ショッ
トキーゲート型FET等のFETに適用可能である。こ
れらFETのうち、特に、素子作成が簡単なIGFET
に適用したときが最適であり、ここでは、スイッチング
素子1がIGFETの場合を示す。
有機化合物の活性層9がドレイン電極6、ソース電極7
及びゲート電極8の上に位置するプレナ構造となってい
るが、特にこの構造に制限されることはない。例えば、
このようなIGFETの素子構造として、ドレイン電極
6及びソース電極7が活性層9の上に位置するスタガ構
造を採用してもよく、又は、ゲート絶縁膜10が活性層9
の上に位置し更にその上にゲート電極8が位置する逆ス
タガ構造を採用してもよい。又、活性層9が絶縁基板15
の上に位置し、更にその上にドレイン電極6及びソース
電極7が位置し、更にドレイン電極6及びソース電極7
間の活性層9上にゲート絶縁膜10を介してゲート電極8
が位置する逆プレナ構造等を採用してもよい。
ト電極8を形成し、ゲート電極8上にゲート絶縁膜10を
形成し、ゲート絶縁膜10上に所定のギャップで隔離され
た一対の電極即ちドレイン電極6及びソース電極7を形
成し、更に、ドレイン電極6及びソース電極7間に有機
半導体からなる活性層9を形成する。
方法としては、蒸着、スパッタリング、メッキ、各種C
VD成長等がある。尚、ゲート電極8は、使用目的に応
じてゲート電極8と絶縁基板15とを兼ね、シリコンウェ
ハ、ステンレス板、銅版等の導電性板を用いてもよい。
シリコンウェハによりゲート電極8及び絶縁基板15を兼
ねる場合、ゲート絶縁膜10として、シリコンの熱酸化法
等によって得られる酸化シリコン膜を用いることが好適
である。
成法としては、真空蒸着法、分子線エピタキシャル成長
法、イオンクラスタビーム法、低エネルギイオンビーム
法、イオンプレーティング法、CVD法、スパッタリン
グ法、プラズマ重合法、電解重合法、化学重合法、スピ
ンコート法、キャスト法、ディッピング法、ロールコー
ト法、バーコート法、LB法等が使用可能あり、材料に
応じて選択され得る。この活性層9の膜厚は、特に制限
されず有機半導体によっても異なるが、スイッチング素
子1の特性を大きく左右する場合が多いため、一般に30
00Å以下が望ましい。
ーピング処理により制御されるが、このドーピング方法
としては、化学的方法と物理的方法とがあり、いずれも
使用可能である。化学的方法には、(1)気相からのドー
ピング、(2)液相からのドーピング、(3)電気化学的ド
ーピング、(4)光開始ドーピング、等があり、物理的方
法には、イオン注入法がある。
特に制限はないが、例えば、CVD法、プラズマCVD
法、プラズマ重合法、蒸着法、スピンコーティング法、
ディッピング法、クラスタイオンビーム蒸着法、及び、
LB法等が用いられる。
半導体薄膜で活性層14が構成されたロード素子2の作成
法について説明する。ロード素子2の基本的構造は図3
に示したスイッチング素子1と同様であり、例えばIG
FETの場合について説明すると、絶縁基板15上に、ゲ
ート電極13が形成され、その上にゲート絶縁膜10を介し
て所定のギャップで隔離された一対の電極即ちドレイン
電極11及びソース電極12が形成され、その上のドレイン
電極11及びソース電極12間に活性層14が形成されてい
る。又、ロード素子2も、プレナ構造に制限されず、ス
タガ構造、逆スタガ構造、逆プレナ構造等、任意に作成
され、素子材料及び処理方法等もスイッチング素子1の
場合と同様である。
2(又は、その構造)を、ドレイン電極11をゲート電極13
に接続した飽和形としたが、この構造に制限されるわけ
ではない。例えば、飽和形の別の構造として、図4のよ
うに、ソース電極12をゲート電極13に接続してもよい。
図4の構造は、スイッチング素子1がエンハンスメント
nチャネルであって、ロード素子2がディプレッション
nチャネルであるディプレッション形の場合に好適であ
る。
ス電極12及びゲート電極13を全て独立させた不飽和形も
使用可能であり、この場合、ロード素子2のゲート電極
13のために、ゲート端子16を独立して設ける必要があ
る。又、インバータの平面構造は図6のようになり、ゲ
ート電極13は定電圧端子5から完全に隔離される。更
に、図7のように、電源電圧VDDの極性を反転してスイ
ッチング素子1及びロード素子2の各ゲート電極8及び
13を接続した相補形としてもよい。この構造は、スイッ
チング素子1がエンハンスメントnチャネルであって、
ロード素子2がディプレッション形pチャネルの場合に
好適である。
ード素子2の各活性層9及び14となる有機半導体を個別
に形成したが、一種類の有機半導体で一度に形成するこ
ともでき、これにより、素子作成プロセスを更に簡略化
することができる。
半導体で構成したが、スイッチング素子1又はロード素
子2の少なくとも一方の活性層を有機半導体で構成すれ
ばよく、他方を無機半導体で構成することもできる。例
えば、スイッチング素子1として、アモルファスシリコ
ン、単結晶シリコン、多結晶シリコン、GaAs等のII
I〜V族化合物による無機半導体FETを用いることがで
きる。
えて、図8のように、通常の線形抵抗器17を用いてもよ
い。この場合、線形抵抗器17に関する制限は特になく、
又、同一絶縁基板上に線形抵抗器17を形成する方法とし
ては、例えば、高抵抗絶縁体に対する不純物拡散法、イ
オン注入法、多結晶シリコン成長法等が使用可能であ
る。更に、各素子1及び2としては、前述のように、I
GFETに限らず、接合ゲート型FETやショットキー
ゲート型FET等のいずれでも使用可能であり、素子構
造に関する制限もない。
って、この発明によるインバータの動作について説明す
る。ここでは、スイッチング素子1として、ゲート印加
電圧VGに従って電流IDが増加するエンハンスメントモ
ードで動作するpチャネルIGFETを用いた場合につ
いて説明する。
ト電極8にゲート電圧VGが印加されると、活性層9に
キャリアが発生してスイッチング素子1は導通(オン)状
態となり、ソース電極7からドレイン電極6に電流ID
が流れる。又、入力電圧VIN(=VG)が印加されない場
合は、活性層9にキャリアが発生しないため、ソース電
極7及びドレイン電極6間に電流IDは流れず、スイッチ
ング素子1はオフ状態となる。
加した状態で、入力端子3に入力電圧VINが印加されな
い場合は、スイッチング素子1がオフとなってインバー
タ回路の電流IDが生じず、出力端子4から電源電圧V
DDとほぼ等しい出力電圧VOUT(=VD)が得られる。
れると、スイッチング素子1がオン状態となって電流I
Dが生じ、ロード素子2としての線形抵抗器17に流れる。
この電流IDにより、線形抵抗器17において電圧降下が
生じ、出力電圧VOUTは、その電圧降下分だけ低くな
る。このとき、入力電圧VIN及び出力電圧VOUTの関係
は、図9のように示される。ここでは、電源電圧VDDを
−5Vとしており、入力電圧VINを0V〜−5Vの範囲で
変化させたときに、図示したような出力電圧VOUTの出力
振幅を得ることができる。
た他の実施例について説明する。図10は図2と同様のイ
ンバータを奇数個連結したリング発振器を示す回路図で
あり、入力側のインバータの出力端子4が後段のインバ
ータの入力端子3に接続され、定電圧端子5を共有して
順次直列に配列されている。18はソース側の定電圧端子
であり、各インバータに共通に接続されている。又、イ
ンバータの段数を5としたが、任意の奇数段数に設定可
能である。例えば、電源電圧VDD及び入力電圧VGをそ
れぞれ−5V、インバータ段数を11段とした場合、電圧
モニタにより発振が認められ、室温にてゲート当りの信
号伝達速度が1μsecであることが求められた。
び作成法は前述と同様であるが、多くのインバータで構
成されているため、一度に多くのインバータを形成でき
る作成法を用いることが好ましい。このため、真空蒸着
法、クラスタイオンビーム蒸着法、有機分子線エピタキ
シャル成長法、有機分子線蒸着法等の真空プロセス、又
は、スピンコード法、ディッピング法、キャスト法、ロ
ールコート法、バーコード法等のウェットプロセスが好
適である。更に、リング発振器内の各スイッチング素子
1及びロード素子2の活性層は、単一の有機半導体で形
成することが好ましい。
ロセスについて、図3を参照しながら、更に詳細に説明
する。まず、絶縁基板15として、例えば直径2cmで厚さ
0.7mmの無アルカリガラスウェハを用い、このウェハ上
に、通常の蒸着法、光リソグラフィ法及びエッチング法
を用いて、ゲート電極8となる厚さ1000Åのクロム薄膜
パターンを形成する。
及びマスク法を用いて、ゲート絶縁膜10となる厚さ5000
ÅのSiOxを形成し、更にその上に、蒸着法を用いて、
厚さ1000Åのクロム薄膜を形成した後、その上に厚さ20
00Åの金属膜を形成する。ここで、下地のクロム薄膜
は、ゲート絶縁膜10(SiOx)と実質的なドレイン電極6
及びソース電極7(金属膜)との密着性を向上させる目的
で使用されている。次に、クロム薄膜を下地とする金属
膜を、通常の光リソグラフィ法及びエッチング法を用い
てパターニングし、所望のドレイン電極6及びソース電
極7を形成して素子基板とする。
ロセスについて説明する。まず、構造式
用い、この前駆体ポリマの2wt%ジメチルホルムアミ
ド溶液を素子基板上にスピンコートする。このときのス
ピンコートは、例えば、回転数が4000rpm、回転時間が60
秒、雰囲気温度が60℃にて空気中で行われる。
対し、十分乾燥させた後、赤外線ゴールドイメージ炉を
用い、塩化水素ガスを微量含む窒素気流下で、210℃にて
90分間の加熱処理を施す。このときの塩化水素ガスの供
給は、ガス洗浄瓶中の塩酸試薬原液上に窒素ガスを流し
込み、ガス洗浄瓶から流出する塩化水素ガスを含む窒素
ガスを濃硫酸及び塩化カルシウム乾燥管で乾燥させた
後、イメージ炉内に流入することにより行われる。
レンビニレン)の前駆体ポリマは、構造式
れ、光沢を有する褐色の極めて均質な膜となる。この変
換の確認は、加熱処理後の薄膜の赤外線吸収スペクトル
において、前駆体ポリマの側鎖エーテル結合に基づく11
00cm-1のC−O−C伸縮振動の吸収が消失し、ポリ(2,
5-チエニレンビニレン)のビニレン結合に基づく1590cm
-1のトランスビミニレンC−H面外変角振動の吸収が現
れることにより行うことができる。又は、電子スペクト
ルにおいて、約530nmの極大をもつπ−πスター(伝導性
電子状態が光照射等で反転した状態)に基づく吸収が出
現し、一重結合と二重結合の繰り返しによるπ−共役結
合が形成されていることからも、上記変換の確認を行う
ことができる。
3に参照されるように、プレナ型のIGFETで構成さ
れ、ガラスウェハ素子基板(絶縁基板15)とSiOx絶縁膜
(ゲート絶縁膜10)との間のクロム薄膜はゲート電極8
として働き、ゲート絶縁膜10上のクロム薄膜を下地とす
る一対の金属膜はドレイン電極6及びソース電極7とし
て働く。又、π−共役系の高分子であるポリ(2,5-チ
エニレンビニレン)即ちPTVは、何らドーピング処理
を施さなくても半導体特性を示し、スイッチング素子1
及びロード素子2の活性層9及び14として働く。
(W)及びチャネル長(L)は、それぞれ2mm、2.5μmであ
り、又、ロード素子2のチャネル幅(W)及びチャネル長
(L)は、それぞれ400μm、2.5μmである。図11はこうし
て得られたスイッチング素子1の電気特性を示し、横軸
はソース電極7及びドレイン電極6間の電圧VDS、縦軸
はソース電極7及びドレイン電極6間の電流IDであ
る。ここでは、異なるゲート電圧VG(=-1V、-2V、…、
-5V)での各静特性を示し、この静特性より、活性層9
にチャネルが形成され始めるときのしきい値電圧V
THが、ほぼ0Vであること、並びに、キャリア移動度μ
が、1×10-1cm2/V・secであることが求められる。
飽和ロード素子(図2)とするため、電源電圧VDDが印加
されるドレイン電極11(ゲート絶縁膜10を介してゲート
電極13から隔離されている)を、ロード素子2の外側で
ゲート電極13と結線する。これにより、VDD=VGGとな
り、理想的には、トランジスタ特性におけるピンチオフ
による電流飽和開始時点の電流値を示すようになる。こ
のような飽和ロード素子2のロードラインを図11に示
す。ここで、横軸はロード素子2のゲート電圧VGG即ち
電源電圧VDDである。又、スイッチング素子1と組み合
わせたインバータの入出力特性は前述したように図9の
ようになる。
て説明したが、図5及び図6のような不飽和ロード素子
の場合も上記と同様に作成することができる。この場
合、電源電圧VDD及びゲート電圧VGGは必ずしも一致せ
ず、ロード素子2のチャネル抵抗値がゲート電圧VGGに
より任意に設定される。しかし、前述のように、ゲート
しきい値電圧VTHがほぼ0Vなので、ゲート電圧VGGを
電源電圧VDDと一致させてロード素子2の電流飽和領域
で用いたときには、上記飽和ロード素子の場合の特性と
一致し、インバータの入出力特性も図9と同様になる。
となるインバータとして、有機FETを2個(又は、少
なくとも1個)組み合わせたものをモノリシックに作
成、あるいは、有機FETと線形抵抗器とを組み合わせ
て作成することにより、有機インバータ素子を用いるこ
とができる。従って、従来よりも簡単なプロセスで大面
積基板上に素子を作成でき、集積度が向上するうえコス
トが低減される。このとき、入力電圧VINに対し逆電圧
の出力電圧VOUTが得られ、インバータ特性を損なうこと
もない。又、同様のインバータを奇数個接続した構造の
リング発振器も作成可能となる。
チング素子又はロード素子のうちの少なくとも一方の活
性層を有機半導体で構成したので、プロセスが簡単で且
つ安価な有機半導体を用いて、種々のIC回路の基本構
成素子となる応用範囲の広いインバータが得られる効果
がある。
る。
である。
た場合のこの発明の他の実施例の結線状態を示す回路図
である。
場合のこの発明の他の実施例の結線状態を示す回路図で
ある。
る。
明の他の実施例の結線状態を示す回路図である。
この発明の他の実施例の結線状態を示す回路図である。
特性図である。
リング発振器とした場合のこの発明の他の実施例の結線
状態を示す回路図である。
素子の特性を示す特性図である。
Claims (1)
- 【請求項1】 ゲート電極と、前記ゲート電極に対向す
るように配置されたソース電極及びドレイン電極と、前
記ソース電極と前記ドレイン電極との間に電流通路を形
成するための活性層とからなる電界効果トランジスタ
を、スイッチング素子又はロード素子のうちの少なくと
も前記スイッチング素子として用いたインバータにおい
て、 前記スイッチング素子又は前記ロード素子のうちの少な
くとも一方の活性層を半導体特性を有する有機化合物で
構成したことを特徴とするインバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05757491A JP3522771B2 (ja) | 1991-03-22 | 1991-03-22 | インバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05757491A JP3522771B2 (ja) | 1991-03-22 | 1991-03-22 | インバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05152560A true JPH05152560A (ja) | 1993-06-18 |
JP3522771B2 JP3522771B2 (ja) | 2004-04-26 |
Family
ID=13059624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05757491A Expired - Fee Related JP3522771B2 (ja) | 1991-03-22 | 1991-03-22 | インバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3522771B2 (ja) |
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6278127B1 (en) * | 1994-12-09 | 2001-08-21 | Agere Systems Guardian Corp. | Article comprising an organic thin film transistor adapted for biasing to form a N-type or a P-type transistor |
JP2002215065A (ja) * | 2000-11-02 | 2002-07-31 | Seiko Epson Corp | 有機エレクトロルミネッセンス装置及びその製造方法、並びに電子機器 |
WO2003081671A3 (de) * | 2002-03-21 | 2004-11-25 | Siemens Ag | Logische bauteile aus organischen feldeffekttransistoren |
JP2004538618A (ja) * | 1999-10-11 | 2004-12-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路 |
JP2005093990A (ja) * | 2003-08-11 | 2005-04-07 | Mitsubishi Chemicals Corp | 銅ポルフィリン化合物を用いた有機電子デバイス |
US6903958B2 (en) | 2000-09-13 | 2005-06-07 | Siemens Aktiengesellschaft | Method of writing to an organic memory |
JP2006013108A (ja) * | 2004-06-25 | 2006-01-12 | Ricoh Co Ltd | 集積回路およびその製造方法 |
JP2006041219A (ja) * | 2004-07-28 | 2006-02-09 | Sony Corp | 半導体装置及びその製造方法 |
JP2006093725A (ja) * | 2005-10-18 | 2006-04-06 | Matsushita Electric Ind Co Ltd | 電子デバイス |
JP2006514710A (ja) * | 2002-12-20 | 2006-05-11 | メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフトング | 有機半導体材料におけるおよびこれに関連する改善 |
WO2006061000A2 (de) * | 2004-12-10 | 2006-06-15 | Polyic Gmbh & Co. Kg | Gatter aus organischen feldeffekttransistoren |
JP2006518938A (ja) * | 2003-01-28 | 2006-08-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子装置 |
WO2007028566A3 (de) * | 2005-09-06 | 2007-05-03 | Polyic Gmbh & Co Kg | Organisches bauelement und ein solches umfassende elektrische schaltung |
JP2007522712A (ja) * | 2004-01-15 | 2007-08-09 | オーガニシッド・インコーポレイテッド | 非準静的位相ロックループ分周回路 |
JP2007318061A (ja) * | 2006-05-26 | 2007-12-06 | Korea Electronics Telecommun | デュアルゲート有機トランジスタを用いたインバータ |
JP2008016857A (ja) * | 2001-01-31 | 2008-01-24 | Seiko Epson Corp | 薄膜トランジスターおよび薄膜トランジスターの作製方法 |
KR100816498B1 (ko) * | 2006-12-07 | 2008-03-24 | 한국전자통신연구원 | 표면 처리된 층을 포함하는 유기 인버터 및 그 제조 방법 |
JP2008091896A (ja) * | 2006-09-29 | 2008-04-17 | Korea Electronics Telecommun | インバータ |
JP2008270843A (ja) * | 2002-03-27 | 2008-11-06 | Mitsubishi Chemicals Corp | 有機半導体材料及び有機電子デバイス |
US7786818B2 (en) | 2004-12-10 | 2010-08-31 | Polyic Gmbh & Co. Kg | Electronic component comprising a modulator |
US7863081B2 (en) | 2003-08-28 | 2011-01-04 | Canon Kabushiki Kaisha | Field effect transistor and method of manufacturing the same |
US8304283B2 (en) | 2002-03-27 | 2012-11-06 | Mitsubishi Chemical Corporation | Method for producing organic electronic device including converting a precursor for a semiconductor layer |
US8463116B2 (en) | 2008-07-01 | 2013-06-11 | Tap Development Limited Liability Company | Systems for curing deposited material using feedback control |
JP2022031711A (ja) * | 2009-09-24 | 2022-02-22 | 株式会社半導体エネルギー研究所 | 表示装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010034343A (ja) | 2008-07-30 | 2010-02-12 | Sumitomo Chemical Co Ltd | 半導体装置の製造方法および半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55142477U (ja) * | 1979-03-30 | 1980-10-13 | ||
JPS5674468A (en) * | 1979-11-15 | 1981-06-19 | Matsushita Electric Works Ltd | Storage hopper for granular molding material |
JPS61132295U (ja) * | 1985-02-08 | 1986-08-18 | ||
JPS6270752U (ja) * | 1985-10-23 | 1987-05-06 | ||
JPH04248929A (ja) * | 1991-02-02 | 1992-09-04 | Suzutec Co Ltd | 播種装置における土供給装置 |
-
1991
- 1991-03-22 JP JP05757491A patent/JP3522771B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55142477U (ja) * | 1979-03-30 | 1980-10-13 | ||
JPS5674468A (en) * | 1979-11-15 | 1981-06-19 | Matsushita Electric Works Ltd | Storage hopper for granular molding material |
JPS61132295U (ja) * | 1985-02-08 | 1986-08-18 | ||
JPS6270752U (ja) * | 1985-10-23 | 1987-05-06 | ||
JPH04248929A (ja) * | 1991-02-02 | 1992-09-04 | Suzutec Co Ltd | 播種装置における土供給装置 |
Cited By (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6278127B1 (en) * | 1994-12-09 | 2001-08-21 | Agere Systems Guardian Corp. | Article comprising an organic thin film transistor adapted for biasing to form a N-type or a P-type transistor |
JP2004538618A (ja) * | 1999-10-11 | 2004-12-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路 |
US6903958B2 (en) | 2000-09-13 | 2005-06-07 | Siemens Aktiengesellschaft | Method of writing to an organic memory |
US7253433B2 (en) | 2000-11-02 | 2007-08-07 | Seiko Epson Corporation | Organic electroluminescent device, method of manufacturing the same, and electronic apparatus |
US7951627B2 (en) | 2000-11-02 | 2011-05-31 | Seiko Epson Corporation | Organic electroluminescent device, method of manufacturing the same, and electronic apparatus |
US7718453B2 (en) | 2000-11-02 | 2010-05-18 | Seiko Epson Corporation | Organic electroluminescent device, method of manufacturing the same, and electronic apparatus |
JP2002215065A (ja) * | 2000-11-02 | 2002-07-31 | Seiko Epson Corp | 有機エレクトロルミネッセンス装置及びその製造方法、並びに電子機器 |
US8139005B2 (en) | 2001-01-31 | 2012-03-20 | Seiko Epson Corporation | Display device |
JP2008016857A (ja) * | 2001-01-31 | 2008-01-24 | Seiko Epson Corp | 薄膜トランジスターおよび薄膜トランジスターの作製方法 |
WO2003081671A3 (de) * | 2002-03-21 | 2004-11-25 | Siemens Ag | Logische bauteile aus organischen feldeffekttransistoren |
CN100361389C (zh) * | 2002-03-21 | 2008-01-09 | 波尔伊克两合公司 | 包含有机场效应晶体管的逻辑元件 |
US8304283B2 (en) | 2002-03-27 | 2012-11-06 | Mitsubishi Chemical Corporation | Method for producing organic electronic device including converting a precursor for a semiconductor layer |
JP2009283943A (ja) * | 2002-03-27 | 2009-12-03 | Mitsubishi Chemicals Corp | 有機半導体材料及びその製造方法、並びに有機電子デバイス |
JP2008270843A (ja) * | 2002-03-27 | 2008-11-06 | Mitsubishi Chemicals Corp | 有機半導体材料及び有機電子デバイス |
JP2006514710A (ja) * | 2002-12-20 | 2006-05-11 | メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフトング | 有機半導体材料におけるおよびこれに関連する改善 |
JP4739021B2 (ja) * | 2002-12-20 | 2011-08-03 | メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング | 有機半導体材料におけるおよびこれに関連する改善 |
JP2006518938A (ja) * | 2003-01-28 | 2006-08-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子装置 |
JP2005093990A (ja) * | 2003-08-11 | 2005-04-07 | Mitsubishi Chemicals Corp | 銅ポルフィリン化合物を用いた有機電子デバイス |
US7863081B2 (en) | 2003-08-28 | 2011-01-04 | Canon Kabushiki Kaisha | Field effect transistor and method of manufacturing the same |
JP2007522712A (ja) * | 2004-01-15 | 2007-08-09 | オーガニシッド・インコーポレイテッド | 非準静的位相ロックループ分周回路 |
JP2006013108A (ja) * | 2004-06-25 | 2006-01-12 | Ricoh Co Ltd | 集積回路およびその製造方法 |
JP4569207B2 (ja) * | 2004-07-28 | 2010-10-27 | ソニー株式会社 | 電界効果型トランジスタの製造方法 |
JP2006041219A (ja) * | 2004-07-28 | 2006-02-09 | Sony Corp | 半導体装置及びその製造方法 |
WO2006061000A3 (de) * | 2004-12-10 | 2006-08-24 | Polyic Gmbh & Co Kg | Gatter aus organischen feldeffekttransistoren |
WO2006061000A2 (de) * | 2004-12-10 | 2006-06-15 | Polyic Gmbh & Co. Kg | Gatter aus organischen feldeffekttransistoren |
US7786818B2 (en) | 2004-12-10 | 2010-08-31 | Polyic Gmbh & Co. Kg | Electronic component comprising a modulator |
WO2007028566A3 (de) * | 2005-09-06 | 2007-05-03 | Polyic Gmbh & Co Kg | Organisches bauelement und ein solches umfassende elektrische schaltung |
JP2006093725A (ja) * | 2005-10-18 | 2006-04-06 | Matsushita Electric Ind Co Ltd | 電子デバイス |
KR100801961B1 (ko) * | 2006-05-26 | 2008-02-12 | 한국전자통신연구원 | 듀얼 게이트 유기트랜지스터를 이용한 인버터 |
JP2007318061A (ja) * | 2006-05-26 | 2007-12-06 | Korea Electronics Telecommun | デュアルゲート有機トランジスタを用いたインバータ |
US7687807B2 (en) | 2006-09-29 | 2010-03-30 | Electronics And Telecommunications Research Institute | Inverter |
JP2008091896A (ja) * | 2006-09-29 | 2008-04-17 | Korea Electronics Telecommun | インバータ |
US7842952B2 (en) | 2006-12-07 | 2010-11-30 | Electronics And Telecommunications Research Institute | Organic inverter including surface-treated layer and method of manufacturing the same |
KR100816498B1 (ko) * | 2006-12-07 | 2008-03-24 | 한국전자통신연구원 | 표면 처리된 층을 포함하는 유기 인버터 및 그 제조 방법 |
US8039295B2 (en) | 2006-12-07 | 2011-10-18 | Electronics And Telecommunications Research Institute | Organic inverter including surface-treated layer and method of manufacturing the same |
US8463116B2 (en) | 2008-07-01 | 2013-06-11 | Tap Development Limited Liability Company | Systems for curing deposited material using feedback control |
JP2022031711A (ja) * | 2009-09-24 | 2022-02-22 | 株式会社半導体エネルギー研究所 | 表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3522771B2 (ja) | 2004-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3522771B2 (ja) | インバータ | |
US6278127B1 (en) | Article comprising an organic thin film transistor adapted for biasing to form a N-type or a P-type transistor | |
US6284562B1 (en) | Thin film transistors | |
Fuchigami et al. | Polythienylenevinylene thin‐film transistor with high carrier mobility | |
Halik et al. | High-mobility organic thin-film transistors based on α, α′-didecyloligothiophenes | |
Kumar et al. | Organic thin film transistors: structures, models, materials, fabrication, and applications: a review | |
Brown et al. | Precursor route pentacene metal‐insulator‐semiconductor field‐effect transistors | |
Meijer et al. | Solution-processed ambipolar organic field-effect transistors and inverters | |
JP2813428B2 (ja) | 電界効果トランジスタ及び該電界効果トランジスタを用いた液晶表示装置 | |
JP4166485B2 (ja) | 集積回路薄膜トランジスタデバイスの製造方法 | |
Sirringhaus et al. | High-mobility conjugated polymer field-effect transistors | |
US7838871B2 (en) | Organic field-effect transistor, flat panel display device including the same, and a method of manufacturing the organic field-effect transistor | |
JPH05110069A (ja) | 電界効果トランジスタの製造方法 | |
Wang et al. | Bottom contact ambipolar organic thin film transistor and organic inverter based on C60/pentacene heterostructure | |
Ullmann et al. | High performance organic field-effect transistors and integrated inverters | |
US20060243965A1 (en) | Electronic device | |
Tiwari et al. | Solution-processed n-type organic field-effect transistors with high on/off current ratios based on fullerene derivatives | |
Garnier | Thin film transistors based on molecular semiconductors | |
Tatemichi et al. | Low‐voltage, high‐gain, and high‐mobility organic complementary inverters based on N, N′‐ditridecyl‐3, 4, 9, 10‐perylenetetracarboxylic diimide and pentacene | |
JPH10135481A (ja) | 薄膜トランジスタからなるデバイス | |
US20080070343A1 (en) | Methods for forming an organic thin film using solvent effects, organic thin film formed by the method, and organic electronic device comprising organic thin film | |
Unni et al. | N-channel organic field-effect transistors using N, N′-ditridecylperylene-3, 4, 9, 10-tetracarboxylic diimide and a polymeric dielectric | |
JPH01259563A (ja) | 電界効果型トランジスタ | |
JP4635181B2 (ja) | 有機半導体装置 | |
US20060113531A1 (en) | Semiconductor component and method for the production thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040205 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |