JP2007300116A - 表示装置とその製造方法 - Google Patents

表示装置とその製造方法 Download PDF

Info

Publication number
JP2007300116A
JP2007300116A JP2007118765A JP2007118765A JP2007300116A JP 2007300116 A JP2007300116 A JP 2007300116A JP 2007118765 A JP2007118765 A JP 2007118765A JP 2007118765 A JP2007118765 A JP 2007118765A JP 2007300116 A JP2007300116 A JP 2007300116A
Authority
JP
Japan
Prior art keywords
display device
layer
organic semiconductor
drain electrode
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007118765A
Other languages
English (en)
Other versions
JP2007300116A5 (ja
JP5154831B2 (ja
Inventor
Seung-Hwan Cho
承 奐 趙
Yong-Uk Lee
容 旭 李
Min-Ho Yoon
敏 鎬 尹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007300116A publication Critical patent/JP2007300116A/ja
Publication of JP2007300116A5 publication Critical patent/JP2007300116A5/ja
Application granted granted Critical
Publication of JP5154831B2 publication Critical patent/JP5154831B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

【課題】薄膜トランジスタ特性に優れた表示装置を提供する。
【解決手段】本発明による表示装置は、絶縁基板と、前記絶縁基板上に形成されておりチャンネル領域を介して離隔配置されているソース電極およびドレイン電極と;前記ソース電極および前記ドレイン電極を少なくとも一部分露出させながら、前記チャンネル領域を囲んでいる開口領域を定義する隔壁と、前記チャンネル領域を覆っており、結晶粒の大きさが互いに異なる第1サブ層と第2サブ層を有する有機半導体層と、を含むことを特徴とする。
【選択図】図4

Description

本発明は表示装置とその製造方法に関する。より詳しくは、有機半導体層を含む表示装置とその製造方法に関する。
最近、表示装置のなかでも小型、軽量化の長所を有する平板表示装置(flat display device)が脚光を浴びている。このような平板表示装置の例としては、液晶表示装置(LCD)、有機電界発光装置(OLED)等がある。このような平板表示装置は、薄膜トランジスタが形成されている薄膜トランジスタ基板を含む。
薄膜トランジスタは、各ピクセルの動作を制御および駆動するスイッチングおよび駆動素子である。薄膜トランジスタは半導体層を含み、半導体層は非晶質シリコンやポリシリコンが使用されるが、最近では有機半導体の適用が進められている。有機半導体(Organic Semiconductor:OSC)は、常温常圧で形成されることができるため、工程単価を下げることができ、熱に弱いプラスチック絶縁基板に適用することができるという長所がある。有機半導体が適用された薄膜トランジスタは、大面積と大量に生産可能な次世代表示装置の駆動素子として評価されている。
有機半導体は、スピンコーティング、露光、現像などの工程を経ずに簡単なインクジェット法で形成されることができる。しかし、インクジェット法で形成された有機半導体は結晶化が十分に行われていないため結晶粒の大きさが比較的に小さい。結晶粒の大きさが小さいと、結晶粒界に水分のような不純物がトラップされてホール注入(hole injection)を妨害する。これによって、薄膜トランジスタのon/off特性と移動度(mobility)が不良になるという問題がある。
したがって、本発明の目的は、薄膜トランジスタの性能が向上した表示装置を提供することにある。
本発明の他の目的は、薄膜トランジスタの性能が向上した表示装置の製造方法を提供することにある。
前記課題を解決するために、本発明1は、以下の構成を含む表示装置を提供する。
・絶縁基板と、
・前記絶縁基板の上に形成されておりチャンネル領域を介して離隔配置されているソース電極およびドレイン電極と、
・前記ソース電極および前記ドレイン電極を少なくとも一部分を露出させながら、前記チャンネル領域を囲んでいる開口領域を定義する隔壁と、
・前記チャンネル領域を覆っており、結晶粒の大きさが互いに異なる第1サブ層と第2サブ層とを有する有機半導体層。
本発明2は、前記発明1において、前記第2サブ層は、前記第1サブ層の上に形成されており、前記第2サブ層は前記第1サブ層より結晶粒の大きさが大きい、表示装置を提供する。
本発明3は、前記発明2において、前記第1サブ層は、前記開口領域に部分的に形成されており、前記第2サブ層は、前記開口領域の全体に渡って形成されている、表示装置を提供する。
本発明4は、前記発明1または2において、前記開口領域には、陥没部が設けられている、表示装置を提供する。
本発明5は、前記発明4において、前記第1サブ層の少なくとも一部は、前記陥没部に形成されている、表示装置を提供する。
本発明6は、前記発明4において、前記開口領域は外部に拡張された突出領域を有し、前記突出領域は、前記陥没部のうちの少なくとも一部に形成されている、表示装置を提供する。
本発明7は、前記発明4において、前記ソース電極は前記ドレイン電極を囲んでおり、前記チャンネル領域はC字形状である、表示装置を提供する。
本発明8は、前記発明7において、前記陥没部のうちの少なくとも一部は、前記ソース電極を囲んでいる、表示装置を提供する。
本発明9は、前記発明7において、前記ドレイン電極は閉ループ部分を有し、前記陥没部のうちの少なくとも一部は、前記閉ループ部分の内部に形成されている、表示装置を提供する。
本発明10は、前記発明4において、前記ソース電極およびドレイン電極の下部に位置している金属層をさらに含み、前記金属層は、前記陥没部と重ならないように形成されている、表示装置を提供する。
本発明11は、前記発明10において、前記金属層を覆っており、前記ソース電極およびドレイン電極の下部に位置した絶縁膜をさらに含み、前記陥没部は、前記絶縁膜に形成されている、表示装置を提供する。
本発明12は、前記発明4において、前記ソース電極およびドレイン電極はITO(indium tin oxide)またはIZO(indium zinc oxide)からなる、表示装置を提供する。
本発明13は、以下の構成を含む表示装置を提供する。
・絶縁基板と、
・前記絶縁基板の上に形成されており陥没部が形成されている絶縁膜と、
・前記絶縁膜の上で前記陥没部に隣接配置されており、チャンネル領域を介して離隔配置されているソース電極およびドレイン電極と、
・少なくとも一部が前記陥没部に形成されている有機層と、
・前記有機層の上に形成されており前記チャンネル領域を覆っている有機半導体層。
本発明14は、前記発明13において、前記有機層は有機半導体物質を有する、表示装置を提供する。
本発明15は、前記発明14において、前記有機半導体層の結晶粒の大きさは前記有機層の結晶粒の大きさより大きい、表示装置を提供する。
本発明16は、前記発明15において、前記絶縁膜の下部に位置した金属層をさらに含み、前記金属層は前記ソース電極、前記ドレイン電極および前記チャンネル領域と互いに重なるように形成されている、表示装置を提供する。
本発明17は、以下の段階を含む表示装置の製造方法を提供する。
・絶縁基板の上にチャンネル領域を介して離隔配置されるようにソース電極およびドレイン電極を形成する段階と、
・前記ソース電極および前記ドレイン電極をそれぞれ少なくとも一部分露出させながら、前記チャンネル領域を有する開口領域を定義する隔壁を形成する段階と、
・前記開口領域の少なくとも一部分に第1有機半導体層を形成する段階と、
・前記第1有機半導体層と前記チャンネル領域を覆っている第2有機半導体層を形成する段階。
本発明18は、前記発明17において、前記開口領域には陥没部が設けられており、前記第1有機半導体層の少なくとも一部は前記陥没部に形成される、表示装置の製造方法を提供する。
本発明19は、前記発明17または18において、前記第1有機半導体層の形成は、第1有機半導体物質と第1溶媒を含む第1インクを前記開口領域に噴出する段階と、前記第1溶媒を乾燥して除去する段階と、を有する、表示装置の製造方法を提供する。
本発明20は、前記発明19において、前記第2有機半導体層の形成は、第2有機半導体物質と第2溶媒を備える前記第2インクを前記開口領域に噴出する段階と、前記第2溶媒を乾燥して除去する段階とを含む、表示装置の製造方法を提供する。
本発明21は、前記発明20において、前記第1インクと前記第2インクは同一の組成である、表示装置の製造方法を提供する。
本発明22は、前記発明20において、前記第1溶媒と前記第2溶媒は互いに異なる極性を有する、表示装置の製造方法を提供する。
本発明23は、前記発明21において、滴下される前記第1インクの体積は、滴下される前記第2インク体積の15〜30%である、表示装置の製造方法を提供する。
本発明24は、前記発明18において、前記ソース電極およびドレイン電極の形成前に、前記絶縁基板の上に金属層を形成する段階をさらに含み、前記金属層は前記陥没部と重ならないように形成される、表示装置の製造方法を提供する。
本発明によれば薄膜トランジスタの性能が向上した表示装置が提供される。
また、薄膜トランジスタの性能が向上した表示装置の製造方法が提供される。
以下、添付図面を参照して本発明について説明する。
いろいろな実施形態において、同一の構成要素に対しては同一の参照番号を付与し、同一の構成要素については第1実施形態で代表的に説明し、他の実施形態では省略する。
以下の実施形態では、表示装置のうちの薄膜トランジスタ基板について説明する。実施形態で説明した薄膜トランジスタ基板は、液晶表示装置とOLEDなどの表示装置に使用される。
図1乃至図4を参照して本発明の第1実施形態による表示装置を説明する。図1は、本発明の第1実施形態による表示装置の配置図である。図2は、本発明の第1実施形態による表示装置におけるゲート電極を説明するための図面である。図3は、図1のIII−III線による断面図である。図4は、図1のIV−IV線による断面図である。
絶縁基板100は、ガラスまたはプラスチックで形成されることができる。絶縁基板100がプラスチックで形成される場合、表示装置に柔軟性を付与できるという長所がある。有機半導体層80の形成は、常温、常圧で行われるためプラスチック素材の絶縁基板100を使用するのに容易であるという長所がある。プラスチックの種類としては、ポリカーボン(polycarbon)、ポリイミド(polyimide)、ポリエーテルスルホン(PES)、ポリアリレート(PAR)、ポリエチレンナフタレート(PEN)、ポリエチレンテレフタレート(PET)等が可能である。
絶縁基板100の上には、第1金属配線層10、20が形成されている。第1金属配線層10、20は、絶縁基板100の上に一方向に延長されているデータ線10と画素電極70を介してデータ線10と平行して形成されている維持電極線20をと含む。
図示されていないが、第1金属配線層10、20はデータ線10の端部に設けられて外部から駆動信号または制御信号の伝達を受けるデータパッドをさらに含むことができる。
第1金属配線層10、20は、Al、Cr、Mo、Nd、Au、Pt、Pdのうちの少なくともいずれか一つまたはこれらの合金を含むことができ、単一層または複数の層で設けられることができる。
維持電極線20は、データ線10と並んで形成されており、データ線10と同一の材質で同時に形成される。維持電極線20は、後述する第1絶縁膜110、第2絶縁膜120およびドレイン電極60と共に維持容量(storage capacity)を形成する。
第1金属配線層10、20の上部には、第1絶縁膜110が形成されている。第1絶縁膜110は、第1金属配線層10、20と第2金属配線層30、40の間の電気的絶縁のための層であって、工程性に優れた窒化ケイ素(SiNx)または酸化ケイ素(SiOx)等のような無機物質からなる無機膜であり得る。第1絶縁膜110には、データ線10を露出させる接触孔51が形成されている。接触孔51では、第2絶縁膜120も除去されている。第1絶縁膜110は、第1金属配線層10、20の形成時に使用される化学物質またはプラズマが残存して接触孔51のスキ間または界面の間に流入して耐化学性および耐プラズマ性にぜい弱な有機半導体層80を損傷させる問題を防止する役割も果たす。
第1絶縁膜110の上には、第2金属配線層30、40が形成されている。第2金属配線層30、40は、データ線10と絶縁交差して画素領域を定義するゲート線30と、ゲート線30の分枝のゲート電極40を含む。ここで、ゲート電極40は、中央部Aが空いているドーナツ形状であり、チャンネル領域Bを覆っている。ゲート電極40は、下部からの光がチャンネル領域Bに流入することを防止して有機半導体層80の性能を維持させる。表示装置が液晶表示装置である場合、下部からの光はバックライトで生成された光であり得る。
第2金属配線層30、40は、Cu、Mo、Ta、Cr、Ti、AlまたはAl合金などのような材質からなる金属単一層であるか金属多重層であり得る。ゲート電極40の厚さd1は1500Å〜3000Åであり得る。
第2金属配線層30、40の上には、第2絶縁膜120が形成されている。第2絶縁膜120は、シリコン窒化物などで形成されており、下部のゲート電極40の配置により陥没部52、53が形成されている。即ち、下部にゲート電極40が位置しない部分に周囲より高さが低くなって陥没部52、53を形成する。第2絶縁膜120の厚さd2は、1500Å〜3000Åであり得る。
第2絶縁膜120は、耐化学性および耐プラズマ性がぜい弱な有機半導体層80に不純物が流入することを防止する。このような第2絶縁膜120は、半導体工程で安定的でなければならず、光透過率の良い材料であるのが好ましい。
第2絶縁膜120の上には、透明導電層50、60、70が形成されている。透明導電層50、60、70は、ITO(indium tin oxide)またはIZO(indium zinc oxide)からなることができる。透明導電層50、60、70は、接触孔51を通じてデータ線10と接続されているソース電極50、ソース電極50とチャンネル領域Bを介して離隔配置されているドレイン電極60およびドレイン電極60と一体をなしている画素電極70を含む。
ドレイン電極60は、中央部Aが空いているドーナツ形状の第1部分61と、第1部分61と画素電極70を連結する第2部分62を含む。第2部分62のうちの一部は維持電極線20と重なって維持容量Cを形成する。
ゲート電極40は、ソース電極50、ドレイン電極60およびチャンネル領域Bにのみ対応するように形成されている。このように形成されたゲート電極40によって下部からの光がチャンネル領域Bに直接照射されない。
ソース電極50がドレイン電極60の第1部分61を囲んでおり、チャンネル領域Bは全体的に‘C’形状である。
第2絶縁膜120と透明導電層50、60、70の上には、隔壁130が形成されている。隔壁130は、一部が除去されて開口領域131を定義しており、開口領域131はチャンネル領域Bを囲んでいる。開口領域131は、ソース電極50およびドレイン電極60を一部露出させており、ゲート電極40より広く形成されている。これによって、開口領域131内にはゲート電極40が位置しなくて周辺より高さの低い陥没部52、53が位置するようになる。陥没部52、53は、ソース電極50の周りに沿って形成されている第1陥没部52とドレイン電極60の第1部分61で囲まれている第2部分53を含む。
隔壁130は、有機半導体層80を形成するための枠の役割を果たす。隔壁130は、有機半導体インクが滴下される場合に有機半導体インクの滴下大きさ(drop size)が大きかったり正確な位置に落ちない場合、そして滴下大きさが互いに異なる場合などにおいて、有機半導体インクが周囲に拡散する程度が異なって有機半導体層80が均一に形成されないことを防止するために形成する。つまり、インクジェット法においてインクを落とす位置を予め決めて、インクジェット工程が正確に行われるようにするものである。
隔壁130はフッ素系高分子からなり得る。隔壁130に滴下されるインクが親水性の場合には隔壁130は疎水性、そして滴下されるインクが疎水性の場合には隔壁130は親水性であるのがインクを所望の位置に形成させるのに有利である。フッ素系高分子は、発水性(water repellency)および発油性(oil repellency)を同時に有する特性がある。フッ素系高分子としては、これに限定されないが、PTFE(Poly Tetra Fluoro Ethylene)、FEP(Fluorinated Ethylene Propylene)、PFA(Poly Fluoro Alkoxy)、ETFE(Ethylene Tetra Fluoro Ethylene)、PVDF(polyvinylidene fluoride)などが可能である。
隔壁130の内には、有機半導体層(organic semiconductor layer)80が位置している。有機半導体層80は、チャンネル領域Bを覆っており、開口領域131によって露出されているソース電極50とドレイン電極60を覆っている。有機半導体層80は、インクジェット法で形成され、水溶液や有機溶媒に溶解される高分子有機半導体物質や低分子有機半導体物質が利用される。高分子有機半導体物質は、一般に溶媒によく溶解されるのでインクジェット工程に適合する。しかし、低分子有機半導体物質のなかにも有機溶媒によく溶解される物質があるのでこれを利用することができる。
一方、有機半導体層80は、テトラセン(tetracene)またはペンタセン(pentacene)の置換基を含む誘導体であるか、チオフェン環(thiophene ring)の2、5位置を通して4〜8個が連結されたオリゴチオフェン(oligothiophene)であり得る。
有機半導体層80は、ペリレンテトラカルボキシリックジアンヒドリド(perylenetetracarboxlic dianhydride、PTCDA)またはそのイミド(imide)誘導体であるかナフタレンテトラカルボキシリックジアンヒドリド(naphthalenetetracarboxlic dianhydride、NTCDA)またはそのイミド(imide)誘導体であり得る。
有機半導体層80は、金属化フタロシアニン(metallized phthalocyanine)またはそのハロゲン化誘導体とかペリレンまたはコロネンとその置換基を含む誘導体であり得る。ここで、金属化フタロシアニン(metallized phthalocyanine)に添加される金属には銅、コバルト、亜鉛などが好ましい。
有機半導体層80は、チエニレン(thienylene)およびビニレン(vinylene)のコ−オリゴマー(co−oligomer)またはコ−ポリマー(co−polymer)であり得る。
有機半導体層80は、チエニレン(thienylene)またはコロネン(coronene)とこれらの置換基を含む誘導体であることもでき、このような誘導体の芳香族(aromatic)またはヘテロ芳香族環(heteroaromatic ring)に炭素数1〜30個のハイドロカーボンチェーン(hydrocarbon chain)を1つ以上含む誘導体であり得る。
有機半導体層80は、下部に形成されている第1サブ層81と、第1サブ層81の上部に形成されている第2サブ層82を含む。第1サブ層81は主に陥没部52、53に形成されており、一部はチャンネル領域Bに形成されている。また、第1サブ層81は、陥没部52、53の内でもソース電極50およびドレイン電極60の上にはほとんど形成されていない。第2サブ層82は、開口領域131の全体にかけて形成されている。
第1サブ層81と第2サブ層82ともインクジェット法で形成され、第1サブ層81が先に形成された後、第2サブ層82が形成される。第1サブ層81と第2サブ層82は互いに同じ物質からなるか、異なる物質からなることができる。また、第1サブ層81は有機半導体物質でない有機物からなることができる。
第1サブ層81が第2サブ層82と異なる物質であるか有機半導体物質でない場合にも、第1サブ層81と第2サブ層82をなす物質は類似の構造を有するのが好ましい。例えば、第1サブ層81と第2サブ層82は、炭素骨格は同一であり、炭素骨格に連結されている官能基(functional group)が異なる物質からなることができる。
有機半導体層80の上部には、第3絶縁膜140が形成されている。第3絶縁膜140は、有機半導体層80の劣化を防止し、有機半導体層80の特性が維持されるようにする。第3絶縁膜140もインクジェット法で形成されることができる。第3絶縁膜140の上部に他の無機物質を含む追加的な絶縁膜または保護膜を含むことができる。
以下では、図5を参照して有機半導体層80のサブ層81、82の役割を説明する。図5は、図4の‘D’部分を拡大した図面である。
ゲート電極40にゲートオン電圧が印加されると薄膜トランジスタTがオンされながら、正孔がソース電極50からドレイン電極60に移動するようになる。図示したように、第1サブ層81はチャンネル領域Bに少量存在し、その大部分は陥没部52、53に位置する。第2サブ層82は、第1サブ層81とチャンネル領域Bを覆っている。
先に形成された第1サブ層81の結晶粒(グレイン)81aの大きさは比較的に小さいのに比べて、後に形成された第2サブ層82は結晶粒の大きさは非常に大きく、実質的に単一結晶(single crystal)状態である。結晶粒81aの大きさが比較的に小さい第1サブ層81には、結晶粒81aの間の境界である結晶粒界が形成されている。
第1サブ層81のようにチャンネル領域Bに結晶粒界が存在すれば、結晶粒界に湿気などをトラップすることができる。トラップされた湿気は、薄膜トランジスタのオン/オフ特性と移動度を低下させ、薄膜トランジスタのヒステリシス(hysteresis)を増加させる。これによって薄膜トランジスタの特性が全般的に不良になる。
一方、第2サブ層82のように結晶粒が非常に大きい場合、チャンネル領域Bに実質的に結晶粒界が存在しない。結晶粒界が存在しないので、湿気などがトラップされる問題が減少して、薄膜トランジスタの特性が向上する。
以上の第1実施形態では、陥没部52、53をゲート電極40の段差を利用して形成した。実施形態とは異なりパターニングによって陥没部が形成されている別途の絶縁膜をさらに含むことも可能である。また、別途の陥没部を形成しないこともでき、この場合には第1サブ層81はチャンネル領域Bにのみ形成される。
図6a乃至6gは、本発明の第1実施形態による表示装置の製造方法を説明するための図面である。図6a乃至図6gは図1のIII−III線による断面図である。
まず、図6aのように絶縁基板100の上に第1金属層を形成しパターニングしてデータ線10と維持電極線20を形成する。その後、化学気相蒸着などの方法で第1絶縁膜110を形成する。
次に、図6bのように第2金属層を形成しパターニングしてゲート電極40を形成する。図示していないが、この過程でゲート線30も共に形成される。ゲート電極40は、以後に形成されるソース電極50、ドレイン電極60およびチャンネル領域Bの内に位置するように形成される。その後、化学気相蒸着などの方法で第2絶縁膜120を形成する。
次に、図6cのように第1絶縁膜110と第2絶縁膜120をパターニングしてデータ線10を露出させる接触孔51を形成する。その後、透明導電物質層を形成しパターニングしてソース電極50、ドレイン電極60および画素電極70を形成する。
ソース電極50とドレイン電極60の形成によって‘C’形状のチャンネル領域Bが形成される。
次に、図6dのようにチャンネル領域Bを囲む隔壁130を形成する。隔壁130は、ソース電極50およびドレイン電極60の一部分とチャンネル領域Bを露出させる開口領域131を定義する。
開口領域131は、ゲート電極40より大きく設けられている。ゲート電極40が位置しない第2絶縁膜120は、周囲より低くて陥没部52、53が形成される。また、チャンネル領域Bも両側のソース電極50およびドレイン電極60で囲まれて周囲より低くなる。
次に、図6eのように開口領域131に第1インク210を滴下する。第1インク210は、第1有機半導体物質と第1溶媒からなっており、インクジェット法で滴下される。第1インク210は比較的に少量が滴下され、主に陥没部52、53に位置し、一部はチャンネル領域Bに位置する。第1インク210は、陥没部52、53のなかでもソース電極50およびドレイン電極60の上にはほとんど位置せず、位置しても少量である。これは、ソース電極50およびドレイン電極60をなすITO(indium tin oxide)またはIZO(indium zinc oxide)と第1インク210の間の反発(repulsion)のためである。
図6fを参照すると、滴下された第1インク210を乾燥させて第1溶媒を除去すると、第1サブ層81が形成される。第1サブ層81は結晶粒の大きさが小さくて、チャンネル領域Bに多数の結晶粒界が形成される。
その後、第1サブ層81が形成された開口領域131に第2インク220を滴下する。
第2インク220は第2有機半導体物質と第2溶媒からなっており、インクジェット法で滴下される。第2インク220は第1インク210より多量に滴下される。第1インク210と第2インク220の組成が同一である場合、第1インク210のドロッピング量は第2インク220の滴下量の15%〜30%であり得る。
第2インク220は、開口領域131の全体を覆うように滴下された後、乾燥される。第2インク220の乾燥、即ち、第2サブ層182の形成は、第2インク220が第1サブ層81と部分的に接触した状態で行われる。
第2インク220の乾燥過程で既に形成されている第1サブ層81はシード(seed)役割を果たす。第1サブ層81のシード機能によって、第2インク220は乾燥時に核生成(nucleation)と成長(growth)が円滑に行われる。つまり、第1サブ層81は第2インク220の乾燥時に核生成サイト(nucleation site)を増加させる。
第2インク220から形成される第2サブ層82は、結晶化度(degree of crystalinity)が増加し結晶粒の大きさが増加する。結晶粒の大きさの大きい第2サブ層82には結晶粒界が実質的に存在しないので、水分などがトラップされて薄膜トランジスタの性能を低下させる問題が減少する。一方、第1サブ層81によって第2サブ層82は比較的に一定の特性を有するようになるので薄膜トランジスタの間に品質が不均一になる問題も減少する。
第2サブ層82の形成過程で、第1サブ層81が第2インク220に溶けてシードの役割を充分に果たしないこともある。第1サブ層81の溶解を防止するために第1サブ層81の形成時に第1インク210は十分に乾燥されるのが好ましい。第1サブ層81が部分的に溶解されても、残った部分がシード役割を果たすように第1サブ層81は一定量以上に形成されるのが好ましい。例えば、第1インク210と第2インク220が同一の組成である場合、第1インク210は第2インク220の約15%以上の量で滴下されるのが好ましい。第1インク210の滴下量が第2インク220の滴下量の15%より小さくなれば、第2インク220の形成時に第1サブ層81の大部分が溶解されてシード役割を果たすことができないためである。一方、第1インク210の滴下量が第2インク220の滴下量の30%より大きくなれば、チャンネル領域Bに第1サブ層81が過度に多く形成される問題がある。
第1サブ層81の溶解を防止するために、第2インク220の溶媒に第1サブ層81をよく溶かさない溶媒を使用するのが好ましい。例えば、第1インク210の第1溶媒の極性と第2インク220の第2溶媒の極性が互いに異なるようにすることができる。
図6gは、第2インク220を乾燥させて第2サブ層82を形成した状態を示したものである。第2サブ層82は開口領域131に全面的に形成されている。
その後、インクジェット法で第3絶縁膜140を形成すると図3に示す表示装置が完成される。
図7および図8を参照して、本発明の第2実施形態による表示装置を説明する。図7は、本発明の第2実施形態による表示装置における薄膜トランジスタの概略図である。図8は、図7のVIII−VIII線による断面図である。
第2実施形態では、隔壁130は追加的に除去されて、開口領域131から突出している突出領域132をさらに定義している。突出領域132は、開口領域131と連結されている。
突出領域132は2つの作用を有する。一つは、第1陥没部52の面積を広くして第1サブ層81が形成される面積を広げる。他の一つは、いわゆるコーヒーステイン(coffee stain)の影響を減らして比較的に均一な厚さの第1サブ層81を提供することである。
インクジェットにおいて滴下されたインクは、中央部分と縁部分が均一な厚さを有するように乾燥されない問題がある。中央部分は溶媒の濃度が高くて乾燥が遅い反面、縁部分は溶媒の濃度が低くて乾燥が比較的に速く行われる。インクに溶解されている有機物は乾燥が速く行われる縁部分に移動する。このような過程を経て形成される有機層は、縁の厚さが中央部位より大きい形状を有するようになり、これをコーヒーステインという。
コーヒーステイン現象によって‘E’部分のように第1サブ層81は隔壁130の周りに沿って厚く形成される。このように第1サブ層81の厚さが位置によって変わると、第2サブ層82の品質を均一に形成しにくい。第2実施形態のように突出領域132を設ければ、コーヒーステインが発生しても‘F’のように均一な厚さを有する第1サブ層81を確保することができる。均一な厚さの第1サブ層81は第2サブ層82の品質を均一にする。
図9乃至図11を参照して、本発明の第3実施形態による表示装置を説明する。図9は、本発明の第3実施形態による表示装置における薄膜トランジスタの概略図である。図10は、本発明の第3実施形態による表示装置におけるゲート電極を説明するための図面である。図11は、図9のXI−XI線による断面図である。
第3実施形態では、チャンネル領域Bはほぼ‘U’字形状であり、ドレイン電極60に閉ループ部分は形成されていない。ゲート電極40は第1実施形態のように、ソース電極50、ドレイン電極60およびチャンネル領域Bの内に位置している。ソース電極50、ドレイン電極60およびゲート電極40の形状変化によって陥没部52は隔壁130の周りに沿ってのみ形成されている。
図12および図13を参照して、本発明の第4実施形態による表示装置を説明する。図12は、本発明の第4実施形態による表示装置における薄膜トランジスタの概略図である。図13は、図12のXIII−XIII線による断面図である。
第4実施形態では、チャンネル領域Bはほぼ一字形状であり、ドレイン電極60に閉ループ部分は形成されていない。ゲート電極40は第1実施形態とは異なり、ソース電極50、ドレイン電極60およびチャンネル領域Bの内に限定されていない。陥没部52は隔壁130の周りに沿ってのみ形成されており、ゲート電極40と多少離隔している。
図14は、本発明の第5実施形態による表示装置の断面図であって、図1のIIII−III線による断面に該当する。
第5実施形態では、チャンネル領域Bの下部には光遮断層11が形成されている。光遮断層11は、データ線10と同一の金属層からなっている。
隔壁130が定義する開口領域131は光遮断層11より大きく形成されている。光遮断層11の段差によって隔壁130の周りに沿って陥没部52が形成されており、陥没部52およびチャンネル領域Bには第1サブ層81が形成されている。
有機半導体層80の上部には、有機半導体層80を保護するための有機絶縁膜150が形成されている。有機絶縁膜150の上にはゲート電極40が形成されており、ゲート電極40の上部には第3絶縁膜140が形成されている。有機半導体層80とゲート電極40が直接接触したり無機絶縁膜を介して位置すると、有機半導体層80の特性が劣化することがある。有機絶縁膜150は、有機半導体層80とゲート電極40の直接的な接触を防止しながら有機半導体層80の特性が維持されるようにする。有機絶縁膜150は、インクジェット法で形成されることができる。
ここで、隔壁130と第3絶縁膜140は画素電極70の領域まで形成されている。隔壁130と第3絶縁膜140には、ドレイン電極60を露出させる接触孔54が形成されている。画素電極70は接触孔54を通じてドレイン電極60と接続される。
ソース電極50、ドレイン電極60および画素電極70は全てITO(indium tin oxide)またはIZO(indium zinc oxide)からなることができる。但し、第5実施形態で、画素電極70はソース電極50およびドレイン電極60と同時に形成されない。
第5実施形態によれば、画素電極70とデータ線10の間には隔壁130および第3絶縁膜140が位置していて、画素電極70とデータ線10の間の距離が増加される。画素電極70とデータ線10の間の距離が増加されると、互いの干渉および容量形成が抑制される。これによって画素電極70をデータ線10に近くまたは重なるように形成することができて、開口率(apertureratio)が増加する。このような関係は画素電極70とゲート線30も同様であって、画素電極70をゲート線30の近くに形成することができる。
図15は、本発明の第6実施形態による表示装置の断面図である。
第6実施形態では、ソース電極50とドレイン電極60が透明導電物質でない金属層からなっている。透明導電物質からなる画素電極70は、隔壁130に形成された接触孔54を通じてドレイン電極60と接続されている。
本発明のいくつかの実施形態が図示され説明されたが、本発明の属する技術分野における通常の知識を有する当業者であれば、本発明の原則や精神から外れずに本実施形態を変形できるのが分かる。本発明の範囲は添付された請求項とその均等物によって決められる。
本発明の第1実施形態による表示装置の配置図である。 本発明の第1実施形態による表示装置におけるゲート電極を説明するための図面である。 図1のIII−III線による断面図である。 図1のIV−IV線による断面図である。 図4の‘D’部分を拡大した図面である。 本発明の第1実施形態による表示装置の製造方法を説明するための図面である。 本発明の第1実施形態による表示装置の製造方法を説明するための図面である。 本発明の第1実施形態による表示装置の製造方法を説明するための図面である。 本発明の第1実施形態による表示装置の製造方法を説明するための図面である。 本発明の第1実施形態による表示装置の製造方法を説明するための図面である。 本発明の第1実施形態による表示装置の製造方法を説明するための図面である。 本発明の第1実施形態による表示装置の製造方法を説明するための図面である。 本発明の第2実施形態による表示装置における薄膜トランジスタの概略図である。 図7のVIII−VIII線による断面図である。 本発明の第3実施形態による表示装置における薄膜トランジスタの概略図である。 本発明の第3実施形態による表示装置におけるゲート電極を説明するための図面である。 図9のXI−XI線による断面図である。 本発明の第4実施形態による表示装置における薄膜トランジスタの概略図である。 図12のXIII−XIII線による断面図である。 本発明の第5実施形態による表示装置の断面図である。 本発明の第6実施形態による表示装置の断面図である。
符号の説明
10 データ線
20 維持電極線
30 ゲート線
40 ゲート電極
50 ソース電極
60 ドレイン電極
70 画素電極
80 有機層
110、120、140 絶縁膜
130 隔壁
210、220 インク

Claims (24)

  1. 絶縁基板と、
    前記絶縁基板の上に形成されておりチャンネル領域を介して離隔配置されているソース電極およびドレイン電極と、
    前記ソース電極および前記ドレイン電極を少なくとも一部分を露出させながら、前記チャンネル領域を囲んでいる開口領域を定義する隔壁と、
    前記チャンネル領域を覆っており、結晶粒の大きさが互いに異なる第1サブ層と第2サブ層とを有する有機半導体層と、
    を含む表示装置。
  2. 前記第2サブ層は、前記第1サブ層の上に形成されており、前記第2サブ層は前記第1サブ層より結晶粒の大きさが大きい、請求項1に記載の表示装置。
  3. 前記第1サブ層は、前記開口領域に部分的に形成されており、前記第2サブ層は、前記開口領域の全体に渡って形成されている、請求項2に記載の表示装置。
  4. 前記開口領域には、陥没部が設けられている、請求項1または2に記載の表示装置。
  5. 前記第1サブ層の少なくとも一部は、前記陥没部に形成されている、請求項4に記載の表示装置。
  6. 前記開口領域は外部に拡張された突出領域を有し、
    前記突出領域は、前記陥没部のうちの少なくとも一部に形成されている、請求項4に記載の表示装置。
  7. 前記ソース電極は前記ドレイン電極を囲んでおり、前記チャンネル領域はC字形状である、請求項4に記載の表示装置。
  8. 前記陥没部のうちの少なくとも一部は、前記ソース電極を囲んでいる、請求項7に記載の表示装置。
  9. 前記ドレイン電極は閉ループ部分を有し、
    前記陥没部のうちの少なくとも一部は、前記閉ループ部分の内部に形成されている、請求項7に記載の表示装置。
  10. 前記ソース電極およびドレイン電極の下部に位置している金属層をさらに含み、
    前記金属層は、前記陥没部と重ならないように形成されている、請求項4に記載の表示装置。
  11. 前記金属層を覆っており、前記ソース電極およびドレイン電極の下部に位置した絶縁膜をさらに含み、
    前記陥没部は、前記絶縁膜に形成されている、請求項10に記載の表示装置。
  12. 前記ソース電極およびドレイン電極はITO(indium tin oxide)またはIZO(indium zinc oxide)からなる、請求項4に記載の表示装置。
  13. 絶縁基板と、
    前記絶縁基板の上に形成されており陥没部が形成されている絶縁膜と、
    前記絶縁膜の上で前記陥没部に隣接配置されており、チャンネル領域を介して離隔配置されているソース電極およびドレイン電極と、
    少なくとも一部が前記陥没部に形成されている有機層と、
    前記有機層の上に形成されており前記チャンネル領域を覆っている有機半導体層と、 を含む表示装置。
  14. 前記有機層は有機半導体物質を有する、請求項13に記載の表示装置。
  15. 前記有機半導体層の結晶粒の大きさは前記有機層の結晶粒の大きさより大きい、請求項14に記載の表示装置。
  16. 前記絶縁膜の下部に位置した金属層をさらに含み、
    前記金属層は前記ソース電極、前記ドレイン電極および前記チャンネル領域と互いに重なるように形成されている、請求項15に記載の表示装置。
  17. 絶縁基板の上にチャンネル領域を介して離隔配置されるようにソース電極およびドレイン電極を形成する段階と、
    前記ソース電極および前記ドレイン電極をそれぞれ少なくとも一部分露出させながら、前記チャンネル領域を有する開口領域を定義する隔壁を形成する段階と、
    前記開口領域の少なくとも一部分に第1有機半導体層を形成する段階と、
    前記第1有機半導体層と前記チャンネル領域を覆っている第2有機半導体層を形成する段階と、
    を含むことを特徴とする表示装置の製造方法。
  18. 前記開口領域には陥没部が設けられており、前記第1有機半導体層の少なくとも一部は前記陥没部に形成される、請求項17に記載の表示装置の製造方法。
  19. 前記第1有機半導体層の形成は、
    第1有機半導体物質と第1溶媒を含む第1インクを前記開口領域に噴出する段階と、
    前記第1溶媒を乾燥して除去する段階と、
    を有する、請求項17または18に記載の表示装置の製造方法。
  20. 前記第2有機半導体層の形成は、
    第2有機半導体物質と第2溶媒を含む前記第2インクを前記開口領域に噴出する段階と、
    前記第2溶媒を乾燥して除去する段階と、
    を含む、請求項19に記載の表示装置の製造方法。
  21. 前記第1インクと前記第2インクは同一の組成である、請求項20に記載の表示装置の製造方法。
  22. 前記第1溶媒と前記第2溶媒は互いに異なる極性を有する、請求項20に記載の表示装置の製造方法。
  23. 滴下される前記第1インクの体積は、滴下される前記第2インク体積の15〜30%である、請求項21に記載の表示装置の製造方法。
  24. 前記ソース電極およびドレイン電極の形成前に、前記絶縁基板の上に金属層を形成する段階をさらに含み、
    前記金属層は前記陥没部と重ならないように形成される、請求項18に記載の表示装置の製造方法。
JP2007118765A 2006-04-28 2007-04-27 表示装置 Expired - Fee Related JP5154831B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0038915 2006-04-28
KR1020060038915A KR101240657B1 (ko) 2006-04-28 2006-04-28 표시장치와 그 제조방법

Publications (3)

Publication Number Publication Date
JP2007300116A true JP2007300116A (ja) 2007-11-15
JP2007300116A5 JP2007300116A5 (ja) 2010-06-17
JP5154831B2 JP5154831B2 (ja) 2013-02-27

Family

ID=38648822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007118765A Expired - Fee Related JP5154831B2 (ja) 2006-04-28 2007-04-27 表示装置

Country Status (3)

Country Link
US (1) US7692188B2 (ja)
JP (1) JP5154831B2 (ja)
KR (1) KR101240657B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008039935A1 (de) 2007-11-20 2009-06-18 Fuji Electric Fa Components & Systems Co., Ltd. Thermisch auslösbares Überlastrelais
WO2009101862A1 (ja) * 2008-02-12 2009-08-20 Konica Minolta Holdings, Inc. 有機半導体層の成膜方法、および有機薄膜トランジスタの製造方法
JP2010212343A (ja) * 2009-03-09 2010-09-24 Konica Minolta Holdings Inc 薄膜トランジスタアレイの製造方法、及び薄膜トランジスタアレイ
WO2011128932A1 (ja) * 2010-04-13 2011-10-20 パナソニック株式会社 有機半導体装置及び有機半導体装置の製造方法
US8916863B2 (en) 2011-09-26 2014-12-23 Panasonic Corporation Organic thin-film transistor and method of manufacturing organic thin-film transistor
WO2021172408A1 (ja) * 2020-02-26 2021-09-02 国立大学法人 東京大学 半導体装置及びその製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2817361B1 (fr) * 2000-11-28 2003-01-24 St Microelectronics Sa Generateur de signal aleatoire
US20090014716A1 (en) * 2007-07-11 2009-01-15 Takumi Yamaga Organic thin-film transistor and method of manufacturing the same
JP2011501361A (ja) * 2007-10-15 2011-01-06 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 溶液処理された電子デバイス用のバックプレーン構造
EP2225776A4 (en) 2007-12-14 2013-01-16 Du Pont REAR PANEL STRUCTURES FOR ELECTRONIC DEVICES
JP5742099B2 (ja) * 2010-02-19 2015-07-01 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、及び電子機器
KR102183920B1 (ko) * 2013-12-16 2020-11-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN104332490A (zh) * 2014-10-27 2015-02-04 重庆京东方光电科技有限公司 一种薄膜晶体管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04162477A (ja) * 1990-10-24 1992-06-05 Sony Corp 薄膜トランジスタ
JPH10321878A (ja) * 1997-03-18 1998-12-04 Toshiba Corp 高耐圧半導体装置
JP2006114862A (ja) * 2004-10-15 2006-04-27 Samsung Electronics Co Ltd 有機半導体を利用した薄膜トランジスタ表示板及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269504A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
JP4231248B2 (ja) 2002-06-27 2009-02-25 日本放送協会 有機トランジスタ及びその製造方法
JP4545373B2 (ja) 2002-11-07 2010-09-15 旭化成株式会社 有機半導体薄膜及びその製造方法
KR100973811B1 (ko) * 2003-08-28 2010-08-03 삼성전자주식회사 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법
JP4148085B2 (ja) 2003-09-26 2008-09-10 セイコーエプソン株式会社 電気光学装置の製造方法、電気光学装置の製造方法で製造された電気光学装置、電気光学装置を搭載した電子機器。
KR101058458B1 (ko) * 2004-09-22 2011-08-24 엘지디스플레이 주식회사 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그의 제조 방법
JP4989907B2 (ja) * 2005-03-24 2012-08-01 株式会社半導体エネルギー研究所 半導体装置及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04162477A (ja) * 1990-10-24 1992-06-05 Sony Corp 薄膜トランジスタ
JPH10321878A (ja) * 1997-03-18 1998-12-04 Toshiba Corp 高耐圧半導体装置
JP2006114862A (ja) * 2004-10-15 2006-04-27 Samsung Electronics Co Ltd 有機半導体を利用した薄膜トランジスタ表示板及びその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008039935A1 (de) 2007-11-20 2009-06-18 Fuji Electric Fa Components & Systems Co., Ltd. Thermisch auslösbares Überlastrelais
WO2009101862A1 (ja) * 2008-02-12 2009-08-20 Konica Minolta Holdings, Inc. 有機半導体層の成膜方法、および有機薄膜トランジスタの製造方法
JP4434312B2 (ja) * 2008-02-12 2010-03-17 コニカミノルタホールディングス株式会社 有機半導体層の成膜方法、および有機薄膜トランジスタの製造方法
JPWO2009101862A1 (ja) * 2008-02-12 2011-06-09 コニカミノルタホールディングス株式会社 有機半導体層の成膜方法、および有機薄膜トランジスタの製造方法
US8329504B2 (en) 2008-02-12 2012-12-11 Konica Minolta Holdings, Inc. Method of forming organic semiconductor layer and method of manufacturing organic thin film transistor
JP2010212343A (ja) * 2009-03-09 2010-09-24 Konica Minolta Holdings Inc 薄膜トランジスタアレイの製造方法、及び薄膜トランジスタアレイ
CN102292816A (zh) * 2010-04-13 2011-12-21 松下电器产业株式会社 有机半导体装置及其制造方法
WO2011128932A1 (ja) * 2010-04-13 2011-10-20 パナソニック株式会社 有機半導体装置及び有機半導体装置の製造方法
US8368063B2 (en) 2010-04-13 2013-02-05 Panasonic Corporation Organic semiconductor device and manufacturing method thereof
JPWO2011128932A1 (ja) * 2010-04-13 2013-07-11 パナソニック株式会社 有機半導体装置及び有機半導体装置の製造方法
JP5576796B2 (ja) * 2010-04-13 2014-08-20 パナソニック株式会社 有機半導体装置及び有機半導体装置の製造方法
US8916863B2 (en) 2011-09-26 2014-12-23 Panasonic Corporation Organic thin-film transistor and method of manufacturing organic thin-film transistor
WO2021172408A1 (ja) * 2020-02-26 2021-09-02 国立大学法人 東京大学 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR101240657B1 (ko) 2013-03-08
US7692188B2 (en) 2010-04-06
KR20070106259A (ko) 2007-11-01
US20070254429A1 (en) 2007-11-01
JP5154831B2 (ja) 2013-02-27

Similar Documents

Publication Publication Date Title
JP5154831B2 (ja) 表示装置
KR101209046B1 (ko) 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
JP4675871B2 (ja) 表示装置とその製造方法
KR101219046B1 (ko) 표시장치와 이의 제조방법
JP4988322B2 (ja) 表示装置とその製造方法
US20070166855A1 (en) Display device and method of manufacturing the same
JP5288706B2 (ja) 薄膜トランジスタ表示板
US20070024766A1 (en) Organic thin film transistor display panel
JP5268290B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP4719697B2 (ja) 表示装置とその製造方法
US20070109457A1 (en) Organic thin film transistor array panel
US7915074B2 (en) Thin film transistor array panel and manufacturing method thereof
JP5148086B2 (ja) 有機薄膜トランジスタ表示板
JP2006005352A (ja) 有機半導体を利用した薄膜トランジスタ表示板及びその製造方法
JP2006245582A (ja) 薄膜トランジスタの製造方法、この方法によって製造された薄膜トランジスタ、及びこの薄膜トランジスタを含む表示装置
JP2007164191A (ja) 有機薄膜トランジスタ表示板及びその製造方法
JP2007142435A (ja) 表示装置及びその製造方法
KR101424012B1 (ko) 표시장치와 그 제조방법
JP4605319B2 (ja) 薄膜トランジスタの製造方法、及び薄膜トランジスタ
KR100749502B1 (ko) 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된 박막트랜지스터 및 이 박막 트랜지스터를 구비한 표시 장치
US20080073648A1 (en) Thin film transistor array panel and manufacturing method thereof
JP2015019000A (ja) 電子デバイス及びその製造方法、並びに、画像表示装置及び画像表示装置を構成する基板
KR20070052514A (ko) 표시장치와 이의 제조방법
KR20070062743A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070103195A (ko) 디스플레이장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100423

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121011

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20121011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5154831

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees