JP2010212343A - 薄膜トランジスタアレイの製造方法、及び薄膜トランジスタアレイ - Google Patents

Abstract

【課題】半導体膜を適正な膜厚で所定の位置に精度良く形成することができ、且つ、生産性の優れた薄膜トランジスタアレイの製造方法、及び薄膜トランジスタアレイを提供する。
【解決手段】下地層の表面に、該下地層の表面に形成されたソース電極とドレイン電極を囲むように、半導体溶液に対し、ソース電極とドレイン電極の表面および下地層の表面よりも高い撥液性を有する隔壁層を形成する工程と、隔壁層によって囲まれた領域に、半導体溶液を塗布し半導体膜を成膜する工程と、ソース電極とソースバスを該ソース電極の上層および下層またはその何れかの層に形成したコンタクトホールを介して接続する工程と、ドレイン電極と画素電極を該ドレイン電極の上層および下層またはその何れかの層に形成したコンタクトホールを介して接続する工程と、を有する。
【選択図】図２

Description

本発明は、薄膜トランジスタの製造方法、及び薄膜トランジスタアレイに関し、特に半導体膜を液滴塗布法を用いて形成する薄膜トランジスタの製造方法、及び薄膜トランジスタアレイに関する。

近年、基板上に薄膜トランジスタ（以下、ＴＦＴとも記す）を形成する技術が大幅に進歩し、特にアクティブマトリクス型の大画面表示装置の駆動素子への応用開発が進められている。現在実用化されているＴＦＴは、半導体材料としてａ−Ｓｉやｐｏｌｙ−ＳｉといったＳｉ系の無機材料を用いて製造されているが、このような無機材料を用いたＴＦＴの製造においては、真空プロセスや高温プロセスを必要とし、製造コストに大きく影響を及ぼしている。

そこで、このような問題に対応する為、近年、有機材料を用いたＴＦＴ（以下、有機ＴＦＴとも記す）が種々検討されている。有機材料は無機材料に比べ、材料の選択肢が広く、また、有機ＴＦＴの製造工程においては、前述の真空プロセス、高温プロセスに代わり、印刷、塗布といった生産性に優れたプロセスが用いられる為、製造コストを抑えることができる。さらに耐熱性の乏しい、例えばプラスティックフィルム基板等の可撓性を有する基板にも形成することができる可能性があり、曲面ディスプレイ等多方面への応用が期待されている。

有機半導体材料の塗布方法としては、有機半導体材料を溶解した溶液（以下、インクとも記す）を直接塗布するインクジェット法、ディスペンサ法等の液滴塗布技術が知られている。これらの技術は、１．真空プロセスが不要、２．材料の浪費がない、３．直接パターニングできる為、フォトリソグラフィー法と比べてエッチング工程が不要、といった利点がある。これにより、製造コストを抑えることができ、多方面で鋭意研究が行われている。

ところで、このような有機ＴＦＴにおいて、優れた電気特性と高い信頼性を得る為には、有機半導体膜を適正な膜厚で所定の位置に精度良く形成する必要がある。しかしながら、有機半導体膜を前述のインクジェット法やディスペンサ法等を用いて形成する際、塗布されたインクが乾燥し固形化するまでに基板の表面状態（撥液性・親液性）や乾燥雰囲気等の影響により濡れ広がり、周縁の不要な領域まで到達する場合がある。この為、パターニング不良や充分な膜厚が得られないといった問題があり、有機ＴＦＴの良好な特性が得られないといった問題があった。

そこで、塗布領域の周縁に、インクに対して塗布領域よりも高い撥液性を有するバンクと呼ばれる隔壁層を形成し、吐出されたインク液滴の塗布領域外への流出を防止するようにした技術が知られている（例えば、特許文献１参照）。

特許第３６９２５２４号公報

ところで、有機ＴＦＴにとってソース電極・ドレイン電極の材料としては、Ａｕが好適であり優れた材料である。ソース電極から有機半導体膜を介してドレイン電極に電流が流れる際、ソース電極・ドレイン電極と有機半導体膜の界面では有機半導体のイオン化ポテンシャルとソース電極・ドレイン電極の仕事関数の差の障壁が存在する。この障壁が大きいと注入律速となり、有機半導体膜は、キャリアを流す能力があるにも拘らずキャリアがソース電極・ドレイン電極より注入されず、電流が流れなくなってしまう。その点、Ａｕを材料としたソース電極・ドレイン電極は、仕事関数が大きく、有機半導体に適した材料である。

また、有機ＴＦＴにとってゲート絶縁膜の材料として、有機材料が好適である。これは前述の半導体材料として有機材料を用いた場合と同様に、真空プロセスを用いることなく、液滴塗布技術を用いることができることによるものである。

しかしながら、Ａｕは反応性の低い材料で、他の材料との密着力の低い材料である。また、撥液性を有する隔壁層に用いられる材料も表面エネルギーの低い密着性の乏しい材料である。これにより、撥液性の高い隔壁層を形成すべき基板表面には、隔壁層に対し密着性の低いＡｕ層（ソース電極・ドレイン電極）と隔壁層に対し密着性の比較的高い有機物層（有機ゲート絶縁膜）が並んで配置されていることとなる。この為、有機半導体膜を精度良く形成する為の隔壁層は、Ａｕ層と有機物層の上に同時に形成する必要がある。しかしながら、両者の密着性の違いにより、Ａｕ層と有機物層の上に同時に同じ機能・性能（撥液性）を有する隔壁層を形成するのは容易ではない。例えば、ソース電極・ドレイン電極で囲まれるチャネル部に対応するゲート絶縁膜の上に隔壁層が残らない条件でパターニングを行うと、密着性の低いソース電極・ドレイン電極の上には隔壁層が形成されず、または、形成されても撥液性が不十分になってしまう。この場合、インクジェット法を用いてインクをチャネル部に吐出した際、着弾したインク液滴は、チャネル部に留まらず、ソース電極・ドレイン電極の上に濡れ広がる。この為、有機半導体膜は、所定の形状に形成されず、その膜厚も適正な膜厚よりも薄くなる。一方、ソース電極・ドレイン電極の上に密着良く隔壁層を形成しようとすると、密着性の高い有機ゲート絶縁膜に隔壁層材料が残留する。この場合、インクジェット法を用いてインクをチャネル部に吐出した際、着弾したインク液滴は、チャネル部に残留した撥液性を有する隔壁材料により、チャネル部全体に濡れ広がらない。この為、有機半導体膜は、所定の形状よりも小さく、その膜厚も適正な膜厚よりも厚くなる。また、残存した隔壁層材料の影響によりＩｄ−ＶｇカーブのＶｔｈがシフトする等、有機ＴＦＴの特性に影響を及ぼすこととなる。

さらに、ソース電極・ドレイン電極の上とゲート絶縁膜の上に、おおよそ同様に隔壁層を形成できたとしても、その安定性が異なる場合がある。例えば、Ａｕからなるソース電極・ドレイン電極の上に形成された隔壁層の表面の撥液性は、大気中に放置された場合低下することがある。この為、ソース電極・ドレイン電極の上にインクが流れ込み、有機半導体膜は、所定の形状に形成されない。また、吐出したインク液滴の乾燥速度を制御する為に雰囲気をインクの溶媒の雰囲気にする場合があるが、Ａｕからなるソース電極・ドレイン電極の上に形成された隔壁層の表面の撥液性は、ゲート絶縁膜の上に形成された隔壁層の表面の撥液性よりも低下し易い傾向がある。この為、同様に、ソース電極・ドレイン電極の上にインクが流れ込み、有機半導体膜は、所定の形状に形成されない。

このように、異なる下地層（例えばＡｕ層（ソース電極・ドレイン電極）と有機物層（有機ゲート絶縁膜））の上に同時に同じ機能・性能（撥液性）を有する隔壁層を形成するのは困難である。この為、有機半導体膜を適正な膜厚で所定の位置に精度良く形成することは容易ではないという問題があった。

本発明は、上記課題を鑑みてなされたもので、半導体膜を適正な膜厚で所定の位置に精度良く形成することができ、且つ、生産性の優れた薄膜トランジスタアレイの製造方法、及び薄膜トランジスタアレイを提供することを目的とする。

上記目的は、下記の１から１１の何れか１項に記載の発明によって達成される。

１．マトリクス状に配列された複数の薄膜トランジスタを有する薄膜トランジスタアレイの製造方法において、
下地層の表面に、該下地層の表面に形成されたソース電極とドレイン電極を囲むように、半導体溶液に対し、前記ソース電極とドレイン電極の表面および前記下地層の表面よりも高い撥液性を有する隔壁層を形成する工程と、
前記隔壁層によって囲まれた領域に、前記半導体溶液を塗布し半導体膜を成膜する工程と、
前記ソース電極とソースバスを該ソース電極の上層および下層またはその何れかの層に形成したコンタクトホールを介して接続する工程と、
前記ドレイン電極と画素電極を該ドレイン電極の上層および下層またはその何れかの層に形成したコンタクトホールを介して接続する工程と、を有することを特徴とする薄膜トランジスタアレイの製造方法。

２．ゲート電極とゲートバスを該ゲート電極の上層および下層またはその何れかの層に形成したコンタクトホールを介して接続する工程を有することを特徴とする前記１に記載の薄膜トランジスタアレイの製造方法。

３．前記半導体溶液は、有機半導体材料を溶解した溶液であることを特徴とする前記１または２に記載の薄膜トランジスタアレイの製造方法。

４．前記半導体溶液は、インクジェット法を用いて塗布することを特徴とする前記１から３の何れか１項に記載の薄膜トランジスタアレイの製造方法。

５．前記ソース電極および前記ドレイン電極の材料は、Ａｕであることを特徴とする前記１から４の何れか１項に記載の薄膜トランジスタアレイの製造方法。

６．ゲート絶縁膜の材料は、有機材料であることを特徴とする前記１から５の何れか１項に記載の薄膜トランジスタアレイの製造方法。

７．前記ソース電極および前記ドレイン電極ならびにチャネル部からなる平面形状は略円形であることを特徴とする前記１から６の何れか１項に記載の薄膜トランジスタアレイの製造方法。

８．前記薄膜トランジスタは、トップゲートボトムコンタクト構造であり、
前記下地層は、基板であることを特徴とする前記１から７の何れか１項に記載の薄膜トランジスタアレイの製造方法。

９．前記薄膜トランジスタは、ボトムゲートボトムコンタクト構造であり、
前記下地層は、ゲート絶縁膜であることを特徴とする前記１から７の何れか１項に記載の薄膜トランジスタアレイの製造方法。

１０．前記半導体溶液は、外部の雰囲気から遮断された環境で塗布することを特徴とする前記１から９の何れか１項に記載の薄膜トランジスタアレイの製造方法。

１１．前記１から１０の何れか１項に記載の薄膜トランジスタアレイの製造方法を用いて製造されることを特徴とする薄膜トランジスタアレイ。

本発明によれば、少なくとも、ソース電極とソースバス、ドレイン電極と画素電極を、同じ下地層（同一の層）の表面で接続せずに電気的に独立させ、同時に、隔壁層をソース電極とドレイン電極を囲んで、下地層の表面にのみ形成する。

具体的にはソース電極とソースバス、ドレイン電極と画素電極を、同じ下地層（同一の層）の表面で接続することなく、上層および下層またはその何れかの層に形成したコンタクトホールを介して接続するようにした。かつ、隔壁層を下地層の表面に形成されたソース電極とドレイン電極を囲んで、ソース電極、ドレイン電極の上にのらず、下地層の表面にのみ形成する。つまり、隔壁層を単一の下地部材（例えば、トップゲートボトムコンタクト構造の場合は基板、ボトムゲートボトムコンタクト構造の場合はゲート絶縁膜）の表面に形成することができる。

これにより、隔壁層は、単一の下地部材に最適なプロセスで形成することができるので、隔壁層に求められる撥液性能を発揮させ、且つ、その性能を安定させることができる。その結果、半導体膜を適正な膜厚で所定の位置に精度良く形成することができる。

本発明の実施形態に係るＴＦＴアレイの概略構成を示す平面模式図である。 本発明の実施形態に係るＴＦＴの概略構成を示す断面模式図である。 本発明の実施形態に係るトップゲートボトムコンタクト型のＴＦＴの製造工程を示す模式図である。 本発明の実施形態に係る一例によるボトムゲートボトムコンタクト型のＴＦＴの製造工程を示す模式図である。 本発明の実施形態に係る別例によるボトムゲートボトムコンタクト型のＴＦＴの製造工程を示す模式図である。

以下図面に基づいて、本発明に係るＴＦＴアレイ、及びＴＦＴアレイの製造方法の実施の形態を説明する。尚、本発明を図示の実施の形態に基づいて説明するが、本発明は該実施の形態に限られない。

最初に、本発明に係るＴＦＴアレイの実施形態の一例であるトップゲートボトムコンタクト型のＴＦＴアレイの概略構成を図１を用いて説明する。図１は、トップゲートボトムコンタクト型のＴＦＴアレイ１Ａの概略構成を示す平面模式図である。

ＴＦＴアレイ１Ａは、図１に示すように、ＴＦＴ１を備えた画素Ｐｘが２次元マトリクス状に配列されている。ＴＦＴアレイ１Ａは、外部から入力される映像信号に基づきＴＦＴ１を駆動する為の図示しない行ドライバ、列ドライバがそれぞれ行選択線ＨＬ（以下、ゲートバスＧＢとも記す）、列信号線ＶＬ（以下、ソースバスＳＢとも記す）を介してＴＦＴアレイ１Ａに接続されている。１つの行選択線ＨＬには、該当する行の画素Ｐｘ（ＴＦＴ１のゲート電極Ｇ）がすべて接続され、１つの列信号線ＶＬには該当する列の画素Ｐｘ（ＴＦＴ１のソース電極Ｓ）がすべて接続されている。

ここで、ＴＦＴアレイ１Ａで行われる表示制御動作の流れを説明する。

最初に、行ドライバにより行選択線ＨＬを介して表示データを設定すべき行を１つだけ選択する。行の選択は、選択する行の行選択線ＨＬを活性化（ＯＮ）し、その他の行選択線ＨＬを不活性（ＯＦＦ）にすることで行われる。次に表示データを列ドライバから、列信号線ＶＬを介して画素Ｐｘに伝達する。ここで、行選択線ＨＬを不活性化すると、画素Ｐｘに伝達された信号は記憶され、画素Ｐｘは記憶された信号に基づきドレイン電極Ｄを介して画素電極Ｅに電圧を印加し図示しない表示層を駆動する。この一連の動作をすべての行について行うことで、一画面分の表示駆動がなされる。

次に、ＴＦＴアレイ１Ａを構成するＴＦＴ１の概略構成を図２を用いて説明する。図２（ａ）は、トップゲートボトムコンタクト型ＴＦＴ１、図２（ｂ）は、一例によるボトムゲートボトムコンタクト型ＴＦＴ１、図２（ｃ）は、別例によるボトムゲートボトムコンタクト型ＴＦＴ１の概略構成を示す模式図である。尚、図２（ａ）〜図２（ｃ）において、上図は、断面模式図、下図は、半導体膜ＳＦが成膜される前工程まで完了した状態を示す平面模式図である。

ＴＦＴ１は、図２（ａ）〜図２（ｃ）に示すように、基板Ｐ、ゲート電極Ｇ、ゲート絶縁膜ＧＩ、ソース電極Ｓ、ドレイン電極Ｄ、半導体膜ＳＦ、保護膜ＰＶ、平坦化膜ＰＦ、画素電極Ｅ、及び隔壁層ＢＫ等から構成される。

基板Ｐの材料としては、ポリイミドやポリアミド、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ガラス、絶縁コートされた導電性材料等を用いることができる。

ゲート電極Ｇの形成方法としては、スパッタ法、蒸着等を用いてゲート電極材料を成膜した後、フォトリソグラフィー法を用いてパターニングすることで形成することができる。また、マスク蒸着法を用いて形成することもできる。ゲート電極Ｇの材料としては、Ａｌ、Ａｕ、Ａｇ、Ｐｔ、Ｐｄ、Ｃｕ、Ｃｒ、Ｍｏ、Ｉｎ、Ｚｎ、Ｍｇ等の金属、ＩＴＯ、ＺｎＯ等の酸化物導電材料、ＰＥＤＯＴ／ＰＳＳ等の導電性高分子を用いることができる。また、これらの材料を複数用いて積層してもよい。

ゲート絶縁膜ＧＩの成膜方法としては、スパッタ法、蒸着、ＣＶＤ法、スピンコート法、インクジェット法等を用いることができる。ゲート絶縁膜ＧＩの材料としては、ＳｉＯ_２、ＳｉＮ等の無機材料、ＰＶＡ、ＰＶＰ、ポリイミド樹脂、ノボラック樹脂等の有機材料を用いることができる。また、これらの材料を複数用いて積層してもよい。尚ゲート絶縁膜ＧＩの材料としては、有機ＴＦＴアレイの特徴である、「真空プロセスを用いることなく液滴塗布技術を用いて、大気圧下で作製し、製造コストを抑えることができる」、という利点を活かす為に、塗布可能な材料が好ましい。

ソース電極Ｓ・ドレイン電極Ｄの形成方法としては、ゲート電極Ｇの形成方法と同様に、フォトリソグラフィー法や、種々の印刷法や液滴塗布法等を用いて形成することができる。ソース電極Ｓ・ドレイン電極Ｄの電極材料としては、ゲート電極Ｇの場合と同様の電極材料を用いることができる。尚、ソース電極Ｓ・ドレイン電極Ｄは、半導体膜ＳＦに接するので、半導体材料へのキャリアの注入特性が優れた材料を用いるのが好ましい。具体的には、ｐ型有機半導体の場合には仕事関数の大きいＡｕ、ＩＴＯ、Ｐｔ等が好適である。

隔壁層ＢＫの材料としては、半導体材料を溶解または分散させた溶媒に対して撥液性の高い材料であれば良い。隔壁層ＢＫは、単分子層でも複数分子積層された膜でも、また、数μｍまでの厚みを有していてもよい。隔壁層ＢＫは下地となる層（トップゲートボトムコンタクト型ＴＦＴ１の場合は基板Ｐ、ボトムゲートボトムコンタクト型ＴＦＴ１の場合はゲート絶縁膜ＧＩ）と密着性の高いものが好ましい。隔壁層ＢＫが単分子層の場合には、分子の一端が下地層と密着性が高く、他端が撥液性を有するものを用いることができる。

隔壁層ＢＫの形成方法としては、例えば、スピンコート法等を用いて隔壁層材料を成膜した後、フォトリソグラフィー法を用いてパターニングすることで形成することができる。また、ＰＤＭＳ版等を用いて隔壁層材料を転写することも可能である。この場合には、ＰＤＭＳ版等の剛性、転写時の圧力等を調整することにより隔壁層ＢＫを形成することが可能となる。

隔壁層ＢＫの平面形状は、チャネル部を含みソース電極Ｓ・ドレイン電極Ｄを囲うものである。囲えていない部分があると、着弾したインク液滴がその部分より漏れ出すことになり、隔壁層ＢＫとして機能しなくなる。また、隔壁層ＢＫの平面形状は、図２（ａ）〜図２（ｃ）の下図に示すように、ソース電極Ｓ・ドレイン電極Ｄを囲うドーナツ形状でもよいが、少なくともソース電極Ｓ・ドレイン電極Ｄに対応する領域に開口を有し、下地層の全面に形成されていてもよい。

隔壁層ＢＫとソース電極Ｓ・ドレイン電極Ｄの位置関係は、隔壁層ＢＫが形成される下地層とソース電極Ｓ・ドレイン電極Ｄのインクに対する撥液性によって決定するのがよい。

ソース電極Ｓ・ドレイン電極Ｄよりも隔壁層ＢＫが形成される下地層の方がインクに対して撥液性が高い場合には、隔壁層ＢＫの端面とソース電極Ｓ・ドレイン電極Ｄの端面が接触している方が半導体膜ＳＦを形成するのに有利である。間隙が無いことにより撥液性の低いソース電極Ｓ・ドレイン電極Ｄが隔壁層ＢＫと隣り合うことにより、インクの接触角の差が大きくなり均一な半導体膜ＳＦを形成することができる。

一方、ソース電極Ｓ・ドレイン電極Ｄよりも隔壁層ＢＫが形成される下地層の方がインクに対して撥液性が低い場合には、隙間を設けた方がソース電極Ｓ・ドレイン電極Ｄ上に半導体層ＳＦを形成するのに有利である。間隙が無い場合には、ソース電極Ｓ・ドレイン電極Ｄの中央部にインクが溜まり、ＴＦＴ１間で半導体膜ＳＦの厚みにばらつきが生じることがある。

半導体膜ＳＦの材料としては、溶媒に溶解または分散させるものであれば、限定されるものではない。有機高分子材料は勿論のこと、低分子材料、オリゴマー等も用いることができる。また、半導体の前駆体を溶媒に溶解させたものでもよい。また、有機無機ハイブリッド材料、無機材料でも溶媒と同時に塗布し、溶媒を乾燥させることで半導体膜ＳＦを形成するものであれば用いることができる。

半導体膜ＳＦの形成方法としては、半導体材料を溶媒に溶解または分散させた溶液をチャネル部近傍に塗布できる方法であれば限定されるものではない。例えば、インクジェット法を用いることができる。隔壁層ＢＫの開口には、トップゲートボトムコンタクト型ＴＦＴ１の場合、ソース電極Ｓ・ドレイン電極Ｄと基板Ｐが、ボトムゲートボトムコンタクト型ＴＦＴ１の場合、ソース電極Ｓ・ドレイン電極Ｄとゲート絶縁膜ＧＩが露出している。この時、インクに対する撥液性の関係は、以下の条件式（１）を満足することが必要である。尚、接触角はインクの溶媒を用いて測るのが現実に則している。

隔壁層ＢＫの接触角＞ソース電極Ｓ・ドレイン電極Ｄの接触角、ゲート絶縁膜ＧＩの接触角・・・・・（１）
尚、隔壁層ＢＫとソース電極Ｓ・ドレイン電極Ｄ、ゲート絶縁膜ＧＩの接触角の差は、好ましくは１０°以上、より好ましくは２０°以上である。

また、ソース電極Ｓ・ドレイン電極Ｄとゲート絶縁膜ＧＩの接触角の差は、小さい方が好ましい。差が大きい場合には、インクの飽和度を高めに設定し、着弾後、隔壁層ＢＫ内でインク液滴が広がった後に速やかに半導体膜ＳＦが形成できるようにする、または、インクの吐出時の基板温度を高く設定し、着弾後、隔壁層ＢＫ内でインク液滴が広がった後に速やかに半導体膜ＳＦが形成できるようにする。

保護膜ＰＶの形成方法としては、インクジェット法、ディスペンサ法、スクリーン印刷法、フォトリソ法などを用いることができ、特に限定されるものではない。保護膜ＰＶの材料としては、ポリイミド系樹脂、フェノール系樹脂、アクリル系樹脂などを用いることができ、特に限定されるものではない。

保護膜ＰＦの形成方法としては、インクジェット法、ディスペンサ法、スクリーン印刷法、フォトリソ法などを用いることができ、特に限定されるものではない。保護膜ＰＦの材料としては、ポリイミド系樹脂、フェノール系樹脂、アクリル系樹脂などを用いることができ、特に限定されるものではない。

画素電極Ｅの形成方法としては、スパッタ法を用いて画素電極材料を成膜した後、フォトリソグラフィー法を用いてパターニングすることで形成することができる。また、インクジェット法などの塗布方法を用いて形成することもできる。画素電極Ｅの材料としては、ＩＴＯを用いることができる。

このような構成のＴＦＴアレイ１Ａにおいて、本発明は、半導体膜ＳＦを適正な膜厚で所定の位置に精度良く形成する為に、下地層の表面に、該下地層の表面に形成されたソース電極Ｓ・ドレイン電極Ｄを囲むように、インクに対し、ソース電極Ｓ・ドレイン電極Ｄの表面および下地層の表面よりも高い撥液性を有する隔壁層ＢＫを形成する。そして、隔壁層ＢＫの撥液性能が要求性能を満足し、且つ、安定するように、隔壁層ＢＫを、単一の下地部材（下地層）の表面に形成するものである。

ここで、隔壁層ＢＫを、単一の下地部材（下地層）の表面に形成できるようにする為、少なくとも、ソース電極ＳとソースバスＳＢ、ドレイン電極Ｄと画素電極Ｅを、同じ下地層（同一の層）の表面で接続することなく、上層および下層またはその何れかの層に形成したコンタクトホールＨを介して接続する。すなわち、ソース電極Ｓ・ドレイン電極Ｄを、下地層（同一の層）の表面で、それぞれソースバスＳＢ、画素電極Ｅと直接接続することなく、コンタクトホールＨを介して接続するものである。これにより、ソース電極Ｓ・ドレイン電極Ｄを独立して形成できるようになり、隔壁層ＢＫを、下地層の表面に形成されたソース電極Ｓ・ドレイン電極Ｄを囲んで、下地層の表面にのみ形成することができるようになる。つまり、隔壁層ＢＫを単一の下地部材（例えば、トップゲートボトムコンタクト型ＴＦＴ１の場合は基板Ｐ、ボトムゲートボトムコンタクト型ＴＦＴ１の場合はゲート絶縁膜ＧＩ）の表面に形成することができるようになる。以下、実施例によりその詳細を説明する。

（実施例１）
本発明の実施形態に係るトップゲートボトムコンタクト型のＴＦＴアレイの製造方法の実施例を図３を用いて説明する。図３（ａ）〜図３（ｇ）は、本実施例によるトップゲートボトムコンタクト型のＴＦＴアレイ１Ａの製造工程を示す主に平面模式図である。

本実施例は、５０ｍｍ×５０ｍｍ角の基板を用いて、６０ｄｐｉで縦横に各２０個の画素Ｐｘを有し、各画素ＰｘにＴＦＴ１を１個備えた電子ペーパー用のＴＦＴアレイ１Ａを製作したものである。

最初に、基板Ｐとしてガラスを用い、その上に、ＲＦスパッタ法を用いてＣｒ膜を厚み５ｎｍ、Ａｕ膜を厚み５０ｎｍで成膜した後、フォトリソグラフィー法を用いてパターニングしソース電極Ｓ・ドレイン電極Ｄ、及びソースバスＳＢ、ゲートバスＧＢを形成した（図３（ａ））。

次に、感光性撥液剤ＮＰＡＲ−５０２（日産化学社製）をスピンコートを用いて塗布した後、フォトリソグラフィー法を用いてパターニングし、厚み５００ｎｍの隔壁層ＢＫを形成した（図３（ｂ））。この時、隔壁層ＢＫは、ソース電極Ｓ・ドレイン電極Ｄを囲むように形成し、開口部は半径５０μｍの円形とした。ＮＰＡＲ−５０２（隔壁材料）はガラス（基板Ｐ）の表面にのみ触れるので安定した隔壁層ＢＫを形成することができた。

次に、テトラベンゾポルフィリンの前駆体の溶液をインクジェット法を用いて、隔壁層ＢＫに囲まれた領域に塗布し半導体膜ＳＦを形成した（図３（ｃ））。インクジェット法での吐出には４ｐｌの液滴を用いた。また、半導体膜ＳＦの形成はＮ_２雰囲気下で行い、そのまま２００℃で加熱し、結晶化させた。この時、半導体膜ＳＦは、縦横に各２０個配列された全てのＴＦＴ１において、隔壁層ＢＫの内部に精度良く成膜することができた。

次に、スパッタ法を用いてＳｉＯ_２を５００ｎｍ成膜し、その上に、ＰＣ４０３（ＪＳＲ社製）を成膜し、絶縁膜ＧＩに形成するコンタクトホールに対応する位置に開口を有するレジストＲを形成した（図３（ｄ））。続いて、ドライエッチングを用いてＳｉＯ_２層をエッチングし、コンタクトホールＨ１〜Ｈ５を有するゲート絶縁膜ＧＩを形成した（図３（ｅ））。この時併せて、ドライエッチングによりソース電極Ｓ・ドレイン電極Ｄの表面のコンタクトホールＨ４、Ｈ５に対応する位置の半導体膜ＳＦを除去した。

次に、インクジェット法を用いて銀ナノインク（ハリマ化成社製）塗布し、ゲート電極Ｇを形成した（図３（ｆ））。この時併せて、ソース電極Ｓ−ソースバスＳＢ中継パターンＳＣＰ、ドレイン電極Ｄ−画素電極Ｅ中継パターンＤＣＰを形成した。そして、ソース電極ＳとソースバスＳＢをコンタクトホールＨ４、Ｈ２、中継パターンＳＣＰを介して接続した。また、ドレイン電極Ｄと中継パターンＤＣＰをコンタクトホールＨ５を介して接続した。また、ゲート電極ＧとゲートバスＧＢをコンタクトホールＨ３を介して接続した。

最後に、インクジェット法を用いてＩＴＯナノ粒子を含むＩＴＯナノインクを塗布し、透明の画素電極Ｅを形成した。この時併せて、中継パターンＤＣＰと画素電極Ｅを接続し、ＴＦＴアレイ１Ａを完成させた（図３（ｇ））。

このように完成させたＴＦＴアレイ１Ａにおいて、隔壁層ＢＫの基板Ｐとの密着性は非常に良好であり、半導体膜ＳＦは、適正な膜厚で所定の位置に精度良く形成されていることが確認できた。
（実施例２−１）
本発明の実施形態に係るボトムゲートボトムコンタクト型のＴＦＴアレイの製造方法の第１の実施例を図４を用いて説明する。図４（ａ）〜図４（ｇ）は、本実施例によるボトムゲートボトムコンタクト型のＴＦＴアレイ１Ａの製造工程を示す主に平面模式図である。

本実施例は、５０ｍｍ×５０ｍｍ角の基板を用いて、６０ｄｐｉで縦横に各２０個の画素Ｐｘを有し、各画素ＰｘにＴＦＴ１を１個備えた電子ペーパー用のＴＦＴアレイ１Ａを製作したものである。

最初に、基板Ｐとしてガラスを用い、その上に、スパッタ法を用いてＣｒ膜を厚み５０ｎｍで成膜した後、フォトリソグラフィー法を用いてパターニングしゲート電極Ｇ、ゲートバスＧＢ、ソースバスＳＢ、ドレイン電極Ｄ−画素電極Ｅ中継パターンＤＣＰを形成した（図４（ａ））。

次に、スピンコート法を用い、フェノール樹脂を成膜した後、フォトリソグラフィー法を用いてパターニングし、コンタクトホールＨ１〜Ｈ５を有するゲート絶縁膜ＧＩを形成した（図４（ｂ））。

次に、ソース電極Ｓ・ドレイン電極Ｄをリフトオフ法で形成する為のレジストを形成した後、ＲＦスパッタ法を用いてＣｒ膜を厚み５ｎｍ、Ａｕ膜を５０ｎｍで成膜した。続いて、ＮＭＰを主成分とする剥離液でレジストを剥離し、ソース電極Ｓ・ドレイン電極Ｄを形成した（図４（ｃ））。この時併せて、ソース電極ＳとソースバスＳＢをコンタクトホールＨ３を介して接続した。また、ドレイン電極Ｄと中継パターンＤＣＰをコンタクトホールＨ４を介して接続した。また、ゲートバスＧＢをコンタクトホールＨ１、Ｈ２、中継パターンＧＣＰ介して接続した。

次に、感光性撥液剤ＮＰＡＲ５０２（日産化学社製）をスピンコートを用いて塗布した後、フォトリソグラフィー法を用いてパターニングし、厚み５００ｎｍの隔壁層ＢＫを形成した（図４（ｄ））。この時、隔壁層ＢＫは、ソース電極Ｓ・ドレイン電極Ｄを囲むように形成し、開口部は半径５０μｍの円形とした。ＮＰＡＲ−５０２（隔壁材料）はゲート絶縁膜のみ触れるので安定した隔壁層ＢＫを形成することができた。

次に、テトラベンゾポルフィリンの前駆体の溶液をインクジェット法を用いて、隔壁層ＢＫに囲まれた領域に塗布し半導体膜ＳＦを形成した（図４（ｅ））。インクジェット法での吐出には４ｐｌの液滴を用いた。インクジェット法によりチャネル部近傍に滴下された液滴は、乾燥しながら、隔壁層ＢＫの上面から開口部の撥液性の低い部分へと移動し、最終的に隔壁層ＢＫの内部にのみ半導体膜ＳＦを形成することができた。また、半導体膜ＳＦの形成はＮ_２雰囲気下で行い、そのまま２００℃で加熱し、結晶化させた。この時、半導体膜ＳＦは、縦横に各２０個配列された全てのＴＦＴ１において、隔壁層ＢＫの内部に精度良く成膜することができた。

続いて、Ｎ_２雰囲気下で、ポリイミド系樹脂をインクジェット法を用いて塗布し、溶媒を乾燥させた後、１４０℃で処理し硬化させて保護膜ＰＶを形成した（図４（ｅ））。

次に、ＰＣ４０３（ＪＳＲ社製）を厚み約１μｍで成膜した後、フォトリソグラフィー法を用いてパターニングし、コンタクトホールＨ５を有する平坦化膜ＰＦを形成した（図４（ｆ））。

最後に、スパッタ法を用いてＩＴＯを塗布した後、フォトリソグラフィー法を用いてパターニングし、透明の画素電極Ｅを形成した。この時併せて、中継パターンＤＣＰと画素電極をコンタクトホールＨ５を介して接続し、ＴＦＴアレイ１Ａを完成させた（図４（ｇ））。

このように完成させたＴＦＴアレイ１Ａにおいて、隔壁層ＢＫの基板Ｐとの密着性は非常に良好であり、半導体膜ＳＦは、適正な膜厚で所定の位置に精度良く形成されていることが確認できた。
（実施例２−２）
本発明の実施形態に係るボトムゲートボトムコンタクト型のＴＦＴアレイの製造方法の第２の実施例を図５を用いて説明する。図５（ａ）〜図５（ｇ）は、本実施例によるボトムゲートボトムコンタクト型のＴＦＴアレイ１Ａの製造工程を示す主に平面模式図である。

本実施例は、５０ｍｍ×５０ｍｍ角の基板を用いて、６０ｄｐｉで縦横に各２０個の画素Ｐｘを有し、各画素ＰｘにＴＦＴ１を１個備えた電子ペーパー用のＴＦＴアレイ１Ａを製作したものである。

最初に、基板Ｐとしてガラスを用い、その上に、スパッタ法を用いてＣｒ膜を厚み５０ｎｍで成膜した後、フォトリソグラフィー法を用いてパターニングしゲート電極Ｇ、ゲートバスＧＢを形成した（図５（ａ））。

次に、スピンコート法を用い、フェノール樹脂を成膜した後、フォトリソグラフィー法を用いてパターニングし、ゲート絶縁膜ＧＩを形成した（図５（ｂ））。

次に、ソース電極Ｓ・ドレイン電極Ｄをリフトオフ法で形成する為のレジストを形成した後、ＲＦスパッタ法を用いてＣｒ膜を厚み５ｎｍ、Ａｕ膜を５０ｎｍで成膜した。続いて、ＮＭＰを主成分とする剥離液でレジストを剥離し、ソース電極Ｓ・ドレイン電極Ｄを形成した（図５（ｃ））。この時併せて、ソースバスＳＢを形成した。

次に、感光性撥液剤ＮＰＡＲ−５０２（日産化学社製）をスピンコートを用いて塗布した後、フォトリソグラフィー法を用いてパターニングし、厚み５００ｎｍの隔壁層ＢＫを形成した（図５（ｄ））。この時、隔壁層ＢＫは、ソース電極Ｓ・ドレイン電極Ｄを囲むように形成し、開口部は半径５０μｍの円形とした。ＮＰＡＲ−５０２（隔壁材料）はガラス（基板Ｐ）の表面にのみ触れるので安定した隔壁層ＢＫを形成することができた。

次に、テトラベンゾポルフィリンの前駆体の溶液をインクジェット法を用いて、隔壁層ＢＫに囲まれた領域に塗布し半導体膜ＳＦを形成した（図５（ｅ））。インクジェット法での吐出には４ｐｌの液滴を用いた。インクジェット法によりチャネル部近傍に滴下された液滴は、乾燥しながら、隔壁層ＢＫの上面から開口部の撥液性の低い部分へと移動し、最終的に隔壁層ＢＫの内部にのみ半導体膜ＳＦを形成することができた。また、半導体膜ＳＦの形成はＮ_２雰囲気下で行い、そのまま２００℃で加熱し、結晶化させた。この時、半導体膜ＳＦは、縦横に各２０個配列された全てのＴＦＴ１において、隔壁層ＢＫの内部に精度良く成膜することができた。

続いて、Ｎ_２雰囲気下で、ポリイミド系樹脂をインクジェット法を用いて塗布し、溶媒を乾燥させた後、１４０℃で処理し硬化させて保護膜ＰＶを形成した（図５（ｅ））。

次に、ＰＣ４０３（ＪＳＲ社製）を厚み約１μｍで成膜した後、フォトリソグラフィー法を用いてパターニングし、コンタクトホールＨ１〜Ｈ３を有する平坦化膜ＰＦを形成した（図５（ｆ））。

次に、酸素を用いたドライエッチングで洗浄を行い、ソース電極Ｓ・ドレイン電極Ｄの表面のコンタクトホールＨ２、Ｈ３に対応する位置の保護膜ＰＶ、平坦化膜ＰＦを除去した。

最後に、スパッタ法を用いてＩＴＯを塗布した後、フォトリソグラフィー法を用いてパターニングし、透明の画素電極Ｅを形成した。この時併せて、ソース電極Ｓ−ソースバスＳＢ中継パターンＳＣＰを形成した。そして、ソース電極ＳとソースバスＳＢをコンタクトホールＨ２、Ｈ１、中継パターンＳＣＰを介して接続し、また、ドレイン電極Ｄと画素電極ＥをコンタクトホールＨ３を介して接続して、ＴＦＴアレイ１Ａを完成させた（図５（ｇ））。

このように完成させたＴＦＴアレイ１Ａにおいて、隔壁層ＢＫの基板Ｐとの密着性は非常に良好であり、半導体膜ＳＦは、適正な膜厚で所定の位置に精度良く形成されていることが確認できた。

このように、本発明の実施形態に係るＴＦＴアレイ１Ａの製造方法においては、少なくとも、ソース電極ＳとソースバスＳＢ、ドレイン電極Ｄと画素電極Ｅを、同じ下地層（同一の層）の表面で接続することなく、上層および下層またはその何れかの層に形成したコンタクトホールＨ（Ｈ１〜Ｈ５）を介して接続するようにした。すなわち、ソース電極Ｓ、ドレイン電極Ｄを、下地層（同一の層）の表面で、それぞれソースバスＳＢ、画素電極Ｅと直接接続することなく、コンタクトホールＨを介して接続するようにしたので、ソース電極Ｓ、ドレイン電極Ｄを電気的に独立して形成し、隔壁層ＢＫを、下地層の表面に形成されたソース電極Ｓとドレイン電極Ｄを囲んで、下地層の表面にのみ形成する。つまり、隔壁層ＢＫを単一の下地部材（例えば、トップゲートボトムコンタクト構造の場合は基板Ｐ、ボトムゲートボトムコンタクト構造の場合はゲート絶縁膜ＧＩ）の表面に形成することができる。

これにより、隔壁層ＢＫは、単一の下地部材に最適なプロセスで形成することができるので、隔壁層ＢＫに求められる撥液性能を発揮させ、且つ、その性能を安定させることができる。その結果、半導体膜ＳＦを適正な膜厚で所定の位置に精度良く形成することができる。

また、本発明の実施形態に係るＴＦＴアレイ１Ａの構成によれば、隔壁層ＢＫを、ソース電極Ｓ・ドレイン電極Ｄの表面に形成することなく、基板Ｐまたはゲート絶縁膜ＧＩの表面にのみ形成することができる。これにより、ソース電極Ｓ・ドレイン電極Ｄの材料として、仕事関数が大きく、有機半導体に好適な材料であるＡｕを用いることができる。

また、同様に、本発明の実施形態に係るＴＦＴアレイ１Ａの構成によれば、ゲート絶縁膜ＧＩの材料として、有機ＴＦＴアレイの特徴である、「真空プロセスを用いることなく液滴塗布技術を用いて、大気圧下で作製し、製造コストを抑えることができる」、という利点を活かすことができる、有機材料を用いることができる。

また、本発明の実施形態に係るＴＦＴアレイ１Ａにおいて、ソース電極Ｓおよびドレイン電極Ｄならびにチャネル部からなる平面形状は略円形とするようにした。これにより、隔壁層ＢＫの内部にインクを着弾させることが可能となり、隔壁材料の溶け込みによる特性の劣化を抑えることができる。また、隔壁層ＢＫの内部で、インクが均一に乾燥され、ＴＦＴ１間の性能のバラツキを抑えることができる。

また、本発明の実施形態に係るＴＦＴアレイ１Ａにおいては、インクを塗布する際、外部の雰囲気から遮断された好ましい環境で塗布することができる。

塗布型半導体材料は、水分、酸素に弱い為、これらの少ない環境で塗布・乾燥し、そのまま保護膜ＰＶを形成するのが好ましい。例えば、グローブボックスのような完全に密閉された空間が最も好ましく、多少の隙間を有していても常時Ｎ_２ガスを流している空間であればよい。しかしながら、これらのおおよそ密閉された空間で塗布を行うと、空間が揮発したインクの溶媒の雰囲気になってしまう。この時、ソース電極Ｓ・ドレイン電極Ｄの表面に、隔壁層ＢＫが重なっている形成されている構成の場合、ソース電極Ｓ・ドレイン電極Ｄの表面に形成された隔壁層ＢＫとその他の部材の表面に形成された隔壁層ＢＫとで溶媒雰囲気による影響度合いが異なるという問題がある。

本発明の実施形態に係るＴＦＴアレイ１Ａの構成は、前述のように、隔壁層ＢＫを、ソース電極Ｓ・ドレイン電極Ｄの表面に形成することなく、基板Ｐまたはゲート絶縁膜ＧＩの表面にのみ形成するものである。この為、前述の溶媒雰囲気に係る問題が生じない。その結果、インクを塗布する際、外部の雰囲気から遮断された好ましい環境で塗布することができる。

１Ａ ＴＦＴアレイ（薄膜トランジスタアレイ）
１ ＴＦＴ（薄膜トランジスタ）
ＢＫ 隔壁層
Ｄ ドレイン電極
ＤＣＰ 中継パターン（ドレイン電極−画素電極）
Ｅ 画素電極
Ｇ ゲート電極
ＧＣＰ 中継パターン（ゲートバス−ゲートバス）
ＧＩ ゲート絶縁膜
ＨＬ（ＧＢ） 行選択線（ゲートバス）
Ｐ 基板
ＰＦ 平坦化膜
ＰＶ 保護膜
Ｐｘ 画素
Ｒ レジスト
Ｓ ソース電極
ＳＣＰ 中継パターン（ソース電極−ソースバス）
ＳＦ 半導体膜
ＶＬ（ＳＢ） 列選択線（ソースバス）

Claims (11)

1. マトリクス状に配列された複数の薄膜トランジスタを有する薄膜トランジスタアレイの製造方法において、
   下地層の表面に、該下地層の表面に形成されたソース電極とドレイン電極を囲むように、半導体溶液に対し、前記ソース電極とドレイン電極の表面および前記下地層の表面よりも高い撥液性を有する隔壁層を形成する工程と、
   前記隔壁層によって囲まれた領域に、前記半導体溶液を塗布し半導体膜を成膜する工程と、
   前記ソース電極とソースバスを該ソース電極の上層および下層またはその何れかの層に形成したコンタクトホールを介して接続する工程と、
   前記ドレイン電極と画素電極を該ドレイン電極の上層および下層またはその何れかの層に形成したコンタクトホールを介して接続する工程と、を有することを特徴とする薄膜トランジスタアレイの製造方法。
2. ゲート電極とゲートバスを該ゲート電極の上層および下層またはその何れかの層に形成したコンタクトホールを介して接続する工程を有することを特徴とする請求項１に記載の薄膜トランジスタアレイの製造方法。
3. 前記半導体溶液は、有機半導体材料を溶解した溶液であることを特徴とする請求項１または２に記載の薄膜トランジスタアレイの製造方法。
4. 前記半導体溶液は、インクジェット法を用いて塗布することを特徴とする請求項１から３の何れか１項に記載の薄膜トランジスタアレイの製造方法。
5. 前記ソース電極および前記ドレイン電極の材料は、Ａｕであることを特徴とする請求項１から４の何れか１項に記載の薄膜トランジスタアレイの製造方法。
6. ゲート絶縁膜の材料は、有機材料であることを特徴とする請求項１から５の何れか１項に記載の薄膜トランジスタアレイの製造方法。
7. 前記ソース電極および前記ドレイン電極ならびにチャネル部からなる平面形状は略円形であることを特徴とする請求項１から６の何れか１項に記載の薄膜トランジスタアレイの製造方法。
8. 前記薄膜トランジスタは、トップゲートボトムコンタクト構造であり、
   前記下地層は、基板であることを特徴とする請求項１から７の何れか１項に記載の薄膜トランジスタアレイの製造方法。
9. 前記薄膜トランジスタは、ボトムゲートボトムコンタクト構造であり、
   前記下地層は、ゲート絶縁膜であることを特徴とする請求項１から７の何れか１項に記載の薄膜トランジスタアレイの製造方法。
10. 前記半導体溶液は、外部の雰囲気から遮断された環境で塗布することを特徴とする請求項１から９の何れか１項に記載の薄膜トランジスタアレイの製造方法。
11. 請求項１から１０の何れか１項に記載の薄膜トランジスタアレイの製造方法を用いて製造されることを特徴とする薄膜トランジスタアレイ。

Images