TWI751600B - 封裝結構 - Google Patents
封裝結構 Download PDFInfo
- Publication number
- TWI751600B TWI751600B TW109122598A TW109122598A TWI751600B TW I751600 B TWI751600 B TW I751600B TW 109122598 A TW109122598 A TW 109122598A TW 109122598 A TW109122598 A TW 109122598A TW I751600 B TWI751600 B TW I751600B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- patterned metal
- metal layer
- active element
- package structure
- Prior art date
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一種封裝結構包括重佈線路層、主動元件以及模封半導體裝置。重佈線路層包括第一圖案化金屬層、第一介電層以及第二圖案化金屬層。第一介電層設置於所述第一圖案化金屬層上。第二圖案化金屬層設置於所述第一介電層上並電性連接所述第一圖案化金屬層。主動元件設置於所述第一介電層上並電性連接所述第二圖案化金屬層,且從上視方向來看,所述主動元件的一外緣至所述第一圖案化金屬層的一外緣的一最近距離實質上為所述第一圖案化金屬層的一厚度的兩倍以上。模封半導體裝置設置於所述重佈線路層上並電性連接所述重佈線路層。
Description
本發明實施例是有關於一種封裝結構,且有關於一種具有整合主動元件的重佈線路層的封裝結構。
近年來,電子設備對於人類的生活越來越重要。為了使得電子設備能達到輕薄短小的設計,半導體封裝技術亦跟著日益進展,以發展出符合小體積、重量輕、高密度以及在市場上具有高競爭力等要求的產品。此外,為了加速了各種功能的整合,現今業界多半採用元件內嵌或晶片內嵌兩種型態將晶片與主、被動元件整合於電路基板(系統載板),以達到高效能、低功耗、體積小等需求。然而,目前的內嵌結構無法達到電路基板薄化的需求,且無法先經過測試驗證,進而影響產品的良率。因此,如何在維持積體半導體封裝的功能性與良率的同時還能夠具有較薄的厚度及/或較小的體積,已成為本領域研究人員的一大挑戰。
本發明實施例提供一種封裝結構,其可達到封裝結構薄型化的需求,且可提升產品良率。
本發明實施例的一種封裝結構包括重佈線路層、主動元件以及模封半導體裝置。重佈線路層包括第一圖案化金屬層、第一介電層以及第二圖案化金屬層。第一介電層設置於所述第一圖案化金屬層上。第二圖案化金屬層設置於所述第一介電層上並電性連接所述第一圖案化金屬層。主動元件設置於所述第一介電層上並電性連接所述第二圖案化金屬層,且從上視方向來看,所述主動元件的一外緣至所述第一圖案化金屬層的一外緣的一最近距離實質上為所述第一圖案化金屬層的一厚度的兩倍以上。模封半導體裝置設置於所述重佈線路層上並電性連接所述重佈線路層。
在本發明的一實施例中,上述的最近距離實質上介於所述厚度的兩倍至五倍之間。
在本發明的一實施例中,上述的最近距離實質上介於所述厚度的三倍至四倍之間。
在本發明的一實施例中,上述的模封半導體裝置包括一半導體裝置以及包覆所述半導體裝置的一封裝膠體,且所述半導體裝置電性連接所述第二圖案化金屬層。
在本發明的一實施例中,上述的主動元件包括低溫高頻主動元件、開關晶片、訊號放大器晶片或低雜訊放大器晶片。
在本發明的一實施例中,上述的重佈線路層更包括一阻水阻氣層,設置於所述第一介電層上,所述阻水阻氣層包覆所述主動元件並暴露所述主動元件的多個接點。
在本發明的一實施例中,上述的第一圖案化金屬層及/或所述第二圖案化金屬層包括被動元件圖案。
在本發明的一實施例中,從上視方向來看,所述主動元件的投影區域與所述第一圖案化金屬層重疊。
在本發明的一實施例中,從上視方向來看,所述主動元件的投影區域不與所述第一圖案化金屬層重疊。
在本發明的一實施例中,所述主動元件包括發射極、與所述發射極間隔開的基極、設置在所述發射極與所述基極之間的連接層以及集極。
在本發明的一實施例中,所述主動元件的接點朝向背離所述第一介電層的方向設置。
在本發明的一實施例中,所述主動元件的接點朝向所述第一介電層的方向設置於所述第一介電層上,並與所述第二圖案化金屬層電性連接。
本發明實施例的一種封裝結構包括一重佈線路層、一主動元件以及一模封半導體裝置。重佈線路層包括一第一圖案化金屬層、一第一介電層以及一第二圖案化金屬層。第一介電層設置於所述第一圖案化金屬層上,其中所述第一介電層的黏滯度實質上小於1000cP。第二圖案化金屬層設置於所述第一介電層上並電性連接所述第一圖案化金屬層。主動元件設置於所述第一介電層上並電性連接所述第二圖案化金屬層。模封半導體裝置設置於所述重佈線路層上並電性連接所述重佈線路層。
在本發明的一實施例中,所述的封裝結構更包括一第二介電層,其中所述第一圖案化金屬層設置於所述第二介電層上,且所述第二介電層的黏滯度實質上大於所述第一介電層的黏滯度。
在本發明的一實施例中,所述第一圖案化金屬層及/或所述第二圖案化金屬層包括被動元件圖案。
在本發明的一實施例中,所述模封半導體裝置包括一半導體裝置以及包覆所述半導體裝置的一封裝膠體,且所述半導體裝置電性連接所述第二圖案化金屬層。
在本發明的一實施例中,所述主動元件包括低溫高頻主動元件、開關晶片、訊號放大器晶片或低雜訊放大器晶片,其中所述主動元件的製程溫度實質上低於攝氏300度,且所述主動元件的工作頻率實質上大於1GHz。
在本發明的一實施例中,所述主動元件包括發射極、與所述發射極間隔開的基極、設置在所述發射極與所述基極之間的連接層以及集極。
在本發明的一實施例中,所述重佈線路層更包括一阻水阻氣層,設置於所述第一介電層上,所述阻水阻氣層包覆所述主動元件並暴露所述主動元件的多個接點。
基於上述,本發明實施例將主動元件整合於重佈線路層內,並且,利用各種佈局,可確保主動元件設置的表面具有足夠的平坦度,而不會因下方的圖案化金屬層而產生高度段差,因此,本實施例的封裝結構可具有較薄的封裝厚度及/或封裝體積,更可確保用以設置主動元件的介電層的表面平坦性,因而可提升主動元件的電性表現。並且,主動元件可為低溫高頻主動元件,因而使封裝結構可應用於高頻電路中。且主動元件可包覆於阻水阻氣層內,以防止水氣滲入主動元件。此外,被動元件也可整合於重佈線路層中,成為重佈線路層中的圖案化線路層的一部份,以進一步降低封裝結構的封裝厚度及/或封裝體積。
有關本發明實施例在配合參考圖式之下述各實施例的詳細說明中,將可清楚的呈現。以下實施例中所提到的方向用語,例如:「上」、「下」、「前」、「後」、「左」、「右」等,僅是參考附加圖式的方向。因此,使用的方向用語是用來說明,而並非用來限制本發明實施例。並且,在下列各實施例中,相同或相似的元件將採用相同或相似的標號。
圖1是依照本發明的一實施例的一種封裝結構的剖面示意圖。請參照圖1,在某些實施例中,封裝結構100包括重佈線路層110、主動元件130以及模封半導體裝置120。重佈線路層110包括第一圖案化金屬層111、第一介電層112以及第二圖案化金屬層114。在某些實施例中,封裝結構100的製作方法可包括下列步驟。首先,重佈線路層110可形成於一載板(例如圖3所示的載板C1)上。載板可包含例如玻璃、陶瓷或氧化矽等矽基材料或是如氧化鋁等其它材料、這些材料中的任一種的組合或類似物。在某些實施例中,第一圖案化金屬層111可形成於載板上,接著,第一介電層112可再設置於第一圖案化金屬層111上。在一些實施例中,第一介電層112可以是聚苯並惡唑(polybenzoxazole, PBO),但可替代地利用任何合適的材料,如聚醯亞胺(polyimide)或聚醯亞胺衍生物。第一介電層112可使用例如旋塗(spin-coating)製程來塗佈第一介電層112,但本實施例並不限制介電層112的形成方法及其材料。
在一些實施例中,第一介電層112可包括通孔1121,其可通過以下步驟而形成。首先,移除部份第一介電層112以暴露下覆(underlying)的結構(例如第一圖案化金屬層111)的至少一部分。在一些實施例中,可使用合適的光阻層及蝕刻製程來形成通孔1121。當然,本實施例並不以此為限。
在某些實施例中,第二圖案化金屬層114設置於所述第一介電層112上,並可經由通孔1121而電性連接第一圖案化金屬層111。在一些實施例中,第二圖案化金屬層114填入第一介電層112的通孔1121中。換句話說,第二圖案化金屬層114延伸到通孔1121中。在一些實施例中,重佈線路層110中的圖案化金屬層(例如第一圖案化金屬層111以及第二圖案化金屬層114等)可以使用晶種層、圖案化光阻層以及鍍覆(plating)等製程而形成。舉例來說,第一圖案化金屬層111以及第二圖案化金屬層114可透過減成法、加成法或半加成法等合適的製程來形成。然而,上文所描述的製程僅用於說明。本實施例並不以此為限。
在某些實施例中,主動元件130設置於第一介電層112上,並電性連接所述第二圖案化金屬層114。在本實施例中,主動元件130包括薄膜主動元件,更具體而言,主動元件130可為低溫高頻主動元件、開關晶片、訊號放大器晶片、低雜訊放大器晶片或其他可適用於本發明實施例的製作方法的主動元件。舉例來說,主動元件130可為低溫高頻電晶體(low temperature high frequency transistor, LTHFT)。在某些實施例中,所謂的「低溫高頻」可例如為其製程溫度約低於攝氏300度左右,且其工作頻率約大於1GHz左右。當然,本實施例並不以此為限。請參考圖2,在主動元件130為低溫高頻主動元件的實施例中,主動元件130可包括發射極(emitter electrode)131以及與發射極131間隔開的基極(base electrode)137,使得至少部份的輸入訊號可以傳遞於發射極131及基極137之間,因而使電子可從發射極131朝基極137發射。主動元件130更可包括第一隧道結構,其設置在發射極131與基極137之間,具體來說,第一隧道結構可包括連接層136以及覆蓋連接層136的阻擋層135,使發射極131及基極137可透過阻擋層135與連接層136間隔開。如此,第一隧道結構可用於傳輸電子至發射極131與基極137以及傳輸電子於發射極131與基極137之間。此外,主動元件130更可包括集極(collector electrode)133、一阻擋層134以及第二隧道結構,其中,阻擋層134設置於集極133與基極137之間,由發射極131發射的至少一部份電子可傳輸於基極137與集極133之間,並收集於集極133。當然,本實施例僅用以舉例說明,並非用以限制主動元件130的結構與種類。如此配置,本實施例的封裝結構可用於高頻電路中,例如,射頻(Radio Frequency, RF)電路,但本實施例並不以此為限。
在某些實施例中,可形成模封半導體裝置120於重佈線路層110上。重佈線路層110包括了介電層119、116、115及第一介電層112。在一些實施例中,模封半導體裝置120可包括半導體裝置122以及包覆所述半導體裝置122的封裝膠體124,且模封半導體裝置120的半導體裝置122電性連接重佈線路層110的第二圖案化金屬層114。
在某些實施例中,半導體裝置122可例如透過表面黏著技術(surface mount technology, SMT)而設置於重佈線路層110,並透過例如一球底金屬層(Under Bump Metallurgy, UBM)1151而將半導體裝置122的接墊1221電性連接至重佈線路層110。球底金屬層1151設置於重佈線路層110的(最上層)介電層115上。接著,在重佈線路層110上形成封裝膠體124以包覆半導體裝置122。在某些實施例中,封裝膠體124可包括模製化合物(molding compound)、環氧樹脂或樹脂等。在一些實施例中,封裝膠體124頂部表面可高於半導體裝置122的背面,意即,封裝膠體124覆蓋半導體裝置122的背面。接著,可進行固化製程(curing process)於封裝膠體124,以將封裝膠體124硬化。
在某些實施例中,第一圖案化金屬層111及/或第二圖案化金屬層114可包括被動元件圖案117。在某些實施例中,被動元件圖案117可例如包括電容圖案以及電感圖案,其可透過例如在用以形成圖案化金屬層111/114的光阻層上設計對應圖案,以使形成的圖案化金屬層111/114上具有被動元件圖案117。舉例而言,在本實施例中,第一圖案化金屬層111中的部份圖案以及對應的第二圖案化金屬層114的部份圖案可共同形成封裝結構100的電容。第一圖案化金屬層111中的另一部份圖案可形成封裝結構100的電感。
在某些實施例中,從上視方向來看,所述主動元件130的外緣至所述第一圖案化金屬層111的外緣的最近距離D1實質上為所述第一圖案化金屬層111的厚度T1的兩倍以上(意即,D1≧2T1)。在一實施例中,所述最近距離D1約介於所述厚度T1的兩倍至五倍之間(意即,5T1≧D1≧2T1)。在另一實施例中,所述最近距離D1約可介於所述厚度T1的三倍至四倍之間(意即,4T1≧D1≧3T1)。在本實施例中,最近距離D1約大於20微米(μm),但本實施例僅用以舉例說明,並不以此為限。
在某些實施例中,由於覆蓋於第一圖案化金屬層111上的第一介電層112易於第一圖案化金屬層111的外緣處產生高度起伏(段差),因此,藉由上述的結構配置將主動元件130的外緣與第一圖案化金屬層111的外緣之間保持一段距離D1,可確保主動元件130設置的表面(第一介電層112)具有足夠的平坦度,而不會因下方的第一圖案化金屬層111而產生高度段差,進而影響主動元件的電性表現。也就是說,藉由使主動元件130的外緣與第一圖案化金屬層111的外緣之間保持距離D1,可確保用以設置主動元件130的第一介電層112的平坦性,因而可提升主動元件130的電性表現。
具體而言,例如在圖1的實施例中,第一圖案化金屬層111鋪設於主動元件130的正下方,且所述主動元件130的外緣至所述第一圖案化金屬層111的外緣的最近距離D1為第一圖案化金屬層111的厚度T1的兩倍以上,也就是說,從上視方向來看,主動元件130的投影區域與第一圖案化金屬層111重疊,且第一圖案化金屬層111的外緣與主動元件130的投影區域的外緣之間須至少維持距離D1,因而可確保主動元件130不受第一圖案化金屬層111影響而可具有足夠的平坦度。
圖1A是依照本發明的一實施例的一種封裝結構的剖面示意圖。在此必須說明的是,本實施例之封裝結構100a與圖1之封裝結構100相似,因此,本實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,本實施例不再重複贅述。請參照圖1A,以下將針對本實施例之封裝結構100a與圖1之封裝結構100的差異做說明。
在圖1A的實施例中,第一圖案化金屬層111的佈局須避開主動元件130的正下方,也就是說,主動元件130的正下方須為一線路淨空區域,且主動元件130的外緣至第一圖案化金屬層111的外緣的最近距離D1為第一圖案化金屬層111的厚度T1的兩倍以上,也就是說,從上視方向來看,主動元件130的投影區域不與第一圖案化金屬層111重疊,第一圖案化金屬層111的外緣與主動元件130的投影區域的外緣之間須至少維持距離D1,因而可確保主動元件130設置的表面(第一介電層112)不受第一圖案化金屬層111影響而可具有足夠的平坦度。
在某些實施例中,重佈線路層110更可包括阻水阻氣層113,其設置於所述第一介電層112上,其中,阻水阻氣層113包覆所述主動元件130並暴露所述主動元件130的多個接點,以使第二圖案化金屬層114仍可與主動元件130的接點形成電性連接。在某些實施例中,阻水阻氣層113可包括無機材料、有機材料及/或阻水阻氣塗層(solution-coated gas barrier, SGB)。阻水阻氣層113可為單層結構或多層結構,在一實施例中,多層結構可為無機材料及有機材料的相互堆疊。舉例而言,阻水阻氣層113的無機材料可包括氧化矽(SiOx)、氮化矽(SiNx)、氮氧化矽(SiON)、氧化鋁(Al
2O
3)、氧化鎂(MgO)或其類似物,其可透過化學氣相沉積(chemical vapor deposition, CVD)、物理氣相沉積(Physical vapor deposition,PVD)等沉積製程或其他方法形成。阻水阻氣層113的有機材料可包括甲基三甲氧基矽氧烷混合物或其類似物,其可透過噴塗的方式形成於第一介電層112,但本實施例並不以此為限。
本發明實施例將主動元件130整合於重佈線路層110內,這樣的重佈線路層110可由多種製程而形成,以下僅列舉其中幾種可能的製作方法,但並不以此為限。
圖3至圖8是依照本發明的一實施例的一種封裝結構的製造流程的中間階段的剖面示意圖。請先參照圖3,在本實施例中,形成(第一)介電層112於載板C1上。載板C1可包含例如玻璃、陶瓷或氧化矽等矽基材料或是如氧化鋁等其它材料、這些材料中的任一種的組合或類似物。載板C1在俯視狀態下的形狀可呈圓形且大小可與矽晶圓相同,但不以此為限。在某些實施例中,載板C1可包括黏著層A1。在一些實施例中,黏著層A1可被以液體形式塗布並進行固化。在其他實施例中黏著層A1可透過層壓(lamination)的方式來形成。在一些實施例中,黏著層A1是感光性的且可透過使用紫外(ultra-violet,UV)光或雷射進行照射而從載板C1輕易地脫離。舉例來說,黏著層A1可包括光熱轉換(light-to-heat-conversion,LTHC)塗層。在一些其他實施例中,黏著層A1包含熱敏性黏合劑(heat-sensitive adhesive)。為了圖面簡潔,以下的圖4至圖21的剖面圖將省略繪示載板C1。
在某些實施例中,介電層116可先形成於載板C1上,接著,再形成(第一)圖案化金屬層111於介電層116上,之後,再形成(第一)介電層112於介電層116上。在某些實施例中,圖案化金屬層111(及/或圖案化金屬層114)的材料可包括鋁、鋁合金、銅或銅合金等,但不以此為限。然而,圖案化金屬層111(及/或圖案化金屬層114)也可由其他類型的導電材料製成。介電層116、112是由介電材料製成,例如聚醯亞胺、聚苯並惡唑(polybenzoxazole,PBO)或苯並環丁烯(benzocyclobutene,BCB)等聚合物材料,但不以此為限。在某些實施例中,介電層112可包括通孔1121,以暴露至少部份圖案化金屬層111。
接著,可形成阻水阻氣層113於介電層112上,且阻水阻氣層113包覆主動元件130,以防止水氣滲入主動元件130。須說明的是,本發明的實施例有多種方法可形成以阻水阻氣層113包覆主動元件130的結構,以下僅列舉其中幾種可能的製作方法,但並不以此為限。
請接續參照圖4,在某些實施例中,第一阻水阻氣層1131’可形成於介電層112上,其中,第一阻水阻氣層1131’可覆蓋(填入)所述通孔1121以及全面地覆蓋介電層112的上表面。在本實施例中,第一阻水阻氣層1131’可為無機材料,其可包括氧化矽(SiOx)、氮化矽(SiNx)、氮氧化矽(SiON)、氧化鋁(Al
2O
3)、氧化鎂(MgO)或其類似物,並可透過例如化學氣相沉積(chemical vapor deposition, CVD)、物理氣相沉積(Physical vapor deposition,PVD)等沉積製程或其他方法形成於介電層112上。
請同時參照圖5及圖6,主動元件130可設置於第一阻水阻氣層1131’上,接著,第二阻水阻氣層1132’可形成於第一阻水阻氣層1131’上以覆蓋所述主動元件130。在本實施例中,第二阻水阻氣層1132’也可為無機材料,其可包括氧化矽(SiOx)、氮化矽(SiNx)、氮氧化矽(SiON)、氧化鋁(Al
2O
3)、氧化鎂(MgO)或其類似物,並可透過例如化學氣相沉積、物理氣相沉積等沉積製程或其他方法形成於第一阻水阻氣層1131’上。
接著,請參照圖7,進行一圖案化製程,以移除部份的第一阻水阻氣層1131’以及第二阻水阻氣層1132’而形成如圖7所示的第一阻水阻氣層1131以及第二阻水阻氣層1132。第一阻水阻氣層1131以及第二阻水阻氣層1132可組成阻水阻氣層113。在本實施例中,上述的圖案化製程可為蝕刻製程,其可用以移除覆蓋(填入)通孔1121的第一阻水阻氣層1131’以及第二阻水阻氣層1132’,並可移除覆蓋主動元件130的多個接點132的第二阻水阻氣層1132’。
接著,請參照圖8,圖案化金屬層114可形成於介電層112上,其中,圖案化金屬層114覆蓋被阻水阻氣層113所暴露的通孔1121以及接點132,以使圖案化金屬層114可經由通孔1121電性連接至下方的圖案化金屬層111,並經由接點132電性連接至主動元件130。圖案化金屬層114的形成方法可包括加成法、減成法或是半加成法,但本實施例並不以此為限。
接著,依前述的製作方法形成模封半導體裝置120於本實施例的重佈線路層上,即可得到圖1A的封裝結構100a。當然,任何所屬技術領域中具有通常知識者應了解,本發明所述的各種不同的實施例皆可自行任意組合,舉例而言,圖3至圖8所述的製作方法所形成的結構也可套用於圖1的封裝結構100中,以使圖案化金屬層111舖設於主動元件130的下方以確保介電層112的平坦度。
圖9至圖13是依照本發明的一實施例的一種封裝結構的製造流程的中間階段的剖面示意圖。在此必須說明的是,本實施例之封裝結構的製造流程與圖3至圖8之封裝結構的製造流程相似,因此,本實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,本實施例不再重複贅述。以下將針對本實施例之封裝結構的製造流程與圖3至圖8之封裝結構的製造流程的差異做說明。
請先參照圖9,在某些實施例中,形成第一阻水阻氣層1131’於介電層112上,其中,第一阻水阻氣層1131’覆蓋所述通孔1121以及介電層112的上表面。在某些實施例中,第一阻水阻氣層1131’可覆蓋(填入)所述通孔1121以及全面地覆蓋介電層112的上表面。在本實施例中,第一阻水阻氣層1131’可為無機材料,其可包括氧化矽(SiOx)、氮化矽(SiNx)、氮氧化矽(SiON)、氧化鋁(Al
2O
3)、氧化鎂(MgO)或其類似物,並可透過例如化學氣相沉積(chemical vapor deposition, CVD)、物理氣相沉積(Physical vapor deposition,PVD)等沉積製程或其他方法形成於介電層112上。
同時參照圖10及圖11,主動元件130可設置於第一阻水阻氣層1131’上,接著,進行一圖案化製程,以移除部份的第一阻水阻氣層1131’。在某些實施例中,上述的圖案化製程可為蝕刻製程,其可用以移除覆蓋(填入)通孔1121的第一阻水阻氣層1131’ 而形成如圖11所示的第一阻水阻氣層1131。
接著,請參照圖12,可形成圖案化金屬層114於介電層112上,在某些實施例中,圖案化金屬層114可形成於第一阻水阻氣層1131上,並覆蓋被第一阻水阻氣層1131所暴露的通孔1121,此外,圖案化金屬層114可至少暴露主動元件130的部份上表面,並覆蓋主動元件130的接點132,以使圖案化金屬層114可經由通孔1121電性連接至下方的圖案化金屬層111,並經由接點132電性連接至主動元件130。在某些實施例中,圖案化金屬層114的形成方法可包括加成法、減成法或是半加成法,但本實施例並不以此為限。
接著,請參照圖13,在某些實施例中,可形成第二阻水阻氣層1132於圖案化金屬層114上,以覆蓋被圖案化金屬層114所暴露的部份主動元件130。在某些實施例中,第二阻水阻氣層1132可先是全面覆蓋圖案化金屬層114的上表面,並覆蓋被圖案化金屬層114所暴露的主動元件130的部份上表面,接著再透過蝕刻製程移除覆蓋通孔1121的部份第二阻水阻氣層1132,也就是說,第二阻水阻氣層1132暴露通孔1121並覆蓋被圖案化金屬層114所暴露的主動元件130的部份上表面。在本實施例中,第二阻水阻氣層1132’也可為無機材料,其可包括氧化矽(SiOx)、氮化矽(SiNx)、氮氧化矽(SiON)、氧化鋁(Al
2O
3)、氧化鎂(MgO)或其類似物,並可透過例如化學氣相沉積、物理氣相沉積等沉積製程或其他方法形成於圖案化金屬層114上。
圖14是依照本發明的一實施例的一種封裝結構的剖面示意圖。請參照圖14,接著,依前述的製作方法形成模封半導體裝置120於本實施例的重佈線路層,即可得到圖14的封裝結構100b。惟在圖14的實施例中,第二阻水阻氣層1132的圖案與圖13中的第二阻水阻氣層1132的圖案有些許不同。在圖14的實施例中,第二阻水阻氣層1132僅覆蓋被圖案化金屬層114所暴露的部份主動元件130以及部分的圖案化金屬層114,但其他的流程步驟大致與圖9至圖13所述的製作方法相同。當然,任何所屬技術領域中具有通常知識者應了解,本發明所述的各種不同的實施例皆可自行任意組合,舉例而言,圖9至圖13所述的製作方法所形成的結構也可套用於圖1及圖1A的封裝結構100、100a中,本實施例並不以此為限。
圖15至圖18是依照本發明的一實施例的一種封裝結構的製造流程的中間階段的剖面示意圖。在此必須說明的是,本實施例之封裝結構的製造流程與圖3至圖8之封裝結構的製造流程相似,因此,本實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,本實施例不再重複贅述。以下將針對本實施例之封裝結構的製造流程與圖3至圖8之封裝結構的製造流程的差異做說明。
在某些實施例中,阻水阻氣層113(例如包括阻水阻氣層1131、1132)可為有機材料或阻水阻氣塗層(solution-coated gas barrier, SGB),且可透過噴塗的方式形成於介電層112。在某些實施例中,有機材料可包括甲基三甲氧基矽氧烷混合物或其類似物,但本實施例並不以此為限。請先參照圖15,在本實施例中,第一阻水阻氣層1131可噴塗於所述介電層112上。由於本實施例是透過噴塗的方式形成第一阻水阻氣層1131,故第一阻水阻氣層1131得以直接形成於特定的區域而無須先全面性沉積一層阻水阻氣層再對其進行圖案化,以得到期望的圖案。在本實施例中,第一阻水阻氣層1131可噴塗於介電層112欲設置主動元件130的區域上。
請參照圖16及圖17,在某些實施例中,主動元件130可設置於第一阻水阻氣層1131上,接著,可噴塗第二阻水阻氣層1132於主動元件130以及第一阻水阻氣層1131上,以使第二阻水阻氣層1132全面覆蓋主動元件130。由於本實施例是透過噴塗的方式形成第二阻水阻氣層1132,故第二阻水阻氣層1132也可直接噴塗以覆蓋主動元件130上。接著,可進行一圖案化製程,以透過例如蝕刻製程來移除覆蓋主動元件130的接點132的部份第二阻水阻氣層1132。
接著,請參照圖18,在某些實施例中,可形成圖案化金屬層114於介電層112上,在某些實施例中,圖案化金屬層114可形成於介電層112上並覆蓋通孔1121,且可覆蓋被第二阻水阻氣層1132所暴露的主動元件130的接點132,以使圖案化金屬層114可經由通孔1121電性連接至下方的圖案化金屬層111,並經由接點132電性連接至主動元件130。在某些實施例中,圖案化金屬層114的形成方法可包括加成法、減成法或是半加成法,但本實施例並不以此為限。
圖19是依照本發明的一實施例的一種封裝結構的剖面示意圖。請參照圖19,接著,依前述的製作方法形成模封半導體裝置120於本實施例的重佈線路層上,即可得到圖19的封裝結構100c。當然,任何所屬技術領域中具有通常知識者應了解,本發明所述的各種不同的實施例皆可自行任意組合,本實施例的製作流程及其所製作出結構可套用於本發明的任意實施例上。
圖20至圖21是依照本發明的一實施例的一種封裝結構的製造流程的中間階段的剖面示意圖。在此必須說明的是,本實施例之封裝結構的製造流程與圖15至圖19之封裝結構的製造流程相似,因此,本實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,本實施例不再重複贅述。以下將針對本實施例之封裝結構的製造流程與圖15至圖19之封裝結構的製造流程的差異做說明。
請參照圖20,在某些實施例中,相似於前述實施例,第一阻水阻氣層1131也可先噴塗於介電層112欲設置主動元件130的區域上。接著,再將主動元件130設置於第一阻水阻氣層1131上。接著,再形成如圖20所示的圖案化金屬層114於介電層112上。在某些實施例中,圖案化金屬層114可形成於介電層112上並覆蓋通孔1121,且可覆蓋主動元件130的接點132以及部份第一阻水阻氣層1131,以使圖案化金屬層114可經由通孔1121電性連接至下方的圖案化金屬層111,並經由接點132電性連接至主動元件130。在某些實施例中,圖案化金屬層114可暴露主動元件130的部份上表面。圖案化金屬層114的形成方法可包括加成法、減成法或是半加成法,但本實施例並不以此為限。
接著,請參照圖21,在某些實施例中,可噴塗第二阻水阻氣層1132於主動元件130上,以使第二阻水阻氣層1132被圖案化金屬層114所暴露的部份上表面。換句話說,圖案化金屬層114可具有開口1141,以暴露主動元件130的部份上表面,而第二阻水阻氣層1132則可直接噴塗於此開口1141內,以覆蓋被圖案化金屬層114所暴露的主動元件130的上表面。
圖22至圖27是依照本發明的不同實施例的封裝結構的剖面示意圖。在此必須說明的是,圖22至圖27所示之封裝結構100d~100i與前述實施例之封裝結構100a~100c相似,因此,本實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,本實施例不再重複贅述。以下將針對圖22至圖27所示之封裝結構100d~100i與前述實施例之封裝結構100a~100c的差異做說明。
請先參照圖22,在某些實施例中,封裝結構100d可省略阻水阻氣層113,也就是說,主動元件130可直接設置於介電層112上而無須被包覆於阻水阻氣層113中。圖案化線路層114則可直接覆蓋主動元件130的接點,以與主動元件130形成電性連接。
請參照圖23,在某些實施例中,封裝結構100e的(第一)介電層112’可為一平坦層,其黏滯度(viscosity)可實質上小於1000cP。進一步而言,介電層112’的黏滯度實質上小於重佈線路層120的其他介電層(例如介電層116)的黏滯度。換句話說,(第一)圖案化線路層111所設置於其上的(第二)介電層116的黏滯度約大於主動元件130所設置於其上的介電層112’的黏滯度。舉例而言,介電層116的黏滯度約為116cP,而介電層112’的黏滯度約為10cP。在這樣的特性下,介電層112’可具有較高的平坦度,因此,主動元件130設置於其上可具有較佳的電性表現,而不會受到下方的圖案化線路層111的佈局影響。也就是說,在這樣的配置下,只要主動元件130設置在黏滯度較小的介電層112上,其下方的圖案化線路層111可任意佈局,而無須受到如圖1及圖1A所述的佈局限制(D1≧2T1)。
請參照圖24,在某些實施例中,封裝結構100f的(第一)介電層112’以及(第二)介電層116’皆可為平坦層,其黏滯度可實質上小於1000cP。進一步而言,介電層112’、116’的黏滯度實質上小於重佈線路層120的其他介電層(例如介電層119)的黏滯度。舉例而言,介電層119的黏滯度約為116cP,而介電層112’、116’的黏滯度約為10cP。在本實施例中,主動元件130設置於介電層112’上,而包括被動元件圖案117的第一圖案化線路層111則設置於介電層116’上。在這樣的配置下,由於介電層112’、116’的黏滯度較小,因而可具有較高的平坦度,據此,分別設置於其上的主動元件130以及被動元件圖案117可具有較佳的電性表現,而不會受到下方的圖案化線路層(例如圖案化線路層111、118)的佈局影響。
請參照圖25,在某些實施例中,封裝結構100g的第一圖案化金屬層111可包括被動元件圖案1172,而第二圖案化金屬層114則可包括被動元件圖案1171。在某些實施例中,被動元件圖案1172可在形成第一圖案化金屬層111的同一個步驟中同步形成。同理,被動元件圖案1171可在形成第二圖案化金屬層114的同一個步驟中同步形成。舉例而言,在本實施例中,第二圖案化金屬層114的線路圖案1142(例如相鄰且不相接的任兩線路圖案1142)可形成封裝結構100g的電容(被動元件圖案1171),而第一圖案化金屬層111中的線路圖案1111則可形成封裝結構100g的電感(被動元件圖案1172)。然而,本實施例並不以此為限。
請參照圖26,在某些實施例中,封裝結構100h的第一圖案化金屬層111可包括部份的被動元件圖案1171以及被動元件圖案1172,而第二圖案化金屬層114則可包括另一部份的被動元件圖案1171。在某些實施例中,被動元件圖案1172可例如為封裝結構100h的電感,其可在形成第一圖案化金屬層111的同一個步驟中同步形成。在某些實施例中,被動元件圖案1171可包括封裝結構100h的電容,其可為重佈線路層110的其中兩層圖案化金屬層,且兩者之間以介電層分隔開。舉例而言,在本實施例中,被動元件圖案1171可在形成第一圖案化金屬層111的步驟以及形成第二圖案化金屬層114的步驟中分別形成,以共同組成封裝結構100h的電容。然而,本實施例並不以此為限。舉例而言,在本實施例中,第二圖案化金屬層114的線路圖案1142可與第一圖案化金屬層111的線路圖案1112共同形成封裝結構100g的電容(被動元件圖案1171),而第一圖案化金屬層111中的線路圖案1111則可形成封裝結構100g的電感(被動元件圖案1172)。
請參照圖27,在主動元件130下方的介電層119較平整的情況下,主動元件130也可設置於介電層119上,其中,介電層119下方並未設置圖案化金屬層,也就是說,主動元件130可設置於重佈線路層110中最遠離模封半導體裝置120的介電層119上,且主動元件130的正下方不具任何圖案化金屬層。換句話說,從上視方向來看,主動元件130的投影區域不與任何圖案化金屬層重疊,因而可確保主動元件130不受下方的圖案化金屬層影響而可具有足夠的平坦度。在本實施例中,主動元件130可受阻水阻氣層113所包覆,但本實施例並不以此為限。
圖28是依照本發明的一實施例的封裝結構的剖面示意圖。圖29是依照本發明的一實施例的封裝結構的局部剖面示意圖。在此必須說明的是,圖28所示之封裝結構100j與圖26所示之封裝結構100h相似,因此,本實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,本實施例不再重複贅述。以下將針對圖28所示之封裝結構100j與圖26所示之封裝結構100h的差異做說明。
請參照圖28及圖29,在某些實施例中,主動元件130a可為低溫高頻主動元件或為晶片,在主動元件130a為晶片的實施例中,主動元件130a可例如為開關晶片、訊號放大器晶片、低雜訊放大器(Low Noise Amplifier, LNA)晶片或其他可適用於本發明實施例的製作方法的晶片。在本實施例中,主動元件130a的製程溫度約可低於攝氏300度,且主動元件130a的工作頻率約可大於1GHz。當然,本實施例並不以此為限。在本實施例中,主動元件130a的接點132a可朝向背離介電層112的方向設置,也就是說,主動元件130a可以是面朝上(face up)的方式設置於介電層112上。因此,本實施例的主動元件130a可經由前述的製程(例如圖3至圖8、圖9至圖13、圖15至圖18以及圖20至圖21所示的製程)而被阻水阻氣層113所包覆,並與圖案化金屬層114電性連接。詳細的製程步驟可參考前述實施例,本實施例不再重複贅述。在某些實施例中,封裝結構100j可設置於基板200上。
圖30是依照本發明的一實施例的封裝結構的剖面示意圖。圖31是依照本發明的一實施例的封裝結構的局部剖面示意圖。圖32是依照本發明的一實施例的封裝結構的局部剖面示意圖。在此必須說明的是,圖30所示之封裝結構100k與圖28所示之封裝結構100j相似,因此,本實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,本實施例不再重複贅述。以下將針對圖30所示之封裝結構100k與圖28所示之封裝結構100j的差異做說明。
請參照圖30至圖32,在某些實施例中,主動元件130a可例如為低溫高頻主動元件或為開關晶片、訊號放大器晶片、低雜訊放大器晶片等晶片或其他可適用於本發明實施例的製作方法的晶片。在本實施例中,主動元件130a的製程溫度約可低於攝氏300度,且其工作頻率約可大於1GHz。當然,本實施例並不以此為限。在本實施例中,主動元件130a的接點132a可朝向介電層112的方向設置於介電層112上,也就是說,主動元件130a可以是面朝下(face down)的方式設置於介電層112上,並與圖案化金屬層114a電性連接。在某些實施例中,圖案化金屬層114a可先透過一般的線路製程形成於介電層112上,接著,主動元件130a在以面朝下的方式設置於圖案化金屬層114a並與之形成電性連接。接著,再將阻水阻氣層113a形成於圖案化金屬層114a上以覆蓋並包覆主動元件130a。在某些實施例中,阻水阻氣層113a(例如包括阻水阻氣層1131、1132)可為有機材料或阻水阻氣塗層(solution-coated gas barrier, SGB),且可透過噴塗的方式形成於介電層112上。在某些實施例中,有機材料可包括甲基三甲氧基矽氧烷混合物或其類似物,但本實施例並不以此為限。在本實施例中,阻水阻氣層113a可直接噴塗於主動元件130a所設置的位置上,以包覆主動元件130a。由於本實施例是透過噴塗的方式形成阻水阻氣層113a,故阻水阻氣層113a得以直接形成於特定的區域而無須先全面性沉積一層阻水阻氣層再對其進行圖案化,以得到期望的圖案。當然,本實施例並不以此為限,阻水阻氣層113a也可如前述實施例的製作方法先全面性沉積一層阻水阻氣層再對其進行圖案化,以得到如圖31及圖32所示的結構。
在某些實施例中,主動元件130a可以如圖31所示之透過銅對銅直接接合(copper to copper direct bonding)的方式設置於圖案化金屬層114a上,並與圖案化金屬層114a電性連接,之後再被阻水阻氣層113a所包覆而形成圖31的結構。在其他替換性的實施例中,主動元件130a也可以如圖32所示之透過覆晶接合(flip chip)的方式以焊料138連接主動元件130a的接點132a與圖案化金屬層114a,之後再被阻水阻氣層113a所包覆而形成圖32的結構。本實施例並不限制主動元件130a的設置方式以及阻水阻氣層113a的形成方式。在本實施例中,封裝結構100k可設置於基板200上。
綜上所述,本實施例將主動元件整合於重佈線路層內,並且,利用各種佈局,可確保主動元件設置的表面具有足夠的平坦度,而不會因下方的圖案化金屬層而產生高度段差,因此,本實施例的封裝結構可具有較薄的封裝厚度及/或封裝體積,更可確保用以設置主動元件的介電層的表面平坦性,因而可提升主動元件的電性表現。並且,主動元件可為低溫高頻主動元件,因而使封裝結構可應用於高頻電路中。且主動元件可包覆於阻水阻氣層內,以防止水氣滲入主動元件。此外,被動元件也可整合於重佈線路層中,成為重佈線路層中的圖案化線路層的一部份,以進一步降低封裝結構的封裝厚度及/或封裝體積。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、100a~100i:封裝結構
110:重佈線路層
111:第一圖案化金屬層、圖案化金屬層
1111、1112、1142:線路圖案
112:第一介電層、介電層
1121:通孔
112’、115、116、116’、119:介電層
113、113a:阻水阻氣層
1131’、1131:第一阻水阻氣層
1132’、1132:第二阻水阻氣層
114:第二圖案化金屬層、圖案化金屬層
114a:圖案化金屬層
1141:開口
1151:球底金屬層
117、1171、1172:被動元件圖案
120:模封半導體裝置
122:半導體裝置
1221:接墊
124:封裝膠體
130、130a:主動元件
131:發射極
132、132a:接點
133:集極
134、135:阻擋層
136:連接層
137:基極
138:焊料
A1:黏著層
C1:載板
D1:最近距離
T1:厚度
圖1是依照本發明的一實施例的一種封裝結構的剖面示意圖。
圖1A是依照本發明的一實施例的一種封裝結構的剖面示意圖。
圖2是依照本發明的一實施例的一種主動元件的剖面示意圖。
圖3至圖8是依照本發明的一實施例的一種封裝結構的製造流程的中間階段的剖面示意圖。
圖9至圖13是依照本發明的一實施例的一種封裝結構的製造流程的中間階段的剖面示意圖。
圖14是依照本發明的一實施例的一種封裝結構的剖面示意圖。
圖15至圖18是依照本發明的一實施例的一種封裝結構的製造流程的中間階段的剖面示意圖。
圖19是依照本發明的一實施例的一種封裝結構的剖面示意圖。
圖20至圖21是依照本發明的一實施例的一種封裝結構的製造流程的中間階段的剖面示意圖。
圖22至圖27是依照本發明的不同實施例的封裝結構的剖面示意圖。
圖28是依照本發明的一實施例的封裝結構的剖面示意圖。
圖29是依照本發明的一實施例的封裝結構的局部剖面示意圖。
圖30是依照本發明的一實施例的封裝結構的剖面示意圖。
圖31是依照本發明的一實施例的封裝結構的局部剖面示意圖。
圖32是依照本發明的一實施例的封裝結構的局部剖面示意圖。
100:封裝結構
110:重佈線路層
111:第一圖案化金屬層
112:第一介電層
1121:通孔
113:阻水阻氣層
1131:第一阻水阻氣層
1132:第二阻水阻氣層
114:第二圖案化金屬層
115、116、119:介電層
1151:球底金屬層
117:被動元件圖案
120:模封半導體裝置
122:半導體裝置
1221:接墊
124:封裝膠體
130:主動元件
D1:最近距離
T1:厚度
Claims (19)
- 一種封裝結構,包括: 一重佈線路層,包括; 一第一圖案化金屬層; 一第一介電層,設置於所述第一圖案化金屬層上;以及 一第二圖案化金屬層,設置於所述第一介電層上並電性連接所述第一圖案化金屬層; 一主動元件,設置於所述第一介電層上並電性連接所述第二圖案化金屬層,且從上視方向來看,所述主動元件的一外緣至所述第一圖案化金屬層的一外緣的一最近距離實質上為所述第一圖案化金屬層的一厚度的兩倍以上;以及 一模封半導體裝置,設置於所述重佈線路層上並電性連接所述重佈線路層。
- 如請求項1所述的封裝結構,其中所述最近距離實質上介於所述厚度的兩倍至五倍之間。
- 如請求項1所述的封裝結構,其中所述最近距離實質上介於所述厚度的三倍至四倍之間。
- 如請求項1所述的封裝結構,其中所述模封半導體裝置包括一半導體裝置以及包覆所述半導體裝置的一封裝膠體,且所述半導體裝置電性連接所述第二圖案化金屬層。
- 如請求項1所述的封裝結構,其中所述主動元件包括低溫高頻主動元件、開關晶片、訊號放大器晶片或低雜訊放大器晶片,其中所述主動元件的製程溫度實質上低於攝氏300度,且所述主動元件的工作頻率實質上大於1GHz。
- 如請求項1所述的封裝結構,其中所述重佈線路層更包括一阻水阻氣層,設置於所述第一介電層上,所述阻水阻氣層包覆所述主動元件並暴露所述主動元件的多個接點。
- 如請求項1所述的封裝結構,其中所述第一圖案化金屬層及/或所述第二圖案化金屬層包括被動元件圖案。
- 如請求項1所述的封裝結構,其中從上視方向來看,所述主動元件的投影區域與所述第一圖案化金屬層重疊。
- 如請求項1所述的封裝結構,其中從上視方向來看,所述主動元件的投影區域不與所述第一圖案化金屬層重疊。
- 如請求項1所述的封裝結構,其中所述主動元件包括發射極、與所述發射極間隔開的基極、設置在所述發射極與所述基極之間的連接層以及集極。
- 如請求項1所述的封裝結構,其中所述主動元件的接點朝向背離所述第一介電層的方向設置。
- 如請求項1所述的封裝結構,其中所述主動元件的接點朝向所述第一介電層的方向設置於所述第一介電層上,並與所述第二圖案化金屬層電性連接。
- 一種封裝結構,包括: 一重佈線路層,包括; 一第一圖案化金屬層; 一第一介電層,設置於所述第一圖案化金屬層上,其中所述第一介電層的黏滯度實質上小於1000cP;以及 一第二圖案化金屬層,設置於所述第一介電層上並電性連接所述第一圖案化金屬層; 一主動元件,設置於所述第一介電層上並電性連接所述第二圖案化金屬層;以及 一模封半導體裝置,設置於所述重佈線路層上並電性連接所述重佈線路層。
- 如請求項13所述的封裝結構,更包括: 一第二介電層,其中所述第一圖案化金屬層設置於所述第二介電層上,且所述第二介電層的黏滯度實質上大於所述第一介電層的黏滯度。
- 如請求項13所述的封裝結構,其中所述第一圖案化金屬層及/或所述第二圖案化金屬層包括被動元件圖案。
- 如請求項13所述的封裝結構,其中所述模封半導體裝置包括一半導體裝置以及包覆所述半導體裝置的一封裝膠體,且所述半導體裝置電性連接所述第二圖案化金屬層。
- 如請求項13所述的封裝結構,其中所述主動元件包括低溫高頻主動元件、開關晶片、訊號放大器晶片或低雜訊放大器晶片,其中所述主動元件的製程溫度實質上低於攝氏300度,且所述主動元件的工作頻率實質上大於1GHz。
- 如請求項13所述的封裝結構,其中所述主動元件包括發射極、與所述發射極間隔開的基極、設置在所述發射極與所述基極之間的連接層以及集極。
- 如請求項13所述的封裝結構,其中所述重佈線路層更包括一阻水阻氣層,設置於所述第一介電層上,所述阻水阻氣層包覆所述主動元件並暴露所述主動元件的多個接點。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109122598A TWI751600B (zh) | 2020-07-03 | 2020-07-03 | 封裝結構 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109122598A TWI751600B (zh) | 2020-07-03 | 2020-07-03 | 封裝結構 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI751600B true TWI751600B (zh) | 2022-01-01 |
TW202203390A TW202203390A (zh) | 2022-01-16 |
Family
ID=80787813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109122598A TWI751600B (zh) | 2020-07-03 | 2020-07-03 | 封裝結構 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI751600B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200620478A (en) * | 2004-08-20 | 2006-06-16 | Koninkl Philips Electronics Nv | Self-aligned epitaxially grown bipolar transistor |
TW201916268A (zh) * | 2017-09-30 | 2019-04-16 | 財團法人工業技術研究院 | 可撓性晶片封裝 |
TW201946162A (zh) * | 2018-03-15 | 2019-12-01 | 美商應用材料股份有限公司 | 用於半導體元件封裝製造製程的平坦化 |
TW201947731A (zh) * | 2018-05-07 | 2019-12-16 | 財團法人工業技術研究院 | 晶片封裝結構及其製造方法 |
TW202013767A (zh) * | 2018-09-18 | 2020-04-01 | 台灣積體電路製造股份有限公司 | 封裝結構及其製造方法 |
TW202023010A (zh) * | 2018-12-11 | 2020-06-16 | 財團法人工業技術研究院 | 晶片封裝結構 |
-
2020
- 2020-07-03 TW TW109122598A patent/TWI751600B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200620478A (en) * | 2004-08-20 | 2006-06-16 | Koninkl Philips Electronics Nv | Self-aligned epitaxially grown bipolar transistor |
TW201916268A (zh) * | 2017-09-30 | 2019-04-16 | 財團法人工業技術研究院 | 可撓性晶片封裝 |
TW201946162A (zh) * | 2018-03-15 | 2019-12-01 | 美商應用材料股份有限公司 | 用於半導體元件封裝製造製程的平坦化 |
TW201947731A (zh) * | 2018-05-07 | 2019-12-16 | 財團法人工業技術研究院 | 晶片封裝結構及其製造方法 |
TW202013767A (zh) * | 2018-09-18 | 2020-04-01 | 台灣積體電路製造股份有限公司 | 封裝結構及其製造方法 |
TW202023010A (zh) * | 2018-12-11 | 2020-06-16 | 財團法人工業技術研究院 | 晶片封裝結構 |
Also Published As
Publication number | Publication date |
---|---|
TW202203390A (zh) | 2022-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI708292B (zh) | 半導體封裝結構 | |
US11527486B2 (en) | Semiconductor device with shield for electromagnetic interference | |
US10297471B2 (en) | Fan-out structure and method of fabricating the same | |
TWI710073B (zh) | 具有天線的半導體封裝及其製造方法 | |
TWI688068B (zh) | 整合扇出型封裝及其製造方法 | |
TWI462259B (zh) | 半導體封裝件及半導體封裝件之製造方法 | |
TWI649845B (zh) | 半導體封裝結構及其製造方法 | |
EP3428965A1 (en) | Semiconductor package including emi shielding structure and method for forming the same | |
US11257772B2 (en) | Fan-out antenna packaging structure and preparation method thereof | |
US10403567B2 (en) | Fabrication method of electronic package | |
US11382214B2 (en) | Electronic package, assemble substrate, and method for fabricating the assemble substrate | |
US20220278087A1 (en) | Semiconductor device package and methods of manufacture | |
US11996369B2 (en) | Semiconductor devices and methods of manufacturing semiconductor devices | |
US20220367211A1 (en) | Semiconductor Device and Methods of Manufacture | |
US20220359421A1 (en) | Semiconductor Device Including Electromagnetic Interference (EMI) Shielding and Method of Manufacture | |
US20140070395A1 (en) | Electronic device and manufacturing method thereof | |
TWI751600B (zh) | 封裝結構 | |
TWI508239B (zh) | 晶片封裝體及其形成方法 | |
KR101341435B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
WO2023015480A1 (zh) | 扇出型芯片封装结构和制备方法 | |
US11901307B2 (en) | Semiconductor device including electromagnetic interference (EMI) shielding and method of manufacture | |
TWI441291B (zh) | 半導體封裝件及其製造方法 | |
KR100805092B1 (ko) | 적층형 다중칩 패키지 및 그 제조 방법 | |
US20230260886A1 (en) | Electronic package and manufacturing method thereof | |
US20230178451A1 (en) | Electronic package and manufacturing method thereof |