TWI462259B - 半導體封裝件及半導體封裝件之製造方法 - Google Patents

半導體封裝件及半導體封裝件之製造方法 Download PDF

Info

Publication number
TWI462259B
TWI462259B TW100131940A TW100131940A TWI462259B TW I462259 B TWI462259 B TW I462259B TW 100131940 A TW100131940 A TW 100131940A TW 100131940 A TW100131940 A TW 100131940A TW I462259 B TWI462259 B TW I462259B
Authority
TW
Taiwan
Prior art keywords
substrate
electromagnetic interference
semiconductor package
package
feed
Prior art date
Application number
TW100131940A
Other languages
English (en)
Other versions
TW201214652A (en
Inventor
Kuo Hsien Liao
Alex Chi-Hong Chan
Fuh-Yuh Shih
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW100131940A priority Critical patent/TWI462259B/zh
Publication of TW201214652A publication Critical patent/TW201214652A/zh
Application granted granted Critical
Publication of TWI462259B publication Critical patent/TWI462259B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/526—Electromagnetic shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Details Of Aerials (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

半導體封裝件及半導體封裝件之製造方法
本發明是有關於一種半導體封裝件，且特別是有關於一種無線裝置之半導體封裝件。
無線通訊裝置例如是手機(cell phone)，需要天線已傳送及接收訊號。傳統上，無線通訊裝置包括天線及通訊模組(例如是具有無線射頻(RF)通訊能力之一半導體封裝件)，其各設於一電路板的不同部位。在傳統方式中，天線及通訊模組係分別製造且於放置在電路板後進行電性連接。因為設備的分離組件係分別製造，導致高製造成本。此外，傳統方式難以完成輕薄短小的設計。
根據本發明之一實施例，提出一種半導體封裝件。半導體封裝件包括一半導體晶片、一貫孔、一電磁干擾屏蔽元件、一封裝體、一饋入元件及一天線元件。半導體晶片具有一整合電路部及一基板部，整合電路部具有一主動面且該基板部具有一非主動面。貫孔延伸自主動面且電性連接於整合電路部。電磁干擾屏蔽元件設於非主動面且電性連接於貫孔。封裝體包覆半導體晶片之一部分及電磁干擾屏蔽元件之一部分，封裝體具有一上表面。饋入元件延伸自上表面且電性連接至整合電路部。天線元件設於上表面且電性連接於饋入元件。
根據本發明之另一實施例，提出一種半導體封裝件。半導體封裝件包括一半導體晶片、一貫孔、一電磁干擾屏蔽元件、一介電層、一饋入元件及一天線元件。半導體晶片具有一整合電路部及一基板部，整合電路部具有一主動面且基板部具有一非主動面。貫孔延伸自主動面且電性連接於整合電路部。電磁干擾屏蔽元件設於非主動面且電性連接於貫孔。介電層設於電磁干擾屏蔽元件上，介電層具有一上表面。饋入元件延伸自上表面且電性連接至整合電路部。天線元件設於上表面且電性連接於饋入元件。
根據本發明之另一實施例，提出一種半導體封裝件之製造方法。製造方法包括以下步驟。形成一接地部於一半導體晶片之一整合電路部中；形成一導通孔於半導體晶片，半導體晶片可作為一接地元件；設置一電磁干擾屏蔽元件於該半導體晶片之一矽基板之一上表面；以及，以導通孔作為接地部，連接電磁干擾屏蔽元件至接地部。
請參照第1圖，其繪示依照本發明一實施例之半導體封裝件100的剖視圖。半導體封裝件100包括基板111、半導體裝置112a、被動元件112b、封裝體120、電磁干擾屏蔽元件130、介電結構140、天線元件150及饋入元件160。本實施例之半導體封裝件100係整個以半導體封裝製程製作，因此在不需額外的天線製作設備的情況下，可同時形成天線元件150。
基板111包括上表面111u、下表面111b及側面111s，下表面111b係相對於上表面111u，側面111s位於基板111的邊緣(periphery)。側面111s延伸於上表面111u與下表面111b之間，定義出基板111的邊界。基板111例如是一多層有機基板或一陶瓷基板。
本實施例中，半導體裝置112a係處於”面下(face-down)”方位，亦即其係透過數個銲球(solder ball)電性連接於基板111，如此的結構可稱為”覆晶(flip-chip)”。另一實施例中，半導體裝置112a係處於”面上(face-up)”方位，亦即其係透過數條銲線(bond wire)電性連接於基板111。被動元件112b可包括一電阻、一電感或一電容。此外，半導體裝置112a及被動元件112b可內埋於基板111。
封裝體120設於基板111之上表面111u，且包覆半導體裝置112a及被動元件112b。封裝體120包括一上表面120u及一側面120s。封裝體120之材料可包括酚醛基樹脂(Novolac-based resin)、環氧基樹脂(epoxy-based resin)、矽基樹脂(silicone-based resin)或其他適當之包覆劑。封裝體120亦可包括適當之填充劑，例如是粉狀之二氧化矽。可利用數種封裝技術形成封裝體，例如是壓縮成型(compression molding)、注射成(injection molding)或轉注成型(transfer molding)。
電磁干擾屏蔽元件130實質上覆蓋封裝體120之上表面120u及側面120s。電磁干擾屏蔽元件130可包括第一防電磁干擾膜131及接地元件132，且提供電磁干擾屏蔽效果。
第一防電磁干擾膜131直接形成於封裝體120之上表面120u且包括一開孔。當天線元件150係一平板天線(patch antenna)，第一防電磁干擾膜131可作為天線元件150的接地結構。第一防電磁干擾膜131可包括鋁、鉻、金、銀、鎳、不銹鋼、任何其它適合材料或適合之合金。
接地元件132覆蓋封裝體120之側面120s，且電性連接第一防電磁干擾膜131與基板111。其中，接地元件132係一第二防電磁干擾膜。接地元件132及第一防電磁干擾膜131可由相同材料形成，且於同一製程中一體成形，或分別於不同製程中形成。介電結構140覆蓋第一防電磁干擾膜131及接地元件132，且包括上表面140u。介電結構140可由例如是封裝體材料、介電材料(例如是環氧樹脂(epoxy))或預浸材疊層(prepreg lamination)形成。介電結構140的側面140s與基板111之側面111s實質上共面。
天線元件150形成於介電結構140之上表面140u，並沿實質上平行於第一防電磁干擾膜131的方向延伸。天線元件150具有數個實施態樣。天線元件150可形成於介電結構140之上表面的一部分上，且饋入元件160可部分地或完全地與天線元件150重疊。此外，天線元件150與半導體裝置112a或被動元件112b可位於不同垂直高度的位置，以減少基板111之上表面111u的使用面積，使整個半導體封裝件100的長、寬尺寸縮小。
本發明實施例之饋入元件160通過封裝體120及介電結構140。饋入元件160電性連接天線元件150與基板111之一饋入接點(feeding point)111a。例如，本發明實施例之饋入元件160係一導電柱，其設於一提供電磁干擾保護之接地導孔。饋入元件160亦可為導電膜、導電層或導電層與樹脂的組合(例如，樹脂覆蓋導電層且填滿被導電層環繞之空間，如後所述)。
饋入接點111a可以是接墊、銲點、凸塊或第一基板111中露出之線路層。饋入接點111a可位於半導體裝置112a、被動元件112b或基板111上。饋入元件160係連接於饋入接點111a。本實施例中，饋入接點111a位於基板111上且從基板111之上表面111u露出。
接地部170係與接地元件132電性連接，且位於半導體裝置112a、被動元件112b與基板111之一者。本實施例中，接地部170位於基板111上。接地部170例如是接墊、銲點、凸塊或露出基板111之線路層。
半導體封裝件100更包括至少一接墊113及一電性接點114，電性接點114設於下表面111b，其中電性接點114例如是銲球(solder ball)、導通孔(conductive via)或凸塊(bump)。本實施例之電性接點係以銲球為例說明，使半導體封裝件100成為一球柵陣列(Ball Grid Array,BGA)結構。或者，半導體封裝件100可省略電性接點114，而成為一平面閘格陣列(Land Grid Array,LGA)結構。此外，該些電性接點114中之一電性接點114a例如是接地接點，其透過基板111電性連接於接地部170。電性接點114a用以電性連接於一外部電路元件之接地端。
請參照第2圖，其繪示本發明另一實施例之饋入元件的剖視圖。饋入元件160’包括導電層160a及填充樹脂160b，其中填充樹脂160b覆蓋導電層160a，並填滿導電層160a所圍繞之空間。其中，封裝體120具有一饋入貫孔121。導電層160a設於對應之饋入貫孔121的內側壁120s上，饋入貫孔121通過封裝體120及介電結構140；然後，利用適當之塗佈技術形成填充樹脂160b覆蓋導電層160a，並填滿導電層160a所圍繞之空間，以形成第2圖之饋入元件160’。上述塗佈技術例如是印刷(printing)、鍍層(plating)、旋塗(spinning)或噴塗(spraying)。
請參照第3圖，其繪示依照本發明另一實施例之半導體封裝件的剖視圖。半導體封裝件200之饋入元件260包括第一子饋入元件260a及第二子饋入元件260b，第一子饋入元件260a經過封裝體120，而第二子饋入元件260b經過介電結構140。第一子饋入元件260a及第二子饋入元件260b可於不同製程中分別形成。雖然第二子饋入元件260b之下端面積小於第一子饋入元件260a之上端面積，然於其它實施態樣中，第二子饋入元件260b之下端面積實質上大於或實質上等於第一子饋入元件260a之上端面積。
第一子饋入元件260a與第二子饋入元件260b可以是不同結構。例如，第一子饋入元件260a可以是導電柱，且第二子饋入元件260b可以是導電層或導電層與樹脂的組合(例如是第2圖所示之饋入元件之結構)。另一實施例中，第一子饋入元件260a可以是導電層或導電層與第二子饋入元件260的組合，其中第二子饋入元件260例如是導電柱。
請參照第4圖，其繪示另一實施例之第一子饋入元件及第二子饋入元件的剖視圖。第一子饋入元件260a’係導電柱，而第二子饋入元件260b’的結構相似於第2圖所示之饋入元件160’，其係導電層與填充樹脂之組合。此外，第一子饋入元件260a’的形成方法相似於第1圖之饋入元件160的形成方法，第二子饋入元件260b’的形成方法相似於第2圖之饋入元件160’的形成方法。
請參照第5圖，其繪示另一實施例之第一子饋入元件及第二子饋入元件的剖視圖。第一子饋入元件260a”之結構相似於第2圖之饋入元件160’，其係導電層與填充樹脂之組合。第二子饋入元件260b”係導通孔，第二子饋入元件260b”的形成方法相似於第1圖之饋入元件160的形成方法。
請參照第6圖，其繪示本發明另一實施例之饋入元件的剖視圖。饋入元件160a例如是導電柱。介電結構140具有一開孔140a，開孔140a露出饋入元件160a，天線元件150經由開孔140a連接於饋入元件160。在第6圖之實施例中，介電結構140係薄型介電結構，使天線元件150於轉彎部分形成一均勻厚度，然此非用以限制本發明。另一實施例中，可增加開孔140a之內側壁140w與介電結構140之上表面140u之間的夾角A1，以增加內側壁140w的斜度，使天線元件150之轉彎部分形成一均勻厚度。另外，控制開孔140a的寬度亦可以使天線元件150的厚度更為均勻，較佳但非限定地，開孔140a之寬度與介電結構140之厚度的比例小於或實質上等於1.5，例如，若介電結構140的厚度為0.3微米(um)，則開孔140a的寬度可以介於約0.3微米(um)至0.5微米(um)之間。
第6圖中，天線元件150經由開孔140a連接於饋入元件160a，因而形成一轉彎部分。也就是說，天線元件150連續地設於介電結構之上表面140u、內側壁140w及饋入元件160a之上表面，且天線元件150直接接觸饋入元件160a。較佳但非限定地，介電結構140係預浸材疊層，以減少其厚度並使天線元件150於轉彎部分形成一均勻厚度。另一實施例中，即使介電結構140非薄型結構，在增加介電結構140之開孔140a之內側壁140w的斜度下，仍可使天線元件150於轉彎部分形成一均勻厚度。
請參照第7圖，其繪示第1圖中局部7’的放大示意圖。接地部170包括接地接點171及突出部172。接地接點171位於基板111之上表面111u上，其可以是接墊且電性連接於第一基板111的接地(grounding)電路。於一實施態樣中，接地接點171可以是接墊、銲點、凸塊或露出第一基板111之線路層。接地接點171的厚度介於約12 um至18 um之間或介於其它數值範圍。突出部172例如是錫銲點，其覆蓋接地接點171並電性連接於接地接點171。
第7圖中，由於突出部172具有高度H，可避免製造過程中切割刀具切斷接地接點171。即，突出部172的形成可避免接地接點171被分離成二部分。此外，切割刀具經過突出部172並於突出部172上切割出凹痕C。凹痕C的外形可呈V字型，然此非用以限定本發明，凹痕C的外形視切割刀具或切割方式而定。
如第8圖所示，其繪示本發明一實施例之天線元件的上視圖，天線元件150之外形係矩形且形成於介電結構140之上表面140u的一部分上，而饋入元件160之一部分與天線元件150之一部分係重疊。
如第9圖所示，天線元件150’之外形係彎曲型，然其它實施態樣中，天線元件150’亦可具有圓形結構、菱形結構與S型結構中至少一者。
如第10圖所示，天線元件150”係一圖案化天線結構，其形成於介電結構140之上表面140u之一部分上，且整個饋入元件160與天線元件150係重疊，然饋入元件160亦可與天線元件150部分重疊。
如第11圖所示，天線元件150形成於介電結構140之上表面140u的一部分上，而整個饋入元件160與天線元件150係重疊。此外，天線元件150之位置、外形及尺寸視通訊要求而定，本發明實施例不作任何限制。此外，天線元件150例如是使用圖案化箔片(patterned foil)、電鍍、濺鍍或其它相似製程去塗佈一金屬層而形成。天線元件150的材質例如是金屬，其可選自於鋁、銅、鉻、錫、金、銀、鎳、不銹鋼及其組合所構成的群組。
請參照第12圖，其繪示依照本發明一實施例之半導體封裝件的剖視圖。半導體封裝件300包括基板111、半導體裝置112a、被動元件112b、封裝體120、電磁干擾屏蔽元件330、介電結構140、天線元件150及饋入元件160。半導體裝置112a及被動元件112b係設於基板111之上表面111u且電性連接於基板111。封裝體120包覆半導體裝置112a及被動元件112b且具有一上表面120u。電磁干擾屏蔽元件330包括第一防電磁干擾膜331與接地元件332。
接地元件332例如是第二防電磁干擾膜，其覆蓋封裝體120之側面120s、基板111之側面111s、介電結構140之側面140s及第一防電磁干擾膜331之側面331s。此外，封裝體120之側面120s、基板111之側面111s與介電結構140之側面140s係實質上齊平或共面。
半導體封裝件300更包括接地部370，其設於第一基板111內並從基板111之側面111s露出，使接地元件332可電性接觸於接地部370。此外，接地部370之側面與基板111之側面111s係實質上齊平或共面。接地部370可延伸於第一基板111之上表面111u與下表面111b之間，例如，如第12圖所示，接地部370埋設於第一基板111且不貫穿基板111，並從基板111之側面111s露出。又例如，另一實施例中，接地部370可從上表面111u延伸至下表面111b，即貫穿整個基板111。
請參照第13圖，其繪示依照本發明再一實施例之半導體封裝件的剖視圖。半導體封裝件400之饋入元件形成如第3圖所示之饋入元件260。也就是說，饋入元件包括第一子饋入元件260a及第二子饋入元件260b。
請參照第14圖，其繪示依照本發明再一實施例之半導體封裝件的剖視圖。半導體封裝件500包括基板111、半導體裝置112a、被動元件112b、電磁干擾屏蔽元件530、介電結構140、天線元件150及饋入元件160。半導體裝置112a及被動元件112b設於基板111之上表面111u且電性連接於基板111。半導體封裝件500之封裝體120包覆半導體裝置112a及被動元件112b。電磁干擾屏蔽元件530包括第一防電磁干擾膜331與接地元件532。或者，更多接地元件532可以被提供，在此例子中，數個接地元件532可配置於鄰近半導體裝置112a之設置區域的周邊，且環繞半導體裝置112a以降低或消除電磁干擾。
半導體封裝件500之接地元件532經過封裝體120。接地元件532例如是一導電柱，其電性連接於第一防電磁干擾膜331與基板111之接地部570，其中，接地部570從第一基板111之上表面111u露出。本實施例中，第一防電磁干擾膜331覆蓋接地元件532之上表面532u。一實施例中，第一防電磁干擾膜331可覆蓋接地元件532之側面，而接地元件532之上表面532u從第一防電磁干擾膜331露出。或者，接地部532可以是一通過封裝體120的電鍍孔(plated via)，且該電鍍孔之內側壁上設有一導電層。
半導體封裝件500之饋入元件160係導電柱，其電性連接天線元件150與被動元件112b。一實施例中，饋入元件160亦可連接天線元件150與基板111，此相似於第1圖之饋入元件160。或者，半導體封裝件500之饋入元件160之結構可相似於第2至6圖之一的饋入元件的結構。
封裝體120之側面120s、基板111之側面111s、介電結構140之側面140s與第一防電磁干擾膜331之側面331s係實質上齊平，或共面。
請參照如第15圖，其繪示依照本發明另一實施例之半導體封裝件的剖視圖。半導體封裝件600包括一覆晶式半導體晶片、電磁干擾屏蔽元件630、封裝體120、天線元件150及饋入元件660。覆晶式半導體晶片包括一整合電路部610及一矽基板620，其中整合電路部610形成於矽基板620上，且矽基板620具有一上表面620u。整合電路部610可包括一個或多個電晶體、二極體、電感、電容、電阻及其它電路元件。此外，多個電性觸點(electrical contact)形成於整合電路部610的接觸墊(contact pad)。
半導體封裝件600之電磁干擾屏蔽元件630包括第一共形屏蔽膜(conformal shield film)631及一接地元件632。第一共形屏蔽膜631覆蓋矽基板620之上表面620u。接地元件632係矽通孔(through-silicon via,TSV)。其中，矽通孔可藉由於矽基板620開設一開孔且以導電材料填滿該開孔而形成。接地元件632貫穿矽基板620，且電性連接第一共形屏蔽膜631與整合電路部610。
饋入元件660貫穿封裝體120及矽基板620，且電性連接天線元件150與整合電路部610。如第15圖所示，饋入元件660包括形成於封裝體120之一貫孔的一導通孔。貫孔藉由例如是雷射鑽孔於封裝體120開設一開孔，且以導電材料填滿該開孔而形成。或者，半導體封裝件600之饋入元件660的結構亦可相似於第2至6圖之饋入元件。
半導體封裝件600之封裝體120包覆整合電路部610與矽基板620。半導體封裝件600更包括第二基板680，其透過銲塊(solder bump)611電性連接於整合電路部610。第二基板680之結構及材質可相似於第一基板111，容此不再贅述。
請參照如第16圖，其繪示依照本發明另一實施例之半導體封裝件700的剖視圖。差異在於，接地元件632及饋入元件660通過整合電路部610及矽基板620此二者。此外，饋入元件660更通過封裝體120及直接接觸天線元件150。
請參照如第17圖，其繪示依照本發明另一實施例之半導體封裝件800的剖視圖。半導體封裝件800之第一共形屏蔽膜631覆蓋矽基板620之上表面620u，且直接接觸接地元件632的上表面632u。一實施例中，接地元件632的上表面632u係從第一共形屏蔽膜631露出，而非被第一共形屏蔽膜631覆蓋。饋入元件160通過封裝體120且透過第二基板680之電路部局(circuit layout)電性連接天線元件150與整合電路部610。或者，半導體封裝件800之饋入元件160的結構亦可相似於第2至6圖之饋入元件。
請參照如第18圖，其繪示依照本發明另一實施例之半導體封裝件900的剖視圖。半導體封裝件900包括一整合電路部610、一矽基板620、一電磁干擾屏蔽元件630、一介電結構140、一天線元件150及一饋入元件160。本實施例之半導體封裝件900可為一整合天線結構之半導體晶圓級晶片尺寸封裝件(WLCSP;Wafer Level Chip Scale Package)，其中整合電路部610可包含一個或多個電晶體、二極體、電感、電容、電阻及其它電路結構。如第18圖所示，半導體封裝件900更包括多個銲塊，其中銲塊可透過接觸墊或重佈層(redistribution layer,RDL)連接於整合電路部610。
電磁干擾屏蔽元件630包括第一共形屏蔽膜631及接地元件632。接地元件632例如是矽通孔，其電性連接第一共形屏蔽膜631與整合電路部610。亦即，接地元件632可藉由於矽基板620開設一開孔且以導電材料填滿該開孔而形成，其中，該開孔從矽基板620之上表面620u延伸至矽基板620之一表面(整合電路部形成於該表面上)。本實施例中，第一共形屏蔽膜631電性接觸接地元件632之一側面632s，且接地元件632之上表面632u從第一共形屏蔽膜631露出。亦即，第一共形屏蔽膜631未覆蓋接地元件632之上表面632u。於一實施例中，第一共形屏蔽膜631可覆蓋接地元件632之上表面632u之一部分。饋入元件160經過封裝體120及矽基板620此二者，以電性連接天線元件150與整合電路部610。或者，半導體封裝件800之饋入元件160的結構亦可相似於第2至6圖之饋入元件。此外，介電結構140係覆蓋矽基板620之上表面620u。
請參照第19圖，其繪示依照本發明另一實施例之半導體封裝件的剖視圖。半導體封裝件1000係為一扇出型晶圓級封裝件(Fan-out Wafer Level Package,FOWLP)。半導體封裝件1000包括半導體晶片、電磁干擾屏蔽元件630、封裝體120、天線元件150及饋入元件160。半導體晶片包括一整合電路部610及一矽基板620，其中，整合電路部610可包括一個或多個電晶體、二極體、電感、電容、電阻及其它電路元件。
電磁干擾屏蔽元件630包括第一共形屏蔽膜631與接地元件632。第一共形屏蔽膜631覆蓋矽基板620之上表面620u。半導體封裝件1000更包括一重佈層1080，其電性連接至整合電路部610。重佈層1080係形成於整合電路部610與矽基板620被封裝體120包覆之後。因此，矽基板620包覆整合電路部610、矽基板620及重佈層1080之一部分。
請參照第20圖，其繪示依照本發明另一實施例之半導體封裝件之剖視圖。半導體封裝件1100可以為一扇出型晶圓級封裝件(Fan-out Wafer Level Package,FOWLP)。半導體封裝件1100包括半導體晶片、電磁干擾屏蔽元件1130、介電結構140、天線元件150及饋入元件160。半導體晶片包括一整合電路部610及一矽基板620，其中，整合電路部610可包括一個或多個電晶體、二極體、電感、電容、電阻及其它電路元件。半導體封裝件1100更包括封裝體1120，其覆蓋矽基板620之上表面620u及側面620s，以及整合電路部610之側面610s。
電磁干擾屏蔽元件1130包括第一防電磁干擾膜331與接地元件632，其中第一防電磁干擾膜331形成於封裝體1120上且被介電結構140覆蓋。接地元件632係封裝體1120之一導通貫孔(conductive through-hole)，其從矽基板620之上表面620u延伸至矽基板620之其它表面(整合電路部610形成於其上之表面)。亦即，接地元件632通過封裝體1120及矽基板620，以電性連接第一防電磁干擾膜331與整合電路部610。
饋入元件160經過介電結構140、封裝體120及矽基板620，以電性連接天線元件150與整合電路部610，其中，饋入元件160直接接觸天線元件150。或者，饋入元件160之結構亦可相似於第2至6圖之一中的饋入元件的結構。
請參照第21A至211圖，其繪示第1圖之半導體封裝件100之製造過程圖。
如第21A圖所示。以例如是表面黏著技術(Surface Mount Technology,SMT)於鄰近第一基板111的上表面111u設置一半導體裝置112a及被動元件112b。基板111包括接地部170。
如第21B圖所示，於基板111之上表面111u形成封裝體120包覆半導體元件，其中，封裝體120具有上表面120u。
如第21C圖所示，形成至少一第一切割狹縫T1，其中第一切割狹縫T1經過封裝體120。第一切割狹縫T1係由適合之雷射或其它切割工具所形成，因此於封裝體120上形成側面120s。在一實施例中，第一切割狹縫T1亦可經過部分之基板111。在本實施例中，切割方法係採用半穿切(Half-cut)方式，即第一切割狹縫T1不切斷基板111。
如第21D圖所示，形成電磁干擾屏蔽元件130，電磁干擾屏蔽元件130包括第一防電磁干擾膜131與接地元件132。可以例如是材料形成技術形成電磁干擾屏蔽元件130，而上述材料形成技術例如是化學氣相沈積、無電鍍法(electroless plating)、電解電鍍(electrolytic plating)、印刷、旋塗、噴塗、濺鍍(sputtering)或真空沈積法(vacuum deposition)，本實施例中，第一防電磁干擾膜131與接地元件132係於同一製程中一體形成，然此非用以限制本發明。
第21D圖中，第一防電磁干擾膜131覆蓋封裝體120之上表面120u。第一防電磁干擾膜131具有一開孔131a，其露出封裝體120之一部分。開孔131a之位置對應於饋入接點111a，即，開孔131a位於饋入接點111a的正上方。本實施例中，饋入接點111a形成於鄰近第一基板111之上表面111u。一實施例中，饋入接點111a亦可位於半導體裝置112a或被動元件112b中。接地元件132係第二防電磁干擾膜，其連接於第一防電磁干擾膜131及接地部170且覆蓋封裝體120之側面120s。
如第21E圖所示，形成介電結構140覆蓋第一防電磁干擾膜131、接地元件132及第一基板111中露出之上表面。可使用任何已知技術形成介電結構140，例如是封裝技術或壓合(laminate)技術。
如第21F圖所示，形成一饋入貫孔121貫穿封裝體120及介電結構140。饋入貫孔121經過介電結構140、開孔131a及封裝體120並露出饋入接點111a。形成饋入貫孔121的圖案化技術包括微影製程(photolithography)、化學蝕刻(chemical etching)、雷射鑽孔(laser drilling)或機械鑽孔(mechanical drilling)。
如第21G圖所示，使用電鍍、錫膏(solder paste)或其它塗佈導電材料之方式將導電材料填滿饋入貫孔121以形成饋入元件160。饋入元件160延伸自介電結構140之上表面140u，且電性連接於饋入接點111a上。
如第21H圖所示，形成天線元件150於介電結構140之上表面140u，並直接與饋入元件160接觸，使天線元件150透過饋入元件160電性連接整合電路部110。天線元件150可使用例如是上述電鍍/微影製程形成。
如第21I圖所示，形成數道經過介電結構140及整個第一基板111的第二切割狹縫T2，例如是以雷射或其它切割刀具的方式形成第二切割狹縫T2。此外，於形成第二切割狹縫T2之前或之後，可形成電性接點114於鄰近基板111之下表面111b，以形成如第1圖所示之半導體封裝件100。
請參照第22A至22D圖，其繪示第3圖之半導體封裝件的製造過程圖。
如第22A圖所示，形成至少一貫穿封裝體120的饋入貫孔121。
如第22B圖所示，將導電材料填滿饋入貫孔121，形成第一子饋入元件260a。
如第22C圖所示，形成電磁干擾屏蔽元件130及介電結構140，且於介電結構140形成一開孔140a，其中開孔140a露出對應之第一子饋入元件260a。
如第22D圖所示，以導電材料填滿對應之開孔140a，形成一第二子饋入元件260b，其中第一子饋入元件260a與第二子饋入元件260b構成第3圖所示之饋入元件260。
請參照第23A至23F圖，其繪示第12圖之半導體封裝件的製造過程圖，本實施例採用全穿切(Full-cut)方式。
如第23A圖所示，形成第一防電磁干擾膜331於封裝體120之上表面120u。第一防電磁干擾膜331具有一開孔331a，其露出封裝體120之一部分，且其位置對應於饋入接點111a。
如第23B圖所示，形成覆蓋第一防電磁干擾膜331的介電結構140。
如第23C圖所示，形成一貫穿介電結構140及封裝體120的饋入貫孔121。
如第23D圖所示，以導電材料填滿對應之饋入貫孔121，形成一饋入元件160。饋入元件160經過介電結構140、開孔331a及封裝體120。
如第23E圖所示，形成一經過封裝體120、介電結構140、第一防電磁干擾膜331及基板111的第一切割狹縫T3。其中，封裝體120之側面120s、第一基板111之側面111s、介電結構140之側面140s、第一防電磁干擾膜331之側面331s及接地部370之側面370s係實質上齊平。此外，第一切割狹縫T3形成前，可將第一基板111黏貼於載板380上。第一切割狹縫T3可經過部分之載板380，以徹底切斷封裝體120、介電結構140、第一防電磁干擾膜331及第一基板111。
如第23F圖所示，形成至少一天線元件150於介電結構140之上表面140u。形成接地元件332覆蓋封裝體120之側面120s、第一基板111之側面111s、介電結構140之側面140s、第一防電磁干擾膜331之側面331s及接地部370之側面370s。待移除載板380及形成電性接點114於鄰近基板111之下表面111b後，完成如第12圖所示之半導體封裝件300。
請參照第24A至24F圖，其繪示第14圖之半導體封裝件的製造過程圖。
如第24A圖所示，使用例如是表面黏著技術(Surface Mount Technology,SMT)，設置至少一半導體裝置112a及一被動元件112b於鄰近第一基板111的上表面111u。然後，形成封裝體120覆蓋基板111之上表面111u、半導體裝置112a及被動元件112b。
如第24B圖所示，形成一貫穿封裝體120的接地貫孔122。接地貫孔122露出接地部570。一實施例中，接地貫孔122之形成可整合至封裝體120之形成製程中。
如第24C圖所示，使用導電材料填滿接地貫孔122以形成至少一接地元件532，其中接地元件532電性連接於基板111之接地部570。
如第24D圖所示，形成第一防電磁干擾膜331覆蓋封裝體120之上表面120u。第一防電磁干擾膜331具有一開孔331a，其露出封裝體120之一部分，且其位置對應於半導體元件裝置112a及被動元件112b。本實施例中，第一防電磁干擾膜331之開孔331a的位置對應於被動元件112b。第24D圖中，第一防電磁干擾膜331直接接觸接地元件532之上表面532u，然於其它實例中，接地元件532可形成於第一防電磁干擾膜331形成於封裝體120之上表面120u之後，使接地元件532之上表面532u的一部份從第一防電磁干擾膜331露出。
如第24E圖所示，形成介電結構140覆蓋第一防電磁干擾膜331。
[0107]如第24F圖所示，藉由開設一通過封裝體120及介電結構140的開孔且使用導電材料填滿該開孔，形成一饋入元件160。本實施例中，饋入元件160電性連接於半導體裝置112a及被動元件112b。然後，形成如第14圖所示之天線元件150於介電結構140上且直接接觸饋入元件160。然後，形成一如第14圖所示之電性接點114於鄰近基板111之下表面111b。然後，形成一切割狹縫(未繪示)，切割狹縫經過介電結構140、封裝體120、第一防電磁干擾膜331及基板111，以形成一如第14圖所示之半導體封裝件500。一實施例中，電性接點114亦可形成於切割狹縫形成之後。
請參照第25A至25G圖，其繪示第15圖之半導體封裝件的製造過程圖。
如第25A圖所示，提供半導體晶片(semiconductor die)，該半導體晶片包括一具有一主動面之整合電路部610及具有一非主動面之一矽基板620。整合電路部610可包括一個或多個電晶體、二極體、電感、電阻及其它電路元件，且一接地部670及一饋入接點111a形成於整合電路部610內。此外，數個接觸墊及一重佈層(未繪示)可設於整合電路部610並與整合線路部610電性連接。為了減少半導體晶片的厚度，可使用磨削(grinding)方法，移除矽基板620之一部分。
如第25B圖所示，形成一饋入貫孔121及一接地貫孔122(其可包括一矽穿孔)於矽基板620。其中，饋入貫孔121及接地貫孔122從矽基板620之上表面620u延伸至一前表面(整合電路部610形成於該前表面上)。例如，使用深反應式離子蝕刻法(reactive-ion etching，RIE)，形成饋入貫孔121及接地貫孔122於矽基板620。饋入貫孔121及接地貫孔122係使用”貫孔後形成(via-last approach)”方式形成，亦即，饋入貫孔121及接地貫孔122係形成於整合電路部610形成之後。
如第25C圖所示，形成一種子層123於饋入貫孔121及接地貫孔122之側壁上。種子層123的材料可以例如是銅或銅合金。一實施例中，種子層可使用濺鍍(sputtering)形成；其它實施例中，可使用化學蒸鍍(chemical vapor deposition,CVD)或電鍍。此外，一環狀絕緣層(未繪示)可於種子層123形成之前形成於饋入貫孔121。
如第25D圖所示，可使用導電材料填滿饋入貫孔121及接地貫孔122，形成一接地元件632及一第一子饋入元件660a，導電材料例如是銅、鋁、錫、鎳、金或銀。接地元件632電性連接於整合電路部610之接地部670，且第一子饋入元件660a電性連接於整合電路部610之饋入接點111a。此外，接地元件632及第一子饋入元件660a的形成可於同一製程中一併完成。
如第25E圖所示，形成第一共形屏蔽膜631覆蓋矽基板620之上表面620u。第一共形屏蔽膜631及接地元件632形成後，如第25E圖所示之導通孔(via)便形成，接地元件632提供一接地路徑且電性連接整合電路部610與第一共形屏蔽膜631。此外，第一共形屏蔽膜631具有一開孔631a以露出第一子饋入元件660a，例如，饋入元件660及第一子饋入元件660a與第一共形屏蔽膜631係為電性隔離。
如第25F圖所示，形成一電性接點614a於整合電路部610之接觸墊上。然後，設置半導體晶片於鄰近第二基板680之上表面680u。其中，整合電路部610透過電性接點614a與第二基板680電性連接。然後，形成封裝體120包覆第一共形屏蔽膜631、第二基板680之上表面680u及半導體晶片。
如第25G圖所示，形成一第二子饋入元件660b。其中，第一子饋入元件660a與第二子饋入元件660b構成饋入元件660。此外，第二子饋入元件660b的形成方法相似於第3圖之第二子饋入元件260b的形成方法，容此不再贅述。然後，形成如第15圖所示之天線元件150於封裝體120，及形成一切割狹縫(未繪示)，切割狹縫經過介電結構140及第二基板680，以形成一如第15圖所示之半導體封裝件600。於一實施例中，可於切割狹縫形成之前或之後，形成至少一如第1圖所示之電性接點114於鄰近第二基板680之下表面680b。
第25G圖所示，第一子饋入元件660a與第二子饋入元件660b構成饋入元件660。然而，如第17圖所示，饋入元件660可貫穿封裝體120以電性連接於天線元件150及設於第二基板680之饋入接點。
請參照第26A至26G圖，其繪示第15圖之半導體封裝件的製造過程圖，以”貫孔先形成(via-first approach)”方式為例說明。
如第26A圖所示，提供矽基板620。形成一饋入貫孔121及接地貫孔122於矽基板620。可使用深反應式離子蝕刻法(RIE)或雷射去除技術(laser ablation)，形成饋入貫孔121及接地貫孔122於矽基板620。
如第26B圖所示，一薄種子層123形成於饋入貫孔121及接地貫孔122之側壁。種子層123的材料可例如是銅或銅合金。一實施例中，種子層可使用濺鍍(sputtering)形成；其它實施例中，可使用物理蒸鍍(physical vapor deposition,PVD)或電鍍。
如第26C圖所示，可使用導電材料填滿饋入貫孔121及接地貫孔122，形成一接地元件632及一第一子饋入元件660a，導電材料例如是銅、鋁、錫、鎳、金或銀。
如第26D圖所示，形成整合電路部610於矽基板。整合電路部610可包括一個或多個電晶體、二極體、電感、電阻及其它電路元件。形成一接地部670及一饋入接點111a於整合電路部610內。本實施例中，饋入貫孔121及接地貫孔122係使用”貫孔先形成”方式完成，亦即，饋入貫孔121及接地貫孔122可以形成於整合電路部610形成之前。接地元件632電性連接於接地部670，且第一子饋入元件660a電性連接於饋入接點111a。此外，數個接觸墊及一重佈層(未繪示)可設於於整合電路部610並且電性連接於整合電路部610。
如第26E圖所示，使用磨削，移除矽基板620之一部分。矽基板620之上表面620u從接地元件632及第一子饋入元件660a露出。
如第26F圖所示，一第一共形屏蔽膜631覆蓋矽基板620之上表面620u。第一共形屏蔽膜631及接地元件632形成後，接地元件632電性連接於整合電路部610與第一共形屏蔽膜631。此外，第一共形屏蔽膜631具有一開孔631a，其露出第一子饋入元件660a。
如第26G圖所示，形成一電性接點614a於整合電路部610之接觸墊上。然後，如第15圖所示，設置半導體晶片於鄰近第二基板680之上表面680u，其中，整合電路部610透過電性接點614a與第二基板680電性連接。然後，形成介電結構140包覆第一共形屏蔽膜631、第二基板680之上表面680u及半導體晶片。接下來的步驟相似於半導體封裝件600，容此不再贅述。
請參照第27A至27F圖，其繪示第16圖之半導體封裝件的製造過程圖。
如第27A圖所示，形成一饋入貫孔121及一接地貫孔122於矽基板620及整合電路部610，亦即，饋入貫孔121及接地貫孔122從整合電路部610之一表面(接觸墊形成於該表面上)延伸至矽基板620，然而饋入貫孔121及接地貫孔122之後端(back end)未從矽基板620之上表面620u露出。本實施例中，可使用深反應式離子蝕刻法(RIE)形成饋入貫孔121及接地貫孔122於整合電路部610。此外，接地貫孔122可使用雷射去除技術(laser ablation)形成接地貫孔122於矽基板620。
如第27B圖所示，一薄種子層123形成於饋入貫孔121及接地貫孔122。種子層的材料可使用銅或銅合金。一實施例中，種子層可使用濺鍍方式形成；其它實施例中，可使用物理蒸鍍(physical vapor deposition,PVD)或電鍍。
如第27C圖所示，可使用導電材料填滿饋入貫孔121及接地貫孔122，形成一接地元件632及一第一子饋入元件660a，導電材料例如是銅、鋁、錫、鎳、金或銀。接地元件632透過第一金屬層633電性連接於整合電路部610之接地部670，且第一子饋入元件660a透過第二金屬層661電性連接於整合電路部610之饋入接點111a。此外，接地元件632及第一子饋入元件660a的形成可於同一製程中一併完成。
如第27D圖所示，使用磨削的方式移除矽基板620之一部分，且接地元件632及第一子饋入元件660a之底端因此從矽基板620之上表面620u露出。
如第27E圖所示，形成一第一共形屏蔽膜631覆蓋矽基板620之上表面620u。第一共形屏蔽膜631及接地元件632形成後，接地元件632電性連接整合電路部610與第一共形屏蔽膜631。此外，第一共形屏蔽膜631具有一開孔631a，第一子饋入元件660a從開孔631a露出。
如第27F圖所示，形成一電性接點614a於整合電路部610之接觸墊上。然後，如第16圖所示，設置半導體晶片於鄰近第二基板680之上表面680u。其中，整合電路部610透過電性接點614a與第二基板680電性連接。然後，形成介電結構140包覆第一共形屏蔽膜631、第二基板680之上表面680u及半導體晶片。然後，形成一第二子饋入元件660b，其中，第一子饋入元件660a與第二子饋入元件660b構成饋入元件660。然後，形成如第16圖所示之天線元件於介電結構140上，且形成一切割狹縫(未繪示)經過過介電結構140及第二基板680，以形成一如第16圖所示之半導體封裝件700。
請參照第28A至28E圖，其繪示第18圖之半導體封裝件的製造過程圖。
如第28A圖所示，提供一半導體晶片，半導體晶片包括一整合電路部610及一矽基板620。整合電路部610可包括一個或多個電晶體、二極體、電感、電容、電阻及其它電路元件。一接地部670及一饋入接點111a形成於整合電路部610內。此外，多個接觸墊及一重佈層(未繪示)設於整合電路部610上。
如第28B圖所示，形成第一共形屏蔽膜631覆蓋矽基板620之上表面620u。第一共形屏蔽膜631具有開孔631a，其露出矽基板620之一部分，且其位置對應於饋入接點111a。
如第28C圖所示，藉由形成一接地貫孔122於半導體晶片之矽基板620且使用導電材料填滿接地貫孔122形成一接地元件632。第一共形屏蔽膜631覆蓋接地元件632之一側面，且接地元件632之上表面632u從第一共形屏蔽膜631露出。接地元件632電性連接於整合電路部610與第一共形屏蔽膜631。
如第28D圖所示，形成一介電結構140覆蓋第一共形屏蔽膜631及接地元件632之上表面632u。
如第28E圖所示，藉由形成一通過介電結構140、開孔631a與矽基板620的饋入貫孔121，然後使用導電材料填滿饋入貫孔121，以形成一饋入元件160。其中，饋入元件160電性連接於整合電路部610。然後，形成如第18圖所示之天線元件150於介電結構140，其中，天線元件150直接接觸於饋入元件160。然後，鄰近整合電路部610之下表面610b，形成如第18圖所示之電性接點114於介電結構140。形成一經過過介電結構140、第一共形屏蔽膜631、矽基板620及整合電路部610的切割狹縫(未繪示)，以形成一如第18圖所示之半導體封裝件900。一實施例中，電性接點114可於切割狹縫形成之前或之後形成。
請參照第29A至29D圖，其繪示第19圖之半導體封裝件的製造過程圖。
如第29A圖所示，提供一半導體晶片，半導體晶片包括一整合電路部610及一矽基板620。整合電路部610可包括一個或多個電晶體、二極體、電感、電容、電阻及一接地部670。一饋入接點111a形成於整合電路部610內。
如第29B圖所示，藉由形成一開孔於矽基板620且使用導電材料填滿該開孔，以形成一接地元件632。然後，形成第一共形屏蔽膜631覆蓋矽基板620之上表面620u，其中，第一共形屏蔽膜631覆蓋接地元件632之側面，且接地元件632之上表面從第一共形屏蔽膜631露出。接地元件632電性連接於整合電路部610之接地部670。
如第29C圖所示，形成封裝體120覆蓋整合電路部610及矽基板620。封裝體120形成前，整合電路部610及矽基板620藉由接墊613黏貼於載板380。封裝體120形成後，可移除載板380，以露出接墊613及封裝體120之下表面140b。
如第29D圖所示，形成重佈層1080於整合電路部610及封裝體120之下表面140b上。重佈層1080包括一第一介電層1080a1、一圖案化導電層1080a2及一第二介電層1080a3。第一介電層1080a1覆蓋封裝體120之下表面140b，且露出接墊613。圖案化導電層1080a2覆蓋第一介電層1080a1且電性連接於接墊613。第二介電層1080a3覆蓋圖案化導電層1080a2且露出第二介電層1080a3之一部分。
如第29D圖所示，採用例如是印刷、旋塗或噴塗之塗佈技術形成一介電材料後，再以例如是上述圖案化技術形成第一介電層1080a1，第二介電層1080a3之形成方法同第一介電層1080a1。採用材料形成技術形成一導電材料後，再以例如是圖案化技術形成圖案化導電層1080a2。
如第29D圖所示，藉由形成一開孔於矽基板620及介電結構140且使用導電材料填滿該開孔以形成饋入元件160，其中，饋入元件160電性連接於整合電路部610之饋入接點611a。然後，形成如第19圖所示之電性接點614於露出之圖案化導電層1080a2，使得電性接點614電性連接於接墊613。然後，形成一經過過封裝體120及重佈層1080的切割狹縫(未繪示)，以形成一如第19圖所示之半導體封裝件1000。一實施例中，電性接點614可形成於切割狹縫形成之前或之後。
請參照第30A至30E圖，其繪示第20圖之半導體封裝件的製造過程圖。
如第30A圖所示，提供一半導體晶片，半導體晶片包括一整合電路部610及一矽基板620。整合電路部610及矽基板620黏貼於載板380後，形成包覆半導體晶片的封裝體1120。封裝體1120形成後，移除載板380以露出整合電路部610之接墊613及封裝體1120之下表面1120b。
如第30B圖所示，形成重佈層1080於整合電路部610及封裝體1120之下表面1120b。
如第30C圖所示，藉由形成一通過矽基板620及封裝體1120開孔且使用導電材料填滿該開孔，以形成接地元件632，其中，接地元件632電性連接於整合電路部610之接地部670。然後，形成第一防電磁干擾膜331於鄰近矽基板620之上表面。如第27C圖所示，形成第一防電磁干擾膜331於封裝體1120上，該封裝體1120係鄰近矽基板620之上表面620u。
如第30D圖所示，形成介電結構140覆蓋第一防電磁干擾膜331。
如第30E圖所示，藉由形成一通過封裝體1120及介電結構140貫孔且使用導電材料填滿該貫孔，以形成饋入元件160。然後，形成天線元件150於介電結構140之上表面140u。然後，形成如第20圖所示之一電性接點614於露出之圖案化導電層1080a2，使電性接點614電性連接於接墊613。然後，形成一通過介電結構140、第一防電磁干擾膜331、封裝體1120與重佈層1080的切割狹縫，如此，形成第20圖所示之半導體封裝件1100。一實施例中，電性接點614亦可形成於切割狹縫形成後。
綜上所述，雖然本發明已以至少一實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、300、400、500、600、700、800、900、1000、1100．．．半導體封裝件
110、610．．．整合電路部
111．．．基板
111u、120u、140u、532u、620u、632u、680u．．．上表面
111b、140b、610b、680b、1120b．．．下表面
111s、120s、140s、331s、370s、610s、620s、632s．．．側面
111a．．．饋入接點
112a．．．半導體裝置
112b．．．被動元件
114、114a．．．電性接點
120、1120．．．封裝體
120s．．．內側壁
121．．．饋入貫孔
122．．．接地貫孔
123．．．種子層
130、330、530．．．電磁干擾屏蔽元件
131．．．第一防電磁干擾膜
131a、140a、331a、631a．．．開孔
132、332、532．．．接地元件
140．．．介電結構
140w．．．內側壁
150．．．天線元件
160、160'、260、660．．．饋入元件
160a．．．導電層
160b．．．填充樹脂
170、370、532、570、670．．．接地部
171．．．接地接點
172．．．突出部
260a、260a"、660a．．．第一子饋入元件
260b、260"．．．第二子饋入元件
331．．．第一防電磁干擾膜
380．．．載板
611．．．銲塊
611a．．．饋入接點
613．．．接墊
620．．．矽基板
630、1130．．．電磁干擾屏蔽元件
631．．．第一共形屏蔽膜
632．．．接地元件
633．．．第一金屬層
661．．．第二金屬層
680．．．第二基板
1080．．．重佈層
1080a1．．．第一介電層
1080a2．．．圖案化導電層
1080a3．．．第二介電層
A1．．．夾角
C．．．凹痕
H．．．高度
T1、T3．．．第一切割狹縫
第1圖繪示依照本發明一實施例之半導體封裝件的剖視圖。
第2圖繪示本發明另一實施例之饋入元件的剖視圖。
第3圖繪示依照本發明另一實施例之半導體封裝件的剖視圖。
第4圖繪示另一實施例之第一子饋入元件及第二子饋入元件的剖視圖。
第5圖繪示另一實施例之第一子饋入元件及第二子饋入元件的剖視圖。
第6圖繪示本發明另一實施例之饋入元件的剖視圖。
第7圖繪示第1圖中局部7’的放大示意圖。
第8圖繪示本發明一實施例之天線元件的上視圖。
第9圖繪示本發明另一實施例之天線元件的上視圖。
第10圖繪示本發明又一實施例之天線元件的上視圖。
第11圖繪示本發明再一實施例之天線元件的上視圖
第12圖繪示依照本發明一實施例之半導體封裝件的剖視圖。
第13圖繪示依照本發明再一實施例之半導體封裝件的剖視圖。
第14圖繪示依照本發明再一實施例之半導體封裝件的剖視圖。
第15繪示依照本發明另一實施例之半導體封裝件的剖視圖。
第16圖繪示依照本發明另一實施例之半導體封裝件的剖視圖
第17圖繪示依照本發明另一實施例之半導體封裝件的剖視圖。
第18圖繪示依照本發明另一實施例之半導體封裝件的剖視圖。
第19圖繪示依照本發明另一實施例之半導體封裝件的剖視圖。
第20圖繪示依照本發明另一實施例之半導體封裝件之剖視圖。
第21A至21I圖繪示第1圖之半導體封裝件之製造過程圖。
第22A至22D圖繪示第3圖之半導體封裝件的製造過程圖。
第23A至23F圖繪示第12圖之半導體封裝件的製造過程圖。
第24A至24F圖繪示第14圖之半導體封裝件的製造過程圖。
第25A至25G圖繪示第15圖之半導體封裝件的製造過程圖。
第26A至26G圖繪示第15圖之半導體封裝件的製造過程圖。
第27A至27F圖繪示第16圖之半導體封裝件的製造過程圖。
第28A至28E圖繪示第18圖之半導體封裝件的製造過程圖。
第29A至29D圖繪示第19圖之半導體封裝件的製造過程圖。
第30A至30E圖繪示第20圖之半導體封裝件的製造過程圖。
100．．．半導體封裝件
110．．．整合電路部
111．．．基板
111u、120u、140u．．．上表面
111b．．．下表面
111s、120s、140s．．．側面
111a．．．饋入接點
112a．．．半導體裝置
112b．．．被動元件
113．．．接墊
114、114a．．．電性接點
120．．．封裝體
130．．．電磁干擾屏蔽元件
131．．．第一防電磁干擾膜
132．．．接地元件
140．．．介電結構
150．．．天線元件
160．．．饋入元件
170．．．接地部

Claims (18)

  1. 一種半導體封裝件，包括：一半導體晶片，該半導體晶片具有一整合電路部及一基板部，該整合電路部具有一主動面且該基板部具有一非主動面；一貫孔(via)，延伸自該主動面且電性連接於該整合電路部；一電磁干擾屏蔽元件(electromagnetic interference shield)，設於該非主動面且電性連接於該貫孔；一封裝體，包覆該半導體晶片之一部分及該電磁干擾屏蔽元件之一部分，該封裝體具有一上表面；一饋入元件，延伸自該上表面且電性連接至該整合電路部，該饋入元件包括一導通孔，延伸自該上表面至該主動面；以及一天線元件，設於該上表面且電性連接於該饋入元件。
  2. 如申請專利範圍第1項所述之半導體封裝件，其中該電磁干擾屏蔽元件包括一共形屏蔽膜(conformal shielding film)。
  3. 如申請專利範圍第1項所述之半導體封裝件，其中該貫孔係一矽通孔(through silicon via)，該矽通孔形成於該基板部。
  4. 如申請專利範圍第1項所述之半導體封裝件，其中該貫孔提供一接地路徑，該接地路徑連接該電磁干擾屏蔽 元件。
  5. 如申請專利範圍第1項所述之半導體封裝件，其中該封裝體具有一開孔，該饋入元件從該開孔露出。
  6. 如申請專利範圍第5項所述之半導體封裝件，其中該饋入元件包括一第一子饋入元件及一第二子饋入元件，該第一子饋入元件通過該基板部，該第二子饋入元件通過該封裝體。
  7. 如申請專利範圍第1項所述之半導體封裝件，其中該電磁干擾屏蔽元件具有一開孔，使該饋入元件電性隔離於該電磁干擾屏蔽元件。
  8. 如申請專利範圍第6項所述之半導體封裝件，其中該第一子饋入元件係一矽通孔(through silicon via)。
  9. 如申請專利範圍第1項所述之半導體封裝件，更包括一重佈層(redistribution layer，RDL)，設置且電性連接於該主動面。
  10. 如申請專利範圍第1項所述之半導體封裝件，更包括一封裝基板，其中該主動面電性連接於該封裝基板。
  11. 一種半導體封裝件，包括：一半導體晶片，該半導體晶片具有一整合電路部及一基板部，該整合電路部具有一主動面且該基板部具有一非主動面；一貫孔，延伸自該主動面且電性連接於該整合電路部；一電磁干擾屏蔽元件(electromagnetic interference shield)，設於該非主動面且電性連接於該貫孔； 一介電層(dielectric layer)，設於該電磁干擾屏蔽元件上，該介電層具有一上表面；一饋入元件，延伸自該上表面且電性連接至該整合電路部，該饋入元件包括一導通孔，延伸自該上表面至該主動面；以及一天線元件，設於該上表面且電性連接於該饋入元件。
  12. 如申請專利範圍第11項所述之半導體封裝件，其中該電磁干擾屏蔽元件具有一開孔，使該饋入元件電性隔離於該電磁干擾屏蔽元件。
  13. 如申請專利範圍第11項所述之半導體封裝件，其中該貫孔提供一接地路徑，該接地路徑連接該電磁干擾屏蔽元件。
  14. 如申請專利範圍第11項所述之半導體封裝件，其中該介電層具有一開孔，該饋入元件從該開孔露出。
  15. 如申請專利範圍第11項所述之半導體封裝件，其中該饋入元件包括一第一子饋入元件及一第二子饋入元件，該第一子饋入元件通過該基板部，該第二子饋入元件通過該介電層。
  16. 如申請專利範圍第11項所述之半導體封裝件，更包括一重佈層(redistribution layer，RDL)，設置且電性連接於該主動面。
  17. 一種半導體封裝件之製造方法，包括：形成一接地部(grounding segment)於一半導體晶片之一整合電路部中； 形成一導通孔(conductive via)於該半導體晶片，該導通孔可作為一接地元件(grounding element)；設置一電磁干擾屏蔽元件於該半導體晶片之一矽基板(silicon substrate)之一上表面；以作為該接地元件之該導通孔，連接該電磁干擾屏蔽元件至該接地部；形成一介電結構覆蓋該電磁干擾屏蔽元件之至少一部分；形成一第二導通孔通過該介電結構及該矽基板，該矽基板可作為一饋入元件；形成一天線元件於鄰近該介電結構之一上表面；以及以該第二導通孔作為該饋入元件，連接該天線元件至一半導體元件。
  18. 如申請專利範圍第17項所述之製造方法，其中設置該電磁干擾屏蔽元件於該半導體晶片之該矽基板之該上表面之該步驟與形成該天線元件於鄰近該介電結構之該上表面之該步驟係於同一製程設備完成。
TW100131940A 2010-09-09 2011-09-05 半導體封裝件及半導體封裝件之製造方法 TWI462259B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100131940A TWI462259B (zh) 2010-09-09 2011-09-05 半導體封裝件及半導體封裝件之製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
TW99130565 2010-09-09
US201161430808P 2011-01-07 2011-01-07
TW100131940A TWI462259B (zh) 2010-09-09 2011-09-05 半導體封裝件及半導體封裝件之製造方法

Publications (2)

Publication Number Publication Date
TW201214652A TW201214652A (en) 2012-04-01
TWI462259B true TWI462259B (zh) 2014-11-21

Family

ID=45806161

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100131940A TWI462259B (zh) 2010-09-09 2011-09-05 半導體封裝件及半導體封裝件之製造方法

Country Status (2)

Country Link
US (1) US9007273B2 (zh)
TW (1) TWI462259B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI668816B (zh) * 2017-11-24 2019-08-11 Shunsin Technology (Zhong Shan) Limited 分區電磁遮罩封裝結構及製造方法
TWI772736B (zh) * 2019-04-10 2022-08-01 力成科技股份有限公司 扇出型天線封裝結構及其封裝方法

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8592259B2 (en) 2011-11-29 2013-11-26 Broadcom Corporation Method of fabricating a wafer level semiconductor package having a pre-formed dielectric layer
US20130154106A1 (en) 2011-12-14 2013-06-20 Broadcom Corporation Stacked Packaging Using Reconstituted Wafers
US9059179B2 (en) 2011-12-28 2015-06-16 Broadcom Corporation Semiconductor package with a bridge interposer
US9548251B2 (en) 2012-01-12 2017-01-17 Broadcom Corporation Semiconductor interposer having a cavity for intra-interposer die
US20130187284A1 (en) 2012-01-24 2013-07-25 Broadcom Corporation Low Cost and High Performance Flip Chip Package
US8587132B2 (en) 2012-02-21 2013-11-19 Broadcom Corporation Semiconductor package including an organic substrate and interposer having through-semiconductor vias
US8558395B2 (en) 2012-02-21 2013-10-15 Broadcom Corporation Organic interface substrate having interposer with through-semiconductor vias
US9030841B2 (en) * 2012-02-23 2015-05-12 Apple Inc. Low profile, space efficient circuit shields
US9275976B2 (en) 2012-02-24 2016-03-01 Broadcom Corporation System-in-package with integrated socket
US8749072B2 (en) 2012-02-24 2014-06-10 Broadcom Corporation Semiconductor package with integrated selectively conductive film interposer
US8872321B2 (en) 2012-02-24 2014-10-28 Broadcom Corporation Semiconductor packages with integrated heat spreaders
US8928128B2 (en) * 2012-02-27 2015-01-06 Broadcom Corporation Semiconductor package with integrated electromagnetic shielding
US8786060B2 (en) * 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US9431369B2 (en) 2012-12-13 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Antenna apparatus and method
US9166284B2 (en) * 2012-12-20 2015-10-20 Intel Corporation Package structures including discrete antennas assembled on a device
TWI485839B (zh) * 2012-12-24 2015-05-21 Advanced Semiconductor Eng 電子模組以及其製造方法
TWI553825B (zh) * 2013-01-11 2016-10-11 日月光半導體製造股份有限公司 堆疊式封裝模組與其製造方法
US10403511B2 (en) * 2013-01-14 2019-09-03 Intel Corporation Backside redistribution layer patch antenna
US9837701B2 (en) 2013-03-04 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna substrate and manufacturing method thereof
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9129954B2 (en) 2013-03-07 2015-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna layer and manufacturing method thereof
US8779564B1 (en) * 2013-03-14 2014-07-15 Intel IP Corporation Semiconductor device with capacitive coupling structure
US9172131B2 (en) 2013-03-15 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor structure having aperture antenna
CN109712946B (zh) * 2013-03-29 2021-01-19 日月光半导体制造股份有限公司 半导体封装件
US9461355B2 (en) * 2013-03-29 2016-10-04 Intel Corporation Method apparatus and material for radio frequency passives and antennas
KR102059402B1 (ko) * 2013-04-15 2019-12-26 삼성전자주식회사 전자소자 패키지 및 이에 사용되는 패키지 기판
KR20150017179A (ko) * 2013-08-06 2015-02-16 삼성전자주식회사 안테나 장치 및 그것을 갖는 전자 장치
KR101833154B1 (ko) * 2013-12-09 2018-04-13 인텔 코포레이션 패키징된 다이용 세라믹 상의 안테나와 컴퓨팅 시스템 및 이의 제조방법
US9583420B2 (en) 2015-01-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
TWI546928B (zh) * 2014-03-17 2016-08-21 矽品精密工業股份有限公司 電子封裝件及其製法
TWI557983B (zh) * 2014-04-16 2016-11-11 Nat Inst Chung Shan Science & Technology Non - planar Antenna Embedded Packaging Structure and Its Making Method
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
US9652649B2 (en) * 2014-07-02 2017-05-16 Auden Techno Corp. Chip-type antenna device and chip structure
KR20160090972A (ko) 2015-01-22 2016-08-02 에스케이하이닉스 주식회사 이미지 센서 패키지 및 제조 방법
US10624214B2 (en) * 2015-02-11 2020-04-14 Apple Inc. Low-profile space-efficient shielding for SIP module
US9653415B2 (en) 2015-02-18 2017-05-16 Advanced Semiconductor Engineering, Inc. Semiconductor device packages and method of making the same
KR102354370B1 (ko) 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지
WO2016186103A1 (ja) * 2015-05-20 2016-11-24 株式会社村田製作所 高周波モジュール
US9461001B1 (en) 2015-07-22 2016-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device package integrated with coil for wireless charging and electromagnetic interference shielding, and method of manufacturing the same
FR3040534A1 (fr) 2015-08-28 2017-03-03 St Microelectronics Sa Dispositif electronique muni d'une couche conductrice et procede de fabrication
FR3040535B1 (fr) 2015-08-28 2019-07-05 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique muni d'un element conducteur integre et procede de fabrication
US10784208B2 (en) * 2015-09-10 2020-09-22 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
FR3041859B1 (fr) 2015-09-30 2018-03-02 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique muni d'un fil conducteur integre et procede de fabrication
KR101762627B1 (ko) 2015-11-17 2017-08-14 하나 마이크론(주) 반도체 패키지 및 그 제조 방법
US9691710B1 (en) 2015-12-04 2017-06-27 Cyntec Co., Ltd Semiconductor package with antenna
US9881882B2 (en) * 2016-01-06 2018-01-30 Mediatek Inc. Semiconductor package with three-dimensional antenna
US11195787B2 (en) * 2016-02-17 2021-12-07 Infineon Technologies Ag Semiconductor device including an antenna
US9953929B2 (en) * 2016-03-18 2018-04-24 Intel Corporation Systems and methods for electromagnetic interference shielding
US10930603B2 (en) * 2016-03-22 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Coaxial through via with novel high isolation cross coupling method for 3D integrated circuits
JP6728917B2 (ja) * 2016-04-12 2020-07-22 Tdk株式会社 電子回路モジュールの製造方法
US10770795B2 (en) 2016-05-27 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna device and method for manufacturing antenna device
US10236260B2 (en) * 2016-06-30 2019-03-19 Nxp Usa, Inc. Shielded package with integrated antenna
JP6500859B2 (ja) * 2016-08-22 2019-04-17 株式会社村田製作所 無線モジュール
WO2018056239A1 (ja) * 2016-09-21 2018-03-29 株式会社村田製作所 高周波部品
US10163813B2 (en) * 2016-11-17 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure including redistribution structure and conductive shielding film
US10797039B2 (en) * 2016-12-07 2020-10-06 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D interposer system-in-package module
US10312203B2 (en) * 2016-12-13 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with antenna element
DE102017200122B4 (de) * 2017-01-05 2020-07-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer Level Package mit integrierten Antennen und Mittel zum Schirmen, System dieses umfassend und Verfahren zu dessen Herstellung
DE102017200121A1 (de) * 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer Level Package mit zumindest einem integrierten Antennenelement
DE102017200124A1 (de) 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer Level Packages mit integrierter oder eingebetteter Antenne
JP2018164040A (ja) * 2017-03-27 2018-10-18 東芝メモリ株式会社 半導体装置
JP6809600B2 (ja) * 2017-04-03 2021-01-06 株式会社村田製作所 高周波モジュール
CN108695588A (zh) * 2017-04-07 2018-10-23 庄晴光 整合电路与天线的晶粒及整合方法
TWI663701B (zh) * 2017-04-28 2019-06-21 矽品精密工業股份有限公司 電子封裝件及其製法
US10460987B2 (en) * 2017-05-09 2019-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device with integrated antenna and manufacturing method thereof
US11394103B2 (en) * 2017-07-18 2022-07-19 Samsung Electro-Mechanics Co., Ltd. Antenna module and manufacturing method thereof
US10453762B2 (en) * 2017-07-28 2019-10-22 Micron Technology, Inc. Shielded fan-out packaged semiconductor device and method of manufacturing
WO2019039336A1 (ja) * 2017-08-21 2019-02-28 株式会社村田製作所 電子部品モジュール及び電子部品モジュールの製造方法
US10483617B2 (en) * 2017-09-29 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure
DE102017123360A1 (de) * 2017-10-09 2019-04-11 Infineon Technologies Ag Verfahren zur bildung einer halbleiterbaugruppe und halbleiterbaugruppe
US10211794B1 (en) * 2017-12-04 2019-02-19 Nxp Usa, Inc. Silicon shielding for baseband termination and RF performance enhancement
US10468355B2 (en) 2017-12-08 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. EMI Shielding structure in InFO package
US20190295968A1 (en) * 2018-03-23 2019-09-26 Analog Devices Global Unlimited Company Semiconductor packages
US20190333728A1 (en) * 2018-04-28 2019-10-31 Innovative Micro Technology Shielded dual substrate mems plate switch and method of manufacture
US20190348747A1 (en) 2018-05-14 2019-11-14 Mediatek Inc. Innovative air gap for antenna fan out package
US11043730B2 (en) 2018-05-14 2021-06-22 Mediatek Inc. Fan-out package structure with integrated antenna
JP7013323B2 (ja) * 2018-05-17 2022-01-31 株式会社東芝 回路装置
CN109149068B (zh) * 2018-08-12 2021-04-02 瑞声科技（南京）有限公司 封装天线系统及移动终端
US10978779B2 (en) * 2018-09-17 2021-04-13 Analog Devices International Unlimited Company Sputtered SIP antenna
TWI697091B (zh) * 2018-09-19 2020-06-21 力成科技股份有限公司 具外金屬元件之半導體封裝結構及其製法
WO2020153068A1 (ja) * 2019-01-23 2020-07-30 株式会社村田製作所 アンテナモジュール及び通信装置
US11588074B2 (en) * 2019-02-01 2023-02-21 Lite-On Opto Technology (Changzhou) Co., Ltd. Light source device
US10777518B1 (en) * 2019-05-16 2020-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
TWI686914B (zh) 2019-05-29 2020-03-01 力成科技股份有限公司 天線整合式封裝結構及其製造方法
CN110267431B (zh) * 2019-06-18 2021-11-09 青岛歌尔微电子研究院有限公司 一种电路单元封装结构
TWI710093B (zh) * 2019-08-29 2020-11-11 力成科技股份有限公司 天線置頂之半導體封裝結構
US11302646B2 (en) * 2020-02-14 2022-04-12 Advanced Semiconductor Engineering, Inc. Semiconductor device package
CN111446175A (zh) * 2020-04-07 2020-07-24 华进半导体封装先导技术研发中心有限公司 射频芯片集成封装结构及其制备方法
US11139552B1 (en) * 2020-05-05 2021-10-05 Semiconductor Components Industries, Llc Method of forming a semiconductor device
US11715886B2 (en) * 2020-05-08 2023-08-01 Mobix Labs, Inc. Low-cost, IPD and laminate based antenna array module
KR20220000087A (ko) * 2020-06-25 2022-01-03 삼성전기주식회사 전자 소자 모듈
US11870130B2 (en) * 2020-07-27 2024-01-09 Infineon Technologies Ag Antenna apparatus and fabrication method
US20220066036A1 (en) * 2020-08-25 2022-03-03 Lumentum Operations Llc Package for a time of flight device
CN213753057U (zh) * 2020-12-31 2021-07-20 罗森伯格技术有限公司 天线振子和天线
US11830799B2 (en) * 2021-04-06 2023-11-28 Advanced Semiconductor Engineering, Inc. Semiconductor device package, antenna device, and method for manufacturing the same
US11817362B2 (en) * 2021-07-13 2023-11-14 Advanced Semiconductor Engineering, Inc. Electronic apparatus
US11869848B2 (en) * 2021-08-11 2024-01-09 STATS ChipPAC Pte. Ltd. Semiconductor device and method of stacking devices using support frame

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060176211A1 (en) * 2003-07-15 2006-08-10 Farrokh Mohamadi Wafer scale antenna module with a backside connectivity

Family Cites Families (197)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3761782A (en) 1971-05-19 1973-09-25 Signetics Corp Semiconductor structure, assembly and method
US4499655A (en) 1981-03-18 1985-02-19 General Electric Company Method for making alignment-enhancing feed-through conductors for stackable silicon-on-sapphire
US4394712A (en) 1981-03-18 1983-07-19 General Electric Company Alignment-enhancing feed-through conductors for stackable silicon-on-sapphire wafers
JPS59189142A (ja) 1983-04-12 1984-10-26 Ube Ind Ltd 導電性熱可塑性樹脂組成物
US4814205A (en) 1983-12-02 1989-03-21 Omi International Corporation Process for rejuvenation electroless nickel solution
US4807021A (en) 1986-03-10 1989-02-21 Kabushiki Kaisha Toshiba Semiconductor device having stacking structure
US4897708A (en) 1986-07-17 1990-01-30 Laser Dynamics, Inc. Semiconductor wafer array
KR970003915B1 (ko) 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
US4842699A (en) 1988-05-10 1989-06-27 Avantek, Inc. Method of selective via-hole and heat sink plating using a metal mask
US5191405A (en) 1988-12-23 1993-03-02 Matsushita Electric Industrial Co., Ltd. Three-dimensional stacked lsi
US5160779A (en) 1989-11-30 1992-11-03 Hoya Corporation Microprobe provided circuit substrate and method for producing the same
US5166097A (en) 1990-11-26 1992-11-24 The Boeing Company Silicon wafers containing conductive feedthroughs
US5557142A (en) 1991-02-04 1996-09-17 Motorola, Inc. Shielded semiconductor device package
US5166772A (en) 1991-02-22 1992-11-24 Motorola, Inc. Transfer molded semiconductor device package with integral shield
US5229647A (en) 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US5239448A (en) 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
JP2840493B2 (ja) * 1991-12-27 1998-12-24 株式会社日立製作所 一体型マイクロ波回路
US5386627A (en) 1992-09-29 1995-02-07 International Business Machines Corporation Method of fabricating a multi-layer integrated circuit chip interposer
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5355016A (en) 1993-05-03 1994-10-11 Motorola, Inc. Shielded EPROM package
US5643831A (en) 1994-01-20 1997-07-01 Fujitsu Limited Process for forming solder balls on a plate having apertures using solder paste and transferring the solder balls to semiconductor device
US5639989A (en) 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
AU3415095A (en) 1994-09-06 1996-03-27 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture
US5677511A (en) 1995-03-20 1997-10-14 National Semiconductor Corporation Overmolded PC board with ESD protection and EMI suppression
JPH08288686A (ja) 1995-04-20 1996-11-01 Nec Corp 半導体装置
JP3432982B2 (ja) 1995-12-13 2003-08-04 沖電気工業株式会社 表面実装型半導体装置の製造方法
US5998867A (en) 1996-02-23 1999-12-07 Honeywell Inc. Radiation enhanced chip encapsulant
US5694300A (en) 1996-04-01 1997-12-02 Northrop Grumman Corporation Electromagnetically channelized microwave integrated circuit
US5776798A (en) 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
US6150193A (en) 1996-10-31 2000-11-21 Amkor Technology, Inc. RF shielded device
US6962829B2 (en) 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
US5895229A (en) 1997-05-19 1999-04-20 Motorola, Inc. Microelectronic package including a polymer encapsulated die, and method for forming same
JP3834426B2 (ja) 1997-09-02 2006-10-18 沖電気工業株式会社 半導体装置
US5998292A (en) 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
JP4255161B2 (ja) 1998-04-10 2009-04-15 株式会社野田スクリーン 半田バンプ形成装置
JP3447961B2 (ja) 1998-08-26 2003-09-16 富士通株式会社 半導体装置の製造方法及び半導体製造装置
US20020017855A1 (en) 1998-10-01 2002-02-14 Complete Substrate Solutions Limited Visual display
US6376769B1 (en) 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
US6295730B1 (en) 1999-09-02 2001-10-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
US6329631B1 (en) 1999-09-07 2001-12-11 Ray Yueh Solder strip exclusively for semiconductor packaging
TW434854B (en) 1999-11-09 2001-05-16 Advanced Semiconductor Eng Manufacturing method for stacked chip package
TW569424B (en) 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP4023076B2 (ja) 2000-07-27 2007-12-19 富士通株式会社 表裏導通基板及びその製造方法
US6757181B1 (en) 2000-08-22 2004-06-29 Skyworks Solutions, Inc. Molded shield structures and method for their fabrication
US6406934B1 (en) 2000-09-05 2002-06-18 Amkor Technology, Inc. Wafer level production of chip size semiconductor packages
US6577013B1 (en) 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
US6586822B1 (en) 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
US6448506B1 (en) 2000-12-28 2002-09-10 Amkor Technology, Inc. Semiconductor package and circuit board for making the package
US6740950B2 (en) 2001-01-15 2004-05-25 Amkor Technology, Inc. Optical device packages having improved conductor efficiency, optical coupling and thermal transfer
JP4113679B2 (ja) 2001-02-14 2008-07-09 イビデン株式会社 三次元実装パッケージの製造方法
JP2002270718A (ja) 2001-03-07 2002-09-20 Seiko Epson Corp 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP3718131B2 (ja) 2001-03-16 2005-11-16 松下電器産業株式会社 高周波モジュールおよびその製造方法
US6900383B2 (en) 2001-03-19 2005-05-31 Hewlett-Packard Development Company, L.P. Board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces
JP3878430B2 (ja) 2001-04-06 2007-02-07 株式会社ルネサステクノロジ 半導体装置
US6614102B1 (en) 2001-05-04 2003-09-02 Amkor Technology, Inc. Shielded semiconductor leadframe package
US6686649B1 (en) 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
JP2002373957A (ja) 2001-06-14 2002-12-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US7334326B1 (en) 2001-06-19 2008-02-26 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded passive components
US6740959B2 (en) 2001-08-01 2004-05-25 International Business Machines Corporation EMI shielding for semiconductor chip carriers
JP3875867B2 (ja) 2001-10-15 2007-01-31 新光電気工業株式会社 シリコン基板の穴形成方法
US6770955B1 (en) 2001-12-15 2004-08-03 Skyworks Solutions, Inc. Shielded antenna in a semiconductor package
US6646328B2 (en) 2002-01-11 2003-11-11 Taiwan Semiconductor Manufacturing Co. Ltd. Chip antenna with a shielding layer
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
JP3904484B2 (ja) 2002-06-19 2007-04-11 新光電気工業株式会社 シリコン基板のスルーホールプラギング方法
US7161252B2 (en) 2002-07-19 2007-01-09 Matsushita Electric Industrial Co., Ltd. Module component
JP3738755B2 (ja) 2002-08-01 2006-01-25 日本電気株式会社 チップ部品を備える電子装置
US6740546B2 (en) 2002-08-21 2004-05-25 Micron Technology, Inc. Packaged microelectronic devices and methods for assembling microelectronic devices
JP4178880B2 (ja) 2002-08-29 2008-11-12 松下電器産業株式会社 モジュール部品
US6781231B2 (en) 2002-09-10 2004-08-24 Knowles Electronics Llc Microelectromechanical system package with environmental and interference shield
US7057269B2 (en) 2002-10-08 2006-06-06 Chippac, Inc. Semiconductor multi-package module having inverted land grid array (LGA) package stacked over ball grid array (BGA) package
US6962869B1 (en) 2002-10-15 2005-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. SiOCH low k surface protection layer formation by CxHy gas plasma treatment
WO2004060034A1 (ja) 2002-12-24 2004-07-15 Matsushita Electric Industrial Co., Ltd. 電子部品内蔵モジュール
JP2004228135A (ja) 2003-01-20 2004-08-12 Mitsubishi Electric Corp 微細孔への金属埋め込み方法
US20040150097A1 (en) 2003-01-30 2004-08-05 International Business Machines Corporation Optimized conductive lid mounting for integrated circuit chip carriers
TWI235469B (en) 2003-02-07 2005-07-01 Siliconware Precision Industries Co Ltd Thermally enhanced semiconductor package with EMI shielding
JP2004273563A (ja) 2003-03-05 2004-09-30 Shinko Electric Ind Co Ltd 基板の製造方法及び基板
US7187060B2 (en) 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
US6908856B2 (en) 2003-04-03 2005-06-21 Interuniversitair Microelektronica Centrum (Imec) Method for producing electrical through hole interconnects and devices made thereof
WO2004093506A2 (en) 2003-04-15 2004-10-28 Wavezero, Inc. Electomagnetic interference shielding for a printed circuit board
US6838776B2 (en) 2003-04-18 2005-01-04 Freescale Semiconductor, Inc. Circuit device with at least partial packaging and method for forming
JP4377157B2 (ja) 2003-05-20 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体装置用パッケージ
CN1810068A (zh) 2003-06-19 2006-07-26 波零公司 印刷电路板的emi吸收屏蔽
JP2005072095A (ja) 2003-08-20 2005-03-17 Alps Electric Co Ltd 電子回路ユニットおよびその製造方法
KR100541084B1 (ko) 2003-08-20 2006-01-11 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법 및 그에 사용되는패키지 시트
US7030469B2 (en) 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
US7298030B2 (en) 2003-09-26 2007-11-20 Tessera, Inc. Structure and method of making sealed capped chips
US6943423B2 (en) 2003-10-01 2005-09-13 Optopac, Inc. Electronic package of photo-image sensors in cellular phone camera modules, and the fabrication and assembly thereof
US7276787B2 (en) 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
US20050189635A1 (en) 2004-03-01 2005-09-01 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
US20050258545A1 (en) 2004-05-24 2005-11-24 Chippac, Inc. Multiple die package with adhesive/spacer structure and insulated die surface
US7042398B2 (en) 2004-06-23 2006-05-09 Industrial Technology Research Institute Apparatus of antenna with heat slug and its fabricating process
JP4343044B2 (ja) 2004-06-30 2009-10-14 新光電気工業株式会社 インターポーザ及びその製造方法並びに半導体装置
US7327015B2 (en) 2004-09-20 2008-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US7405698B2 (en) * 2004-10-01 2008-07-29 De Rochemont L Pierre Ceramic antenna module and methods of manufacture thereof
TWI242869B (en) 2004-10-15 2005-11-01 Advanced Semiconductor Eng High density substrate for multi-chip package
TWI254425B (en) 2004-10-26 2006-05-01 Advanced Semiconductor Eng Chip package structure, chip packaging process, chip carrier and manufacturing process thereof
JP4369348B2 (ja) 2004-11-08 2009-11-18 新光電気工業株式会社 基板及びその製造方法
JP3987521B2 (ja) 2004-11-08 2007-10-10 新光電気工業株式会社 基板の製造方法
US7629674B1 (en) 2004-11-17 2009-12-08 Amkor Technology, Inc. Shielded package having shield fence
US7656047B2 (en) 2005-01-05 2010-02-02 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method
US7633170B2 (en) 2005-01-05 2009-12-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method thereof
KR100687069B1 (ko) 2005-01-07 2007-02-27 삼성전자주식회사 보호판이 부착된 이미지 센서 칩과 그의 제조 방법
TWI264807B (en) 2005-03-02 2006-10-21 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
TWI244186B (en) 2005-03-02 2005-11-21 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
US7285434B2 (en) 2005-03-09 2007-10-23 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for manufacturing the same
WO2006098339A1 (ja) 2005-03-16 2006-09-21 Yamaha Corporation 半導体装置、半導体装置の製造方法、および蓋体フレーム
TWI261325B (en) 2005-03-25 2006-09-01 Advanced Semiconductor Eng Package structure of semiconductor and wafer-level formation thereof
JP4614278B2 (ja) 2005-05-25 2011-01-19 アルプス電気株式会社 電子回路ユニット、及びその製造方法
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7215032B2 (en) 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
US7946331B2 (en) 2005-06-14 2011-05-24 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
JP2007027451A (ja) 2005-07-19 2007-02-01 Shinko Electric Ind Co Ltd 回路基板及びその製造方法
JP4889974B2 (ja) 2005-08-01 2012-03-07 新光電気工業株式会社 電子部品実装構造体及びその製造方法
US8186048B2 (en) 2007-06-27 2012-05-29 Rf Micro Devices, Inc. Conformal shielding process using process gases
US7451539B2 (en) 2005-08-08 2008-11-18 Rf Micro Devices, Inc. Method of making a conformal electromagnetic interference shield
JP4716819B2 (ja) 2005-08-22 2011-07-06 新光電気工業株式会社 インターポーザの製造方法
US7488680B2 (en) 2005-08-30 2009-02-10 International Business Machines Corporation Conductive through via process for electronic device carriers
CN101300911B (zh) 2005-11-28 2010-10-27 株式会社村田制作所 电路模块以及制造电路模块的方法
TWI311356B (en) 2006-01-02 2009-06-21 Advanced Semiconductor Eng Package structure and fabricating method thereof
TWI303105B (en) 2006-01-11 2008-11-11 Advanced Semiconductor Eng Wafer level package for image sensor components and its fabricating method
US7504721B2 (en) 2006-01-19 2009-03-17 International Business Machines Corporation Apparatus and methods for packaging dielectric resonator antennas with integrated circuit chips
TWI287274B (en) 2006-01-25 2007-09-21 Advanced Semiconductor Eng Three dimensional package and method of making the same
TWI287273B (en) 2006-01-25 2007-09-21 Advanced Semiconductor Eng Three dimensional package and method of making the same
TWI293499B (en) 2006-01-25 2008-02-11 Advanced Semiconductor Eng Three dimensional package and method of making the same
KR100714310B1 (ko) 2006-02-23 2007-05-02 삼성전자주식회사 변압기 또는 안테나를 구비하는 반도체 패키지들
US7342303B1 (en) 2006-02-28 2008-03-11 Amkor Technology, Inc. Semiconductor device having RF shielding and method therefor
US8125788B2 (en) 2006-03-29 2012-02-28 Kyocera Corporation Circuit module and radio communications equipment, and method for manufacturing circuit module
US7304859B2 (en) 2006-03-30 2007-12-04 Stats Chippac Ltd. Chip carrier and fabrication method
DE102006019080B3 (de) 2006-04-25 2007-08-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Herstellungsverfahren für ein gehäustes Bauelement
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
JP5026038B2 (ja) 2006-09-22 2012-09-12 新光電気工業株式会社 電子部品装置
US7884776B2 (en) * 2006-09-28 2011-02-08 Farrokh Mohamadi High power integrated circuit beamforming array
TWI315295B (en) 2006-12-29 2009-10-01 Advanced Semiconductor Eng Mems microphone module and method thereof
KR101057368B1 (ko) 2007-01-31 2011-08-18 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
US7598163B2 (en) 2007-02-15 2009-10-06 John Callahan Post-seed deposition process
TW200839903A (en) 2007-03-21 2008-10-01 Advanced Semiconductor Eng Method for manufacturing electrical connections in wafer
TWI335654B (en) 2007-05-04 2011-01-01 Advanced Semiconductor Eng Package for reducing stress
US7576415B2 (en) 2007-06-15 2009-08-18 Advanced Semiconductor Engineering, Inc. EMI shielded semiconductor package
US7553752B2 (en) 2007-06-20 2009-06-30 Stats Chippac, Ltd. Method of making a wafer level integration package
US7745910B1 (en) 2007-07-10 2010-06-29 Amkor Technology, Inc. Semiconductor device having RF shielding and method therefor
US20090035895A1 (en) 2007-07-30 2009-02-05 Advanced Semiconductor Engineering, Inc. Chip package and chip packaging process thereof
TWI335059B (en) 2007-07-31 2010-12-21 Siliconware Precision Industries Co Ltd Multi-chip stack structure having silicon channel and method for fabricating the same
TWI357118B (en) 2007-08-02 2012-01-21 Advanced Semiconductor Eng Method for forming vias in a substrate
TWI387019B (zh) 2007-08-02 2013-02-21 Advanced Semiconductor Eng 在基材上形成穿導孔之方法
TWI344694B (en) 2007-08-06 2011-07-01 Siliconware Precision Industries Co Ltd Sensor-type package and method for fabricating the same
TWI345296B (en) 2007-08-07 2011-07-11 Advanced Semiconductor Eng Package having a self-aligned die and the method for making the same, and a stacked package and the method for making the same
JP5536322B2 (ja) 2007-10-09 2014-07-02 新光電気工業株式会社 基板の製造方法
EP2051298B1 (en) 2007-10-18 2012-09-19 Sencio B.V. Integrated Circuit Package
US7691747B2 (en) 2007-11-29 2010-04-06 STATS ChipPAC, Ltd Semiconductor device and method for forming passive circuit elements with through silicon vias to backside interconnect structures
TWI365483B (en) 2007-12-04 2012-06-01 Advanced Semiconductor Eng Method for forming a via in a substrate
US7838395B2 (en) 2007-12-06 2010-11-23 Stats Chippac, Ltd. Semiconductor wafer level interconnect package utilizing conductive ring and pad for separate voltage supplies and method of making the same
US7851246B2 (en) 2007-12-27 2010-12-14 Stats Chippac, Ltd. Semiconductor device with optical sensor and method of forming interconnect structure on front and backside of the device
US7989928B2 (en) 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8212339B2 (en) 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8350367B2 (en) 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8022511B2 (en) 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8492883B2 (en) 2008-03-14 2013-07-23 Advanced Semiconductor Engineering, Inc. Semiconductor package having a cavity structure
US8072079B2 (en) 2008-03-27 2011-12-06 Stats Chippac, Ltd. Through hole vias at saw streets including protrusions or recesses for interconnection
TWI370530B (en) 2008-05-21 2012-08-11 Advanced Semiconductor Eng Semiconductor package having an antenna
US7741156B2 (en) 2008-05-27 2010-06-22 Stats Chippac, Ltd. Semiconductor device and method of forming through vias with reflowed conductive material
US7666711B2 (en) 2008-05-27 2010-02-23 Stats Chippac, Ltd. Semiconductor device and method of forming double-sided through vias in saw streets
TWI420640B (zh) 2008-05-28 2013-12-21 矽品精密工業股份有限公司 半導體封裝裝置、半導體封裝結構及其製法
US8101460B2 (en) 2008-06-04 2012-01-24 Stats Chippac, Ltd. Semiconductor device and method of shielding semiconductor die from inter-device interference
US7851893B2 (en) 2008-06-10 2010-12-14 Stats Chippac, Ltd. Semiconductor device and method of connecting a shielding layer to ground through conductive vias
US7863721B2 (en) 2008-06-11 2011-01-04 Stats Chippac, Ltd. Method and apparatus for wafer level integration using tapered vias
TWI365528B (en) 2008-06-27 2012-06-01 Advanced Semiconductor Eng Semiconductor structure and method for manufacturing the same
TWI453877B (zh) 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
US7829981B2 (en) 2008-07-21 2010-11-09 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8410584B2 (en) 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8183087B2 (en) 2008-09-09 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming a fan-out structure with integrated passive device and discrete component
US9559046B2 (en) 2008-09-12 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-in package-on-package structure using through silicon vias
US7772081B2 (en) 2008-09-17 2010-08-10 Stats Chippac, Ltd. Semiconductor device and method of forming high-frequency circuit structure and method thereof
US8058714B2 (en) 2008-09-25 2011-11-15 Skyworks Solutions, Inc. Overmolded semiconductor package with an integrated antenna
US20100110656A1 (en) 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US20100127937A1 (en) 2008-11-25 2010-05-27 Qualcomm Incorporated Antenna Integrated in a Semiconductor Chip
US7838337B2 (en) 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US7741148B1 (en) 2008-12-10 2010-06-22 Stats Chippac, Ltd. Semiconductor device and method of forming an interconnect structure for 3-D devices using encapsulant for structural support
US8017515B2 (en) 2008-12-10 2011-09-13 Stats Chippac, Ltd. Semiconductor device and method of forming compliant polymer layer between UBM and conformal dielectric layer/RDL for stress relief
US8283250B2 (en) 2008-12-10 2012-10-09 Stats Chippac, Ltd. Semiconductor device and method of forming a conductive via-in-via structure
US8900921B2 (en) 2008-12-11 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method of forming topside and bottom-side interconnect structures around core die with TSV
US7786008B2 (en) 2008-12-12 2010-08-31 Stats Chippac Ltd. Integrated circuit packaging system having through silicon vias with partial depth metal fill regions and method of manufacture thereof
TWI387084B (zh) 2009-01-23 2013-02-21 Advanced Semiconductor Eng 具有穿導孔之基板及具有穿導孔之基板之封裝結構
US20100207257A1 (en) 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
US8110902B2 (en) 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
TWI470766B (zh) 2009-03-10 2015-01-21 Advanced Semiconductor Eng 晶片結構、晶圓結構以及晶片製程
TW201034150A (en) 2009-03-13 2010-09-16 Advanced Semiconductor Eng Silicon wafer having interconnection metal
TWI380421B (en) 2009-03-13 2012-12-21 Advanced Semiconductor Eng Method for making silicon wafer having through via
TWI394253B (zh) 2009-03-25 2013-04-21 Advanced Semiconductor Eng 具有凸塊之晶片及具有凸塊之晶片之封裝結構
TWI394221B (zh) 2009-04-30 2013-04-21 Advanced Semiconductor Eng 具有測試銲墊之矽晶圓及其測試方法
US20100327465A1 (en) 2009-06-25 2010-12-30 Advanced Semiconductor Engineering, Inc. Package process and package structure
US8471156B2 (en) 2009-08-28 2013-06-25 Advanced Semiconductor Engineering, Inc. Method for forming a via in a substrate and substrate with a via
TWI406380B (zh) 2009-09-23 2013-08-21 Advanced Semiconductor Eng 具有穿導孔之半導體元件及其製造方法及具有穿導孔之半導體元件之封裝結構
US8368185B2 (en) 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8030750B2 (en) 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
TWI497679B (zh) 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060176211A1 (en) * 2003-07-15 2006-08-10 Farrokh Mohamadi Wafer scale antenna module with a backside connectivity

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI668816B (zh) * 2017-11-24 2019-08-11 Shunsin Technology (Zhong Shan) Limited 分區電磁遮罩封裝結構及製造方法
TWI772736B (zh) * 2019-04-10 2022-08-01 力成科技股份有限公司 扇出型天線封裝結構及其封裝方法

Also Published As

Publication number Publication date
US9007273B2 (en) 2015-04-14
US20120062439A1 (en) 2012-03-15
TW201214652A (en) 2012-04-01

Similar Documents

Publication Publication Date Title
TWI462259B (zh) 半導體封裝件及半導體封裝件之製造方法
TWI512907B (zh) 整合屏蔽膜及天線之半導體封裝件
KR102249680B1 (ko) 전자기 간섭에 대한 차폐부를 갖는 반도체 디바이스
CN102324416B (zh) 整合屏蔽膜及天线的半导体封装件
US9165878B2 (en) Semiconductor packages and methods of packaging semiconductor devices
TW201836118A (zh) 半導體裝置及其製造方法
TW201742203A (zh) 整合扇出型封裝及其製造方法
US20130026658A1 (en) Wafer level chip scale package for wire-bonding connection
US11728178B2 (en) Method for fabricating electronic package
US20140175633A1 (en) Thermally enhanced semiconductor assembly with embedded chip and interposer and method of manufacturing the same
US8872329B1 (en) Extended landing pad substrate package structure and method
US20220293482A1 (en) Semiconductor device and manufacturing method thereof
TWI821685B (zh) 半導體元件及其製造方法
EP2648218B1 (en) Integrated circuit and method of manufacturing the same
TWI707437B (zh) 半導體裝置及其製造方法
US20170194239A1 (en) A semiconductor package having an etched groove for an embedded device formed on bottom surface of a support substrate and a method for fabricating the same
KR101795228B1 (ko) 반도체 디바이스 및 그 제조 방법
TWI483374B (zh) 具有電磁干擾屏蔽膜的半導體封裝件及其製造方法
US20220384322A1 (en) Semiconductor package
CN114068443A (zh) 一种带框架的扇出型封装结构及其制作方法