TWI387019B - 在基材上形成穿導孔之方法 - Google Patents

在基材上形成穿導孔之方法 Download PDF

Info

Publication number
TWI387019B
TWI387019B TW096128415A TW96128415A TWI387019B TW I387019 B TWI387019 B TW I387019B TW 096128415 A TW096128415 A TW 096128415A TW 96128415 A TW96128415 A TW 96128415A TW I387019 B TWI387019 B TW I387019B
Authority
TW
Taiwan
Prior art keywords
substrate
conductive metal
slot
forming
accommodating space
Prior art date
Application number
TW096128415A
Other languages
English (en)
Other versions
TW200908168A (en
Inventor
Meng Jen Wang
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW096128415A priority Critical patent/TWI387019B/zh
Priority to US12/183,140 priority patent/US7816265B2/en
Publication of TW200908168A publication Critical patent/TW200908168A/zh
Priority to US12/849,692 priority patent/US8546255B2/en
Priority to US12/876,721 priority patent/US8524602B2/en
Application granted granted Critical
Publication of TWI387019B publication Critical patent/TWI387019B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

在基材上形成穿導孔之方法
本發明係關於一種在基材上形成穿導孔之方法，詳言之，係關於一種利用聚合物在基材上穿導孔的側壁形成絕緣層之方法。
參考圖1至圖3，顯示習知在基材上形成穿導孔之方法之示意圖。首先，參考圖1，提供一基材1，該基材1具有一第一表面11及一第二表面12。接著，於該基材1之第一表面11上形成複數個溝槽13。接著，利用化學氣相沉積法(Chemical Vapor Deposition,CVD)形成一絕緣層14於該等溝槽13之側壁，且形成複數個容置空間15。該絕緣層14之材質通常為二氧化矽。
接著，參考圖2，填入一導電金屬16於該等容置空間15內。該導電金屬之材質通常為銅。最後，研磨或蝕刻該基材1之第一表面11及第二表面12，以顯露該導電金屬16，如圖3所示。
在該習知之方法中，由於該絕緣層14係利用化學氣相沉積法所形成，因此該絕緣層14在該等溝槽13之側壁之厚度會有先天上之限制，通常小於0.5 μm。此外，該絕緣層14在該等溝槽13之側壁之厚度會有不均勻之問題，亦即，位於該等溝槽13上方側壁上之絕緣層14之厚度與位於該等溝槽13下方側壁上之絕緣層14之厚度並不會完全一致。因而造成電容不一致之情況。
因此，有必要提供一種創新且具進步性的在基材上形成穿導孔之方法，以解決上述問題。
本發明之主要目的在於提供一種在基材上形成穿導孔之方法，包括以下步驟：(a)提供一基材，該基材具有一第一表面及一第二表面；(b)形成一開槽於該基板；(c)填入一導電金屬於該開槽內；(d)移除位於該導電金屬外圍之部分基材，且保留該導電金屬，使得該導電金屬與該基材之間形成一容置空間；(e)形成一絕緣材料於該容置空間；及(f)去除部分該基材之第二表面，以顯露該導電金屬及該絕緣材料。
在本發明中，可以在該容置空間內形成較厚之絕緣材料。再者，該絕緣材料在該容置空間內並不會有厚度不均勻之問題。此外，本發明可以利用聚合物作為絕緣材料，因而可以針對特定之製程選用不同之聚合物材質。
參考圖4至圖19，顯示本發明在基材上形成穿導孔之方法之第一實施例之示意圖。參考圖4及圖5，其中圖4係為基材之俯視圖，圖5係為圖4中沿著線5－5之剖面圖。首先，提供一基材2，該基材2具有一第一表面21及一第二表面22。該基材2舉例而言，係為一矽基材或一晶圓。接著，形成一第一光阻層23於該基材2之第一表面21，且於該光阻層23上形成一第一開口231。在本實施例中，該第一開口231以俯視觀之係為圓形。可以理解的是，該第一開口231以俯視觀之也可以是方形。
接著，參考圖6，以蝕刻或其他方式根據該第一開口231於該基材2上形成一開槽24，且該開槽24並未貫穿該基材2。之後，移除該第一光阻層23。接著，參考圖7，填入一導電金屬25於該開槽24內。在本實施例中，該導電金屬25之材質係為銅，其係利用電鍍方式填入於該開槽24內，且該導電金屬25係填滿該開槽24。然而可以理解的是，該導電金屬25也可以不填滿該開槽24，而形成一中心槽26，亦即該導電金屬25僅形成於該開槽24之側壁上，如圖8所示。
接著，參考圖9，以蝕刻或研磨之方式移除位於該開槽24之外之導電金屬25，以顯露出該基材2之第一表面21。接著，參考圖10至圖12，移除位於該導電金屬25外圍之部分基材2，且保留該導電金屬25，使得該導電金屬25與該基材2之間形成一容置空間28。在本實施例中，係以下述方式形成該容置空間28。參考圖10及圖11，其中圖10係為基材2之俯視圖，圖11係為圖10中沿著線11－11之剖面圖，首先，形成一第二光阻層27於該基材2之第一表面21上。接著，於該第二光阻層27上形成一第二開口271，該第二開口271之位置係相對於該開槽24之位置。該第二開口271係大於該第一開口231，以顯露出該導電金屬25。在本實施例中，該第二開口271係為圓形，其具有一中心軸，該開槽24係為圓形，其具有一中心軸，該第二開口271之中心軸與該開槽24之中心軸係位於同一軸上。然而可以理解的是，該第二開口271之中心軸與該開槽24之中心軸也可以不位於同一軸上，但是只要顯露出該導電金屬25即可。接著，參考圖12，利用蝕刻或其他方式移除位於該導電金屬25外圍之部分基材2，且保留該導電金屬25，使得該導電金屬25與該基材2之間形成一容置空間28，該容置空間28係環繞該導電金屬25。之後，移除該第二光阻層27。
接著，參考圖13至圖18，形成一絕緣材料於該容置空間28。在本實施例中，該絕緣材料之材質係為聚合物(Polymer)29。然而，該絕緣材料之材質也可以是二氧化矽或是其他具有絕緣性質之材料。在本發明中，該聚合物29形成於該容置空間28內之方式包含但不限於以下三種。第一種方式係先均佈該聚合物29於該基材之第一表面21上且於該容置空間28之相對位置，如圖13所示。接著，以真空吸附方式將該聚合物29吸入該容置空間28內，如圖14所示。最後，再移除位於該容置空間28之外之該聚合物29，如圖18所示。
第二種方式係先形成複數個排氣孔30，以連通該容置空間28至該基材2之第二表面22，如圖15之俯視圖所示。接著，均佈該聚合物29於該基材之第一表面21上且於該容置空間28之相對位置。接著，填入該聚合物29至該容置空間28及該等排氣孔27內，如圖16所示。最後，再移除位於該容置空間28及該等排氣孔30之外之該聚合物29。
第三種方式係先以噴塗方式(Spray coat)使該聚合物29霧化且沈積於該容置空間28內，如圖17所示。最後，再移除位於該容置空間28之外之該聚合物29，如圖18所示。
要注意的是，如果在之前步驟中該導電金屬25不填滿該開槽24，而形成一中心槽26，如圖8所示。則在上述三種方式中，該聚合物29皆填滿該容置空間28及該中心槽26。
最後，參考圖19，以蝕刻或研磨方式去除部分該基材2之第二表面22，以顯露該導電金屬25及該絕緣材料(該聚合物29)。較佳地，也可利用蝕刻或研磨方式同時去除部分該基材2之第一表面21。
參考圖20至圖27，顯示本發明在基材上形成穿導孔之方法之第二實施例之示意圖。參考圖20及圖21，其中圖20係為基材之俯視圖，圖21係為圖20中沿著線21－21之剖面圖。首先，提供一基材4，該基材4具有一第一表面41及一第二表面42。該基材4舉例而言，係為一矽基材或一晶圓。接著，形成一第一光阻層43於該基材4之第一表面41，且於該光阻層43上形成一第一開口431。
接著，參考圖22，以蝕刻或其他方式根據該第一開口431於該基材4上形成一開槽44，且該開槽44並未貫穿該基材4。之後，移除該第一光阻層43。接著，參考圖23，填入一導電金屬45於該開槽44內。在本實施例中，該導電金屬45之材質係為銅，其係利用電鍍方式填入於該開槽44內，且該導電金屬45係填滿該開槽44。然而可以理解的是，該導電金屬45也可以不填滿該開槽44。
接著，參考圖24至圖25，移除位於該導電金屬45外圍之部分基材4，且保留該導電金屬45，使得該導電金屬45與該基材4之間形成一容置空間48。在本實施例中，係以下述方式形成該容置空間48。首先，參考圖24，形成一第二光阻層47於該基材4之第二表面41上。接著，於該第二光阻層47上形成一第二開口471，該第二開口471之位置係相對於該開槽44之位置。該第二開口471係大於該第一開口431(圖21)。在本實施例中，該第二開口471係為圓形，其具有一中心軸，該開槽44係為圓形，其具有一中心軸，該第二開口471之中心軸與該開槽44之中心軸係位於同一軸上。然而可以理解的是，該第二開口471之中心軸與該開槽44之中心軸也可以不位於同一軸上。接著，參考圖25，利用蝕刻或其他方式移除位於該導電金屬45外圍之部分基材4，且保留該導電金屬45，使得該導電金屬45與該基材4之間形成一容置空間48，該容置空間48係環繞該導電金屬45。之後，移除該第二光阻層47。
接著，參考圖26，形成一絕緣材料於該容置空間48。在本實施例中，該絕緣材料之材質係為聚合物(Polymer)49。然而，該絕緣材料之材質也可以是二氧化矽或是其他具有絕緣性質之材料。在本發明中，該聚合物49形成於該容置空間48內之方式包含但不限於上述第一實施例之三種方式。
最後，參考圖27，以蝕刻或研磨方式去除部分該基材4之第二表面42，以顯露該導電金屬45及該絕緣材料(該聚合物49)。較佳地，也可利用蝕刻或研磨方式同時去除部分該基材4之第一表面41。
在本發明中，可以在該容置空間28,48內形成較厚之絕緣材料(例如聚合物29,49)。再者，該絕緣材料(例如聚合物29,49)在該容置空間28,48內並不會有厚度不均勻之問題。此外，本發明可以利用該聚合物29,49作為絕緣材料，因而可以針對特定之製程選用不同之聚合物材質。
惟上述實施例僅為說明本發明之原理及其功效，而非用以限制本發明。因此，習於此技術之人士對上述實施例進行修改及變化仍不脫本發明之精神。本發明之權利範圍應如後述之申請專利範圍所列。
1．．．基材
2．．．基材
4．．．基材
11．．．第一表面
12．．．第二表面
13．．．溝槽
14．．．絕緣層
15．．．容置空間
16．．．導電金屬
21．．．第一表面
22．．．第二表面
23．．．第一光阻層
24．．．開槽
25．．．導電金屬
26．．．中心槽
27．．．第二光阻層
28．．．容置空間
29．．．聚合物
30．．．排氣孔
41．．．第一表面
42．．．第二表面
43．．．第一光阻層
44．．．開槽
45．．．導電金屬
47．．．第二光阻層
48．．．容置空間
49．．．聚合物
231．．．第一開口
271．．．第二開口
431．．．第一開口
471．．．第二開口
圖1至圖3顯示習知在基材上形成穿導孔之方法之示意圖；圖4至圖19顯示本發明在基材上形成穿導孔之方法之第一實施例之示意圖；及圖20至圖27顯示本發明在基材上形成穿導孔之方法之第二實施例之示意圖。
2．．．基材
25．．．導電金屬
28．．．容置空間
29．．．聚合物

Claims (46)

  1. 一種在基材上形成穿導孔之方法，包括：(a)提供一基材，該基材具有一第一表面及一第二表面；(b)形成一開槽於該基材之第一表面；(c)填入一導電金屬於該開槽內；(d)從該基材之第一表面移除位於該導電金屬外圍之部分基材，且保留該導電金屬，使得該導電金屬與該基材之間形成一容置空間；(e)從該基材之第一表面形成一絕緣材料於該容置空間；及(f)去除部分該基材之第二表面，以顯露該導電金屬及該絕緣材料。
  2. 如請求項1之方法，其中該步驟(a)中，該基材係為一矽基材。
  3. 如請求項1之方法，其中該步驟(a)中，該基材係為一晶圓。
  4. 如請求項1之方法，其中該步驟(b)包括(b1)形成一第一光阻層於該基材之第一表面；(b2)於該第一光阻層上形成一第一開口；及(b3)根據該第一開口於該基材上形成該開槽。
  5. 如請求項4之方法，其中該步驟(b3)之後更包括一移除該第一光阻層之步驟。
  6. 如請求項1之方法，其中該步驟(b)中，該開槽並未貫穿 該基材。
  7. 如請求項1之方法，其中該步驟(b)中係利用蝕刻方式形成該開槽。
  8. 如請求項1之方法，其中該步驟(c)中係利用電鍍方式填入該導電金屬於該開槽。
  9. 如請求項1之方法，其中該步驟(c)中該導電金屬係為銅。
  10. 如請求項1之方法，其中該步驟(c)中該導電金屬係填滿該開槽。
  11. 如請求項1之方法，其中該步驟(c)中該導電金屬係不填滿該開槽，而形成一中心槽，且在步驟(e)中該絕緣材料係填滿該容置空間及該中心槽。
  12. 如請求項1之方法，其中該步驟(c)之後更包括一移除位於該開槽之外之導電金屬之步驟。
  13. 如請求項1之方法，其中該步驟(d)包括：(d1)形成一第二光阻層於該基材之第一表面上；(d2)於該第二光阻層上形成一第二開口，該第二開口之位置係相對於該開槽之位置；及(d3)移除位於該導電金屬外圍之部分基材，且保留該導電金屬，使得該導電金屬與該基材之間形成一容置空間。
  14. 如請求項13之方法，其中該第二開口大於該開槽。
  15. 如請求項13之方法，其中該第二開口係為圓形，其具有一中心軸，該開槽係為圓形，其具有一中心軸，該第二 開口之中心軸與該開槽之中心軸係位於同一軸上。
  16. 如請求項1之方法，其中該步驟(d)係利用蝕刻方式移除該部份基材且不蝕刻該導電金屬。
  17. 如請求項1之方法，其中該步驟(e)中該絕緣材料係為聚合物(Polymer)。
  18. 如請求項17之方法，其中該步驟(e)包括：(e1)均佈該聚合物於該容置空間之相對位置；及(e2)以真空吸附方式將該聚合物吸入該容置空間內。
  19. 如請求項17之方法，其中該步驟(e)包括：(e1)形成複數個排氣孔，以連通該容置空間至該基材之第二表面；(e2)均佈該聚合物於該容置空間之相對位置；及(e3)填入該聚合物至該容置空間及該等排氣孔內。
  20. 如請求項17之方法，其中該步驟(e)係以噴塗方式(Spray coat)使該聚合物霧化且沈積於該容置空間內。
  21. 如請求項1之方法，其中該步驟(f)更包括去除部分該基材之第一表面。
  22. 如請求項21之方法，其中該步驟(f)係蝕刻或研磨該基材之第一表面。
  23. 如請求項1之方法，其中該步驟(f)係蝕刻或研磨該基材之第二表面。
  24. 一種在基材上形成穿導孔之方法，包括：(a)提供一基材，該基材具有一第一表面及一第二表面； (b)形成一開槽於該基材之第一表面；(c)填入一導電金屬於該開槽內；(d)從該基材之第二表面移除位於該導電金屬外圍之部分基材，且保留該導電金屬，使得該導電金屬與該基材之間形成一容置空間；(e)從該基材之第二表面形成一絕緣材料於該容置空間；及(f)去除部分該基材之第二表面，以顯露該導電金屬及該絕緣材料。
  25. 如請求項24之方法，其中該步驟(a)中，該基材係為一矽基材。
  26. 如請求項24之方法，其中該步驟(a)中，該基材係為一晶圓。
  27. 如請求項24之方法，其中該步驟(b)包括(b1)形成一第一光阻層於該基材之第一表面；(b2)於該第一光阻層上形成一第一開口；及(b3)根據該第一開口於該基材上形成該開槽。
  28. 如請求項27之方法，其中該步驟(b3)之後更包括一移除該第一光阻層之步驟。
  29. 如請求項24之方法，其中該步驟(b)中，該開槽並未貫穿該基材。
  30. 如請求項24之方法，其中該步驟(b)中係利用蝕刻方式形成該開槽。
  31. 如請求項24之方法，其中該步驟(c)中係利用電鍍方式填 入該導電金屬於該開槽。
  32. 如請求項24之方法，其中該步驟(c)中該導電金屬係為銅。
  33. 如請求項24之方法，其中該步驟(c)中該導電金屬係填滿該開槽。
  34. 如請求項24之方法，其中該步驟(c)中該導電金屬係不填滿該開槽，而形成一中心槽，且在步驟(e)中該絕緣材料係填滿該容置空間及該中心槽。
  35. 如請求項24之方法，其中該步驟(c)之後更包括一移除位於該開槽之外之導電金屬之步驟。
  36. 如請求項24之方法，其中該步驟(d)包括：(d1)形成一第二光阻層於該基材之第二表面上；(d2)於該第二光阻層上形成一第二開口，該第二開口之位置係相對於該開槽之位置；及(d3)移除位於該導電金屬外圍之部分基材，且保留該導電金屬，使得該導電金屬與該基材之間形成一容置空間。
  37. 如請求項36之方法，其中該第二開口大於該開槽。
  38. 如請求項36之方法，其中該第二開口係為圓形，其具有一中心軸，該開槽係為圓形，其具有一中心軸，該第二開口之中心軸與該開槽之中心軸係位於同一軸上。
  39. 如請求項24之方法，其中該步驟(d)係利用蝕刻方式移除該部份基材且不蝕刻該導電金屬。
  40. 如請求項24之方法，其中該步驟(e)中該絕緣材料係為聚 合物(Polymer)。
  41. 如請求項40之方法，其中該步驟(e)包括：(e1)均佈該聚合物於該容置空間之相對位置；及(e2)以真空吸附方式將該聚合物吸入該容置空間內。
  42. 如請求項40之方法，其中該步驟(e)包括：(e1)形成複數個排氣孔，以連通該容置空間至該基材之第一表面；(e2)均佈該聚合物於該容置空間之相對位置；及(e3)填入該聚合物至該容置空間及該等排氣孔內。
  43. 如請求項40之方法，其中該步驟(e)係以噴塗方式(Spray coat)使該聚合物霧化且沈積於該容置空間內。
  44. 如請求項24之方法，其中該步驟(f)更包括去除部分該基材之第一表面。
  45. 如請求項44之方法，其中該步驟(f)係蝕刻或研磨該基材之第一表面。
  46. 如請求項24之方法，其中該步驟(f)係蝕刻或研磨該基材之第二表面。
TW096128415A 2007-08-02 2007-08-02 在基材上形成穿導孔之方法 TWI387019B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW096128415A TWI387019B (zh) 2007-08-02 2007-08-02 在基材上形成穿導孔之方法
US12/183,140 US7816265B2 (en) 2007-08-02 2008-07-31 Method for forming vias in a substrate
US12/849,692 US8546255B2 (en) 2007-08-02 2010-08-03 Method for forming vias in a semiconductor substrate and a semiconductor device having the semiconductor substrate
US12/876,721 US8524602B2 (en) 2007-08-02 2010-09-07 Method for forming vias in a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096128415A TWI387019B (zh) 2007-08-02 2007-08-02 在基材上形成穿導孔之方法

Publications (2)

Publication Number Publication Date
TW200908168A TW200908168A (en) 2009-02-16
TWI387019B true TWI387019B (zh) 2013-02-21

Family

ID=40338558

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096128415A TWI387019B (zh) 2007-08-02 2007-08-02 在基材上形成穿導孔之方法

Country Status (2)

Country Link
US (2) US7816265B2 (zh)
TW (1) TWI387019B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI387019B (zh) * 2007-08-02 2013-02-21 Advanced Semiconductor Eng 在基材上形成穿導孔之方法
TWI392069B (zh) 2009-11-24 2013-04-01 Advanced Semiconductor Eng 封裝結構及其封裝製程
TWI446420B (zh) 2010-08-27 2014-07-21 Advanced Semiconductor Eng 用於半導體製程之載體分離方法
TWI445152B (zh) 2010-08-30 2014-07-11 Advanced Semiconductor Eng 半導體結構及其製作方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
TWI434387B (zh) 2010-10-11 2014-04-11 Advanced Semiconductor Eng 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
TWI527174B (zh) 2010-11-19 2016-03-21 日月光半導體製造股份有限公司 具有半導體元件之封裝結構
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US8853819B2 (en) 2011-01-07 2014-10-07 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US8937387B2 (en) 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US8952542B2 (en) 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
US8841751B2 (en) 2013-01-23 2014-09-23 Advanced Semiconductor Engineering, Inc. Through silicon vias for semiconductor devices and manufacturing method thereof
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9089268B2 (en) 2013-03-13 2015-07-28 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US9173583B2 (en) 2013-03-15 2015-11-03 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US8987734B2 (en) 2013-03-15 2015-03-24 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor process and semiconductor package
CN116445037B (zh) * 2023-06-16 2023-10-03 合肥晶合集成电路股份有限公司 金属纳米墨水及其制备方法、半导体结构的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040259929A1 (en) * 2003-02-24 2004-12-23 Pharmacis & Upjohn Company Polymorphs of pyrrole substituted 2-indolinone protein kinase inhibitors

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5160779A (en) * 1989-11-30 1992-11-03 Hoya Corporation Microprobe provided circuit substrate and method for producing the same
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US5998292A (en) * 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
JP2006210368A (ja) * 1999-07-02 2006-08-10 Toyota Central Res & Dev Lab Inc 縦型半導体装置及びその製造方法
JP4023076B2 (ja) * 2000-07-27 2007-12-19 富士通株式会社 表裏導通基板及びその製造方法
US6806203B2 (en) 2002-03-18 2004-10-19 Applied Materials Inc. Method of forming a dual damascene structure using an amorphous silicon hard mask
KR100584965B1 (ko) 2003-02-24 2006-05-29 삼성전기주식회사 패키지 기판 및 그 제조 방법
US6908856B2 (en) * 2003-04-03 2005-06-21 Interuniversitair Microelektronica Centrum (Imec) Method for producing electrical through hole interconnects and devices made thereof
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
JP4210927B2 (ja) 2004-02-04 2009-01-21 株式会社デンソー 車両用乗員保護装置
JP2006019455A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
TWI239594B (en) 2004-10-06 2005-09-11 Advanced Semiconductor Eng Redistribution layer structure of a wafer and the fabrication method thereof
JP4795677B2 (ja) 2004-12-02 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法
US7989958B2 (en) 2005-06-14 2011-08-02 Cufer Assett Ltd. L.L.C. Patterned contact
JP2007036060A (ja) 2005-07-28 2007-02-08 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7488680B2 (en) * 2005-08-30 2009-02-10 International Business Machines Corporation Conductive through via process for electronic device carriers
US7772116B2 (en) 2005-09-01 2010-08-10 Micron Technology, Inc. Methods of forming blind wafer interconnects
US20070077720A1 (en) 2005-10-04 2007-04-05 Infineon Technologies Ag Manufacturing method for an integrated semiconductor structure and corresponding integrated semiconductor structure
US7892972B2 (en) 2006-02-03 2011-02-22 Micron Technology, Inc. Methods for fabricating and filling conductive vias and conductive vias so formed
TWI278263B (en) 2006-02-15 2007-04-01 Phoenix Prec Technology Corp Circuit board structure and method for fabricating the same
US7863189B2 (en) 2007-01-05 2011-01-04 International Business Machines Corporation Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density
TWI387019B (zh) * 2007-08-02 2013-02-21 Advanced Semiconductor Eng 在基材上形成穿導孔之方法
TWI365483B (en) 2007-12-04 2012-06-01 Advanced Semiconductor Eng Method for forming a via in a substrate
CN101281883B (zh) 2008-05-26 2010-06-23 日月光半导体制造股份有限公司 在基材上形成穿导孔的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040259929A1 (en) * 2003-02-24 2004-12-23 Pharmacis & Upjohn Company Polymorphs of pyrrole substituted 2-indolinone protein kinase inhibitors

Also Published As

Publication number Publication date
US7816265B2 (en) 2010-10-19
TW200908168A (en) 2009-02-16
US20090035932A1 (en) 2009-02-05
US20100330803A1 (en) 2010-12-30
US8524602B2 (en) 2013-09-03

Similar Documents

Publication Publication Date Title
TWI387019B (zh) 在基材上形成穿導孔之方法
TWI437940B (zh) 在基材上形成穿導孔之方法及具有穿導孔之基材
US7625818B2 (en) Method for forming vias in a substrate
US8937015B2 (en) Method for forming vias in a substrate
TWI402937B (zh) 互連結構及其製造的方法
US8404580B2 (en) Methods for fabricating semiconductor devices
CN101281883B (zh) 在基材上形成穿导孔的方法
EP2819162A1 (en) Method for producing contact areas on a semiconductor substrate
CN102237303A (zh) 多级互连结构及其制造方法
US8853073B2 (en) Method for producing vias
CN101281882B (zh) 在基材上形成穿导孔的方法
US9991199B1 (en) Integrated shielding and decoupling capacitor structure
JP2013118216A (ja) 半導体装置の製造方法
JP2011023449A (ja) 半導体装置
KR100289672B1 (ko) 자기배열된언랜디드비아의금속화방법
KR100602114B1 (ko) 반도체 소자 및 그 제조 방법
JP2010016236A (ja) 半導体装置の製造方法
TWI358094B (en) Method of forming metal wiring of semiconductor de
JP2009054879A (ja) 集積回路の製造方法
TW202431394A (zh) 半導體元件的製造方法
CN114220791A (zh) 互连结构及其制作方法、存储器
CN118368886A (zh) 半导体元件及其制造方法
US20090166884A1 (en) Semiconductor device and method for manufacturing the same
EP0948035A1 (en) Method for applying a dielectric cap film to a dielectric stack
KR20100074732A (ko) 반도체 소자 및 그의 제조방법