CN101281882B - 在基材上形成穿导孔的方法 - Google Patents

在基材上形成穿导孔的方法 Download PDF

Info

Publication number
CN101281882B
CN101281882B CN2008100998489A CN200810099848A CN101281882B CN 101281882 B CN101281882 B CN 101281882B CN 2008100998489 A CN2008100998489 A CN 2008100998489A CN 200810099848 A CN200810099848 A CN 200810099848A CN 101281882 B CN101281882 B CN 101281882B
Authority
CN
China
Prior art keywords
base material
groove
polymer
remove
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100998489A
Other languages
English (en)
Other versions
CN101281882A (zh
Inventor
王盟仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2008100998489A priority Critical patent/CN101281882B/zh
Publication of CN101281882A publication Critical patent/CN101281882A/zh
Application granted granted Critical
Publication of CN101281882B publication Critical patent/CN101281882B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明是关于一种在基材上形成穿导孔的方法，包括以下步骤：(a)提供一基材，该基材具有一第一表面及一第二表面；(b)形成一光阻层于该基材的第一表面上；(c)于该光阻层上形成一图案；(d)根据该图案于该基材上形成一沟槽及一柱体，该沟槽是围绕该柱体；(e)形成一聚合物(Polymer)于该基材的沟槽；(f)移除该基材的柱体，以形成一容置空间；(g)形成一导电金属于该容置空间内；及(h)去除部分该基材的第二表面，以显露该导电金属及该聚合物。藉此，可以在该沟槽内形成较厚的聚合物，而且该聚合物在该沟槽内并不会有厚度不均匀的问题。

Description

在基材上形成穿导孔的方法
技术领域
本发明是关于一种在基材上形成穿导孔的方法，详言之，是关于一种利用聚合物在基材上穿导孔的侧壁形成绝缘层的方法。
背景技术
参考图1至图3，显示传统在基材上形成穿导孔的方法的示意图。首先，参考图1，提供一基材1，该基材1具有一第一表面11及一第二表面12。接着，于该基材1的第一表面11上形成数个沟槽13。接着，利用化学气相沉积法(Chemical Vapor Deposition，CVD)形成一绝缘层14于所述沟槽13的侧壁，且形成数个容置空间15。该绝缘层14的材质通常为二氧化硅。
接着，参考图2，填入一导电金属16于所述容置空间15内。该导电金属的材质通常为铜。最后，研磨或蚀刻该基材1的第一表面11及第二表面12，以显露该导电金属16，如图3所示。
在该传统的方法中，由于该绝缘层14是利用化学气相沉积法所形成，因此该绝缘层14在所述沟槽13的侧壁的厚度会有先天上的限制，通常小于0.5μm。此外，该绝缘层14在所述沟槽13的侧壁的厚度会有不均匀的问题，亦即，位于所述沟槽13上方侧壁上的绝缘层14的厚度与位于所述沟槽13下方侧壁上的绝缘层14的厚度并不会完全一致。因而造成电容不一致的情况。
因此，有必要提供一种创新且具进步性的在基材上形成穿导孔的方法，以解决上述问题。
发明内容
本发明的主要目的在于提供一种在基材上形成穿导孔的方法，包括以下步骤：(a)提供一基材，该基材具有一第一表面及一第二表面；(b)形成一光阻层于该基材的第一表面上；(c)于该光阻层上形成一图案；(d)根据该图案于该基材上形成一沟槽及一柱体，该沟槽是围绕该柱体；(e)形成一聚合物(Polymer)于该基材的沟槽；(f)移除该基材的柱体，以形成一容置空间；(g)形成一导电金属于该容置空间内；及(h)去除部分该基材的第二表面，以显露该导电金属及该聚合物。
在本发明中，是利用该聚合物作为绝缘材料，因而可以针对特定的制程选用不同的聚合物材质。再者，利用本发明的方法可以在该沟槽内形成较厚的聚合物。此外，该聚合物在该沟槽内并不会有厚度不均匀的问题。
附图说明
图1至图3显示传统在基材上形成穿导孔的方法的示意图；及
图4至图15显示本发明在基材上形成穿导孔的方法的示意图。
具体实施方式
参考图4至图15，显示本发明在基材上形成穿导孔的方法的示意图。参考图4及图5，其中图4为基材的俯视图，图5为图4中沿着线5-5的剖面图。首先，提供一基材2，该基材2具有一第一表面21及一第二表面22。该基材2举例而言，为一硅基材或一晶片。接着，形成一光阻层23于该基材2的第一表面21上，且于该光阻层23上形成一图案231。在本实施例中，该图案231为环状开口，其以俯视观之为圆形。可以理解的是，该图案231的环状开口以俯视观之也可以是方形。
接着，参考图6，以蚀刻或其它方式根据该图案231于该基材2上形成一沟槽24及一柱体25，该沟槽24是围绕该柱体25，且该沟槽24并未贯穿该基材2。的后，移除该光阻层23。
接着，参考图7至图12，形成一聚合物(Polymer)26于该基材2的沟槽24内，在本发明中，该聚合物26形成于该沟槽24内的方式包含但不限于以下三种。第一种方式是先均布该聚合物26于该基材的第一表面21上且于该沟槽24的相对位置，如图7所示。接着，以真空吸附方式将该聚合物26吸入该沟槽24内，如图8所示。最后，再移除位于该沟槽24的外的该聚合物26，如图12所示。
第二种方式是先形成数个排气孔27，以连通该沟槽24至该基材2的第二表面22，如图9的俯视图所示。接着，均布该聚合物26于该基材的第一表面21上且于该沟槽24的相对位置。接着，填入该聚合物26至该沟槽24及所述排气孔27内，如图10所示。最后，再移除位于该沟槽24及所述排气孔27的外的该聚合物26。
第三种方式是先以喷涂方式(Spray coat)使该聚合物26雾化且沉积于该沟槽24内，如图11所示。最后，再移除位于该沟槽24的外的该聚合物26，如图12所示。
接着，参考图13，以干蚀刻或湿蚀刻方式移除该基材2的柱体25，以形成一容置空间28。接着，参考图14，形成一导电金属29于该容置空间28内。在本实施例中，该导电金属29的材质为铜。最后，参考图15，以蚀刻或研磨方式去除部分该基材2的第二表面22，以显露该导电金属29及该聚合物26。
在本发明中，是利用该聚合物26作为绝缘材料，因而可以针对特定的制程选用不同的聚合物材质。再者，利用本发明的方法可以在该沟槽24内形成较厚的聚合物26。此外，该聚合物26在该沟槽24内并不会有厚度不均匀的问题。
惟上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。因此，习于此技术的人士对上述实施例进行修改及变化仍不脱本发明的精神。本发明的权利范围应如所述的权利要求所列。

Claims (9)

1.一种在基材上形成穿导孔的方法，包括：
(a)提供一基材，该基材具有第一表面及第二表面；
(b)形成一光阻层于该基材的第一表面上；
(c)于该光阻层上形成一图案；
(d)根据该图案于该基材上形成一沟槽及一柱体，该沟槽是围绕该柱体；
(e)形成一聚合物于该基材的沟槽；
(f)移除该基材的柱体，以形成一容置空间；
(g)形成一导电金属于该容置空间内；及
(h)去除部分该基材的第二表面，以显露该导电金属及该聚合物。
2.如权利要求1的方法，其中该步骤(a)中，该基材为晶片。
3.如权利要求1的方法，其中该步骤(c)中，该图案为环状开口。
4.如权利要求1的方法，其中该步骤(d)中，该沟槽并未贯穿该基材。
5.如权利要求1的方法，其中该步骤(d)的后更包括一移除该光阻层的步骤。
6.如权利要求1的方法，其中该步骤(e)包括：
(e1)均布该聚合物于该沟槽的相对位置；
(e2)以真空吸附方式将该聚合物吸入该沟槽内；及
(e3)移除位于该沟槽的外的该聚合物。
7.如权利要求1的方法，其中该步骤(e)包括：
(e1)形成数个排气孔，以连通该沟槽至该基材的第二表面；
(e2)均布该聚合物于该沟槽的相对位置；
(e3)填入该聚合物至该沟槽及所述排气孔内；及
(e4)移除位于该沟槽及所述排气孔的外的该聚合物。
8.如权利要求1的方法，其中该步骤(e)包括：
(e1)以喷涂方式使该聚合物雾化且沉积于该沟槽内；及
(e2)移除位于该沟槽的外的该聚合物。
9.如权利要求1的方法，其中该步骤(h)是蚀刻或研磨该基材的第二表面。
CN2008100998489A 2008-05-26 2008-05-26 在基材上形成穿导孔的方法 Active CN101281882B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100998489A CN101281882B (zh) 2008-05-26 2008-05-26 在基材上形成穿导孔的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100998489A CN101281882B (zh) 2008-05-26 2008-05-26 在基材上形成穿导孔的方法

Publications (2)

Publication Number Publication Date
CN101281882A CN101281882A (zh) 2008-10-08
CN101281882B true CN101281882B (zh) 2010-06-02

Family

ID=40014271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100998489A Active CN101281882B (zh) 2008-05-26 2008-05-26 在基材上形成穿导孔的方法

Country Status (1)

Country Link
CN (1) CN101281882B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738072A (zh) * 2012-05-22 2012-10-17 日月光半导体制造股份有限公司 具有硅穿导孔的半导体组件及其制作方法
CN113126792A (zh) * 2019-12-31 2021-07-16 瀚宇彩晶股份有限公司 柔性面板的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784069B1 (en) * 2003-08-29 2004-08-31 Micron Technology, Inc. Permeable capacitor electrode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784069B1 (en) * 2003-08-29 2004-08-31 Micron Technology, Inc. Permeable capacitor electrode

Also Published As

Publication number Publication date
CN101281882A (zh) 2008-10-08

Similar Documents

Publication Publication Date Title
US7625818B2 (en) Method for forming vias in a substrate
TWI437940B (zh) 在基材上形成穿導孔之方法及具有穿導孔之基材
TWI387019B (zh) 在基材上形成穿導孔之方法
CN101281883B (zh) 在基材上形成穿导孔的方法
US8673774B2 (en) Method for forming a via in a substrate
JP2007311584A5 (zh)
JP2016105465A (ja) 垂直ｎａｎｄホールエッチングのためのめっき金属ハードマスク
TW200631092A (en) Method of forming a wear-resistant dielectric layer
TWI571930B (zh) 電漿處理方法及電漿處理裝置
TWI474510B (zh) 具有孔隙之磊晶結構及其成長方法
CN101281882B (zh) 在基材上形成穿导孔的方法
JP2005197692A (ja) 半導体素子のデュアルダマシンパターン形成方法
TW367578B (en) Manufacturing method for unlanded via
KR20090016841A (ko) 반도체 소자 제조 방법
CN101887859B (zh) 在基材上形成穿导孔的方法及具有穿导孔的基材
CN101273437B (zh) 具有不同深度的沟槽的集成电路装置
JP2005136135A (ja) 半導体装置、及び半導体装置の製造方法
CN100390928C (zh) 高深宽比结构的制备方法
CN112768456A (zh) 三维存储器及其形成方法
KR100653981B1 (ko) 반도체 소자의 커패시터 형성 방법
CN101996877A (zh) 刻蚀方法以及形成浅沟槽隔离结构的方法
US20080277798A1 (en) Semiconductor device and method for manufacturing the same
CN104103622B (zh) 一种mim电容器及其制作方法
KR101047486B1 (ko) Ｓｏｉ 기판 가공방법
JP2008300651A (ja) 基板の成膜方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant