TWI437940B - 在基材上形成穿導孔之方法及具有穿導孔之基材 - Google Patents

在基材上形成穿導孔之方法及具有穿導孔之基材 Download PDF

Info

Publication number
TWI437940B
TWI437940B TW098146109A TW98146109A TWI437940B TW I437940 B TWI437940 B TW I437940B TW 098146109 A TW098146109 A TW 098146109A TW 98146109 A TW98146109 A TW 98146109A TW I437940 B TWI437940 B TW I437940B
Authority
TW
Taiwan
Prior art keywords
substrate
groove
forming
opening
conductive metal
Prior art date
Application number
TW098146109A
Other languages
English (en)
Other versions
TW201108902A (en
Inventor
Meng Jen Wang
Kuo Pin Yang
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Publication of TW201108902A publication Critical patent/TW201108902A/zh
Application granted granted Critical
Publication of TWI437940B publication Critical patent/TWI437940B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Measurement Of Radiation (AREA)

Description

在基材上形成穿導孔之方法及具有穿導孔之基材
本發明係關於一種在基材上形成穿導孔之方法及具有穿導孔之基材，詳言之，係關於一種在基材穿導孔的側壁上形成絕緣層之方法及具有穿導孔之基材。
參考圖1至圖3，顯示習知在基材上形成穿導孔之方法之示意圖。首先，參考圖1，提供一基材1，該基材1具有一第一表面11及一第二表面12。接著，於該基材1之第一表面11上形成複數個溝槽13。接著，利用化學氣相沉積法(Chemical Vapor Deposition,CVD)形成一絕緣層14於該等溝槽13之側壁，且形成複數個容置空間15。該絕緣層14之材質通常為二氧化矽。
接著，參考圖2，填入一導電金屬16於該等容置空間15內。該導電金屬16之材質通常為銅。最後，研磨或蝕刻該基材1之第一表面11及第二表面12，以顯露該導電金屬16，如圖3所示。
在該習知之方法中，由於該絕緣層14係利用化學氣相沉積法所形成，因此該絕緣層14在該等溝槽13之側壁之厚度會有先天上之限制，通常小於0.5μm。此外，該絕緣層14在該等溝槽13之側壁之厚度會有不均勻之問題，亦即，位於該等溝槽13上方側壁上之絕緣層14之厚度與位於該等溝槽13下方側壁上之絕緣層14之厚度並不會完全一致。因而造成電容不一致之情況。
因此，有必要提供一種在基材上形成穿導孔之方法，以解決上述問題。
本發明提供一種在基材上形成穿導孔之方法，其包括以下步驟：(a)提供一基材，該基材具有一第一表面及一第二表面；(b)形成一開槽於該基材之第一表面，該開槽具有一側壁及一底面；(c)形成一導電金屬於該開槽之該側壁與該底面，而形成一中心槽；(d)形成一環槽於該基材之第一表面，該環槽係圍繞該導電金屬；(e)形成一絕緣材料於該中心槽及該環槽內；及(f)去除部分該基材之第二表面，以顯露該導電金屬及該絕緣材料。
本發明更提供一種在基材上形成穿導孔之方法，其包括以下步驟：(a)提供一基材，該基材包括一基材本體及一線路層，該基材本體具有一第一表面及一第二表面，該線路層係位於該基材本體之第二表面；(b)形成一開槽於該基材本體之第一表面，該開槽具有一側壁及一底面，其中該開槽係貫穿該基材本體，且顯露該線路層；(c)形成一導電金屬於該開槽之該側壁與該底面，而形成一中心槽，其中該導電金屬接觸該線路層；(d)形成一環槽於該基材本體之第一表面，該環槽係圍繞該導電金屬；及(e)形成一絕緣材料於該中心槽及該環槽內。
本發明再提供一種具有穿導孔之基材，其包括一基材、一導電金屬及一絕緣材料。該基材包括一基材本體及一線路層。該基材本體具有一第一表面、一第二表面及一穿導孔。該穿導孔係貫穿該基材本體。該線路層係位於該基材本體之第二表面。該導電金屬係位於該穿導孔內。該導電金屬具有一環狀側部及一底部，其中該環狀側部內定義為一中心槽。一環槽係形成於該環狀側部及該穿導孔之側壁之間。該底部接觸該線路層。該絕緣材料係位於該中心槽及該環槽內。
在本發明中，可以在該穿導孔內形成較厚之絕緣材料。再者，該絕緣材料在該穿導孔內並不會有厚度不均勻的問題。並且，本發明可以利用聚合物作為絕緣材料，因而可以針對特定之製程選用不同之聚合物材質。此外，該絕緣材料係同時形成於該中心槽及該環槽內。因此，可簡化該基材之製程，且降低製造成本。
參考圖4至圖19，顯示本發明在基材上形成穿導孔之方法之第一實施例之示意圖。參考圖4及圖5，其中圖4係為基材之俯視圖，圖5係為圖4中沿著線5-5之剖面圖。首先，提供一基材21，該基材21具有一第一表面211及一第二表面212。該基材21係可為一具有功能的晶圓(Functional Wafer)、一不具功能的晶圓(Dummy Wafer)或一矽基材。接著，形成一開槽231(圖6)於該基材21之第一表面211，該開槽231具有一側壁232及一底面233，在本實施例中，係形成一第一光阻層241於該基材21之第一表面211，且於該第一光阻層241上形成一第一開口242。
接著，參考圖6，根據該第一開口242，以蝕刻方式於該基材21上形成該開槽231。該開槽231位於該基材21之第一表面211，且具有該側壁232及該底面233。之後，移除該第一光阻層241。
接著，參考圖7，利用電鍍方式，形成一導電金屬222於該開槽231之該側壁232及該底面233及該基材21之第一表面211，而形成一中心槽234。在本實施例中，該導電金屬222之材質係為銅，且該導電金屬222之厚度等於或大於6μm。
接著，參考圖8，以蝕刻或研磨的方式，去除位於該基材21之第一表面211之導電金屬222。
接著，參考圖9至圖11，形成一環槽235於該基材21之第一表面211，該環槽235係圍繞該導電金屬222(圖11)。參考圖9及圖10，其中圖9係為基材之俯視圖，圖10係為圖9中沿著線10-10之剖面圖。在本實施例中，係形成一第二光阻層243於該基材21之第一表面211，且於該第二光阻層243上形成一第二開口244。該第二開口244之位置係相對於該開槽231之位置，且該第二開口244之直徑係大於該開槽231之直徑。接著，參考圖11，根據該第二開口244，以蝕刻方式於該基材21上形成該環槽235，該環槽235係圍繞該導電金屬222，且並未貫穿該基材21。
在本實施例中，該環槽235之底壁係與該導電金屬222之底部切齊，亦即，該環槽235之深度係與該導電金屬222之高度相同。然而，可以理解的是，該環槽235之深度也可以小於該導電金屬222之高度，使得該導電金屬222之底部係嵌於該基材21，如圖12所示。
接著，參考圖13，移除該第二光阻層243。
接著，參考圖14至圖17，形成一絕緣材料22於該中心槽234及該環槽235內。在本實施例中，該絕緣材料22係為一聚合物263，且位於該環槽235內之該絕緣材料22之厚度係為3-10μm。在本發明中，該絕緣材料22形成於該中心槽234及該環槽235之方法包含但不限於以下三種。
第一種方式，係先形成(例如噴塗(Dispersing))該聚合物263於該基材21之第一表面211上，且於該中心槽234及該環槽235之相對位置，如圖14所示。或可局部形成(例如噴塗(Dispersing))該聚合物263於該中心槽234及該環槽235之相對位置。接著，再以真空吸附方式將該聚合物263吸入(Impelling)該中心槽234及該環槽235內，以形成該絕緣材料22，如圖15所示。
第二種方法，係先形成複數個第一排氣孔237及複數個第二排氣孔238，如圖16及圖17所示，其中圖16係為基材之俯視圖，圖17係為圖16中沿著線17-17之剖面圖。該等第一排氣孔237係連通該中心槽234至該基材21之第二表面212，該等第二排氣孔238係連通該環槽235至該基材21之第二表面212。接著，形成(例如噴塗(Dispersing))該聚合物263於該基材21之第一表面211上，且於該中心槽234及該環槽235之相對位置，或可局部形成(例如噴塗(Dispersing))該聚合物263於該中心槽234及該環槽235之相對位置。接著，填入該聚合物263至該中心槽234、該環槽235、該等第一排氣孔237及該等第二排氣孔238內，以形成該絕緣材料22。
第三種方式係以噴塗方式(Spray Coating)使該聚合物263霧化且沈積於該中心槽234及該環槽235內，以形成該絕緣材料22。
接著，參考圖18及圖19，蝕刻或研磨該基材21之第一表面211，以去除位於該基材21之第一表面211之絕緣材料22(該聚合物263)。或者，以蝕刻或研磨的方式，去除部分該基材21之第一表面211及第二表面212，以顯露該導電金屬222及該絕緣材料22，以製得本發明之具有穿導孔之基材2之第一實施例。在本實施例中，該絕緣材料22及該導電金屬222係形成一穿導孔。
較佳地，形成至少一重佈層(Redistribution Layer)37(圖33)於該基材21之該第一表面211或該第二表面212，或者，於該基材21之該第一表面211及該第二表面212。
在本發明中，可以在該穿導孔之中心槽234及環槽235內形成較厚之絕緣材料22。再者，該絕緣材料22在該穿導孔之中心槽234及環槽235內並不會有厚度不均勻的問題。並且，本發明可以利用聚合物263作為絕緣材料22，因而可以針對特定之製程選用不同之聚合物材質。此外，該絕緣材料22係同時形成於該中心槽234及該環槽235內，亦即，該絕緣材料22係於同一步驟內，同時形成於該中心槽234及該環槽235內，而可省略一道步驟。因此，可簡化該基材2之製程，且降低製造成本。
參考圖20至圖32，顯示本發明在基材上形成穿導孔之方法之第二實施例之示意圖。參考圖20及圖21，其中圖20係為基材之俯視圖，圖21係為圖20中沿著線21-21之剖面圖。首先，提供一基材，該基材係可為一具有功能的晶圓(Functional Wafer)，其包括一基材本體31及一線路層314。該基材本體31具有一第一表面311及一第二表面312，且該線路層314係位於該基材本體31之第二表面312。較佳地，該基材更包括一保護層313(即一氧化層)位於該線路層314及該基材本體31之第二表面312之間。
接著，形成一開槽331(圖22)於該基材本體31之第一表面311。該開槽331具有一側壁332及一底面333。在本實施例中，係形成一第一光阻層341於該基材本體31之第一表面311，且於該第一光阻層341上形成一第一開口342。
接著，參考圖22，根據該第一開口342，以蝕刻方式於該基材本體31上形成該開槽331。該開槽331位於該基材本體31之第一表面311，且具有該側壁332及該底面333。該開槽331貫穿該基材本體31及該保護層313，且顯露該線路層314。之後，移除該第一光阻層341。
接著，參考圖23，利用電鍍方式，形成一導電金屬322於該開槽331之該側壁332及該底面333及該基材本體31之第一表面311，而形成一中心槽334。該導電金屬322接觸該線路層314。在本實施例中，該導電金屬322之材質係為銅，且該導電金屬322之厚度等於或大於6μm。
接著，參考圖24，以蝕刻或研磨的方式，去除位於該基材本體31之第一表面311之導電金屬322。
接著，參考圖25至圖27，形成一環槽335於該基材本體31之第一表面311，該環槽335係圍繞該導電金屬322(圖27)。參考圖25及圖26，其中圖25係為基材之俯視圖，圖26係為圖25中沿著線26-26之剖面圖。在本實施例中，係形成一第二光阻層343於該基材本體31之第一表面311，且於該第二光阻層343上形成一第二開口344。該第二開口344之位置係相對於該開槽331之位置，且該第二開口344之直徑係大於該開槽331之直徑。接著，參考圖27，根據該第二開口344，以蝕刻方式於該基材本體31上形成該環槽335。該環槽335係圍繞該導電金屬322。在本實施例中，該環槽335貫穿該基材本體31，但並未貫穿該保護層313。
接著，參考圖28，移除該第二光阻層343。
接著，參考圖29至圖30，形成一絕緣材料32於該中心槽334及該環槽335內。在本實施例中，該絕緣材料32係為一聚合物363，且位於該環槽335內之該絕緣材料32之厚度係為3-10μm。在本發明中，該絕緣材料32形成於該中心槽334及該環槽335之方法包含但不限於以下二種。
第一種方式，係先形成(例如噴塗(Dispersing))該聚合物363於該基材本體31之第一表面311上，且於該中心槽334及該環槽335之相對位置，如圖29所示。或可局部形成(例如噴塗(Dispersing))該聚合物363於該中心槽334及該環槽335之相對位置。接著，再以真空吸附方式將該聚合物363吸入(Impelling)該中心槽334及該環槽335內，以形成該絕緣材料32，如圖30所示。
第二種方式係以噴塗方式(Spray Coating)使該聚合物363霧化且沈積於該中心槽334及該環槽335內，以形成該絕緣材料32。
接著，參考圖31及圖32，蝕刻或研磨該基材本體31之第一表面311，以去除位於該基材本體31之第一表面311之絕緣材料32(該聚合物363)，以製得本發明之具有穿導孔之基材3之第二實施例。在本實施例中，該絕緣材料32及該導電金屬322係形成一穿導孔。
接著，參考圖33，形成一鈍化層38(Passivation Layer)於該基材本體31之第一表面311；形成一開口於該鈍化層38；及形成一重佈層37於該基材本體31之第一表面311及該開口內。然而，可以理解的是，若該聚合物363(圖30)係為感光材料，位於該基材本體31之第一表面311之絕緣材料32(該聚合物363)不必移除。接著，形成一開口於該聚合物363上，及形成一重佈層37於該開口內，如圖34所示。
再參考圖33，顯示本發明具有穿導孔之基材之第三實施例之示意圖。該具有穿導孔之基材4包括一基材、一導電金屬322及一絕緣材料32。該基材包括一基材本體31及一線路層314。該基材本體31具有一第一表面311、一第二表面312及一穿導孔315。該穿導孔315貫穿該基材本體31。該線路層314係位於該基材本體31之第二表面312。
該導電金屬322係位於該穿導孔315內。該導電金屬322具有一環狀側部3221及一底部3222，其中該環狀側部3221內定義為一中心槽334。一環槽335係形成於該導電金屬322之環狀側部3221及該穿導孔315之側壁之間，且該導電金屬322之底部3222接觸該線路層314。在本實施例中，該導電金屬322之材質係為銅，且該導電金屬322之厚度係等於或大於6μm。
該絕緣材料32係位於該中心槽334及該環槽335內。在本實施例中，該絕緣材料32係為一聚合物363，且位於該環槽335內之該絕緣材料32之厚度係為3-10μm。
較佳地，該基材4更包括一保護層313(即一氧化層)及一重佈層37。該保護層313係位於該線路層314及該基材本體31之第二表面312之間，且該導電金屬322貫穿該保護層313。
該重佈層37係位於該基材本體31之第一表面311，其中該重佈層37接觸該導電金屬322。在本實施例中，該聚合物363(圖30)係為感光材料，且具有一開口。該重佈層37係位於該開口內。
然而，可以理解的是，若該聚合物363(圖30)並非感光材料，位於該基材本體31之第一表面311之該絕緣材料32(該聚合物363)必須被移除。接著，形成一鈍化層38於該基材本體31之第一表面311，形成一開口於該鈍化層38，且形成一重佈層37於該基材本體31之第一表面311及該開口內。因此，該基材更包括該鈍化層38，其位於該基材本體31之第一表面311，其中該鈍化層38具有一開口，且該重佈層37係位於該開口內。
再參考圖34，顯示本發明具有穿導孔之基材之第四實施例之示意圖。本實施例之具有穿導孔之基材5與第三實施例之具有穿導孔之基材4(圖33)大致相同，其中相同之元件賦予相同之編號。本實施例與第三實施例之不同處在於，在本實施例中，形成該絕緣材料32之聚合物363(圖30)係為感光材料，該絕緣材料32亦位於該基材本體31之第一表面311，且具有一開口，該重佈層37係位於該開口內。
惟上述實施例僅為說明本發明之原理及其功效，而非用以限制本發明。因此，習於此技術之人士對上述實施例進行修改及變化仍不脫本發明之精神。本發明之權利範圍應如後述之申請專利範圍所列。
1．．．基材
2．．．本發明之具有穿導孔之基材之第一實施例
3．．．本發明之具有穿導孔之基材之第二實施例
4．．．本發明之具有穿導孔之基材之第三實施例
11．．．第一表面
12．．．第二表面
13．．．溝槽
14．．．絕緣層
15．．．容置空間
16．．．導電金屬
21．．．基材
22．．．絕緣材料
31．．．基材本體
32．．．絕緣材料
37．．．重佈層
38．．．鈍化層
211．．．第一表面
212．．．第二表面
222．．．導電金屬
231．．．開槽
232．．．側壁
233．．．底面
234．．．中心槽
235．．．環槽
237．．．第一排氣孔
238．．．第二排氣孔
241．．．第一光阻層
242．．．第一開口
243．．．第二光阻層
244．．．第二開口
263．．．聚合物
311．．．第一表面
312．．．第二表面
313．．．保護層
314．．．線路層
315．．．穿導孔
322．．．導電金屬
331．．．開槽
332．．．側壁
333．．．底面
334．．．中心槽
335．．．環槽
341．．．第一光阻層
342．．．第一開口
343．．．第二光阻層
344．．．第二開口
363．．．聚合物
3221．．．環狀側部
3222．．．底部
圖1至圖3顯示習知在基材上形成穿導孔之方法之示意圖；
圖4至圖19顯示本發明在基材上形成穿導孔之方法之第一實施例之示意圖；
圖20至圖32顯示本發明在基材上形成穿導孔之方法之第二實施例之示意圖；
圖33顯示本發明具有穿導孔之基材之第三實施例之示意圖；及
圖34顯示本發明具有穿導孔之基材之第四實施例之示意圖。
2．．．本發明之具有穿導孔之基材之第一實施例
21．．．基材
22．．．絕緣材料
222．．．導電金屬
234．．．中心槽
235．．．環槽

Claims (24)

  1. 一種在基材上形成穿導孔之方法，包括：(a)提供一基材，該基材具有一第一表面及一第二表面；(b)形成一開槽於該基材之第一表面，該開槽具有一側壁及一底面；(c)形成一導電金屬於該開槽之該側壁與該底面，而形成一中心槽；(d)形成一環槽於該基材之第一表面，該環槽係圍繞該導電金屬；(e)形成一絕緣材料於該中心槽及該環槽內；及(f)去除部分該基材之第二表面，以顯露該導電金屬及該絕緣材料。
  2. 如請求項1之方法，其中該步驟(b)包括：(b1)形成一第一光阻層於該基材之第一表面；(b2)於該第一光阻層上形成一第一開口；及(b3)根據該第一開口於該基材上形成該開槽。
  3. 如請求項1之方法，其中該步驟(c)中，該導電金屬更形成於該基材之第一表面，該步驟(c)之後更包括一去除位於該基材之第一表面之導電金屬之步驟。
  4. 如請求項1之方法，其中該步驟(d)包括：(d1)形成一第二光阻層於該基材之第一表面；(d2)於該第二光阻層上形成一第二開口，該第二開口之位置係相對於該開槽之位置，且該第二開口之直徑係大於該開槽之直徑；及(d3)根據該第二開口於該基材上形成該環槽。
  5. 如請求項1之方法，其中該步驟(d)中，該環槽並未貫穿該基材。
  6. 如請求項1之方法，其中該步驟(d)中，該環槽之深度係等於該導電金屬之高度。
  7. 如請求項1之方法，其中該步驟(d)中，該環槽之深度係小於該導電金屬之高度。
  8. 如請求項1之方法，其中該步驟(e)包括：(e1)形成一聚合物於該中心槽及該環槽之相對位置；及(e2)以真空吸附方式將該聚合物吸入(Impelling)該中心槽及該環槽內，以形成該絕緣材料。
  9. 如請求項1之方法，其中該步驟(e)包括：(e1)形成複數個第一排氣孔及複數個第二排氣孔，該等第一排氣孔係連通該中心槽及該基材之第二表面，該等第二排氣孔係連通該環槽及該基材之第二表面；(e2)形成一聚合物於該中心槽及該環槽之相對位置；及(e3)填入該聚合物至該中心槽、該環槽、該等第一排氣孔及該等第二排氣孔內，以形成該絕緣材料。
  10. 如請求項1之方法，其中該步驟(e)中，該絕緣材料更形成於該基材之第一表面，該步驟(e)之後更包括一去除位於該基材之第一表面之絕緣材料之步驟。
  11. 如請求項1之方法，其中該步驟(f)之後更包括一形成至少一重佈層(Redistribution Layer)於該基材之該第一表面及該第二表面之其一或兩者之步驟。
  12. 一種在基材上形成穿導孔之方法，包括：(a)提供一基材，該基材包括一基材本體及一線路層，該基材本體具有一第一表面及一第二表面，該線路層係位於該基材本體之第二表面；(b)形成一開槽於該基材本體之第一表面，該開槽具有一側壁及一底面，其中該開槽係貫穿該基材本體，且顯露該線路層；(c)形成一導電金屬於該開槽之該側壁與該底面，而形成一中心槽，其中該導電金屬接觸該線路層；(d)形成一環槽於該基材本體之第一表面，該環槽係圍繞該導電金屬；及(e)形成一絕緣材料於該中心槽及該環槽內。
  13. 如請求項12之方法，其中該步驟(b)包括：(b1)形成一第一光阻層於該基材本體之第一表面；(b2)於該第一光阻層上形成一第一開口；及(b3)根據該第一開口於該基材本體上形成該開槽。
  14. 如請求項12之方法，其中該步驟(c)中，該導電金屬更形成於該基材之第一表面，該步驟(c)之後更包括一去除位於該基材本體之第一表面之導電金屬之步驟。
  15. 如請求項12之方法，其中該步驟(d)包括：(d1)形成一第二光阻層於該基材本體之第一表面；(d2)於該第二光阻層上形成一第二開口，該第二開口之位置係相對於該開槽之位置，且該第二開口之直徑係大於該開槽之直徑；及(d3)根據該第二開口於該基材本體上形成該環槽。
  16. 如請求項12之方法，其中該步驟(e)包括：(e1)形成一聚合物於該中心槽及該環槽之相對位置；及(e2)以真空吸附方式將該聚合物吸入(Impelling)該中心槽及該環槽內，以形成該絕緣材料。
  17. 如請求項12之方法，其中該步驟(e)中，該絕緣材料更形成於該基材之第一表面，該步驟(e)之後更包括一去除位於該基材本體之第一表面之絕緣材料之步驟。
  18. 如請求項12之方法，其中該步驟(e)之後更包括一形成一重佈層(Redistribution Layer)於該基材本體之該第一表面之步驟。
  19. 一種具有穿導孔之基材，包括：一基材，包括一基材本體及一線路層，該基材本體具有一第一表面、一第二表面及一穿導孔，該穿導孔係貫穿該基材本體，該線路層係位於該基材本體之第二表面；一導電金屬，位於該穿導孔內，該導電金屬具有一環狀側部及一底部，其中該環狀側部內定義為一中心槽，一環槽係形成於該環狀側部及該穿導孔之側壁之間，該底部接觸該線路層；及一絕緣材料，位於該中心槽及該環槽內。
  20. 如請求項19之基材，更包括一重佈層(Redistribution Layer)，位於該基材本體之第一表面，其中該重佈層接觸該導電金屬。
  21. 如請求項20之基材，更包括一鈍化層(Passivation Layer)，位於該基材本體之第一表面，其中該鈍化層具有一開口，該重佈層係位於該開口內。
  22. 如請求項19之基材，其中絕緣材料更位於該基材本體之第一表面，其中該絕緣材料具有一開口，該重佈層係位於該開口內。
  23. 如請求項19之基材，其中該導電金屬之厚度係等於或大於6μm。
  24. 如請求項19之基材，其中位於該環槽內之該絕緣材料之厚度係為3-10μm。
TW098146109A 2009-08-28 2009-12-31 在基材上形成穿導孔之方法及具有穿導孔之基材 TWI437940B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/583,949 US8471156B2 (en) 2009-08-28 2009-08-28 Method for forming a via in a substrate and substrate with a via

Publications (2)

Publication Number Publication Date
TW201108902A TW201108902A (en) 2011-03-01
TWI437940B true TWI437940B (zh) 2014-05-11

Family

ID=43623164

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098146109A TWI437940B (zh) 2009-08-28 2009-12-31 在基材上形成穿導孔之方法及具有穿導孔之基材

Country Status (3)

Country Link
US (1) US8471156B2 (zh)
CN (1) CN102005398B (zh)
TW (1) TWI437940B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI392069B (zh) 2009-11-24 2013-04-01 Advanced Semiconductor Eng 封裝結構及其封裝製程
TWI446420B (zh) 2010-08-27 2014-07-21 Advanced Semiconductor Eng 用於半導體製程之載體分離方法
TWI445152B (zh) 2010-08-30 2014-07-11 Advanced Semiconductor Eng 半導體結構及其製作方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
TWI434387B (zh) 2010-10-11 2014-04-11 Advanced Semiconductor Eng 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
TWI527174B (zh) 2010-11-19 2016-03-21 日月光半導體製造股份有限公司 具有半導體元件之封裝結構
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US8853819B2 (en) 2011-01-07 2014-10-07 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US8937387B2 (en) 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US8952542B2 (en) 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
US8841751B2 (en) 2013-01-23 2014-09-23 Advanced Semiconductor Engineering, Inc. Through silicon vias for semiconductor devices and manufacturing method thereof
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9089268B2 (en) 2013-03-13 2015-07-28 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US8987734B2 (en) 2013-03-15 2015-03-24 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor process and semiconductor package
US9173583B2 (en) 2013-03-15 2015-11-03 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
JP5554868B1 (ja) * 2013-07-03 2014-07-23 太陽誘電株式会社 キャビティ付き基板の製造方法
US11521923B2 (en) * 2018-05-24 2022-12-06 Intel Corporation Integrated circuit package supports
CN110400756B (zh) * 2019-04-29 2020-10-13 深超光电（深圳）有限公司 重布线路结构的制备方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5160779A (en) * 1989-11-30 1992-11-03 Hoya Corporation Microprobe provided circuit substrate and method for producing the same
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US5998292A (en) * 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
JP2006210368A (ja) * 1999-07-02 2006-08-10 Toyota Central Res & Dev Lab Inc 縦型半導体装置及びその製造方法
JP4023076B2 (ja) * 2000-07-27 2007-12-19 富士通株式会社 表裏導通基板及びその製造方法
US6806203B2 (en) * 2002-03-18 2004-10-19 Applied Materials Inc. Method of forming a dual damascene structure using an amorphous silicon hard mask
KR100584965B1 (ko) 2003-02-24 2006-05-29 삼성전기주식회사 패키지 기판 및 그 제조 방법
US6908856B2 (en) * 2003-04-03 2005-06-21 Interuniversitair Microelektronica Centrum (Imec) Method for producing electrical through hole interconnects and devices made thereof
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
JP4210927B2 (ja) 2004-02-04 2009-01-21 株式会社デンソー 車両用乗員保護装置
JP2006019455A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
JP4387269B2 (ja) * 2004-08-23 2009-12-16 株式会社テクニスコ ビアが形成されたガラス基板及びビアの形成方法
TWI239594B (en) 2004-10-06 2005-09-11 Advanced Semiconductor Eng Redistribution layer structure of a wafer and the fabrication method thereof
JP4795677B2 (ja) * 2004-12-02 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法
US7989958B2 (en) * 2005-06-14 2011-08-02 Cufer Assett Ltd. L.L.C. Patterned contact
JP2007036060A (ja) 2005-07-28 2007-02-08 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7488680B2 (en) * 2005-08-30 2009-02-10 International Business Machines Corporation Conductive through via process for electronic device carriers
US7772116B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Methods of forming blind wafer interconnects
US20070077720A1 (en) 2005-10-04 2007-04-05 Infineon Technologies Ag Manufacturing method for an integrated semiconductor structure and corresponding integrated semiconductor structure
US7892972B2 (en) * 2006-02-03 2011-02-22 Micron Technology, Inc. Methods for fabricating and filling conductive vias and conductive vias so formed
TWI278263B (en) 2006-02-15 2007-04-01 Phoenix Prec Technology Corp Circuit board structure and method for fabricating the same
US7863189B2 (en) * 2007-01-05 2011-01-04 International Business Machines Corporation Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density
TWI365483B (en) 2007-12-04 2012-06-01 Advanced Semiconductor Eng Method for forming a via in a substrate
CN101281883B (zh) 2008-05-26 2010-06-23 日月光半导体制造股份有限公司 在基材上形成穿导孔的方法

Also Published As

Publication number Publication date
US20110048788A1 (en) 2011-03-03
US8471156B2 (en) 2013-06-25
TW201108902A (en) 2011-03-01
CN102005398B (zh) 2013-08-14
CN102005398A (zh) 2011-04-06

Similar Documents

Publication Publication Date Title
TWI437940B (zh) 在基材上形成穿導孔之方法及具有穿導孔之基材
TWI387019B (zh) 在基材上形成穿導孔之方法
US7625818B2 (en) Method for forming vias in a substrate
US8673774B2 (en) Method for forming a via in a substrate
CN101740490B (zh) 半导体装置制造方法和半导体装置
TWI447850B (zh) 直通基材穿孔結構及其製造方法
US8440554B1 (en) Through via connected backside embedded circuit features structure and method
US9305688B2 (en) Single photomask high precision thin film resistor
CN102082114A (zh) 双大马士革结构的形成方法
US8884442B2 (en) Method for producing a semiconductor component with a through-contact and semiconductor component with through-contact
US10332850B2 (en) Method for producing contact areas on a semiconductor substrate
US20070161222A1 (en) Method of forming pad of semiconductor device
JP5891753B2 (ja) 半導体装置の製造方法
TW202023031A (zh) 半導體裝置
JP2012521082A5 (zh)
KR101546190B1 (ko) 관통형 전극을 포함하는 기판 구조체 및 이의 제조 방법
US20150147839A1 (en) Method for manufacturing a semiconductor device
JP2006019379A (ja) 半導体装置及びその製造方法
KR100372817B1 (ko) 반도체 소자의 금속 배선 콘택 방법
CN101887859B (zh) 在基材上形成穿导孔的方法及具有穿导孔的基材
JP2009231372A (ja) パターン形成方法
JP2013033889A (ja) 貫通配線基板の製造方法
US20070132055A1 (en) Semiconductor device and manufacturing method thereof
KR20090104313A (ko) 반도체 소자의 제조방법
KR20100074732A (ko) 반도체 소자 및 그의 제조방법