KR101546190B1 - 관통형 전극을 포함하는 기판 구조체 및 이의 제조 방법 - Google Patents

관통형 전극을 포함하는 기판 구조체 및 이의 제조 방법 Download PDF

Info

Publication number
KR101546190B1
KR101546190B1 KR1020140078565A KR20140078565A KR101546190B1 KR 101546190 B1 KR101546190 B1 KR 101546190B1 KR 1020140078565 A KR1020140078565 A KR 1020140078565A KR 20140078565 A KR20140078565 A KR 20140078565A KR 101546190 B1 KR101546190 B1 KR 101546190B1
Authority
KR
South Korea
Prior art keywords
electrode
forming
base substrate
openings
hole
Prior art date
Application number
KR1020140078565A
Other languages
English (en)
Inventor
서수정
조규성
남안식
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020140078565A priority Critical patent/KR101546190B1/ko
Application granted granted Critical
Publication of KR101546190B1 publication Critical patent/KR101546190B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02054—Cleaning before device manufacture, i.e. Begin-Of-Line process combining dry and wet cleaning steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른 기판 구조체는 관통홀이 형성된 베이스 기판 및 관통홀 내에 형성되어 베이스 기판을 관통하는 관통형 전극을 포함하되, 관통홀은 베이스 기판의 상부면으로부터 함입된 단일 개구부 및 단일 개구부의 하단부로부터 상부면에 대향하는 베이스 기판의 하부면까지 연장된 복수의 미세 개구부들을 포함하고, 관통형 전극은 단일 개구부 및 복수의 미세 개구부들 내부에 형성된다.

Description

관통형 전극을 포함하는 기판 구조체 및 이의 제조 방법{SUBSTRATE STRUCTURE INCLUDING THROUGH HOLE ELECTRODE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 관통형 전극을 포함하는 기판 구조체 및 이의 제조 방법에 관한 것으로, 특히 반도체나 전자 부품에 이용되는 관통형 전극을 포함하는 기판 구조체 및 이의 제조 방법에 관한 발명이다.
반도체 공정이나 전자부품 제조 공정에 있어서, 고밀도, 고신뢰성의 반도체 디바이스를 제조하기 위해서 관통형 전극(through-hole electrode)이 사용되고 있다.
홀이 형성된 기판의 양면을 도금하는 양면 도금법으로 관통형 전극을 형성하는 경우, 홀의 중앙부에서 컨택되지 않고 보이드(void)가 발생할 가능성이 높은 문제가 있다. 관통형 전극의 보이드에 의해서 제품의 전기적 신뢰성이 저하된다.
이와 달리, 바텀-업(bottom-up) 방식으로 바텀에서 업 방향으로 도금함으로써 홀을 채워 관통형 전극을 형성하는 경우에는, 보이드의 발생은 최소화되지만 도금이 시작되는 바텀에서 필연적으로 딤플(dimple)이 발생하여, 후공정에서 외부 단자와 용이하게 전기적으로 연결시키기 어려운 문제가 있다.
바텀-업 방식에서 딤플이 발생하는 문제를 해결하기 위해서 관통홀의 지름을 매우 작게 만드는 방안이 제안되고 있으나, 후박한 기판에 상대적으로 매우 작은 홀을 만드는 것은 현실적으로 용이하지 않다.
본 발명은 위에서 언급한 문제점을 해결하기 위한 발명으로서, 본 발명의 일 목적은 관통형 전극이 형성되는 홀의 크기에 상관없이 보이드 및 딤플 등의 결함이 없는 관통형 전극을 포함하는 기판 구조체를 제공하는 것이다.
본 발명의 다른 목적은 상기 관통형 전극을 포함하는 기판 구조체의 제조 방법을 제공하는 것이다.
본 발명에 따른 기판 구조체는 관통홀이 형성된 베이스 기판 및 상기 관통홀 내에 형성되어 상기 베이스 기판을 관통하는 관통형 전극을 포함하되, 상기 관통홀은 상기 베이스 기판의 상부면으로부터 함입된 단일 개구부 및 상기 단일 개구부의 하단부로부터 상기 상부면에 대향하는 상기 베이스 기판의 하부면까지 연장된 복수의 미세 개구부들을 포함하고, 상기 관통형 전극은 상기 단일 개구부 및 상기 복수의 미세 개구부들 내부에 형성된다.
일 실시예에서, 상기 미세 개구부들의 직경은 100 ㎛ 이하 일 수 있다.
일 실시예에서, 상기 관통홀에서 상기 관통형 전극과 상기 베이스 기판 사이에는 절연막이 개재될 수 있다.
일 실시예에서, 상기 기판 구조체는 상기 관통형 전극과 연결된 외부 전극과 상기 관통형 전극과 연결된 범프 단자를 더 포함할 수 있다.
본 발명에 따른 기판 구조체의 제조 방법에서, 전극 형성 영역에서 베이스 기판의 하부면으로부터 함입된 복수의 미세 개구부들을 형성하고, 상기 전극 형성 영역에서 상기 하부면에 대향하는 상부면으로부터 상기 미세 개구부들과 연결되는 단일 개구부를 형성한 후, 상기 복수의 미세 개구부들 및 상기 단일 개구부들을 채우는 관통형 전극을 형성함으로써 기판 구조체를 형성한다.
일 실시예에서, 상기 미세 개구부들을 형성하는 단계는 상기 전극 형성 영역의 상기 하부면의 일부를 노출시키는 복수의 개구가 형성된 제1 포토 패턴을 형성하는 단계 및 상기 제1 포토 패턴을 마스크로 이용하여 상기 베이스 기판을 상기 하부면으로부터 제1 깊이까지 식각하는 단계를 포함할 수 있다. 이때, 상기 단일 개구부를 형성하는 단계는 상기 전극 형성 영역의 상기 상부면의 전체를 노출시키는 단일 개구가 형성된 제2 포토 패턴을 형성하는 단계 및 상기 제2 포토 패턴을 마스크로 이용하여 상기 미세 개구부들과 연결되도록 상기 베이스 기판을 상기 상부면으로부터 제2 깊이까지 식각하는 단계를 포함할 수 있다.
일 실시예에서, 상기 관통형 전극을 형성하는 단계는 상기 미세 개구부들의 내측면 중 적어도 일부에 금속 씨드층을 형성하는 단계, 상기 금속 씨드층을 이용한 제1 전해도금 공정을 통하여 상기 미세 개구부들을 전극 물질로 채우는 단계 및 상기 미세 개구부들을 채우는 전극 물질을 이용한 제2 전해도금 공정을 통하여 상기 단일 개구부를 상기 전극 물질로 채우는 단계를 포함할 수 있다.
일 실시예에서, 상기 금속 씨드층은 무전해 도금, 스퍼터링 또는 화학기상증착 방법을 통하여 형성될 수 있다.
일 실시예에서, 상기 관통형 전극을 형성하는 단계는, 상기 금속 씨드층을 형성한 후 그리고 제1 전해도금 공정 전에, 상기 베이스 기판의 하부면에 상기 전극 형성 영역을 노출시키는 제3 포토 패턴을 형성하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 관통형 전극을 형성하는 단계는, 상기 미세 개구부들을 전극 물질로 채운 후 그리고 상기 제2 전해도금 공정 전에 상기 베이스 기판의 하부면 전체를 커버하는 제4 포토 패턴을 형성하는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 관통형 전극을 형성하는 단계는, 상기 제2 전해도금 공정 후에, 상기 베이스 기판의 상부면 및 하부면으로부터 돌출된 상기 전극 물질을 제거하여 평탄화시키는 단계를 더 포함할 수 있다.
일 실시예에서, 상기 관통형 전극을 형성하기 전에, 상기 미세 개구부들 및 상기 단일 개구부가 형성된 베이스 기판에 전체적으로 절연막을 형성하는 단계를 더 포함할 수 있다.
본 발명에 따른 기판 구조체의 제조 방법에서, 베이스 기판의 전극 형성 영역에 상기 베이스 기판의 상부면으로부터 합임된 단일 개구부를 형성하고, 상기 베이스 기판의 전극 형성 영역에서 상기 상부면에 대향하는 하부면으로부터 상기 단일 개구부와 연결되는 복수의 미세 개구부들을 형성한 후, 상기 복수의 미세 개구부들 및 상기 단일 개구부들을 채우는 관통형 전극을 형성함으로써 기판 구조체를 제조한다.
본 발명에 따르면, 관통홀의 크기에 상관없이 보이드 및 딤플 등의 결함이 없는 관통형 전극을 관통홀에 형성할 수 있다. 따라서 관통형 전극을 포함하는 기판 구조체가 적용된 3D 패키지나 인터포져 등의 제품 신뢰성을 향상시킬 수 있다.
도 1a는 본 발명의 일 실시예에 따른 기판 구조체의 단면도이다.
도 1b는 도 1a의 미세 개구부의 평면도이고, 도 1c는 단일 개구부의 평면도이다.
도 2a, 도 2b, 도 3, 도 4, 도 5a, 도 5b 및 도 6 내지 도 10은 도 1a 내지 도 1c에 도시된 기판 구조체의 제조 방법을 설명하기 위한 도면들이다.
도 11은 본 발명의 다른 실시예에 따른 기판 구조체의 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들에 대해서만 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 구성요소 등이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 구성요소 등이 존재하지 않거나 부가될 수 없음을 의미하는 것은 아니다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1a는 본 발명의 일 실시예에 따른 기판 구조체의 단면도이다.
도 1a를 참조하면, 기판 구조체(EST1)는 베이스 기판(100) 및 베이스 기판(100)을 관통하는 관통형 전극(TE)을 포함한다.
관통형 전극(TE)은 베이스 기판(100)을 관통하여 형성된 관통홀(TH)에 배치되어 베이스 기판(100)의 하부면(101) 및 하부면(101)과 마주하는 상부면(102) 각각으로 노출된다. 관통형 전극(TE)은 구리 등의 도전성이 높은 금속으로 형성될 수 있고, 베이스 기판(100)은 실리콘 등을 포함하는 반도체 기판일 수 있다.
베이스 기판(100)의 전극 형성 영역(EFA)에서, 관통홀(TH)은 하부면(101)으로부터 제1 깊이로 함입된 복수개의 미세 개구부들(110)과, 미세 개구부들(110)의 하단부로부터 상부면(102)까지 제2 깊이로 연장된 단일 개구부(130)를 포함한다. 전극 형성 영역(EFA)은 관통형 전극(TE)이 배치되는 영역을 의미한다.
미세 개구부들(110)의 제1 깊이와 단일 개구부(130)의 제2 깊이의 합이, 관통홀(TH)의 깊이 또는 베이스 기판(100)의 두께와 실질적으로 동일할 수 있다.
미세 개구부들(110) 사이에 배치되어 미세 개구부들(110) 각각을 이격시키는 격벽들(120)은 미세 개구부들(110)을 형성하는 공정에서 전극 형성 영역(EFA)의 베이스 기판(100)이 부분적으로 잔류하는 부분으로서, 관통홀(TH)의 일측을 부분적으로 캡핑하는 역할을 한다. 격벽들(120)의 높이는, 미세 개구부들(110)의 제1 깊이와 실질적으로 동일할 수 있다.
도 1b는 도 1a의 미세 개구부의 평면도이고, 도 1c는 단일 개구부의 평면도이다.
도 1a와 함께 도 1b를 참조하면, 미세 개구부들(110)은 관통홀(TH)의 일측을 부분적으로 개구시킨다. 따라서 미세 개구부들(110) 각각의 평면 면적의 합은 전극 형성 영역(EFA)의 평면 면적보다 작다. 미세 개구부들(110)에 의해서 하부면(101)의 전극 형성 영역(EFA)은 벌집 패턴이 형성된 것과 같은 형상을 갖는다. 미세 개구부들(110)은 서로 등간격으로 이격되어 규칙적으로 배열될 수 있다. 이와 달리, 미세 개구부들(110)은 전극 형성 영역(EFA) 내에서 랜덤하게 배열될 수 있다.
도 1a와 함께 도 1c를 참조하면, 단일 개구부(130)는 관통홀(TH)의 타측을 전체적으로 개구시킨다. 단일 개구부(130)의 평면 면적은 전극 형성 영역(EFA)의 평면 면적과 실질적으로 동일하거나 작을 수 있으나, 단일 개구부(130)의 평면 면적은 미세 개구부들(110) 각각의 평면 면적의 합보다는 크다. 미세 개구부들(110) 각각의 직경은 0 nm 초과 100 ㎛ 이하 일 수 있다. 바람직하게는, 미세 개구부들(110)의 직경은 40 ㎛ 이하인 경우에 보이드나 딤플 등의 결함이 더욱 더 최소화될 수 있다.
도 1b 및 도 1c에서는 단일 개구부(130)의 평면 형상이 원형이고 미세 개구부들(110) 각각의 형상도 원형인 것으로 도시되어 있으나, 이들의 형상은 이에 제한되지 않는다.
다시 도 1a를 참조하면, 기판 구조체(EST1)는 절연막(INL)을 더 포함할 수 있다. 절연막(INL)은 베이스 기판(100)을 전체적으로 피복하도록 형성된다. 절연막(INL)은 산화 실리콘, 질화 실리콘 등을 포함할 수 있다.
전극 형성 영역(EFA)에서, 절연막(INL)은 단일 개구부(130)의 내측면을 전체적으로 커버하도록 형성된다. 또한, 전극 형성 영역(EFA)에서 미세 개구부들(110) 각각의 내측면에도 형성되므로 격벽들(120)의 표면이 절연막(INL)에 의해서 피복된다. 이에 따라, 전극 형성 영역(EFA)에서는 베이스 기판(100)과 관통형 전극(TE) 사이에 절연막(INL)이 개재된다.
이하에서는, 도 2a, 도 2b, 도 3, 도 4, 도 5a, 도 5b 및 도 6 내지 도 10을 도 1a과 함께 참조하여 도 1a에서 설명한 기판 구조체의 제조 방법에 대해서 구체적으로 설명하기로 한다.
도 2a 및 도 3은 미세 개구부들을 형성하는 단계를 설명하기 위한 단면도들이고, 도 2b는 도 2a의 하부면을 향해 본 평면도이다.
도 2a 및 도 2b를 참조하면, 베이스 기판(100)을 준비하고, 베이스 기판(100)의 하부면(101)에 제1 포토 패턴(210)을 형성한다. 제1 포토 패턴(210)은 전극 형성 영역(EFA)을 부분적으로 노출시키는 개구들(212)을 포함하고, 개구들(212) 각각은 미세 개구부들(120) 각각과 대응한다. 제1 포토 패턴(210)은 감광성 조성물을 코팅하고, 마스크를 이용하여 노광시킨 후 현상하여 형성할 수 있다.
도 3을 참조하면, 제1 포토 패턴(210)을 식각 방지막으로 이용하여 베이스 기판(100)을 제1 두께만큼 제거한다. 이때, 건식 식각 공정을 이용할 수 있다. 베이스 기판(100)을 상기 제1 두께만큼 제거함으로써, 미세 개구부들(110)이 형성된다. 이어서, 제1 포토 패턴(210)을 스트립 공정을 통해 제거한다.
도 4 및 도 5a는 단일 개구부를 형성하는 단계를 설명하기 위한 단면도들이고, 도 5b는 도 5a의 하부면을 향해 본 평면도이다.
도 4를 참조하면, 베이스 기판(100)의 상부면(102)에 제2 포토 패턴(220)을 형성한다. 제2 포토 패턴(220)은 전극 형성 영역(EFA)에 대응하는 단일 개구(222)를 포함하고, 단일 개구(222)는 단일 개구부(130)와 대응한다. 단일 개구(222)에 의해서 전극 형성 영역(EFA)의 상부면(102)이 전체적으로 노출된다. 제2 포토 패턴(220)은 코팅, 노광 및 현상 공정을 통해서 형성될 수 있다.
도 5a 및 도 5b를 참조하면, 제2 포토 패턴(220)을 식각 방지막으로 이용하여 베이스 기판(100)을 제2 두께만큼 제거하여 단일 개구부(130)로부터 미세 개구부들(110)과 연결되어 베이스 기판(100)을 관통하는 관통홀(TH)을 형성한다. 단일 개구부(130)를 형성하는 공정에서는, 격벽들(120)이 제거되지 않도록 식각 공정을 조절하여야 한다. 이어서, 제2 포토 패턴(220)을 스트립 공정을 통해 제거한다.
도 6 내지 도 10은 관통형 전극을 형성하는 단계를 설명하기 위한 단면도들이다.
도 6을 참조하면, 관통홀(TH)이 형성된 베이스 기판(100)에 절연막(INL)을 형성한다. 절연막(INL)은 베이스 기판(100)을 전체적으로 피복한다. 절연막(INL)은 베이스 기판(100)의 표면뿐만 아니라, 관통홀(TH)의 내측면도 피복한다. 절연막(INL)은 관통홀(TH)이 형성된 베이스 기판(100) 자체에 산소 기체 및/또는 질소 기체를 제공하여 베이스 기판(100)의 표면이 소정 두께로 산화 또는 질화시킴으로써 형성할 수 있다. 이와 달리, 절연막(INL)은 관통홀(TH)이 형성된 베이스 기판(100)에 별도의 층을 증착시킴으로써 형성할 수도 있다.
절연막(INL)이 관통홀(TH)이 형성된 베이스 기판(100)을 피복함에 따라, 관통홀(TH)이 형성된 베이스 기판(100)은 전체적으로 절연체가 된다.
도 7을 참조하면, 절연막(INL)이 형성된 베이스 기판(100)의 하부면(101)에 금속 씨드층(SML)을 형성한다. 금속 씨드층(SML)은 절연막(INL)에 의해서 전기적 성질이 없는 베이스 기판(100)에 관통형 전극(TE)을 도금법을 이용하여 형성하기 위한 베이스층이 된다.
금속 씨드층(SML)은 하부면(101)의 표면뿐만 아니라 미세 개구부들(110)의 내측면을 부분적으로 커버하도록 형성된다. 즉, 격벽들(120)의 측면에도 부분적으로 금속 씨드층(SML)이 증착될 수 있다. 금속 씨드층(SML)은 무전해 도금, 스퍼터링 또는 화학기상증착 방법 등을 이용하여 형성할 수 있다.
도 8을 참조하면, 금속 씨드층(SML)이 형성된 베이스 기판(100)의 하부면(101)에 제3 포토 패턴(230)을 형성한다. 제3 포토 패턴(230)은 감광성 필름(dry film photoresist, DFR)일 수 있다. 제3 포토 패턴(230)은 전극 형성 영역(EFA)을 노출시키도록 형성된다. 제3 포토 패턴(230)에 의해서, 격벽(120)에 형성된 금속 씨드층(SML)이 노출된다.도 9를 참조하면, 제3 포토 패턴(230)을 마스크로 이용하여 전극 형성 영역(EFA)에만 선택적으로 소정 두께로 전극층(PE)을 형성한다. 전극층(PE)은 전극 물질을 전해 도금법으로 미세 개구부(110)에 채움으로써 형성할 수 있다. 바텀-업 방식의 전해 도금에 있어서 상기 전극 물질을 하부면(101)를 업 방향으로 하여 채울 수 있으므로 하부면(101)의 표면으로부터 돌출되도록 형성할 수 있다. 즉, 제1 전해도금 공정을 통해서 미세 개구부들(110)에 상기 전극 물질을 채울 수 있다. 이어서, 제3 포토 패턴(230)을 제거한다.
도 10을 참조하면, 전극층(PE)이 형성된 베이스 기판(100)의 하부면(101)을 전체적으로 커버하는 제4 포토 패턴(240)을 형성하고, 전극층(PE)으로부터 상부면(102)을 업 방향으로 하여 바텀-업 방식으로 상기 전극 물질을 단일 개구부(130)에 채움으로써 관통형 돌출 전극(PTE)을 형성한다. 전극층(PE)은 관통형 돌출 전극(PTE)의 일부가 된다.
바텀-업 방식의 전해 도금에서 이미 전극층(PE)이 베이스 기판(100)에 형성되어 있고 이를 토대로 하여 관통형 돌출 전극(PTE)이 형성되는 것이므로 상부면(102)의 관통형 돌출 전극(PTE)에 딤플이 발생하는 것을 원천적으로 방지할 수 있다. 관통형 돌출 전극(PTE)은 하부면(101) 및 상부면(102) 각각의 표면으로부터 돌출될 수 있다.
이어서, 제4 포토 패턴(240)을 제거하고, 관통형 돌출 전극(PTE)을 연마하여 도 1a에 도시된 관통형 전극(TE)을 형성한다. 하부면(101) 및 상부면(102) 각각으로 돌출된 상기 전극 물질을 화학적 기계 연마(CMP)함으로써, 관통형 전극(TE)의 양측면들은 하부면(101)의 표면 및 상부면(102)의 표면과 동일 평면상에 배치되도록 평탄화될 수 있다. 상기 하부면(101)으로 돌출된 상기 전극 물질을 연마하는 공정 중에, 상기 하부면(101)의 표면에 형성된 금속 씨드층(SML)이 함께 제거될 수 있다.
상기와 같은 공정들을 거쳐, 도 1a에 도시된 기판 구조체(EST1)를 제조할 수 있다.
상기에서 설명한 바에 따르면, 관통형 전극(TE)을 바텀-업 방식의 전해 도금을 이용하여 형성하되, 미세 개구부들(110)에 1차 전해도금 공정을 통해서 하부면(101)을 업 방향으로 하여 바텀-업 방식으로 상기 전극 물질을 채운 후에 전극층(PE)으로부터 상부면(102)를 업 방향으로 하는 2차 전해도금 공정을 통해서 단일 개구부(130)에 상기 전극 물질을 채울 수 있고 돌출된 전극 물질은 후속 공정인 연마 공정을 통해서 연마되어 관통형 전극(TE)을 형성할 수 있다.
상기에서는 도면을 참조하여 미세 개구부들(110)을 형성한 후에 단일 개구부(130)를 형성하고 관통홀(TH)에 관통형 전극(TE)을 형성하는 것을 일례로 들어 설명하였으나, 단일 개구부(130)를 형성한 후에 미세 개구부들(110)을 형성하고 관통형 전극(TE)을 형성할 수 있다. 공정의 순서가 변경된 것 이외에 각각의 공정은 상기에서 설명한 것과 실질적으로 동일하므로 중복되는 상세한 설명은 생략한다.
따라서 관통홀(TH) 또는 단일 개구부(130)의 크기에 상관없이 보이드나 딤플 등의 결함이 없는 관통형 전극(TE)을 형성할 수 있다. 따라서 관통형 전극(TE)을 포함하는 기판 구조체(EST1)가 적용된 3D 패키지나 인터포져 등의 제품 신뢰성을 향상시킬 수 있다.
도 11은 본 발명의 다른 실시예에 따른 기판 구조체의 단면도이다.
도 11을 참조하면, 기판 구조체(EST2)는 베이스 기판(100), 관통형 전극(TE), 외부 전극(EXE) 및 범프 단자(BMP)를 포함한다.
도 11에 도시된 기판 구조체(EST2)는 외부 전극(EXE) 및 범프 단자(BMP)를 더 포함하는 것을 제외하고는 도 1a 내지 도 1c에서 설명한 기판 구조체(EST1)와 실질적으로 동일하므로 중복되는 상세한 설명은 생략한다.
도 11을 도 1a와 함께 참조하면, 범프 단자(BMP)는 관통형 전극(TE)과 연결되어 베이스 기판(100)의 하부면(101)에 형성된다. 범프 단자(BMP)는 연결 부재(AL)를 통해서 관통형 전극(TE)과 전기적, 물리적으로 연결될 수 있다.
외부 전극(EXE)은 관통형 전극(TE)과 콘택하여 베이스 기판(100)의 상부면(102)에 단일 개구부(130)의 면적보다 넓게 형성될 수 있다. 외부 전극(EXE)은 관통형 전극(TE)과 동일한 금속으로 형성될 수 있다.
상부면 및 하부면(101, 102)에서 관통형 전극(TE)이 평탄면을 가지므로, 외부 전극(EXE)이나 범프 단자(BMP)와 안정적으로 전기적, 물리적 연결이 될 수 있다.
제시된 실시예들에 대한 설명은 임의의 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 이용하거나 또는 실시할 수 있도록 제공된다. 이러한 실시예들에 대한 다양한 변형들은 본 발명의 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이며, 여기에 정의된 일반적인 원리들은 본 발명의 범위를 벗어남이 없이 다른 실시예들에 적용될 수 있다. 그리하여, 본 발명은 여기에 제시된 실시예들로 한정되는 것이 아니라, 여기에 제시된 원리들 및 신규한 특징들과 일관되는 최광의의 범위에서 해석되어야 할 것이다.
EST1, EST2: 기판 구조체 EFA: 전극 형성 영역
100: 베이스 기판 110: 미세 개구부
TE: 관통형 전극 INL: 절연막
130: 단일 개구부 120: 격벽

Claims (13)

  1. 관통홀이 형성된 베이스 기판; 및
    상기 관통홀 내에 형성되어 상기 관통홀 내부를 전체적으로 채우고 상기 베이스 기판을 관통하는 관통형 전극을 포함하되,
    상기 관통홀은 상기 베이스 기판의 상부면으로부터 함입된 단일 개구부 및 상기 단일 개구부의 하단부로부터 상기 상부면에 대향하는 상기 베이스 기판의 하부면까지 연장된 복수의 미세 개구부들을 포함하고,
    상기 관통형 전극은 상기 단일 개구부 및 상기 복수의 미세 개구부들 각각의 내부를 전체적으로 채우도록 형성된 것을 특징으로 하는 기판 구조체.
  2. 제1항에 있어서,
    상기 미세 개구부들의 직경은 100 ㎛ 이하인 것을 특징으로 하는 기판 구조체.
  3. 제1항에 있어서,
    상기 관통홀에서 상기 관통형 전극과 상기 베이스 기판 사이에는 절연막이 개재된 것을 특징으로 하는 기판 구조체.
  4. 제1항에 있어서,
    상기 베이스 기판의 상부면에서, 상기 단일 개구부를 채우고 있는 상기 관통형 전극의 상부와 연결된 외부 전극; 및
    상기 베이스 기판의 하부면에서, 상기 미세 개구부들을 채우고 있는 상기 관통형 전극의 하부와 연결된 범프 단자를 더 포함하는 것을 특징으로 하는 기판 구조체.
  5. 전극 형성 영역에서 베이스 기판의 하부면으로부터 함입된 복수의 미세 개구부들을 형성하는 단계;
    상기 전극 형성 영역에서 상기 하부면에 대향하는 상부면으로부터 상기 미세 개구부들과 연결되는 단일 개구부를 형성하는 단계; 및
    상기 복수의 미세 개구부들 및 상기 단일 개구부들을 채우는 관통형 전극을 형성하는 단계를 포함하는 기판 구조체의 제조 방법.
  6. 제5항에 있어서,
    상기 미세 개구부들을 형성하는 단계는 상기 전극 형성 영역의 상기 하부면의 일부를 노출시키는 복수의 개구가 형성된 제1 포토 패턴을 형성하는 단계; 및 상기 제1 포토 패턴을 마스크로 이용하여 상기 베이스 기판을 상기 하부면으로부터 제1 깊이까지 식각하는 단계를 포함하고,
    상기 단일 개구부를 형성하는 단계는 상기 전극 형성 영역의 상기 상부면의 전체를 노출시키는 단일 개구가 형성된 제2 포토 패턴을 형성하는 단계; 및 상기 제2 포토 패턴을 마스크로 이용하여 상기 미세 개구부들과 연결되도록 상기 베이스 기판을 상기 상부면으로부터 제2 깊이까지 식각하는 단계를 포함하는 것을 특징으로 하는 기판 구조체의 제조 방법.
  7. 제5항에 있어서,
    상기 관통형 전극을 형성하는 단계는
    상기 미세 개구부들의 내측면 중 적어도 일부에 금속 씨드층을 형성하는 단계;
    상기 금속 씨드층을 이용한 제1 전해도금 공정을 통하여 상기 미세 개구부들을 전극 물질로 채우는 단계; 및
    상기 미세 개구부들을 채우는 전극 물질을 이용한 제2 전해도금 공정을 통하여 상기 단일 개구부를 상기 전극 물질로 채우는 단계를 포함하는 것을 특징으로 하는 기판 구조체의 제조 방법.
  8. 제7항에 있어서,
    상기 금속 씨드층은 무전해 도금, 스퍼터링 또는 화학기상증착 방법을 통하여 형성되는 것을 특징으로 하는 기판 구조체의 제조 방법.
  9. 제7항에 있어서,
    상기 관통형 전극을 형성하는 단계는,
    상기 금속 씨드층을 형성한 후 그리고 제1 전해도금 공정 전에, 상기 베이스 기판의 하부면에 상기 전극 형성 영역을 노출시키는 제3 포토 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 기판 구조체의 제조 방법.
  10. 제7항에 있어서,
    상기 관통형 전극을 형성하는 단계는,
    상기 미세 개구부들을 전극 물질로 채운 후 그리고 상기 제2 전해도금 공정 전에 상기 베이스 기판의 하부면 전체를 커버하는 제4 포토 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 기판 구조체의 제조 방법.
  11. 제7항에 있어서,
    상기 관통형 전극을 형성하는 단계는,
    상기 제2 전해도금 공정 후에, 상기 베이스 기판의 상부면 및 하부면으로부터 돌출된 상기 전극 물질을 제거하여 평탄화시키는 단계를 더 포함하는 것을 특징으로 하는 기판 구조체의 제조 방법.
  12. 제5항에 있어서,
    상기 관통형 전극을 형성하기 전에, 상기 미세 개구부들 및 상기 단일 개구부가 형성된 베이스 기판에 전체적으로 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 기판 구조체의 제조 방법.
  13. 전극 형성 영역에서 베이스 기판의 상부면으로부터 함입된 단일 개구부를 형성하는 단계;
    상기 전극 형성 영역에서 상기 상부면에 대향하는 하부면으로부터 상기 단일 개구부와 연결되는 복수의 미세 개구부들을 형성하는 단계; 및
    상기 복수의 미세 개구부들 및 상기 단일 개구부들을 채우는 관통형 전극을 형성하는 단계를 포함하는 기판 구조체의 제조 방법.
KR1020140078565A 2014-06-26 2014-06-26 관통형 전극을 포함하는 기판 구조체 및 이의 제조 방법 KR101546190B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140078565A KR101546190B1 (ko) 2014-06-26 2014-06-26 관통형 전극을 포함하는 기판 구조체 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140078565A KR101546190B1 (ko) 2014-06-26 2014-06-26 관통형 전극을 포함하는 기판 구조체 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR101546190B1 true KR101546190B1 (ko) 2015-08-20

Family

ID=54061579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140078565A KR101546190B1 (ko) 2014-06-26 2014-06-26 관통형 전극을 포함하는 기판 구조체 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101546190B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190003050A (ko) * 2017-06-30 2019-01-09 한국과학기술원 관통형 ｔｇｖ 금속 배선 형성 방법
US12087535B2 (en) 2020-07-28 2024-09-10 Lg Energy Solution, Ltd. Flexible printed circuit board (FPCB) and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111433A (ja) 2009-02-18 2009-05-21 Fujikura Ltd 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
JP2014072502A (ja) 2012-10-02 2014-04-21 Canon Inc マイクロ構造体、貫通電極付基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111433A (ja) 2009-02-18 2009-05-21 Fujikura Ltd 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
JP2014072502A (ja) 2012-10-02 2014-04-21 Canon Inc マイクロ構造体、貫通電極付基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190003050A (ko) * 2017-06-30 2019-01-09 한국과학기술원 관통형 ｔｇｖ 금속 배선 형성 방법
KR101980871B1 (ko) * 2017-06-30 2019-05-23 한국과학기술원 관통형 ｔｇｖ 금속 배선 형성 방법
US12087535B2 (en) 2020-07-28 2024-09-10 Lg Energy Solution, Ltd. Flexible printed circuit board (FPCB) and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP5289830B2 (ja) 半導体装置
US8471156B2 (en) Method for forming a via in a substrate and substrate with a via
US10665473B2 (en) Package structure and method of fabricating the same
US10460956B2 (en) Interposer with lattice construction and embedded conductive metal structures
US20120164854A1 (en) Packaging substrate and method of fabricating the same
KR20170020662A (ko) 관통전극을 갖는 반도체 소자 및 그 제조방법
JP3945380B2 (ja) 半導体装置およびその製造方法
KR101546190B1 (ko) 관통형 전극을 포함하는 기판 구조체 및 이의 제조 방법
JP2013247139A (ja) 半導体装置及びその製造方法
US20220037279A1 (en) Semiconductor package
JP4606145B2 (ja) 半導体装置及びその製造方法
JP4506767B2 (ja) 半導体装置の製造方法
JP2006287094A (ja) 半導体装置及びその製造方法
KR101109053B1 (ko) 관통 비아홀이 형성된 웨이퍼 및 이에 대한 적층방법
JP2004140115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TW201820416A (zh) 製作半導體裝置的方法
KR20010014957A (ko) 반도체 장치 및 그 제조 방법
TWI728410B (zh) 電路板結構及其製作方法
JP2015523718A (ja) 半導体構造物（ｓｅｍｉｃｏｎｄｕｃｔｏｒｃｏｎｓｔｒｕｃｔｉｏｎ）および半導体構造物を形成する方法
CN114725099A (zh) 存储器件、半导体结构及其形成方法
JP2008085238A (ja) 貫通電極付き基板の製造方法、及び貫通電極付き基板
KR20110126994A (ko) 반도체 소자 및 반도체 소자의 형성방법
KR100718456B1 (ko) 반도체 소자 및 이의 제조 방법
JP2008160168A (ja) 半導体装置及びその製造方法
TW201836098A (zh) 半導體封裝結構及其製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180813

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190905

Year of fee payment: 5