JP2008300651A - 基板の成膜方法 - Google Patents

Abstract

【課題】 より簡便な基板の成膜方法を提供する。
【解決手段】 本発明に係る基板３０の成膜方法においては、基板３０上にＳｉＯ_２膜３８を成膜すると、そのＳｉＯ_２膜３８には、電極プレート１０のパターニング部１４の凹凸パターンに沿うように、エッチング耐性の高い領域Ｓ_１と低い領域Ｓ_２とが形成される。そのため、ＳｉＯ_２膜３８を成膜した後、基板３０に所定のエッチング処理を施すことにより、上記凹凸パターンと同様にパターニングされたＳｉＯ_２膜３８が得られる。そのため、このような成膜方法においては、フォトリソグラフィ技術のための装置や工程が不要であり、従来よりも簡便にＳｉＯ_２膜３８を成膜することができる。
【選択図】 図４

Description

本発明は、基板の成膜方法に関する。

従来、基板上にＳｉＯ_２膜をパターニング成膜する際には、フォトリソグラフィ技術が利用されている。以下、一般的なＳｉＯ_２膜のパターニング成膜について、図７を参照しつつ説明する。まず、図７（ａ）に示すように、プラズマＣＶＤ法により、ＴＥＯＳガス等の有機シラン系ガスを用いて、基板５０上に一様にＳｉＯ_２膜５１を成膜する。次に、図７（ｂ）に示すように、そのＳｉＯ_２膜５１上に、所定パターンを有するフォトレジスト膜５２を成膜する。そして、図７（ｃ）に示すように、成膜されたフォトレジスト膜５２をマスクとして、ＳｉＯ_２膜５１を部分的にエッチング除去する。最後に、フォトレジスト膜５２を除去することにより、ＳｉＯ_２膜５１のパターニングが完了する。

発明者らは、鋭意研究の末、上述したパターニング技術よりも簡便にＳｉＯ_２膜をパターニングできる技術を新たに見出した。

すなわち、本発明は、より簡便な基板の成膜方法を提供することを目的とする。

本発明に係る基板の成膜方法は、プラズマＣＶＤ装置を用いて、基板上にＳｉＯ_２膜を成膜する基板の成膜方法であって、凹凸パターンが形成されたパターニング部を有する電極プレート上に、基板を、パターニング部と重なるように載置する工程と、有機シラン系ガスおよび酸素ガスを用いて、基板上にＳｉＯ_２膜を成膜する工程とを含む。

この基板の成膜方法においては、基板上にＳｉＯ_２膜を成膜すると、そのＳｉＯ_２膜には、電極プレートのパターニング部の凹凸パターンに沿うように、エッチング耐性の高い領域と低い領域とが形成される。そのため、ＳｉＯ_２膜を成膜した後、基板に所定のエッチング処理を施すことにより、上記凹凸パターンと同様にパターニングされたＳｉＯ_２膜が得られる。そのため、このような成膜方法においては、フォトリソグラフィ技術のための装置や工程が不要であり、従来よりも簡便にＳｉＯ_２膜を成膜することができる。

また、プラズマＣＶＤ装置が上部電極と下部電極とを備えた誘導結合プラズマＣＶＤ装置である態様でもよい。

また、電極プレートにパターニング部が一体的に形成されている態様でもよい。このようにパターニング部が電極プレートと一体である場合には、部品点数が減るため、作業性が向上する。

また、電極プレートとパターニング部とが別体である態様でもよい。このようにパターニング部が電極プレートと別体である場合には、パターニング部を取り替えるだけで、様々なパターンに容易に変更することができる。

本発明によれば、より簡便な基板の成膜方法が提供される。

以下、添付図面を参照して本発明を実施するにあたり最良と思われる形態について詳細に説明する。なお、同一又は同等の要素については同一の符号を付し、説明が重複する場合にはその説明を省略する。

本発明の実施形態に係る基板の成膜方法は、プラズマＣＶＤ装置を用いておこなわれる。プラズマＣＶＤ装置を利用することにより、低温下において、高速度の成膜をおこなうことができる。

以下、プラズマＣＶＤ装置にセットされる電極プレートについて、図１〜３を参照しつつ説明する。

図１に示すように、電極プレート１０は、円板状の形状を有しており、ＳＵＳ等の導電性材料によって構成されている。この電極プレート１０の表面１０ａには、深さが約０．５ｍｍ〜２．０ｍｍ程度である正方形状の凹部１２が形成されている。

そして、図１〜３に示すように、電極プレート１０の凹部１２の形状に一致するサセプタ２０が、その凹部１２に嵌め込まれる。このサセプタ２０は、絶縁性を有しており、例えばＳｉＯ_２で構成されている。また、サセプタ２０の表面２０ａには、基板３０を収容するための円形状の凹部２２が形成されている。なお、凹部２２の周縁には、基板３０を高い位置精度でセットするための４つの位置決めマークＭが設けられている。

上述した電極プレート１０を用いて、プラズマＣＶＤ装置により基板３０上にＳｉＯ_２膜を成膜する際には、ＴＥＯＳ（テトラエトキシシラン）ガス及びＯ_２ガスが用いられる。本実施形態においては、プラズマＣＶＤ装置として誘導結合プラズマＣＶＤ装置（ＩＣＰプラズマＣＶＤ装置）が用いられ、誘導結合プラズマＣＶＤ装置の上部ＲＦ電極及び下部ＬＦ電極には、異なる２周波の高周波電力が供給される。

より具体的には、本実施形態に係る誘導結合プラズマＣＶＤ装置においては、上部ＲＦ電極に周波数１３．５６ＭＨｚ、高周波パワーが５００Ｗ〜１０００Ｗの高周波電力が供給され、下部ＬＦ電極には周波数１４０ｋＨｚ、高周波パワーが５０Ｗ〜１００Ｗの高周波電力が供給される。上部ＲＦ電極により生成された正の酸素イオンは、マイナス電位となった下部ＬＦ電極の電極プレート１０側に引き寄せられ、その酸素イオンが基板上でＴＥＯＳガスを分解して、基板上にＳｉＯ_２膜が形成される。ＴＥＯＳガスの供給量は８〜１２ｓｃｃｍであり、Ｏ_２ガスの供給量は３００〜５００ｓｃｃｍである。また、基板の温度は２５０℃〜４００℃に設定される。

ここで、電極プレート１０の凹部１２の底面には、凹凸パターンが形成されたパターニング部１４が形成されている。そして、上述したサセプタ２０及び基板３０は、このパターニング部１４に重なるように載置されている。パターニング部１４には、等間隔で平行に並ぶ複数の溝が、凹凸パターンとして形成されている。

発明者らは、鋭意研究の末、このようなパターニング部１４を電極プレート１０に設けることで、基板３０上に成膜されるＳｉＯ_２膜の特性が変化するとの知見を得た。すなわち、パターニング部１４のうちの凸部に対応する基板領域には、従来と同様のＳｉＯ_２膜が成膜され、凹部に対応する基板領域には、ＣやＨを多く含むＳｉＯ_２膜が成膜される。そのため、基板３０上に成膜されるＳｉＯ_２膜は、凸部に対応する領域と、凹部に対応する領域とで、その性質（例えば、エッチング速度）が異なる。

そのため、以下に示すような半導体発光素子を作製する際の成膜に応用することができる。

図４（ａ）に示すように、メサ構造を有する半導体層が予め成膜された積層基板３０を、サセプタ２０に収める。この積層基板３０は、メサ構造を有する多層基板であり、図４（ａ）において、符号３１〜３７はそれぞれ、半導体ウェハ、下部クラッド層、活性層、第１の上部クラッド層、第２の上部クラッド層、コンタクト層である。

そして、このような積層基板３０が収められたサセプタ２０（厚さ０．１〜１．０ｍｍ）を、プラズマＣＶＤ装置の電極プレート１０の凹部１２にセットして、積層基板３０の上面にＳｉＯ_２絶縁膜３８（厚さ０．１〜０．５μｍ）を一様に積層する。

このとき、パターニング部１４のうちの凸部に対応する領域Ｓ_１のＳｉＯ_２膜３８は、例えば、フッ酸系のエッチング液を用いてウエットエッチングしたときのエッチング速度が比較的遅く耐エッチング性の高い硬質な状態となっており、一方、凹部に対応する基板領域Ｓ_２のＳｉＯ_２膜３８は、エッチング速度が速く耐エッチング性の低い軟質な状態となっている。

これは、ＳｉＯ_２膜の領域Ｓ_１と領域Ｓ_２では、電子の不均衡が生じること及び容量の分布が発生してしまうことから、ＳｉＯ_２膜の領域Ｓ_１と領域Ｓ_２とにおいて成膜反応に寄与する酸素イオンに分布が生じるためであると考えられる。すなわち、ＳｉＯ_２膜の領域Ｓ_１においては、加速された酸素イオンの入射が多いため、ＴＥＯＳの分解が促進され、また、酸素イオンの衝撃により膜中の不純物が吐き出されることから、不純物が少なく密度の高い硬質な状態となる。一方、ＳｉＯ_２膜の領域Ｓ_２においては、酸素イオンの入射が少ないため、ＴＥＯＳの分解が不十分となり、熱ＣＶＤと同様の成膜反応となり、不純物を多く含んだ膜密度が粗い軟質な状態となる。

そして、以上のような状態のＳｉＯ_２膜３８に対して、バッファードフッ酸（ＢＨＦ）によるエッチング処理（ＨＦ液への浸漬）をおこなう。すると、ＳｉＯ_２膜３８の軟質な領域Ｓ_２が、硬質な領域Ｓ_１に比べて、選択的に早くエッチング除去されて、図４（ｂ）に示すように、領域Ｓ_２に対応する部分に開口部３８ａが形成される。

さらに、図４（ｃ）に示すように、開口部３８ａを埋めるようにしてＳｉＯ_２膜３８を覆う上部電極３９Ａを形成すると共に、積層基板３０の裏面に下部電極３９Ｂを形成し、最後にチップ化することにより、半導体発光素子が完成する。

以上で説明したように、ＳｉＯ_２絶縁膜３８をパターニング成形して開口部３８ａを形成する際に、開口部３８ａを形成する部分が、電極プレート１０のパターニング部１４の凹部に対応するように基板３０をセットすることで、エッチング処理のみで容易に開口部３８ａを形成することができる。

一方、従来のフォトリソグラフィ技術を利用するパターニングでは、マスク層の成膜工程やその除去工程が必要である上、それに用いる装置が必要であるため、上記パターニング成膜に比べて、手間や時間、コスト等がかかってしまう。

なお、発明者らのおこなった実験によれば、パターニング部１４を有する電極プレート１０を用いて約０．２μｍ厚さのＳｉＯ_２膜３８をパターニング成形した場合、軟質の領域Ｓ_２のＳｉＯ_２膜のエッチング速度（約０．３μｍ／ｍｉｎ）は、硬質の領域Ｓ_１のＳｉＯ_２膜のエッチング速度（約０．１μｍ／ｍｉｎ）の約３倍であった。そのため、ある程度高い成形精度（例えば、１ｍｍ以下）でパターニングできるものと考えられる。

また、上述した実施形態においては、電極プレート１０にパターニング部１４が一体的に形成されている態様であるため、成膜や素子形成に必要な部品の点数が削減でき、それらの作業の際の作業性が向上する。ただし、パターニング部１４が電極プレート１０に一体的に設けられている態様に限らず、図５に示すように、電極プレート１０とパターニング部１４Ａとが別体である態様であってもよい。このパターニング部１４Ａは、上記パターニング部１４と同様又は同等のパターンを有しており、公知の導電性材料によって構成される。この場合、パターニング部１４Ａを取り替えるだけで、様々なパターンに容易に変更することができる。

さらに、上述した実施形態においては、サセプタ２０を用いる態様を示したが、図６に示すようにサセプタを用いずにパターニング成形することも可能である。図６に示した態様においては、電極プレート１０の表面全域が絶縁膜４０で被覆されており、基板３０は電極プレート１０の凹部１２に直接収容されている。この場合、電極プレート１０と基板３０との間には絶縁膜４０が介在しているため、電極プレート１０と基板３０とは電気的に絶縁されている。この場合にも、上述した実施形態と同様のＳｉＯ_２膜のパターニング成形ができる。

本発明は上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、パターニング部の凹凸パターンは、一方向に延びるスリット状パターンに限定されず、適宜所望のパターンに変更することができる。また、必要に応じて凹凸パターンの凹部を絶縁性材料で埋めてもよい。さらに、成膜に利用するガスは、ＴＥＯＳガスに限定されず、有機シラン系の他のガスに適宜変更してもよい。

本発明の実施形態に係る電極プレートを示した概略斜視図である。 図１に示した電極プレートの概略平面図である。 図１に示した電極プレートのＩＩＩ−ＩＩＩ線断面図である。 本発明の実施形態に係る基板の成膜方法の手順を示した図である。 異なる態様の電極プレートを示した断面図である。 異なる態様の電極プレートを示した断面図である。 従来技術に係る基板の成膜方法の手順を示した図である。

符号の説明

１０…電極プレート、１２…凹部、１４，１４Ａ…パターニング部、２０…サセプタ、３０…基板、３８…ＳｉＯ_２膜、４０…絶縁膜。

Claims (4)

1. プラズマＣＶＤ装置を用いて、基板上にＳｉＯ_２膜を成膜する基板の成膜方法であって、
   凹凸パターンが形成されたパターニング部を有する電極プレート上に、前記基板を、前記パターニング部と重なるように載置する工程と、
   有機シラン系ガスおよび酸素ガスを用いて、前記基板上に前記ＳｉＯ_２膜を成膜する工程と、
   を含む、基板の成膜方法。
2. 前記プラズマＣＶＤ装置が上部電極と下部電極とを備えた誘導結合プラズマＣＶＤ装置である、請求項１に記載の基板の成膜方法。
3. 前記電極プレートに前記パターニング部が一体的に形成されている、請求項１または請求項２に記載の基板の成膜方法。
4. 前記電極プレートと前記パターニング部とが別体である、請求項１または請求項２に記載の基板の成膜方法。

Images