JP2019165095A - テンプレート、テンプレート作製方法、および半導体装置の製造方法 - Google Patents

テンプレート、テンプレート作製方法、および半導体装置の製造方法 Download PDF

Info

Publication number
JP2019165095A
JP2019165095A JP2018051535A JP2018051535A JP2019165095A JP 2019165095 A JP2019165095 A JP 2019165095A JP 2018051535 A JP2018051535 A JP 2018051535A JP 2018051535 A JP2018051535 A JP 2018051535A JP 2019165095 A JP2019165095 A JP 2019165095A
Authority
JP
Japan
Prior art keywords
template
resist
region
film
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018051535A
Other languages
English (en)
Inventor
梅澤　華織
Kaori Umezawa
華織 梅澤
基史 小森
Motofumi Komori
基史 小森
一人 松木
Kazuto Matsuki
一人 松木
良市 鈴木
Ryoichi Suzuki
良市 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2018051535A priority Critical patent/JP2019165095A/ja
Priority to US16/102,626 priority patent/US20190287794A1/en
Publication of JP2019165095A publication Critical patent/JP2019165095A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

【課題】レジストが側壁に付着しにくいテンプレートを提供する。【解決手段】テンプレート１は、第１面を有する基材１０と、第１面に形成され、第２面を有する凸状部分１０ａと、を備える。凸状部分の側壁部１１は不純物を含有し、不純物の濃度が、側壁部の表面からの深さに応じて連続的に変化しており、撥液領域２０となっている。撥液領域のレジストに対する接触角は、基材のうち撥液領域を除いた領域のレジストに対する接触角よりも高い。【選択図】図１

Description

本発明の実施形態は、テンプレート、テンプレート作製方法、および半導体装置の製造方法に関する。
半導体装置に微細なパターンを形成できるナノインプリント法では、凹凸パターン領域を有するテンプレートを被加工膜上に塗布されたレジストに押し当てる。これにより、凹凸パターンがレジストに転写される。
特開２０１６−１５７７８５号公報
テンプレートをレジストに押し当てた際、パターン領域の外側にはみ出たレジストがテンプレートに付着する場合がある。この場合、付着したレジストに起因して製造不良が起こり得る。
本発明の実施形態は、レジストが側壁に付着しにくいテンプレート、テンプレート作製方法、および半導体装置の製造方法を提供する。
本実施形態に係るテンプレートは、第１面を有する基材と、第１面に形成され、第２面を有する凸状部分と、を備える。凸状部分の側壁部は不純物を含有し、不純物の濃度が、側壁部の表面からの深さに応じて連続的に変化している。
第１実施形態に係るテンプレートの側面図である。 凸状部分の第２面を示す平面図である。 凸状部分の形成工程を示す図である。 凸状部分の形成工程を示す図である。 第１実施形態のマスキング工程を示す図である。 第１実施形態のエッチング工程を示す図である。 第１実施形態のイオン注入工程を示す図である。 第１実施形態の撥液領域の形成工程を示す図である。 （ａ）はフッ素イオン注入時のフッ素濃度分布のシミュレーション結果を示し、（ｂ）は炭素イオン注入時の炭素濃度分布のシミュレーション結果を示す。 イオン注入工程の変形例を示す図である。 被加工膜およびレジストの形成工程を示す図である。 テンプレートをレジストに押し当てる工程を示す図である。 紫外線照射工程を示す図である。 パターン転写工程を示す図である。 凹凸パターン領域の形成工程を示す図である。 凹凸パターン領域のマスキング工程を示す図である。 第２実施形態のイオン注入工程を示す図である。 第２実施形態の撥液領域の形成工程を示す図である。
以下、図面を参照して本発明の実施形態を説明する。本実施形態は、本発明を限定するものではない。
（第１実施形態）
図１は、第１実施形態に係るテンプレートの側面図である。図１に示すテンプレート１は、基材１０を備える。基材１０は、例えば、石英ガラス基板である。基材１０には、凸状部分１０ａが設けられている。凸状部分１０ａは、メサ部、または台座とも称する。凸状部分１０ａは基材１０の第１面１０ｂ上に形成されている。
凸状部分１０ａの側壁部１１は、凸状部分１０ａの中心部または基材１０と比較して不純物濃度が高い撥液領域２０となっている。不純物は、例えば、フッ素（Ｆ）、炭素（Ｃ）、シリコン（Ｓｉ）、酸素（Ｏ）、フッ化ホウ素（ＢＦ２）のうちの少なくとも１つ以上の元素または化合物を含んでいる。例えば、撥液領域２０のレジストに対する接触角は、基材１０のうち撥液領域２０を除いた領域のレジストに対する接触角よりも高い。
図２は、凸状部分１０ａの第２面１０ｃを示す平面図である。図２に示すように、凸状部分１０ａの第２面１０ｃの端部においても不純物を含有する。すなわち、第２面１０ｃの外周領域１２は撥液領域２０であり、撥液領域２０は、側壁部１１から外周領域１２に連なる。外周領域１２の内側には、パターンが形成された凹凸パターン領域１３が設けられている。
以下、図３〜図８を参照して、本実施形態に係るテンプレート１の作製方法を説明する。
まず、図３に示すように、平板状の基材１０の表面にマスク３０を形成する。マスク３０は、例えばクロムマスクであり、所望の形状にパターニングされている。
次に、図４に示すように、例えばフッ酸（ＨＦ）溶液を用いて、マスク３０でマスキングされていない箇所をエッチングする。これにより、基材１０の第１面１０ｂが後退し、凸状部分１０ａが形成される。凸状部分１０ａの高さｈは、例えば、約３０μｍである。基材１０のエッチング後、マスク３０は剥離される。
次に、図５に示すように、マスク３１およびレジスト３２を形成する。マスク３１は、例えばクロムマスクであり、基材１０の第１面１０ｂおよび凸状部分１０ａの側壁部１１および第２面１０ｃに形成される。レジスト３２は、マスク３１上に部分的に形成される。レジスト３２は、例えば有機膜である。
次に、図６に示すように、レジスト３２をマスクとしてドライエッチングにてマスク３１を除去する。これにより、凸状部分１０ａの側壁部１１および外周領域１２が露出する。
次に、図７に示すように、基材１０の例えば上方から不純物イオン４０を注入する。不純物イオン４０は、例えば、フッ素、炭素、シリコン、酸素、フッ化ホウ素のうちの少なくとも１つ以上の元素または化合物のイオンを含む。
不純物イオン４０の注入後、マスク３１およびレジスト３２を除去する。続いて、基材１０を熱処理する。これにより、不純物注入領域が改質され、より撥液性能を有する撥液領域２０が形成される。その後、図１に示すように、凹凸パターン領域１３に凹凸パターンを形成する。
図９（ａ）は、不純物イオン４０としてフッ素イオンを注入したときの側壁部１１におけるフッ素濃度の分布をシミュレーションした結果を示す。また、図９（ｂ）は、炭素イオンを注入したときの側壁部１１におけるフッ素濃度の分布をシミュレーションした結果を示す。図９（ａ）および図９（ｂ）において、横軸は側壁部１１の表面からの深さを示し、縦軸はフッ素または炭素の濃度を示す。シミュレーション条件に関し、加速電圧は１０ｋｅＶに固定し、ドーズ量は、５×１０１５ｃｍ−２、１×１０１６ｃｍ−２、５×１０１６ｃｍ−２、および１×１０１７ｃｍ−２の４条件とした。
本実施形態では、撥液領域２０は、不純物イオン注入によって形成される。そのため、図９（ａ）および図９（ｂ）に示すように、側壁部１１内におけるフッ素または炭素の濃度は、側壁部１１の表面からの深さに応じて連続的に変化している。
また、図９（ａ）および図９（ｂ）によれば、深さが−０．０２μｍ〜−０．０５μｍの範囲内に濃度の最大値が存在する。そこで、図１０に示すように、例えば、不純物イオンの注入箇所（側壁部１１および外周領域１２）の表面が、スルー膜３３で覆われた状態でイオン４０を注入してもよい。
スルー膜３３は、例えば酸化膜、有機膜またはクロム膜として形成できる。また、スルー膜３３の厚さは、側壁部１１および外周領域１２の表面でフッ素または炭素の濃度が最大となるように０．０２μｍ〜０．０５μｍとすることが望ましい。これにより後述するように撥液効果をさらに高めることができる。なお、イオン注入後、スルー膜３３は除去される。本実施形態では、低加速のイオン注入条件を用いたが、スルー膜をより厚くして、中加速や高加速の条件でイオン注入をしてもよい。また、角度を変えながら複数回のイオン注入をして所望の濃度にすることもできる。
以下、図１１〜図１４を参照して、上述したテンプレート１を用いた半導体装置の製造方法について説明する。ここでは、ナノインプリント処理について説明する。
まず、図１１に示すように、半導体基板１００上に被加工膜１０１を形成する。被加工膜１０１は、導電膜であってもよいし絶縁膜であってもよい。また、被加工膜１０１は、単層膜であってもよいし、積層膜であってもよい。さらに、半導体基板１００は、予め微細パターンを含む構造を有していてもよい。
被加工膜１０１上にはレジスト６０を形成する。レジスト６０は、例えば、被加工膜１０１の上方からインクジェット等によってショット領域（一度のナノインプリント処理によってパターンが形成される領域）に滴下される。または、レジスト６０をスピンコート等によって被加工膜１０１全面に塗布してもよい。
次に、図１２に示すように、テンプレート１の凸状部分１０ａの第２面１０ｃをレジスト６０に押し当てる。これにより、レジスト６０が凸状部分１０ａの凹凸パターン領域１３内に充填される。
次に、図１３に示すように、凸状部分１０ａをレジスト６０に押し当てた状態でテンプレート１の上方から紫外線５０を照射する。これにより、レジスト６０が硬化する。
次に、図１４に示すように、テンプレート１をレジスト６０から引き離す。このとき、レジスト６０には、凹凸パターン領域１３が転写されている。その後、レジスト６０のパターンに基づいて、被加工膜１０１を加工する。これにより、被加工膜１０１に所望のパターンを形成することができる。このパターンを用いて、液体、気体によるエッチング加工やイオン注入など、一般的な半導体装置の製造のためのパターニングに使うことができ、所望のパターンを有する半導体装置の製造が可能になる。
次に、本実施形態のテンプレート１による撥液効果について説明する。図１２に示す工程において、凹凸パターン領域１３からはみ出たレジスト６０が凸状部分１０ａの側壁部１１に付着することが考えられる。付着したレジスト６０は、後の紫外線による硬化工程によって硬化してしまい、被加工膜１０１上に残存する。ナノインプリント処理を繰り返すと、残存したレジストに起因して被加工膜１０１の加工不良が起こるおそれがある。
しかしながら、本実施形態では、撥液領域２０が凸状部分１０ａの側壁部１１および外周領域１２に形成されている。撥液領域２０は、レジストに対する接触角が高い領域となっている。そのため、凹凸パターン領域１３からはみ出たレジスト６０が外周領域１２で停止し、側壁部１１に付着するおそれを低減できる。
以上説明した本実施形態によれば、撥液領域２０が、凹凸パターン領域１３の周囲に形成されているので、凸状部分１０ａの側壁部１１へのレジスト６０の付着を回避することができる。
また、本実施形態では、撥液領域２０がイオン注入によって形成されている。そのため、例えば蒸着で撥液膜を形成する場合に比べて、撥液領域２０がテンプレート１から剥離しにくく耐久性に優れる。
さらに、イオン注入によって、凸状部分１０ａの表面から深い位置まで不純物が含有している。そのため、経時変化により撥液効果が劣化しても、テンプレート１を洗浄して表面をエッチングすることにより不純物濃度の高い領域を露出させてもよい。これにより、撥液効果を回復することができる。
（第２実施形態）
第２実施形態では、テンプレートの作製方法が第１実施形態と異なる。以下、図１５〜図１８を参照して本実施形態に係るテンプレートの作製方法を説明する。なお、第１実施形態と同様の工程については、説明を省略する。
まず、第１実施形態と同様の方法で、基材１０の一部に凸状部分１０ａを形成する（図３、４参照）。
次に、図１５に示すように、凸状部分１０ａの上面に凹凸パターン領域１３を形成する。次に、図１６に示すように、凹凸パターン領域１３をレジスト３４でマスキングする。レジスト３４は、例えば有機膜である。
次に、図１７に示すように、基材１０の上方から不純物イオン４０を注入する。その後、レジスト３４を除去し、基材１０を熱処理する。その結果、図１８に示すように、撥液領域２０が、基材１０の表面のうち、凹凸パターン領域１３を除く領域に形成される。
以上説明した本実施形態によれば、第１実施形態と同様に、撥液領域２０が、凹凸パターン領域１３の周囲に形成されているので、側壁部１１へのレジスト６０の付着を回避することができる。特に本実施形態では、不純物イオンの注入範囲が第１実施形態よりも広い。そのため、ナノインプリント処理時に、レジスト６０がさらにテンプレートに付着しにくくなる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１ テンプレート、１０ 基材、１０ａ 凸状部分、１１ 側壁部、２０ 撥液領域、１２ 外周領域、１３ 凹凸パターン領域、３３ スルー膜、１００ 半導体基板、１０１ 被加工膜、６０ レジスト

Claims (11)

  1. 第１面を有する基材と、
    前記第１面に形成され、第２面を有する凸状部分と、を備え、
    前記凸状部分の側壁部は不純物を含有し、前記不純物の濃度が、前記側壁部の表面からの深さに応じて連続的に変化している、テンプレート。
  2. 前記第２面は、第１領域および前記第１領域を囲む第２領域を有し、
    前記不純物は、前記第２面における第２領域にも含有する、請求項１に記載のテンプレート。
  3. 前記第１領域に、凹凸パターンが設けられている、請求項２に記載のテンプレート。
  4. 前記不純物が、フッ素（Ｆ）、炭素（Ｃ）、シリコン（Ｓｉ）、酸素（Ｏ）、フッ化ホウ素（ＢＦ２）のうちの少なくとも１つ以上の元素または化合物を含んでいる、請求項１から３のいずれかに記載のテンプレート。
  5. 平板状の基材の一部に凸状部分を形成し、
    少なくとも前記凸状部分の側壁部に向けてイオンを注入し、
    前記基材を熱処理する、
    テンプレート作製方法。
  6. 前記凸状部分の上面における外周領域にも前記イオンを注入する、請求項５に記載のテンプレート作製方法。
  7. 前記熱処理後、前記外周領域の内側に凹凸パターン領域を形成する、請求項６に記載のテンプレート作製方法。
  8. 前記外周領域の内側に凹凸パターン領域を形成し、
    前記凹凸パターン領域をマスキングした状態で前記イオンを注入する、請求項６に記載のテンプレート作製方法。
  9. 前記側壁部の表面を所定の厚さを有する膜で覆った状態で、前記イオンを注入し、その後、前記膜を除去する、請求項５から８のいずれかに記載のテンプレート作製方法。
  10. 前記イオンが、フッ素（Ｆ）、炭素（Ｃ）、シリコン（Ｓｉ）、酸素（Ｏ）、フッ化ホウ素（ＢＦ２）のうちの少なくとも１つ以上の元素または化合物を含んでいる、請求項５から９のいずれかに記載のテンプレート作製方法。
  11. 半導体基板上に被加工膜を形成し、
    前記被加工膜上にレジストを適下または塗布し、
    請求項１から４のいずれかのテンプレートの凸状部分の第２面を前記レジストに押し当て前記レジストを硬化させ、
    前記レジストが硬化した後に、前記テンプレートをレジストから離型し、
    前記レジストをマスクにして前記被加工膜を加工する、
    半導体装置の製造方法。
JP2018051535A 2018-03-19 2018-03-19 テンプレート、テンプレート作製方法、および半導体装置の製造方法 Pending JP2019165095A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018051535A JP2019165095A (ja) 2018-03-19 2018-03-19 テンプレート、テンプレート作製方法、および半導体装置の製造方法
US16/102,626 US20190287794A1 (en) 2018-03-19 2018-08-13 Template, method of fabricating template, and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018051535A JP2019165095A (ja) 2018-03-19 2018-03-19 テンプレート、テンプレート作製方法、および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2019165095A true JP2019165095A (ja) 2019-09-26

Family

ID=67904131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018051535A Pending JP2019165095A (ja) 2018-03-19 2018-03-19 テンプレート、テンプレート作製方法、および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20190287794A1 (ja)
JP (1) JP2019165095A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020181878A (ja) * 2019-04-24 2020-11-05 キヤノン株式会社 インプリント用モールド及びその製造方法、及びインプリント方法
US11796910B2 (en) 2021-03-19 2023-10-24 Kioxia Corporation Template, manufacturing method of template

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4948760A (en) * 1986-11-01 1990-08-14 Kabushiki Kaisha Toyota Chuo Kenkyusho Water repellant inorganic glass
US20080303187A1 (en) * 2006-12-29 2008-12-11 Molecular Imprints, Inc. Imprint Fluid Control
JP5377053B2 (ja) * 2009-04-17 2013-12-25 株式会社東芝 テンプレート及びその製造方法、並びにパターン形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020181878A (ja) * 2019-04-24 2020-11-05 キヤノン株式会社 インプリント用モールド及びその製造方法、及びインプリント方法
JP7292949B2 (ja) 2019-04-24 2023-06-19 キヤノン株式会社 インプリント用モールド及びその製造方法、及びインプリント方法
US11796910B2 (en) 2021-03-19 2023-10-24 Kioxia Corporation Template, manufacturing method of template

Also Published As

Publication number Publication date
US20190287794A1 (en) 2019-09-19

Similar Documents

Publication Publication Date Title
US9885118B2 (en) Template forming method, template, and template base material
US8992789B2 (en) Method for manufacturing mold
US20110189438A1 (en) Template, method of manufacturing template, and pattern forming method
JP6441181B2 (ja) インプリント用テンプレートおよびその製造方法、および半導体装置の製造方法
JP5537400B2 (ja) パターン形成方法及び装置
JP2019165095A (ja) テンプレート、テンプレート作製方法、および半導体装置の製造方法
WO2016095086A1 (en) Methods for texturing a chamber component and chamber components having a textured surface
US10474028B2 (en) Template, method for fabricating template, and method for manufacturing semiconductor device
JP2008053666A (ja) パターン形成方法およびパターン形成体
JP4433874B2 (ja) 微細パターン形成用モールド及びその製造方法
KR100891532B1 (ko) 반도체 소자의 패턴 형성방법
JP6403017B2 (ja) インプリント用テンプレート基板の製造方法、インプリント用テンプレート基板、インプリント用テンプレート、および半導体装置の製造方法
JP6019966B2 (ja) パターン形成方法
US10438806B2 (en) Methods and system of using organosilicates as patterning films
JP2022032501A (ja) テンプレート、テンプレートの製造方法および半導体装置の製造方法
JP2018207128A (ja) テンプレート、テンプレート基材、テンプレート形成方法、および半導体装置の製造方法
JP2005254637A (ja) 撥水性構造およびその製造方法
JP6019967B2 (ja) パターン形成方法
US20210247550A1 (en) Molding die and lens
JP2017034166A (ja) 基板処理方法
JP2021184021A (ja) 光学素子の製造方法
CN102081300B (zh) 圆孔图案的光刻方法
JP2000089002A (ja) マイクロレンズの製造方法
JP2016096244A (ja) 構造体及びその製造方法
KR20170101685A (ko) 플랙시블 소자 제조방법 및 이를 위한 플랙시블 소자 제조용 희생 기판

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180907