JP4433874B2 - 微細パターン形成用モールド及びその製造方法 - Google Patents
微細パターン形成用モールド及びその製造方法 Download PDFInfo
- Publication number
- JP4433874B2 JP4433874B2 JP2004142261A JP2004142261A JP4433874B2 JP 4433874 B2 JP4433874 B2 JP 4433874B2 JP 2004142261 A JP2004142261 A JP 2004142261A JP 2004142261 A JP2004142261 A JP 2004142261A JP 4433874 B2 JP4433874 B2 JP 4433874B2
- Authority
- JP
- Japan
- Prior art keywords
- mold
- film
- fine pattern
- sio
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
予め凸部27aのパターンを形成したSiO2製のモールド27を用意する。
加工を施す半導体基板21の表面にレジストを塗布しレジスト膜28を形成する。
半導体基板21表面に塗布して形成されたレジスト膜28にSiO2製のモールド27の凸部27aを約1.3×10-7Paの圧力で押し付けて、レジスト膜28に凸部27aのパターンを転写する。
モールド27の押し付けによりレジスト28にモールド27の凸部27aのパターンが転写され、圧痕29が形成されたレジストパターン28aの状態を示す。モールド27の凸部27aが押し付けられた部分ではレジスト膜28がなくなり、モールド27の凸部27aが押し付けられていない部分にはそのままレジスト膜28が残っている。
圧痕29が形成されたレジストパターン28a及び半導体基板21に酸素を導入した反応性イオンエッチングで加工が施される。このエッチングによる加工は、半導体基板21のレジストパターン28aが形成された側に行う。レジストパターン28aがマスクされた部分には半導体基板21にエッチングによる半導体基板21の侵食、除去が行われずに、このマスクされた部分が残る。この反応性イオンエッチングにより、微細なパターン30が形成された半導体基板21cの状態を示す。
マスクしたレジストパターン28aが除去された半導体基板21cを示す。
石英ガラス基板11の表面にレジスト液を塗布して石英ガラス基板加工用のレジスト膜12を形成する。石英ガラス基板11は、モールド本体を形成するための部材である。レジスト膜12は、EBリソグラフィによりパターンを形成するために設けられるレジストである。このレジストには、例えばEB(電子ビーム)蒸着レジストを用いると良い。
石英ガラス基板11の表面に形成されたレジスト膜12をEBリソグラフィにより電子線で露光する。この露光により、レジスト膜12の露光された部分が酸化、分解され、露光部分のレジスト膜12が除去される。このようにして電子線露光により、レジスト膜12にパターニングされた石英ガラス基板加工用のレジストパターン12aが形成される。このレジストパターン12aが形成されることで、次の工程3で行われる反応性イオンエッチングによりレジストパターン12aの在る部分が残り、この残った部分が石英ガラス基板11に略円柱状若しくは角型の凸部を形成することになる。
石英ガラス基板11の表面に形成されたレジストパターン12aをマスクとして、RIE装置により反応性イオンエッチングを行う。これにより、レジストパターン12aがマスクされていない部分に深さ100nmのパターン11dが形成される。パターン11dがパターニングされた石英ガラス基板11は、微細パターン形成用モールドの本体となる凹凸を有するモールド11cの形状となる。
パターン11dが形成された石英ガラス基板11の表面に在るレジストパターン12aを除去することで、石英ガラス基板11に略円柱状若しくは角型の凸部11eが形成された石英ガラス製のモールド11cが得られる。
モールド11cの凸部11eが形成された表面にプラズマCVD法により、例えばP2O5をドープしたSiO2膜15aを膜厚10nm程度に形成する。
更に、SiO2膜15aが形成されたモールド11cに加熱処理を行う。この加熱処理は、例えば温度1100℃にて時間30分〜数時間程度のアニール処理を行って、このアニール処理によりモールド11cの凸部11e上のSiO2膜15aをアニーリング処理して略半球状若しくは丸みを帯びた先端部15bを形成する。
石英ガラス基板11の表面にレジスト液を塗布して石英ガラス基板加工用のレジスト膜12を形成する。石英ガラス基板11は、モールド本体を形成するための部材である。レジスト膜12は、EBリソグラフィによりパターンを形成するために設けられるレジストである。
石英ガラス基板11の表面に形成されたレジスト膜12をEBリソグラフィにより電子線で露光する。この露光により、レジスト膜12にパターニングされた石英ガラス基板加工用のレジストパターン12bが形成される。このレジストパターン12bが形成されることで、次工程3にて行われる反応性イオンエッチングによりレジストパターン12bの在る部分が残り、この残った部分が石英ガラス基板11に略円錐台状の凸部を形成することになる。
石英ガラス基板11の表面に形成されたレジストパターン12bをマスクとして、RIE装置により反応性イオンエッチングを行う。これにより、レジストパターン12bがマスクされていない部分に例えば深さ100nmのパターン11gが形成される。
パターン11gが形成されたモールド11fの表面に在るレジストパターン12bを除去することで、石英ガラス基板11に略円錐台状の凸部11hが形成された石英ガラス製のモールド11fが得られる。
モールド11fの凸部11hが形成された表面にプラズマCVD法により、例えばP2O5をドープしたSiO2膜15cを例えば膜厚10nm程度に形成する。SiO2膜15cはP2O5がドープされることにより、SiO2膜15aの融点(ガラス転移点)を下げる効果が得られる。
更に、SiO2膜15cが形成されたモールド11fに加熱処理を行う。この加熱処理は、例えば温度1100℃にて時間30分〜数時間程度のアニール処理を行って、このアニール処理によりモールド11fの凸部11h上のSiO2膜15cをアニーリングして略半球状若しくは丸みを帯びた先端部15dを形成する。
11c モールド
11d パターン
11e 凸部
12 レジスト膜
12a レジストパターン
15a SiO2膜
15b 先端部
Claims (6)
- 半導体基板表面に微細パターンを転写すべくモールド本体の表面に凹凸を形成した微細パターン形成用モールドにおいて、上記凹凸が形成されるモールド本体を石英ガラスで形成すると共に、その凹凸側のモールド表面にP2O5、B2O3、GeO2のうち少なくとも1種類をドープしたSiO2膜を形成し、その凸部の表面のSiO2膜を熱処理して丸みを帯びた先端部を形成したことを特徴とする微細パターン形成用モールド。
- 上記凸部が、略円柱状若しくは角型に形成され、その凸部の上面に上記SiO2膜からなる丸みを帯びた上記先端部が形成される請求項1記載の微細パターン形成用モールド。
- 上記凸部が、略円錐台状に形成され、その凸部の上面に上記SiO2膜からなる丸みを帯びた上記先端部が形成される請求項1記載の微細パターン形成用モールド。
- 半導体基板表面に微細パターンを転写すべくモールド本体の表面に凹凸を形成した微細パターン形成用モールドの製造方法において、上記凹凸が形成されるモールド本体を石英ガラスで形成し、その凹凸側のモールド本体にP2O5、B2O3、GeO2のうち少なくとも1種類をドープしたSiO2膜を形成し、その凸部上のSiO2膜に熱処理を加えて丸みを帯びた先端部を形成したことを特徴とする微細パターン形成用モールドの製造方法。
- 上記SiO2膜が、プラズマCVD法より形成される請求項4記載の微細パターン形成用モールドの製造方法。
- 上記熱処理は、温度800〜1200℃にて時間30分〜数時間のアニール処理を行って、その凸部上のSiO2膜に丸みを帯びた先端部を形成する請求項4または5記載の微細パターン形成用モールドの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004142261A JP4433874B2 (ja) | 2004-05-12 | 2004-05-12 | 微細パターン形成用モールド及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004142261A JP4433874B2 (ja) | 2004-05-12 | 2004-05-12 | 微細パターン形成用モールド及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005327787A JP2005327787A (ja) | 2005-11-24 |
JP4433874B2 true JP4433874B2 (ja) | 2010-03-17 |
Family
ID=35473910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004142261A Expired - Fee Related JP4433874B2 (ja) | 2004-05-12 | 2004-05-12 | 微細パターン形成用モールド及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4433874B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4827513B2 (ja) * | 2005-12-09 | 2011-11-30 | キヤノン株式会社 | 加工方法 |
JP2007210275A (ja) * | 2006-02-13 | 2007-08-23 | Toppan Printing Co Ltd | インプリント用モールド |
JP5326192B2 (ja) * | 2006-06-28 | 2013-10-30 | 凸版印刷株式会社 | インプリント用モールド及びインプリント用モールド製造方法 |
JPWO2008053720A1 (ja) * | 2006-10-31 | 2010-02-25 | コニカミノルタオプト株式会社 | マスター及びマイクロ反応器 |
KR101855942B1 (ko) | 2016-05-04 | 2018-05-10 | 한국기계연구원 | 고세장비 나노패턴 제조방법 |
-
2004
- 2004-05-12 JP JP2004142261A patent/JP4433874B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005327787A (ja) | 2005-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8623770B1 (en) | Method for sidewall spacer line doubling using atomic layer deposition of a titanium oxide | |
JP2010003826A (ja) | 半導体装置の製造方法 | |
JP5499668B2 (ja) | インプリント用モールドおよび該モールドを用いたパターン形成方法 | |
JP5264237B2 (ja) | ナノ構造体およびナノ構造体の製造方法 | |
JP2007219303A (ja) | マイクロレンズ用型の製造方法 | |
JP2011165855A (ja) | パターン形成方法 | |
JP2009004535A (ja) | パターン形成方法 | |
JP4935312B2 (ja) | インプリントモールドおよびインプリントモールド製造方法 | |
CN100456422C (zh) | 图案转印法 | |
JP2011108920A (ja) | テンプレート、テンプレートの製造方法及びパターン形成方法 | |
JP4433874B2 (ja) | 微細パターン形成用モールド及びその製造方法 | |
JP5114848B2 (ja) | インプリント用モールドの欠陥修正方法及びインプリント用モールドの製造方法 | |
US20120241409A1 (en) | Pattern formation method | |
JP2009292703A (ja) | 光学素子成形用の金型の製造方法および光学素子の製造方法 | |
JP2019165095A (ja) | テンプレート、テンプレート作製方法、および半導体装置の製造方法 | |
JP2005327788A (ja) | 微細パターン形成用モールド及びその製造方法 | |
JP2007070206A (ja) | カーボンナノチューブの形成方法 | |
JP2007210275A (ja) | インプリント用モールド | |
JP2005132679A (ja) | 無反射構造を有する光学素子の製造方法、及び当該方法により製造された無反射構造を有する光学素子 | |
JP6089451B2 (ja) | ナノインプリントモールドおよびその製造方法 | |
JP5326192B2 (ja) | インプリント用モールド及びインプリント用モールド製造方法 | |
JP2010272801A (ja) | 表面加工方法、及びこの方法により製造されるインプリント用モルド | |
JP2007320246A (ja) | モールド及びモールドの作製方法 | |
JP7491681B2 (ja) | クロムブランクス、フォトマスクの製造方法、およびインプリントモールドの製造方法 | |
JP4161046B2 (ja) | 表面微細構造体とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091221 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |