JP6983796B2 - 基板を処理する方法 - Google Patents

基板を処理する方法 Download PDF

Info

Publication number
JP6983796B2
JP6983796B2 JP2018546515A JP2018546515A JP6983796B2 JP 6983796 B2 JP6983796 B2 JP 6983796B2 JP 2018546515 A JP2018546515 A JP 2018546515A JP 2018546515 A JP2018546515 A JP 2018546515A JP 6983796 B2 JP6983796 B2 JP 6983796B2
Authority
JP
Japan
Prior art keywords
substrate
dimension
layer
along
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018546515A
Other languages
English (en)
Other versions
JP2019510373A5 (ja
JP2019510373A (ja
Inventor
ラッフェル サイモン
ダイ ユイション
ラン ジュン
ホータラ ジョン
Original Assignee
ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド filed Critical ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド
Publication of JP2019510373A publication Critical patent/JP2019510373A/ja
Publication of JP2019510373A5 publication Critical patent/JP2019510373A5/ja
Application granted granted Critical
Publication of JP6983796B2 publication Critical patent/JP6983796B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32366—Localised processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32403—Treating multiple sides of workpieces, e.g. 3D workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明の実施形態は、トランジスタの処理技術に関し、特に、三次元デバイスの形成のための処理に関する。
半導体デバイスは、より小さい寸法に縮小し続けるので、特徴をパターン化する機能は、ますます困難になっている。これらの困難は、一形態において、所定の技術世代に対して、ターゲットのサイズで特徴を得るための機能を含む。別の困難は、パターン化された特徴の正しい配置だけでなく、パターン化された特徴の正しい形状も得るための機能である。
本発明の目的は、パターン化された特徴の正しい配置だけでなく、パターン化された特徴の正しい形状も得るための機能を有する実施形態の基板を処理する方法を提供することである。
これらの及び他の考慮に対して、本発明の実施形態は有用であり得る。
一実施態様において、方法は、基板の上に表面の特徴を提供するステップであって、前記表面の特徴は、特徴の形状と、特徴の位置と、基板の平面内の第１の方向に沿う寸法とを備える、ステップと、前記表面の特徴の上に、層の材料を備える層を堆積するステップと、イオン照射において、イオンを入射角で前記基板の方へ向けるステップであって、前記入射角は、前記基板の平面に対する垂線に対して、非ゼロの角度を形成する、ステップと、を含んでもよく、前記イオン照射は、前記イオンと反応中性種とを備え、前記イオン照射は、前記層の材料を反応エッチングし、前記イオンは、前記表面の特徴の第１の部分に衝突し、前記表面の特徴の第２の部分に衝突せず、変えられた表面の特徴が生成され、該変えられた表面の特徴は、前記第１の方向に沿う前記寸法、前記特徴の形状、又は、前記特徴の位置の内の少なくとも１つの前記表面の特徴と異なる。
別の実施態様において、基板を処理する方法は、基板の中に空洞を提供するステップであって、前記空洞は、基板の平面内の第１の方向に沿う第１の寸法と、前記基板の平面内の第２の方向に沿う第２の寸法とを有し、前記第２の方向は前記第１の方向に垂直である、ステップと、前記空洞内に、層の材料を備える層を堆積するステップと、イオン照射において、イオンを入射角で前記基板の方へ向けるステップであって、前記入射角は、前記基板の平面に対する垂線に対して、非ゼロの角度を形成する、ステップと、を含んでもよく、前記イオン照射は、前記イオンと反応中性種とを備え、前記イオン照射は、前記層の材料を反応エッチングし、前記イオンは、前記空洞の第１の部分に衝突し、前記空洞の第２の部分に衝突せず、前記第１の寸法は、前記第２の寸法に対して、選択的に変えられる。
別の実施態様において、基板を処理する方法は、基板の中に空洞を提供するステップであって、前記空洞は、前記基板内の第１の空洞の位置に配置される、ステップと、前記空洞内に、層の材料を備える層を堆積するステップと、イオン照射において、イオンを入射角で前記基板の方へ向けるステップであって、前記入射角は、基板の平面に対する垂線に対して、非ゼロの角度を形成する、ステップと、を含んでもよく、前記イオン照射は、前記イオンと反応中性種とを備え、前記イオン照射は、前記層の材料を反応エッチングし、前記イオンは、前記空洞の第１の部分に衝突し、前記空洞の第２の部分に衝突せず、前記空洞は、前記イオン照射の後に、前記基板内の第２の空洞の位置に配置される。
図１Ａ〜１Ｄは、本発明の様々な実施形態による、デバイス構造の処理の一例を示す。 図２Ａ〜２Ｄは、本発明の実施形態による、デバイス構造の処理の別の例を示す。 図３Ａ〜３Ｇは、本発明のさらなる実施形態による、デバイス構造の処理を示す。 図４Ａ〜４Ｂは、本発明の他の実施形態による、デバイス構造の処理を示す。 図５Ａ〜５Ｃは、本発明の追加の実施形態による、デバイス構造の処理を示す。 図６Ａ〜６Ｆは、本発明のさらに他の実施形態による、デバイス構造の処理を例示する。 図７Ａ〜７Ｃは、本発明のいくつかの実施形態による、デバイスの処理の別の例を例示する。 図８Ａ〜８Ｇは、本発明のいくつかの追加の実施形態による、デバイスの処理の別の例を例示する。 本発明の実施形態による、例示的処理装置を例示する。 本発明の実施形態による、例示的抽出プレート装置の詳細を示す。
本実施形態は、いくつかの実施形態を示す添付図面を参照して、以後、もっと十分に説明する。本発明の主題は、多くの異なる形式で具現化することができ、本明細書で述べる実施形態に限定されるものと解釈すべきではない。これらの実施形態は、本発明が徹底的に完全であり、本主題の範囲を当業者に十分に伝えるように、提供される。図面において、初めから終わりまで、同様の番号は同様の要素を指す。
本実施形態は、基板をパターン化するための新規な技術を提供し、特に、基板の表面の上に配置され、又は、基板の表面から基板の中へ延びる特徴を修正するための新規な技術を提供する。本明細書で用いられるように、用語「基板」は、その上に配置される任意の層又は構造だけでなく、半導体ウェーハ、絶縁ウェーハ、セラミックなどの実体を言うことができる。そのようなものとして、表面の特徴、層、一連の層、又は、他の実体は、基板の上に配置されると考えることができ、基板は、シリコンウェーハ、酸化物層、その他などの構造の組合せを表すことができる。
様々な実施形態において、表面の特徴は、表面の特徴の下に配置される層をパターン化するために、用いることができる。表面の特徴の例は、ビア又はトレンチなどの層の中に形成されるホールを含む。他の例において、表面の特徴は、ピラー、メサ構造、ライン構造（ライン）、又は、基板の上へ延びる他の特徴とすることができる。用語「ホール」は、層の厚さの全体を通って延びないで、層の中に形成される、くぼみ又は凹所などの構造も、言うことができる。さらに、本明細書で用いられるような、用語「層」は、包括的領域、及び、分離した領域、又は、通常、同じ材料から成り、共通の層又は基板の上に配置される、一群の分離した領域、を有する、連続層、半連続層を言うことができる。
様々な実施形態において、１つの表面の特徴又は複数の表面の特徴を修正するために、技術が提供される。表面の特徴を形成するために、リソグラフィー処理が実施された後に、技術を表面の特徴に適用することができる。様々な実施形態において、表面の特徴は、フォトレジスト、酸化物、窒化物又は炭素含有材料又は他の材料などのハードマスク材料において、画定することができる。このリソグラフィー後の処理は、特に、２ｎｍから１００ｎｍの範囲の最少寸法を有する特徴のためなどのナノメートルスケールでの、既知のリソグラフィーの不足を克服することができる。本実施形態は、本文脈に限定されない。
様々な実施形態は、リソグラフィーパターニングに関連し、集積回路を含むデバイスの特徴又は一群の特徴などの基板の特徴を作るために用いられるパターン化される特徴の後続のエッチングに関連する。本明細書に開示する技術は、特に、より小さくパターン化される特徴の作成に関連する課題に対処し、そのパターン化される特徴は、光リソグラフィーだけにより達成できる配置より、もっとぎっしりと詰めることができる。様々な実施形態は、パターンの位置づけ及び記載に関連する課題にも対処する。
本実施形態は、指向性堆積、フォトレジストトリム、集束イオンビーム修正、シュリンクエッチング、及び、マスクのエッチング中のテーパーエッチングなどの既知の技術に対して、改良を提供する。後者の技術において、特徴は、全ての方向において、収縮することができる。特に、特徴が非対称である場合、収縮は長手方向の寸法において、より大きい。
様々な実施形態により、多数の動作プロセスは、コンフォーマル堆積動作などの堆積動作を含み、本明細書において「表面の特徴」と呼ばれる、リソグラフィーにより画定される特徴の上に、堆積動作が実施される。この堆積動作は、作り出されたフォトレジストの特徴の上に実施することができ、あるいは、ハードマスクの部分又は全部を作り上げるエッチングされたフィルムにおいて形成される特徴の上に実施することができ、ハードマスクは、ターゲットの材料における特徴を最終的に画定する。あるいは、表面の特徴は、基板の最終材料を含むことができ、最終材料は、後に、除去されない。
後の動作において、以下のうちの１つを達成する方法で、少なくとも表面の特徴の一部をエッチングするために、イオン照射を含む指向性エッチングを実施することができる。
（ａ）第１の方向に沿う寸法が低減し、一方、第１の方向に直交する第２の方向に沿う寸法が低減しない特徴、
（ｂ）新しい特徴は、第１の方向の寸法が低減し、第１の方向に直交する第２の方向の最初の表面の特徴より寸法がより長い、新しい特徴、
（ｃ）その最初の位置に対して、位置がシフトする特徴。
本明細書で用いられるように、用語「寸法」は、所定の方向に沿う表面の特徴などの特徴の長さ、幅、深さ又は高さを言うことができる。様々な実施形態において、表面の特徴は、最初の位置からシフトすることに加えて、サイズを低減することができる。いくつかの実施形態により、堆積動作において堆積される材料は第１の材料とすることができ、第１の材料は、マスク材料、すなわち、処理前のパターン化された特徴の材料、として用いられる第２の材料とは異なる。
これらの実施形態に対する１つの優位性は以下の場合に実現される。表面の特徴の最初のマスク材料がエッチング停止として役立つ間に、堆積される材料だけに選択性を有するエッチングを活用することができる場合である。この選択性により、パターン化される特徴のウェーハ内の均一性、及び、局所限界寸法の均一性（ＬＣＤＵ）を向上するのに役立つことができる。他の実施形態において、堆積動作において堆積される材料はマスク材料（処理前の基板の特徴の材料）と同じにすることができる。この後者のアプローチにより、マスクが１つより多い材料から成るとき、ターゲット層への最終のエッチング転送中の複雑さを避ける。
さらに追加の実施形態において、選択的堆積を実施するために用いる堆積チャンバにおいて利用できる技術を用いて、堆積プロセスをウェーハ（基板）にわたって、制御可能に変えることができる。この変化により、ターゲットとされる特徴の寸法に対し、制御可能な可変の変更を達成することができる。例えば、基板の異なる部分にわたるマルチゾーンの加熱により、この結果を達成することができる。その後の動作において、均一エッチングが実施される場合、ローカルオーバレイ誤差又は限界寸法（ＣＤ）の変化は、介在する選択的堆積動作により、低減し、又は、除去することができる。
図１Ａ〜１Ｄは、本発明の様々な実施形態による、デバイス構造などの基板を処理する一例を示す。図１Ａにおいて、空洞１０２の形状の表面の特徴を含む基板１００の側断面図が示される。様々な実施形態において、空洞１０２は、既知の技術によって形成されるリソグラフィーによりパターン化される特徴とすることができる。基板１００は基板ベース１０４を含み、基板ベース１０４は第１の材料から成ることができる。いくつかの例において、言及するように、基板ベース１０４は、ハードマスク材料、SiO2又は反射防止膜（ＡＲＣ）などの材料とすることができる。既知のＡＲＣ材料の例は、シリコン、炭素又は他の材料の組合せを含むことができる。本実施形態はこの文脈に限定されない。基板１００は、空洞１０２を形成するために、既知のリソグラフィー技術によりパターン化することができる。平面図を示す図１Ｃのように、空洞１０２は、接点又はビアに適切なような長方形を有することができる。図１Ｃの例示は明確化のためであり、空洞は、他の実施形態において、曲がった形状又は複雑な形状を含む任意の形状をとることができる。様々な実施形態により、層１０６を基板ベース１０４の上に堆積することができ、層１０６を空洞１０２の中にも堆積し、層１０６は空洞１０２を覆う。いくつかの実施形態において、（Ｘ−Ｙ平面に平行な）水平面だけでなく、（Ｚ軸に平行な）垂直面も覆われるように、コンフォーマル方法で堆積することができる。様々な実施形態において、層の厚さが、（Ｘ軸に沿って）最小の寸法の約半分より薄いように、層１０６の厚さを選択することができる。本実施形態は、本文脈に限定されない。層１０６は、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）、原子層蒸着（ＡＬＤ）、又は、他の技術により堆積することができる。本実施形態は、本文脈に限定されない。層１０６は、基板ベース１０４の第1の材料と異なる第２の材料を含むことができ、又は、基板ベース１０４の第1の材料と同じ材料を含むことができる。例えば、層１０６は、SiN、SiO2、SiARC、TiNとすることができる。層１０６の材料が、基板ベース１０４と異なる場合の一例だけ名前を挙げると、基板はSiNであり得て、基板ベースはSiO2である。数ある中でも、そのような組合せにより、SiNがSiO2に対して選択的にエッチングされる場合の適切なエッチング化学を所与として、基板ベース１０４が、層１０６のエッチングのためのエッチング停止として機能するようにする。例として、空洞１０２は、１０ｎｍ、２０ｎｍ又は５０ｎｍの寸法を有することができ、一方、層１０６の厚さは、それぞれ、５ｎｍ、１０ｎｍ又は２５ｎｍより薄い。
様々な実施形態により、後続の動作において、図１Ａに示すように、イオン１１０として示される指向性イオンは、イオン照射において、基板１００へ向けることができる。イオン１１０は、基板平面Ｐに対する垂線１２０に対して、非ゼロの角度（θ）を形成する入射角で向けることができる。様々な実施形態により、角度θは５度と８５度との間で変わり得る。本実施形態は、本文脈に限定されない。
イオン１１０は、したがって、本例において、側壁１０８として示される、少なくとも１つの側壁を打つことができる。様々な実施形態において、反応混合物を含むイオン照射において、イオン１１０を供給することができ、反応混合物は層１０６の材料をエッチングする。反応混合物は層１０６の材料を揮発させるために効果的であり得るので、既知の反応イオンプロセスのように、材料は排出され、基板１００又は空洞１０２の他の部分に再堆積しない。層１０６の材料のエッチングは、特に、イオン１１０に衝突される基板１００の領域に生じ得る。様々な実施形態は、従来の反応イオンエッチング（ＲＩＥ）処理用に用いられる広範囲のガス混合物の使用に拡張される。したがって、イオンを選択した入射角で基板へ供給することに加えて、基板１００は同時に反応種に照射され、反応種は、入射イオンと共に、少なくとも基板の層１０６の反応エッチングを生成する。ＲＩＥ処理用の産業で通常用いられる１つの化学システムは、O2を混合したCH3Fである。この化学システムは、SiO2又はSiに対するSiNを選択的にエッチングするための既知のシステムを表す。別の例は、SiO2をエッチングするためのCF4又はC4F8の使用である。さらなる例は、TiNをエッチングするためのCl2ベースの化学の使用である。他の実施形態において、層１０６の組成及び基板ベース１０４の組成により、任意の既知のＲＩＥエッチングの作り方は、層１０６をエッチングするために、適用することができる。ＲＩＥ処理のこの化学システムの使用により、ＲＩＥプラズマを受ける基板のすべての表面の上に行われる２つの競合するメカニズムに導かれる。第１のメカニズムは基板の表面のエッチングであり、一方、第２のメカニズムは炭素ベースのポリマーの基板表面への堆積である。特定のプロセス条件下、ポリマーの堆積は、イオン衝撃にさらされないとき、基板表面での支配的なメカニズムとして、有用であり得る。特に、ＲＩＥプラズマから抽出された種によるエネルギーイオン衝撃によって、ポリマーを分裂することができ、材料の表面でダングリングボンドを生じることができ、表面のエッチングが支配的なメカニズムになることを引き起こす。当業者により理解されるように、反応エッチングをすべき材料による反応イオンエッチングプロセスを提供するために、必要に応じて、多くの他の化学システムを用いることができる。
図１Ａに一般的に示される動作において、基板１００は反応中性種１２４に照射されることができ、反応中性種は、ＲＩＥプラズマを生成するために用いられる前駆ガス組成物から導かれる。反応中性種１２４は、基板１００に等方的に到達することができ、図１Ａに示すように、基板１００の異なる照射面の全ての部分が反応中性種１２４により衝突される。特に、本実施形態は既知のＲＩＥ処理の原理を利用し、所定の表面のエッチングは、イオンの存在下で、向上される。特に、本実施形態により、指向性イオンにより衝突される基板１００の領域にのみ、すなわち、イオン１１０により衝突される領域に、エッチングは起こり得るが、一方、他の表面はエッチングされないままである。
さて、図９Ａを見るに、図１Ａにも例示されるように、イオン照射を供給するために、処理装置９００として示される例示的処理装置が例示される。処理装置９００は、イオン１１０として示されるイオンビームを生成する既知のコンパクトプラズマ処理システムとすることができる。イオンビームは、任意の既知の技術により、プラズマチャンバ９０２において生成されるプラズマ９０４から抽出することができる。処理装置９００は、抽出アパーチャ９０８を有する抽出プレート９０６を含むことができ、イオン１１０は、プラズマ９０４からイオンビームとして抽出され、基板１００へ向けられる。図９Ｂに示すように、抽出アパーチャはＹ軸に沿って伸長することができ、例えば、Ｙ軸に平行な方向に沿って、基板の全体にわたって伸びるリボンイオンビームを供給する。様々な実施形態において、基板１００は、基板ホルダー９１０の上に配置することができ、基板１００の異なる領域に、又は、基板の全体にわたり、カバーするために、Ｘ軸に沿って、スキャンすることができる。他の実施形態において、抽出アパーチャ９０８は、正方形又は円の形状などの異なる形状を有することができる。
いくつかの実施形態において、プラズマチャンバ９０２は、エッチングに先立つ堆積動作において、基板１００に堆積するための材料を供給するために、堆積プロセスチャンバとしても役立つことができる。基板ホルダー９１０は、上記で論じたように、堆積材料の量を選択的に変えるために、Ｘ−Ｙ平面内の異なる領域で異なる温度に基板１００を選択的に加熱するための、ヒーターアセンブリ９１１を更に含むことができる。
イオン照射の間に、プラズマチャンバ９０２の中に、反応種を、供給又は創生することができ、基板１００に衝突することもできる。様々な非イオン化反応種が空洞１０２の異なる表面を含む基板１００の全ての面に衝突することができる間に、既知のＲＩＥプロセスにおけるように、イオン１１０により衝突される領域にエッチングは起こり得るが、一方、イオン１１０により衝突されない領域には、エッチングは、ほとんど又は全く起こらない。したがって、以下に論じる図１Ｃを参照するに、イオン１１０により衝突される空洞１０２などの所定の表面の特徴の第１の部分１１２は、第１の速度でエッチングすることができ、一方、イオンにより衝突されない空洞１０２の第２の部分１１４は、第１の速度より遅い第２の速度でエッチングされる。いくつかの例において、第２の速度は、ゼロにすることができ、又は、第１の速度よりもっと遅くすることができる。
結果として、図１Ｂ及び１Ｄに示すように、堆積層、層１０６の選択エッチングは、側壁１０８として示す、図１Ｂに示すように、右の側壁に沿って行うことができる。層１０６の堆積及び空洞１０２の層１０６の部分の選択指向性エッチングのための堆積プロセスの結果は、Ｙ軸に沿う長さの低減だけでなく、Ｘ軸に沿う幅Ｗ１から幅Ｗ２への空洞１０２の幅の低減でもある。さらに、図１Ｃに示すように、Ｘ軸に沿うなどの、Ｘ−Ｙ平面に対する第１の方向に沿って、イオン１１０を向けることができる。このように、第１の部分１１２を、Ｙ軸に平行な右の側壁に沿っている空洞１０２の領域とすることができるのは、この領域が、イオン１１０に面し、イオン１１０の方向に垂直であり、したがって、イオンを遮るように配置されるためである。第２の部分１１４を、Ｘ軸に平行な側壁に沿っている空洞１０２の領域とすることができるのは、イオンがこれらの領域の表面に平行に進むので、これらの領域はほとんど又は全く衝突を受けないことができるためである。図１Ｃに示すように、第２の部分１１４が、左の側壁に沿って空洞１０２の領域へも伸びることができるのは、この領域がイオン１１０から遮断されるためである。右の側壁に沿う層１０６のみが、イオン１１０の方向（Ｘ−Ｙ平面内のイオン１１０の方向付けのための図１Ｃも参照）により除去されるため、Ｘ軸に平行な方向に沿うＷ１からＷ２への空洞１０２の幅の低減は、本例において、層１０６の厚さに対応することができ、一方、Ｙ軸に平行な方向に沿うＬ１からＬ２への空洞１０２の長さの低減は、層１０６の厚さの２倍に対応する。
様々な実施形態において、層１０６の反応エッチングが、基板ベース１０４のエッチングに対して、選択的である場合に、イオン１１０を照射に向けることができるが、基板ベース１０４は層１０６の材料とは異なる材料である。例えば、層１０６はフォトレジストとすることができるが、基板ベース１０４は酸化物材料である。したがって、一旦、層１０６が側壁１０８から除去されると、エッチングは低減を大幅に中止にすることができる.
したがって、図１Ａ〜１Ｄにおいて、概要を述べた多数の動作プロセスは、空洞１０２の寸法を選択的に変えるための機能を利用可能にし、例えば、第１の寸法は第２の寸法に対して選択的に変えられ、すなわち、Ｙ軸に沿う寸法は、Ｘ軸に沿う寸法に比べて、異なる範囲に変えられる。
図２Ａ〜２Ｄは、本発明の実施形態による、基板の処理の別の例を示す。図示の例において、図１Ａ〜１Ｄの表現法は、同様の参照番号は類似の又は同一のものを指しながら適用することができる。図２Ａ〜２Ｄにおいて、コンフォーマル堆積プロセスが示され、コンフォーマル堆積プロセスは、最初の動作を形成することができ、以下に論じる図３Ａ〜３Ｇにおいて示すような、指向性エッチングプロセスが続く。図２Ａ及び２Ｂにおいて、ベース２０４内に、この場合は円形の空洞２０２を有する基板２００が提供される。図２Ｃ及び２Ｄにおいて、層１０６に対して上記で一般的に述べたように、層２０６が堆積される。層２０６の堆積は、図示のように、層の厚さの２倍に等しい量によるＷ１からＷ２による空洞２０２の直径を低減する効果を有することができる。
図３Ａ〜３Ｇは、本発明のさらなる実施形態による、デバイス構造の処理を示す。明確化のために、後に続く図において、反応中性種１２４は示さない。図３Ａ及び３Ｂにおいて、層２０６の堆積後の基板２００が示される。さて、図３Ｃ及び３Ｄを見るに、層２０６の選択エッチングの例が示され、イオン２１０は、Ｙ軸に平行な軌跡を形成し、必ずしもＹ軸に平行ではない反対の側壁部分を含む、通常、Ｘ軸に沿って方向付けられた空洞２０２の表面へ向けられる。本例において、イオン２１０は、Ｙ軸に平行に進み、したがって、通常、Ｙ軸に沿って方向付けられた領域の層２０６に衝突しないが、Ｘ軸に平行にもっと方向付けられた層２０６の領域に衝突する。したがって、結果として生じる構造は、図３Ｃに示すように、（Ｙ軸に平行な）垂直な切断面に沿っている層２０６の材料を有しないで、一方、水平な切断面に沿っている空洞２０２の側壁の部分において、層２０６は、少なくとも部分において保存される。異なる実施形態において、イオン２１０の入射角θ、空洞２０２の幅、及び、（Ｚ軸に沿う）空洞２０２の高さに依存して、イオン２１０は、空洞２０２の底２１２に衝突し、又は、衝突しなくすることができる。図３Ｄ及び図３Ｆの例において、イオン２１０は、空洞２０２の底２１２に衝突せず、層２０６は完全なままであり、一方、図３Ｅ及び図３Ｇの例において、イオン２１０は、空洞２０２の底面に衝突し、層２０６を除去する。図２〜３の動作の結果として、空洞２０２の形状及びサイズは、図３Ｃに示すように、円形から、卵形又は楕円形などの細長い形状に変えられる。
図４Ａから８Ｃに続いて、指向性イオンエッチングプロセスが平面図で示される。特に、これらの図示において、イオンの軌跡は、図１Ａに例示されるように、垂線１２０に対して非ゼロの角度を形成する。図４Ａ及び図４Ｂの例において、図２及び図３に示す動作を拡張することができ、図３Ｄ及び３Ｆに示す方向に沿う指向性イオンを用いるエッチングを、層２０６が除去された後に、継続する。これらの実施形態において、他の反応種と組み合わせたイオン２１０などの層２０６をエッチングするために用いるエッチング種は、ベース２０４をエッチングするためにも有効であり得て、ベース２０４はベース材料から作ることができ、ベース材料は層２０６と同じ材料又は異なる材料である。図４Ｂに示すように、空洞２０２の元の寸法より長いＹ軸に沿う寸法を有し、元の寸法とは対照的に、より短いＸ軸に沿う寸法を有し、もっと細長い卵形が形成される。いくつかの例において、細長い形状のより長い寸法は、より短い寸法の２倍、又は、より短い寸法の５倍とすることができる。本実施形態は本文脈に限定されない。
図５Ａ〜５Ｃは、本発明の追加の実施形態による、デバイス構造の処理を示す。本例において、ベース５０４を有する基板５００には、Ｘ軸に沿って細長く、レーストラックの形状を有するトレンチ５０２を設ける。図５Ａにおいて、層５０６をトレンチ５０２内に堆積するために、堆積プロセスが実施された後の構造を示す。トレンチ５０２の長さは、Ｘ軸に沿って、元の長さＬ１から図示のＬ２に、層５０６の厚さの２倍に等しい量だけ低減されている。トレンチ５０２の幅は、Ｙ軸に沿って、元の幅Ｗ１からＷ２に、同様の量だけ低減されている。図５Ｂに示すように、イオン５０３を、端壁５０８の方へ、及び、ベース５０４の基板面に対する垂線に対して、非ゼロの入射角（さらなるθの定義に対する図１Ａを参照）で、向けることによりエッチングすることができる。結果として、層５０６は、端壁５０８に沿って、除去することができる。層５０６の堆積及びトレンチ５０２の反応性エッチングの指示の結果として、層５０６は、イオン５０３に平行に横たわっているトレンチ５０２の部分にちょうど沿って、残るため、トレンチ５０２の長さは、Ｘ軸に沿って、元の長さＬ１へ戻しながら、トレンチ５０２の幅は、Ｙ軸に沿って、Ｗ２に選択的に低減することができる。トレンチ５０２の長さを、層５０６の堆積の前の元の長さＬ１へ戻すことを促進するために、ベース５０４の材料に対して、層５０６のエッチング材料の高度な選択性の程度を提供するエッチング化学が用いられる。このように、ベース５０４のベース材料に出会うときに、エッチングは中止することができる。
図５Ｃの例において、図５Ａの構造は、イオン５０５を用いてエッチングすることができ、イオン５０５は、図５Ｂのプロセスと類似の方法で、端壁５０８へ向けられる。本例において、イオン５０５を用いるエッチングプロセスは、ベース５０４内の材料をエッチングし続けることができ、したがって、トレンチ５０２の長さＬ３は、層５０６の堆積の前の元の長さＬ１より長い。いくつかの変形において、ベース５０４のイオンエッチング中に用いる種の各組成は、層５０６をエッチングするために用いるエッチングの組成から変えることができる。あるいは、層５０６及びベース５０４をエッチングするために選択するエッチングの組成は、同一の組成とすることができ、層５０６のエッチング速度がベース５０４のエッチング速度に類似する場合に、相対的に非選択的にすることができる。
図６Ａ〜６Ｆは、本発明のさらに他の実施形態による、基板の処理を例示する。本例において、図６Ａにおいて、トレンチ５０２は、層５０６の形成後を再び示し、Ｘ軸に沿う長さを含む元のトレンチサイズをＬ１からＬ２へ低減する。図６Ｂにおいて、イオン６０３は、Ｘ軸に平行な軌跡に沿って、ちょうど右の端壁、端壁５０８としても示される、へ向けられ、層５０６の堆積前の右の端壁の元の位置へとどめられながら、３つの側面に沿って低減した寸法を有するトレンチ５０２をもたらす。図６Ｃにおいて、トレンチ５０２のエッチングを続けるために、イオン６０５は右の側壁の方へ向けられ、図５Ｃに対して一般的に上述したようにではあるが、ただし、本例においては、イオン６０５は図示のように右へのみ向けられる。このエッチングプロセスにより、Ｙ軸に沿ってより狭い幅Ｗ２を有し、図６Ａに示す元のトレンチの位置に対してシフトした位置（配置）を有する、トレンチ５０２の形成を可能にする。図６Ｃの動作で実施されるエッチングの範囲に依存して、トレンチのＸ軸に沿う長さは、元のトレンチのＬ１より長くすることができ、又は、図６Ｃに示されるように、Ｌ１と同じにすることができる。したがって、図６Ｃは、表面の特徴の配置の特定の例を提供し、本例において、Ｘ軸に沿う位置に対して、トレンチの配置はシフトし、一方、トレンチは、また、選択的に、Ｙ軸に沿って狭くされる。
図６Ｄを見るに、層６１６の堆積後の円形の空洞を有する基板６１０が示される。図６Ｅにおいて、イオン６１４が（図６Ｅにおいて）上部の側壁６１５の方へのみ向けられるときの、結果としての空洞６１２の形状が示され、上部の側壁の領域の位置が堆積前の層６１６と同じであり、一方、空洞６１２の他の領域がサイズにおいて低減され、もっと楕円形である、という結果になっている、空洞６１２をもたらしている。図６Ｆに示すように、イオン６１８による更なるエッチングをイオン６１４と同じ方向に沿って実施することができ、イオン６１８は、イオン６１４と類似又は異なるようにすることができる。この更なるエッチングは、図６Ｅと同じ方向に沿って、ベース６０４の中へのエッチングをもたらし、もっと細長い楕円形をもたらすことができる。
図７Ａ及び図７Ｂを見るに、空洞を処理する更なる例が示され、トレンチ５０２は、上述のように、層５０６を堆積することにより、形成される。その後、イオン６０３、又は、イオン６０３及びイオン６０５の組合せなどのイオンは、図７Ｂで端壁５０８として示される右の端壁のみを、エッチングするために、Ｘ軸に沿って向けることができる。エッチング条件及びエッチング時間の適切な選択により、トレンチ５０２として示される、結果として生じるトレンチは、Ｌ１として示される、層５０６の堆積前と同じ長さを有することができ、一方、図７ＢのＸ軸に沿うトレンチ５０２の中心は、図７Ａのトレンチ５０２に対して、右へシフトされる。さらに、図７Ｃに示す第２の指向性エッチングの動作において、イオン７０２は、Ｙ軸に平行に、トレンチ５０２の上端７０４及び下端７０６へ向けることができる。いくつかの実施形態において、層５０６の材料はベース５０４の材料と異なり得て、層５０６のイオン７０２によるエッチングは、ベース５０４のエッチングに対して、高度に選択的である。例えば、ベース５０４のエッチングの２倍、５倍、１０倍又は２０倍の速度で、層５０６をエッチングするための反応性イオンエッチングプロセスにおいて、イオン７０２を供給することができる。本実施形態は本文脈に限定されない。このように、層５０６は、下端７０６及び上端７０４から完全に除去することができ、一方、ベース５０４からの材料は、ほとんど又は全く、これらの端から除去されない。このエッチングにより、層５０６の堆積前のトレンチ幅に対応する、元のトレンチ幅Ｗ１に復元することができる。これらのプロセスの最終結果を図７Ｃに示し、図７Ａの破線曲線により示されるような層５０６の堆積前の元のトレンチの位置から右へシフトされ、一方、トレンチ５０２の元の寸法は保たれる。様々な実施形態において、任意の空洞の形状に対する空洞の位置は、元の空洞の寸法を保ちながら、図７Ａ〜図７Ｃの動作と同様の方法で、第１の空洞の位置から第２の空洞の位置へシフトすることができる。
図８Ａ〜８Ｇは、本発明のいくつかの追加の実施形態による、基板の処理の別の例を例示する。図８Ａ及び図８Ｄの例において、ベース８０４の上に伸びる柱８０２を有する基板８００が提供される。柱８０２は、ベース８０４の材料と異なる必要はないが、異なるようにすることができる。図８Ｂ及び図８Ｅにおいて、一般的に上述で述べたように、層８０６が堆積される。図８Ｃにおいて、イオン８１２は、２つの対向方向８１０に柱８０２の方へ向けられ、図示のように、対向方向はＹ軸に平行であり、図８Ｆ及び図８Ｇの切断部で更に示すように、Ｘ軸に沿って一般的にもっと平行な領域から層８０６を除去する結果となる。したがって、図８Ｆに示すように、元の直径Ｄ１はＸ軸に沿って直径Ｄ２へ増大され、一方、図８Ｇに示すように、元の直径Ｄ１はＹ軸に沿って維持することができる。この指向性エッチングにより、柱８０２の元の円形は、図８Ｃに例示されるように、楕円形に変換することができる。
更なる実施形態において、イオンの指向性エッチングは、基板をＸ−Ｙ平面内で任意の所望の角度で回転させることにより、実施することができる。したがって、トレンチの特徴は、Ｙ軸に対して４５度の角度に、長軸で向けることができ、一方、トレンチの特徴に向けられるリボンビームは、図９Ｂのように、Ｙ軸に沿って向けられる軸を有する。
追加の実施形態において、表面の特徴の上への層の堆積、及び、それに続く、上述のような表面の特徴の選択的指向性エッチングは、反復方法で繰り返すことができる。所与のサイクルは、層の堆積、及び、それに続く、所与の方向に沿って、堆積層を含む表面の特徴のエッチングから成ることができる。例えば、選択的に所与の方向に沿って特徴の寸法を調整するために、形状を調整するために、又は、位置を調整するために、所与のサイクルを、所望の回数、繰り返すことができる。
追加の実施形態において、一般的に図９Ｂに示されるように、イオンビームに対して、Ｘ軸に沿ってなどの基板をスキャンすることにより、位置に特有の指向選択性のエッチングを達成するために、基板を横切る指向性エッチングを変える可能性をすることができ、したがって、基板の領域９１２などの特定の領域内の特徴は、ある程度、変えることができ、一方、領域９１４などの別の領域内の特徴は、変えられない、又は、異なる程度に変えられ、又は、異なる方法で変えられる。例えば、イオン１１０として示されるイオンビームは、領域９１２が引出しアパーチャ９０８の下にあるときに、存在することができ、一方、イオンビームは、領域９１４が引出しアパーチャ９０８の下にあるときに、消滅させられる。
本実施形態は、基板の特徴を画定するための従来の処理に対し、様々な優位性を提供する。現在、これらの実施形態で述べたこと、特に、製造環境での完全なウェーハに対して達成することができる既知の技術はない。いくつかの課題は、これらの実施形態で解決することができ、基板内の表面の特徴を、所望の方向に、及び、所望の量で、シフトすることができる、第１の優位性を含む。本実施形態は、また、特徴をシフトすることができ、かつ、元の特徴の形状又は寸法を保つ又は変えることができる、優位性を証明した。本実施形態の別の優位性は、他の方法では得ることができない特徴の寸法及び形状を生成する機能である。さらなる優位性は、オーバレイ縁の改良を提供するオーバレイ補正を提供する機能を含み、他の方法では得ることができない、隣接する特徴間の端から端までの隔離の低減を寸法に提供し、本実施形態により形成される構造の接触抵抗の低減を提供し、パターン密度の増大及びカット−マスク動作の除去を提供する。
本発明は、本明細書に記載された特定の実施形態によって範囲を限定されるものではない。実際に、本明細書に記載された実施形態に加えて、本発明の他の様々な実施形態および変更は、前述の記載および添付図面から当業者には明らかであろう。したがって、このような他の実施形態および変更は、本発明の範囲内に含まれるものと意図している。さらに、本発明は、特定の環境における特定の目的のための特定の実装の文脈にて本明細書中で説明したけれども、当業者は、その有用性はそれらに限定されるものでなく、本発明は任意の数の環境における任意の数の目的のために有益に実装し得ることを認識するであろう。従って、以下に記載する特許請求の範囲は本明細書に記載された本発明の全範囲及び精神に鑑みて解釈しなければならない。

Claims (15)

  1. 基板に表面の特徴を提供するステップであって、前記表面の特徴は、特徴の形状と、特徴の位置と、基板の平面内の第１の方向に沿う第１の寸法と、前記第１の方向に垂直な第２の方向に沿う第２の寸法とを備える、ステップと、
    前記表面の特徴の上に、層の材料を備える層を堆積するステップと、
    イオン照射において、イオンを入射角で前記基板の方へ前記第１の方向に沿って向けるステップであって、前記入射角は、前記基板の平面に対する垂線に対して、非ゼロの角度を形成する、ステップと、を有し、
    前記イオン照射は、前記イオンと反応中性種とを備え、前記イオン照射は、前記層の材料を反応エッチングし、
    前記イオンは、前記表面の特徴の第１の側壁の部分の上の前記層に衝突し、前記第１の側壁の部分は前記基板の平面に対して垂直に、かつ、前記第２の方向に沿って、延び、前記イオンは、前記表面の特徴の第２の側壁の部分の上の前記層に衝突せず、前記第２の側壁の部分は前記基板の平面に対して垂直に、かつ、前記第１の方向に沿って、延び、
    変えられた表面の特徴が生成され、該変えられた表面の特徴は、前記第１の方向に沿う前記寸法、前記特徴の形状、又は、前記特徴の位置の内の少なくとも１つの前記表面の特徴と異なる、基板を処理する方法。
  2. 前記基板の表面の特徴は、空洞を備え、該空洞は、前記第１の方向に沿う第１の寸法と、前記第１の方向に垂直な第２の方向に沿う第２の寸法とを備え、
    前記層を堆積する前記ステップは、前記空洞の収縮を実施するステップを有し、前記第１の寸法及び前記第２の寸法を低減する、請求項１記載の方法。
  3. 前記イオン照射は、前記層を前記第１の方向に沿って第１の量をエッチングするステップと、前記層を前記第２の方向に沿って第２の量をエッチングするステップとを有し、前記第２の量は前記第１の量より少ない、請求項２記載の方法。
  4. 前記空洞は、前記イオン照射の前に円の形状を備え、前記イオン照射の後に細長い形状を備える、請求項３記載の方法。
  5. 前記層の材料は、前記エッチングするステップの後に、前記空洞の底面から除去される、請求項３記載の方法。
  6. 前記空洞は、前記イオン照射の前に基板の材料内に形成され、前記イオン照射は、細長い形状を形成するために、前記第１の方向に沿って前記基板の材料をエッチングするステップを有し、前記細長い形状は前記第１の方向に沿って第３の寸法を備え、該第３の寸法は前記第１の寸法より大きい、請求項３記載の方法。
  7. 前記空洞は、前記層を堆積する前記ステップの前に、トレンチを備え、前記第１の寸法は前記第２の寸法より大きく、
    前記層を堆積する前記ステップの後で、かつ、前記イオン照射の後に、前記トレンチは前記第２の方向に沿って第３の寸法を備え、該第３の寸法は前記第１の寸法より小さく、前記トレンチは、さらに、前記第１の方向に沿って前記第１の寸法を備える、請求項３記載の方法。
  8. 前記空洞は、前記層を堆積する前記ステップの前に、トレンチを備え、前記第１の寸法は前記第２の寸法より大きく、
    前記層を堆積する前記ステップの後で、かつ、前記イオン照射の後に、前記トレンチは前記第２の方向に沿って第３の寸法を備え、該第３の寸法は前記第１の寸法より小さく、前記トレンチは、さらに、前記第１の方向に沿って第４の寸法を備え、前記第４の寸法は前記第１の寸法より大きい、請求項３記載の方法。
  9. 前記空洞の位置は、前記層を堆積する前記ステップの前の前記基板内の第１の位置から、前記イオン照射の後の前記基板内の第２の位置へ、シフトされる、請求項３記載の方法。
  10. 前記表面の特徴は前記基板の平面の上に広がり、
    前記層を堆積する前記ステップの前に、前記表面の特徴は、前記第１の方向に沿う第１の特徴の寸法と、前記第１の方向に垂直な第２の方向に沿う第２の特徴の寸法とを備え、
    前記層を堆積する前記ステップは、前記第１の特徴の寸法を第３の特徴の寸法へ増大するステップと、前記第２の特徴の寸法を第４の特徴の寸法へ増大するステップとを有し、
    前記イオン照射は、前記第３の特徴の寸法を前記第４の特徴の寸法より小さい第５の特徴の寸法へ低減するステップを有する、請求項１記載の方法。
  11. 前記イオンは、リボンイオンビームとして向けられ、前記第１の方向に平行な軌跡を有する、請求項１記載の方法。
  12. 前記層を堆積する前記ステップは、前記層を前記基板の上に選択的に堆積するステップを有し、
    前記層は、前記基板の第１の領域の上に第１の厚さを備え、前記基板の第２の領域の上に前記第１の厚さと異なる第２の厚さを備え、
    前記層を堆積する前記ステップの後に、前記第１の方向に沿う前記表面の特徴の寸法は、前記第１の領域において第１の量だけ変えられ、前記第２の領域において第２の量だけ変えられる、請求項１記載の方法。
  13. 基板の中に空洞を提供するステップであって、前記空洞は、基板の平面内の第１の方向に沿う第１の寸法と、前記基板の平面内の第２の方向に沿う第２の寸法とを有し、前記第２の方向は前記第１の方向に垂直である、ステップと、
    前記空洞内に、層の材料を備える層を堆積するステップと、
    イオン照射において、イオンを入射角で前記基板の方へ前記第１の方向に沿って向けるステップであって、前記入射角は、前記基板の平面に対する垂線に対して、非ゼロの角度を形成する、ステップと、を有し、
    前記イオン照射は、前記イオンと反応中性種とを備え、前記イオン照射は、前記層の材料を反応エッチングし、
    前記イオンは、前記空洞の第１の側壁の部分に衝突し、前記第１の側壁の部分は前記基板の平面に対して垂直に、かつ、前記第２の方向に沿って、延び、前記イオンは、前記空洞の第２の側壁の部分に衝突せず、前記第２の側壁の部分は前記基板の平面に対して垂直に、かつ、前記第１の方向に沿って、延び、
    前記第１の寸法は、前記第２の寸法に対して、選択的に変えられる、基板を処理する方法。
  14. 前記第１の寸法は低減されるが、前記第２の寸法は低減されない、請求項１３記載の方法。
  15. 基板の中に空洞を提供するステップであって、前記空洞は、前記基板内の第１の空洞の位置に配置される、ステップと、
    前記空洞内に、層の材料を備える層を堆積するステップと、
    イオン照射において、イオンを入射角で前記基板の方へ第１の方向に沿って向けるステップであって、前記入射角は、基板の平面に対する垂線に対して、非ゼロの角度を形成する、ステップと、を有し、
    前記イオン照射は、前記イオンと反応中性種とを備え、前記イオン照射は、前記層の材料を反応エッチングし、
    前記イオンは、前記空洞の第１の側壁の部分に衝突し、前記第１の側壁の部分は前記基板の平面に対して垂直に、かつ、前記第１の方向に垂直である第２の方向に沿って、延び、前記イオンは、前記空洞の第２の側壁の部分に衝突せず、前記第２の側壁の部分は前記基板の平面に対して垂直に、かつ、前記第１の方向に沿って、延び、
    前記空洞は、前記イオン照射の後に、前記基板内の第２の空洞の位置に配置される、基板を処理する方法。
JP2018546515A 2016-03-08 2017-03-06 基板を処理する方法 Active JP6983796B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662305308P 2016-03-08 2016-03-08
US62/305,308 2016-03-08
PCT/US2017/020909 WO2017155872A1 (en) 2016-03-08 2017-03-06 Techniques for manipulating patterned features using ions

Publications (3)

Publication Number Publication Date
JP2019510373A JP2019510373A (ja) 2019-04-11
JP2019510373A5 JP2019510373A5 (ja) 2020-04-16
JP6983796B2 true JP6983796B2 (ja) 2021-12-22

Family

ID=59787955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018546515A Active JP6983796B2 (ja) 2016-03-08 2017-03-06 基板を処理する方法

Country Status (6)

Country Link
US (2) US9984889B2 (ja)
JP (1) JP6983796B2 (ja)
KR (2) KR102483418B1 (ja)
CN (1) CN108780740B (ja)
TW (2) TWI825380B (ja)
WO (1) WO2017155872A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10008384B2 (en) 2015-06-25 2018-06-26 Varian Semiconductor Equipment Associates, Inc. Techniques to engineer nanoscale patterned features using ions
US9984889B2 (en) * 2016-03-08 2018-05-29 Varian Semiconductor Equipment Associates, Inc. Techniques for manipulating patterned features using ions
US9947548B2 (en) * 2016-08-09 2018-04-17 International Business Machines Corporation Self-aligned single dummy fin cut with tight pitch
US10658184B2 (en) * 2016-12-15 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Pattern fidelity enhancement with directional patterning technology
US10504738B2 (en) * 2017-05-31 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Focus ring for plasma etcher
US10529617B2 (en) * 2017-09-29 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Metal routing with flexible space formed using self-aligned spacer patterning
US10312089B1 (en) * 2017-11-29 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for controlling an end-to-end distance in semiconductor device
US10453684B1 (en) * 2018-05-09 2019-10-22 Applied Materials, Inc. Method for patterning a material layer with desired dimensions
US10629437B2 (en) * 2018-05-09 2020-04-21 Varian Semiconductor Equipment Associates, Inc. Techniques and structure for forming dynamic random-access device using angled ions
US11127593B2 (en) 2018-05-18 2021-09-21 Varian Semiconductor Equipment Associates, Inc. Techniques and apparatus for elongation patterning using angled ion beams
US11640909B2 (en) * 2018-12-14 2023-05-02 Applied Materials, Inc. Techniques and apparatus for unidirectional hole elongation using angled ion beams
US11043381B2 (en) * 2019-01-27 2021-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Directional patterning method
US10777414B1 (en) 2019-03-14 2020-09-15 Applied Materials, Inc. Methods for reducing transfer pattern defects in a semiconductor device
JP7551542B2 (ja) 2021-03-05 2024-09-17 キオクシア株式会社 半導体装置の製造方法
US11978640B2 (en) * 2021-04-09 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor devices

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4484979A (en) 1984-04-16 1984-11-27 At&T Bell Laboratories Two-step anisotropic etching process for patterning a layer without penetrating through an underlying thinner layer
US4680085A (en) 1986-04-14 1987-07-14 Ovonic Imaging Systems, Inc. Method of forming thin film semiconductor devices
JP2757838B2 (ja) 1995-10-25 1998-05-25 日本電気株式会社 半導体装置の製造方法
US6414366B1 (en) 1998-07-29 2002-07-02 Tdk Corporation Thin-film magnetic head wafer and manufacturing method of thin-film magnetic head
US6238582B1 (en) 1999-03-30 2001-05-29 Veeco Instruments, Inc. Reactive ion beam etching method and a thin film head fabricated using the method
KR20020019009A (ko) 1999-03-31 2002-03-09 뛰에리뒤보 가교 반응성 미립자를 함유하는 향상된 기계적 강도의열경화성 수지 조성물
US6787052B1 (en) 2000-06-19 2004-09-07 Vladimir Vaganov Method for fabricating microstructures with deep anisotropic etching of thick silicon wafers
DE10115912A1 (de) * 2001-03-30 2002-10-17 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiteranordnung und Verwendung einer Ionenstrahlanlage zur Durchführung des Verfahrens
JP4054325B2 (ja) 2004-08-11 2008-02-27 日本電信電話株式会社 半導体素子の作製方法及び半導体素子
WO2006132660A2 (en) 2004-09-29 2006-12-14 California Institute Of Technology Material processing method for semiconductor lasers
KR100708530B1 (ko) 2004-12-31 2007-04-16 동부일렉트로닉스 주식회사 얕은 트랜치 소자 분리막 공정 중 디봇 형상 방지방법
JP4867171B2 (ja) 2005-01-21 2012-02-01 富士電機株式会社 半導体装置の製造方法
US7696102B2 (en) 2005-03-31 2010-04-13 Gang Zhang Methods for fabrication of three-dimensional structures
US20070051622A1 (en) 2005-09-02 2007-03-08 Applied Materials, Inc. Simultaneous ion milling and sputter deposition
US7790621B2 (en) 2006-02-23 2010-09-07 Sophia Wen Ion implantation for increasing etch rate differential between adjacent materials
WO2008011043A2 (en) 2006-07-18 2008-01-24 Binoptics Corporation Algainn-based lasers with dovetailed ridge
US7892928B2 (en) 2007-03-23 2011-02-22 International Business Machines Corporation Method of forming asymmetric spacers and methods of fabricating semiconductor device using asymmetric spacers
US8652763B2 (en) 2007-07-16 2014-02-18 The Board Of Trustees Of The University Of Illinois Method for fabricating dual damascene profiles using sub pixel-voting lithography and devices made by same
US20090084757A1 (en) 2007-09-28 2009-04-02 Yuri Erokhin Uniformity control for ion beam assisted etching
US8222154B2 (en) * 2009-02-10 2012-07-17 International Business Machines Corporation Fin and finFET formation by angled ion implantation
US7767977B1 (en) 2009-04-03 2010-08-03 Varian Semiconductor Equipment Associates, Inc. Ion source
US8101510B2 (en) 2009-04-03 2012-01-24 Varian Semiconductor Equipment Associates, Inc. Plasma processing apparatus
US8603591B2 (en) 2009-04-03 2013-12-10 Varian Semiconductor Ewuipment Associates, Inc. Enhanced etch and deposition profile control using plasma sheath engineering
US8192641B2 (en) 2009-07-23 2012-06-05 GlobalFoundries, Inc. Methods for fabricating non-planar electronic devices having sidewall spacers formed adjacent selected surfaces
US8912097B2 (en) * 2009-08-20 2014-12-16 Varian Semiconductor Equipment Associates, Inc. Method and system for patterning a substrate
US8089050B2 (en) 2009-11-19 2012-01-03 Twin Creeks Technologies, Inc. Method and apparatus for modifying a ribbon-shaped ion beam
US8421139B2 (en) 2010-04-07 2013-04-16 International Business Machines Corporation Structure and method to integrate embedded DRAM with finfet
CN102915999B (zh) * 2011-08-03 2016-08-03 无锡华润上华半导体有限公司 沟槽多晶硅过腐蚀台阶测试图形及其形成方法
US8288741B1 (en) 2011-08-16 2012-10-16 Varian Semiconductor Equipment Associates, Inc. Apparatus and method for three dimensional ion processing
US8339752B1 (en) 2011-09-26 2012-12-25 Hitachi Global Storage Technologies Netherlands B.V. Magnetic head with wide sensor back edge, low resistance, and high signal to-noise ratio and methods of production thereof
WO2013177576A1 (en) 2012-05-25 2013-11-28 The Regents Of The University Of California Method for fabrication of high aspect ratio trenches and formation of nanoscale features therefrom
US8637365B2 (en) 2012-06-06 2014-01-28 International Business Machines Corporation Spacer isolation in deep trench
US9118001B2 (en) * 2012-07-11 2015-08-25 Varian Semiconductor Equipment Associates, Inc. Techniques for treating sidewalls of patterned structures using angled ion treatment
CN103578921A (zh) * 2012-08-10 2014-02-12 南亚科技股份有限公司 图案化工艺
US9190498B2 (en) 2012-09-14 2015-11-17 Varian Semiconductor Equipment Associates, Inc. Technique for forming a FinFET device using selective ion implantation
US9287178B2 (en) 2012-10-01 2016-03-15 Globalfoundries Inc. Multi-gate field effect transistor (FET) including isolated fin body
EP2943769B1 (en) 2013-01-11 2017-11-22 FEI Company Method for preparing a microscopic structure using a focused ion beam
JP6271235B2 (ja) * 2013-01-24 2018-01-31 キヤノンアネルバ株式会社 フィンｆｅｔの製造方法およびデバイスの製造方法
US20140357080A1 (en) 2013-06-04 2014-12-04 Tokyo Electron Limited Method for preferential shrink and bias control in contact shrink etch
KR101509529B1 (ko) 2013-07-31 2015-04-07 아주대학교산학협력단 3차원 형태의 구리 나노구조물 및 그 형성 방법
US9934981B2 (en) * 2013-09-26 2018-04-03 Varian Semiconductor Equipment Associates, Inc. Techniques for processing substrates using directional reactive ion etching
US9287123B2 (en) 2014-04-28 2016-03-15 Varian Semiconductor Equipment Associates, Inc. Techniques for forming angled structures for reduced defects in heteroepitaxy of semiconductor films
CN105097532A (zh) * 2014-05-09 2015-11-25 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9336998B2 (en) * 2014-05-09 2016-05-10 Varian Semiconductor Equipment Associates, Inc. Apparatus and method for dynamic control of ion beam energy and angle
US9984889B2 (en) * 2016-03-08 2018-05-29 Varian Semiconductor Equipment Associates, Inc. Techniques for manipulating patterned features using ions

Also Published As

Publication number Publication date
US20180261463A1 (en) 2018-09-13
TWI825380B (zh) 2023-12-11
KR20220025931A (ko) 2022-03-03
US20170263460A1 (en) 2017-09-14
WO2017155872A1 (en) 2017-09-14
US9984889B2 (en) 2018-05-29
CN108780740B (zh) 2023-12-05
KR20180114207A (ko) 2018-10-17
KR102483418B1 (ko) 2022-12-30
TWI719156B (zh) 2021-02-21
US10381232B2 (en) 2019-08-13
TW201801176A (zh) 2018-01-01
CN108780740A (zh) 2018-11-09
KR102365485B1 (ko) 2022-02-21
JP2019510373A (ja) 2019-04-11
TW202127541A (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
JP6983796B2 (ja) 基板を処理する方法
JP7170860B2 (ja) 角度付き構造を形成するための技術
KR101779112B1 (ko) 반도체 소자의 미세 패턴 형성 방법
JP7025600B2 (ja) ホウ素ドープアモルファスカーボンハードマスク及び方法
TWI648782B (zh) 處理基板的方法與形成三維裝置的方法
JP2019510373A5 (ja) 基板を処理する方法
US9947539B2 (en) Plasma poisoning to enable selective deposition
TWI779214B (zh) 使用角度化離子來選擇性地沉積層的方法、系統及裝置
JP2021501991A (ja) 半導体デバイスおよびその製造方法
CN108206131A (zh) 半导体结构以及半导体结构的形成方法
TW202035738A (zh) 使用非對稱物理氣相沉積來圖案化基板的方法和設備
US20210324519A1 (en) Techniques and apparatus for selective shaping of mask features using angled beams
KR102216380B1 (ko) 반도체 소자의 패터닝 방법
US20240234161A9 (en) Modifying patterned features using a directional etch
US11053580B2 (en) Techniques for selective deposition using angled ions
TW202108792A (zh) 使用不對稱物理氣相沉積來圖案化基板之方法及設備
JPH05343514A (ja) 第１材料層に狭い溝を形成する方法
JP2001160548A (ja) 半導体装置製造方法および半導体装置製造システム
JPH04267337A (ja) 半導体装置の製法
JP2008300651A (ja) 基板の成膜方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200305

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211124

R150 Certificate of patent or registration of utility model

Ref document number: 6983796

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150