JP4054325B2 - 半導体素子の作製方法及び半導体素子 - Google Patents
半導体素子の作製方法及び半導体素子 Download PDFInfo
- Publication number
- JP4054325B2 JP4054325B2 JP2004234803A JP2004234803A JP4054325B2 JP 4054325 B2 JP4054325 B2 JP 4054325B2 JP 2004234803 A JP2004234803 A JP 2004234803A JP 2004234803 A JP2004234803 A JP 2004234803A JP 4054325 B2 JP4054325 B2 JP 4054325B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- etching
- semiconductor
- manufacturing
- inclined surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Integrated Circuits (AREA)
- Drying Of Semiconductors (AREA)
Description
通常の左右対称の導波層においては、TE偏波成分はx軸方向に、TM偏波成分はy方向(x方向から見て90°の方向)に電界を有しているので、これらは通常は直交しており、結合成分を有していない。導波層に左右非対称性を持たせた構造を採ることにより、電界分布にも非対称性が生じてTE偏波成分とTM偏波成分の結合が生じる(境界部(階段状の段差部分近傍)の接続条件でx方向とy方向の電解成分が結合を起こす)。この結合成分が、TE偏波成分とTM偏波成分との間での電界分布の移行をもたらし、偏波面に対する回転成分を生じさせる。
なお、本願発明の先願として特願2003−413716号がある。
また、請求項8に記載の発明は、基板上に導波層を設け、該導波層上にクラッド層を設けてなる半導体素子の作製方法において、前記クラッド層上に酸化シリコン膜を形成する第1の工程と、該酸化シリコン膜上に、素子方向に対して左右交互に周期的にマスク部分を有するレジストパターンを形成する第2の工程と、該レジストパターンを前記酸化シリコン膜に転写する第3の工程と、前記レジストパターンを除去して、前記クラッド層及び前記導波層に傾斜面を有する導波層構造を形成するためのマスクを作製する第4の工程と、前記マスクを介してエッチングにより前記クラッド層及び前記導波層に傾斜面を有する導波層構造を形成する第5の工程と、前記酸化シリコン膜を除去して、傾斜面を有する基本単位構造を交互に左右反転させて素子方向に2つ並べたものを1ブロックとして、該ブロックを連続して並べる第6の工程とを備え、前記第5の工程が、請求項1乃至5のいずれかに記載の半導体素子の作製方法を備えることを特徴とする。
また、請求項9に記載の発明は、請求項1乃至7のいずれかに記載の半導体素子の作製方法により作製される半導体素子における光導波路が、素子方向に垂直な断面において左右非対称である形状の光導波路構造を有することを特徴とする半導体素子である。
図6(a)〜(g)は、本実施例1の周期的導波層構造における基本単位構造の断面図である。試料にはInP基板60上にInGaAsP導波層61(組成波長:1.1μm、層厚:0.7μm)、InPクラッド層62(層厚:0.3μm厚)を成長させた結晶を用いる(図6(a))。この試料表面に酸化シリコン(SiO2)膜63を形成する(図6(b))。
11 光導波路
12 クラッド層
13 入射光
14 出射光
20 試料(InP結晶)
21,33 マスク
22 レジストパターン
31,41,51 半導体原子
32 エッチング種(原子)
42,52 炭化水素プラズマ
43,53 水素プラズマ
44,54 誘電体(SiO2など)マスク
45,55,94 ポリマー
60,70,80,90,110 InP基板
61,71,81,91,101,111 InGaAsP導波層
62,72,82,92,112 InPクラッド層
63,73,83,93,113 マスク
64 レジストパターン
65,84 レジストパターンの上面図
66,86,97 マスク部分
85,95 導波層領域
96 導波層領域とその外部領域との境界線
100 n型InP基板
102 p型InPクラッド層
103,118 電極分離SiO2膜
104,119 電極
115 p型InP埋込層
116 導波層作製用マスク
117 SiO2膜
a 傾斜面
Claims (9)
- 半導体表面上にマスクを形成してエッチングする半導体素子の作製方法において、
前記マスク近傍の前記半導体表面で密度が増加するエッチング種が、前記マスク端から前記マスクで覆われていない前記半導体表面へ拡散して、前記マスク端からの距離の増加にともないエッチング深さが減少することにより傾斜面を有する導波路構造を形成することを特徴とする半導体素子の作製方法。 - 前記エッチングが、ガスを用いるドライエッチングであることを特徴とする請求項1に記載の半導体素子の作製方法。
- 前記エッチング種が、炭化水素プラズマと水素プラズマであることを特徴とする請求項2に記載の半導体素子の作製方法。
- 前記エッチング種が、炭化水素プラズマと水素プラズマとを含み、前記マスク近傍の前記半導体表面におけるエッチングと、前記マスクから離れた前記半導体表面における炭化水素系重合体(ポリマー)の堆積とが、同時に生じることを特徴とする請求項2に記載の半導体素子の作製方法。
- 前記炭化水素系重合体(ポリマー)を、酸素プラズマ照射により除去することをさらに備えたことを特徴とする請求項4に記載の半導体素子の作製方法。
- 前記エッチングの条件を変化させることにより、前記マスク端から前記半導体表面への前記エッチング種の拡散長を変化させ、前記傾斜面の角度を変化させることを特徴とする請求項2乃至5のいずれかに記載の半導体素子の作製方法。
- 前記マスクの幅を変化させることにより、前記マスク端から前記半導体表面への前記エッチング種の量を変化させ、前記傾斜面の角度を変化させることを特徴とする請求項2乃至5のいずれかに記載の半導体素子の作製方法。
- 基板上に導波層を設け、該導波層上にクラッド層を設けてなる半導体素子の作製方法において、
前記クラッド層上に酸化シリコン膜を形成する第1の工程と、
該酸化シリコン膜上に、素子方向に対して左右交互に周期的にマスク部分を有するレジストパターンを形成する第2の工程と、
該レジストパターンを前記酸化シリコン膜に転写する第3の工程と、
前記レジストパターンを除去して、前記クラッド層及び前記導波層に傾斜面を有する導波層構造を形成するためのマスクを作製する第4の工程と、
前記マスクを介してエッチングにより前記クラッド層及び前記導波層に傾斜面を有する導波層構造を形成する第5の工程と、
前記酸化シリコン膜を除去して、傾斜面を有する基本単位構造を交互に左右反転させて素子方向に2つ並べたものを1ブロックとして、該ブロックを連続して並べる第6の工程とを備え、
前記第5の工程が、請求項1乃至5のいずれかに記載の半導体素子の作製方法を備えることを特徴とする半導体素子の作製方法。 - 請求項1乃至7のいずれかに記載の半導体素子の作製方法により作製される半導体素子における光導波路が、素子方向に垂直な断面において左右非対称である形状の光導波路構造を有することを特徴とする半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004234803A JP4054325B2 (ja) | 2004-08-11 | 2004-08-11 | 半導体素子の作製方法及び半導体素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004234803A JP4054325B2 (ja) | 2004-08-11 | 2004-08-11 | 半導体素子の作製方法及び半導体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006054317A JP2006054317A (ja) | 2006-02-23 |
JP4054325B2 true JP4054325B2 (ja) | 2008-02-27 |
Family
ID=36031596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004234803A Expired - Fee Related JP4054325B2 (ja) | 2004-08-11 | 2004-08-11 | 半導体素子の作製方法及び半導体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4054325B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009137284A (ja) * | 2007-11-13 | 2009-06-25 | Tdk Corp | サーマルヘッド、サーマルヘッドの製造方法及び印画装置 |
JP5551575B2 (ja) * | 2010-12-16 | 2014-07-16 | 日本電信電話株式会社 | 半導体素子の作製方法 |
US9934981B2 (en) | 2013-09-26 | 2018-04-03 | Varian Semiconductor Equipment Associates, Inc. | Techniques for processing substrates using directional reactive ion etching |
US10008384B2 (en) | 2015-06-25 | 2018-06-26 | Varian Semiconductor Equipment Associates, Inc. | Techniques to engineer nanoscale patterned features using ions |
US9984889B2 (en) * | 2016-03-08 | 2018-05-29 | Varian Semiconductor Equipment Associates, Inc. | Techniques for manipulating patterned features using ions |
US10229832B2 (en) | 2016-09-22 | 2019-03-12 | Varian Semiconductor Equipment Associates, Inc. | Techniques for forming patterned features using directional ions |
GB2615989A (en) * | 2021-12-31 | 2023-08-30 | Smart Photonics Holding B V | Polarisation converter and method of fabrication |
GB2623939A (en) * | 2022-09-15 | 2024-05-08 | Smart Photonics Holding B V | Polarisation control |
-
2004
- 2004-08-11 JP JP2004234803A patent/JP4054325B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006054317A (ja) | 2006-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Wei et al. | Monolithic integration of embedded III-V lasers on SOI | |
JP4054325B2 (ja) | 半導体素子の作製方法及び半導体素子 | |
Sekiya et al. | Design, fabrication, and optical characteristics of freestanding GaN waveguides on silicon substrate | |
JP5254174B2 (ja) | 半導体表面におけるパターンの作製方法 | |
Dylewicz et al. | Fabrication of submicron-sized features in InP/InGaAsP/AlGaInAs quantum well heterostructures by optimized inductively coupled plasma etching with Cl2/Ar/N2 chemistry | |
US7981707B2 (en) | Method for enhancing optical characteristics of multilayer optoelectronic components | |
US7674573B2 (en) | Method for manufacturing layered periodic structures | |
JP4007609B2 (ja) | 半導体素子の作製方法 | |
US7723138B2 (en) | Method of fabricating a semiconductor optical device | |
JPH01214089A (ja) | 半導体材料に回折格子を形成する方法及び該方法によって製造された回折格子を備えた光電デバイス | |
JP2012054367A (ja) | 半導体素子およびその作製方法 | |
JP3007928B2 (ja) | 光半導体素子の製造方法 | |
JP4734633B2 (ja) | 周期構造体およびその製造方法 | |
JPWO2007108094A1 (ja) | 光半導体装置の製造方法 | |
JP2004247710A (ja) | 半導体素子の作製方法及び半導体素子 | |
US7060516B2 (en) | Method for integrating optical devices in a single epitaxial growth step | |
JP5551575B2 (ja) | 半導体素子の作製方法 | |
JP2605650B2 (ja) | 光アイソレータ | |
Wang et al. | Monolithic Integration of Embedded III-V Lasers on SOI | |
JP5681016B2 (ja) | 半導体素子の作製方法 | |
Scherer et al. | GaAs-based 1.3 μm microlasers with photonic crystal mirrors | |
JP2012199310A (ja) | 半導体素子の作製方法 | |
JP5254266B2 (ja) | 半導体表面におけるパターンの作製方法 | |
JP2012204640A (ja) | アライメントマーク形成方法及び光半導体素子の製造方法 | |
Liao | Vertical Integration of Optical Waveguides in the AlGaAs/GaAs Semiconductors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060725 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071207 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131214 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |