JP2006054317A - 半導体素子の作製方法及び半導体素子 - Google Patents

半導体素子の作製方法及び半導体素子 Download PDF

Info

Publication number
JP2006054317A
JP2006054317A JP2004234803A JP2004234803A JP2006054317A JP 2006054317 A JP2006054317 A JP 2006054317A JP 2004234803 A JP2004234803 A JP 2004234803A JP 2004234803 A JP2004234803 A JP 2004234803A JP 2006054317 A JP2006054317 A JP 2006054317A
Authority
JP
Japan
Prior art keywords
mask
semiconductor
etching
waveguide layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004234803A
Other languages
English (en)
Other versions
JP4054325B2 (ja
Inventor
Tomoo Yamamoto
知生 山本
Katsuaki Magari
克明 曲
Yuzo Yoshikuni
裕三 吉國
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2004234803A priority Critical patent/JP4054325B2/ja
Publication of JP2006054317A publication Critical patent/JP2006054317A/ja
Application granted granted Critical
Publication of JP4054325B2 publication Critical patent/JP4054325B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】 マスクを用いたエッチング加工を改良した半導体素子の作製方法及び半導体素子を提供すること。
【解決手段】 SiO膜63上にレジストを塗布した後に回折格子作製マスク用のレジストパターン64を作製する(c)。レジストパターンをマスクとしてSiO膜を加工することにより、レジストパターンをSiO膜63に転写する(d)。レジストパターン64を除去することにより、InP上に傾斜面aを有する導波層構造を作製するためのSiOマスクが形成される(e)。マスクから半導体表面への塩素プラズマの拡散によりマスク端から離れるにつれてエッチング深さが浅くなり、傾斜面aを有する形状が形成される(f)。最後にSiO膜63を、炭化フッ素系ガスを用いたRIEにより除去する(g)。
【選択図】 図6

Description

本発明は、半導体素子の作製方法及び半導体素子に関し、より詳細には、超高速波長多重光通信に必要な半導体素子の作製方法及び半導体素子に関する。
将来の通信情報量の増大に対して、光周波数(波長)多重通信システムにおける高性能・高機能デバイスの研究開発が盛んである。このとき、複雑なデバイスの構造の集積化が重要となり、加工(エッチング)、結晶再成長技術などによるデバイス作製プロセス技術が必要となる(例えば、非特許文献1参照)。
図1(a),(b)は、傾斜面を有する周期的光導波路層構造を示す図で、図1(a)は本構造における1ブロック、図1(b)は多段にブロックを並べた周期構造を示している。図中符号10は基板、11は光導波路、12はクラッド層、13は入射光、14は出射光、aは傾斜面を示している。なお、明細書中における「素子方向」とは、入射光13が素子内を導波する方向(z方向)を意味している。
図1に示すような傾斜面を有する光導波路構造は、入射光の偏波を効率よく回転させるので、半導体光機能素子において有用な素子構造の1つとして注目されている(例えば、非特許文献2及び3参照)。
以下、この半導体素子の動作原理について説明する。
通常の左右対称の導波層においては、TE偏波成分はx軸方向に、TM偏波成分はy方向(x方向から見て90°の方向)に電界を有しているので、これらは通常は直交しており、結合成分を有していない。導波層に左右非対称性を持たせた構造を採ることにより、電界分布にも非対称性が生じてTE偏波成分とTM偏波成分の結合が生じる(境界部(階段状の段差部分近傍)の接続条件でx方向とy方向の電解成分が結合を起こす)。この結合成分が、TE偏波成分とTM偏波成分との間での電界分布の移行をもたらし、偏波面に対する回転成分を生じさせる。
図1(a)に示す構造とその反転した構造を並べて1ブロックとし、直線偏波光を入射した場合、この1ブロックを通過した後は入射状態から角度θだけ回転された直線偏波光に変換される。そこで、図1(b)のように、多段にブロック(例えばn個)を並べることでnθという大きな回転角を得ることができる。
なお、図1(b)に示す構造とその反転した構造を1ブロックとして考える必要があるのは、回折格子の凹凸と同様に、周期的にTE偏波成分とTM偏波成分の結合に逆位相(符号の反転)を与えるためである。この導波層に傾斜面を形成することによって、電界分布の一番強い導波路部分で斜め成分を有するため、TE偏波成分とTM偏波成分の結合効率を高めることができる。
この半導体素子における傾斜面を有する光導波路構造を加工するためには、主に酸溶液によるエッチング(ウエットエッチング)が用いられる。ウエットエッチングにおいては、半導体結晶の方位(面)によってエッチング速度が異なる(異方性)という化学的性質により特定の結晶方位面を傾斜面とする構造を得ることができる。ここで傾斜面の水平面に対する角度は、半導体の種類あるいは酸溶液の種類によって定まる。
なお、本願発明の先願として特願2003−413716号がある。
半導体フォトニクス工学、池上徹彦他著、コロナ社、1995年1月10日発行 p.218 "Polarization rotation in asymmetric periodic loaded rib waveguides", Appl. Phys. Lett. Vol.59, No.11(1991) pp.1278-1280. "Passive mode converter with a periodically tilted InP/GaInAsP rib waveguide", IEEE Photonics Technol. Lett. Vol.4, No.1(1992) pp.34-36.
上述したような従来技術においては、傾斜面を有する光導波路の加工にウエットエッチングを用いる場合、エッチングされない領域を覆うマスク(主に酸化シリコンなどの誘電体薄膜)の下にもエッチングが進行するので(サイドエッチング)、高精度の加工が困難であり、微細構造の形成が困難であることが問題であった。また、傾斜面の水平面に対する角度は半導体の種類あるいは酸溶液の種類によって決まってしまうので、この傾斜面の角度は自由に設定することができないことも問題であった。
一方、プラズマ状態のハロゲンガスや炭化水素系ガス等のガスによるエッチング(ドライエッチング)を用いる場合には、サイドエッチングがほとんど生じないため高精度のエッチングが可能となるが、エッチングによりイオンビームが入射する試料面内に垂直な方向に進行するため傾斜面を有する構造を形成することは困難であった。
図2(a)〜(h)は、図1(a),(b)に示した傾斜面を有する周期的光導波路層構造を作製するための作製方法を示す工程図で、図中符号20は試料(InP結晶)、21はマスク、22はレジストパターンを示している。
図2(a)はマスク(誘電体など)を形成した試料である。図2(b)はレジストパターン22の形成後、図2(c)はマスク21への転写後、図2(d)はドライエッチング後、図2(e)はマスク除去後、図2(f)は2回目のエッチング用のマスク形成後、図2(g)は2回目のエッチング後の各プロセス段階での試料の断面図である。図2(h)はこの過程を繰り返すことにより形成される微細な連続するステップ構造の擬似的な傾斜面を有する試料の断面図である。
ドライエッチングを用いて傾斜面を有する構造を形成しようとするならば、図2(a)〜(h)に示すように、レジストパターン22の形成(図2(b))、マスク21への転写(図2(c))、ドライエッチング(図2(d))という過程を繰り返すことにより、微細な連続するステップ構造により擬似的な傾斜面(図2(h))を作製することはできるが、時間と手間を要するので事実上不可能であった。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、高速多波長光通信に不可欠な高速半導体光素子として、マスクを用いたエッチング加工を改良した半導体素子の作製方法及び半導体素子を提供することにある。
本発明は、このような目的を達成するために、請求項1に記載の発明は、半導体素子の作製方法であって、半導体の加工方法における該半導体の表面上に形成するマスクにおいて、マスクパターンの面積が該マスク内において変化しており、該マスクの形状が素子方向について非対称であることを特徴とする。
また、請求項2に記載の発明は、請求項1に記載の発明において、前記半導体の加工方法が、ガスを用いるドライエッチングであることを特徴とする。
また、請求項3に記載の発明は、請求項1に記載の発明において、前記半導体の加工方法が、ガスに炭化水素系ガスを用いる加工方法であって、前記半導体の表面に炭化水素系重合体(ポリマー)を堆積させる工程と、該炭化水素系重合体(ポリマー)を除去する工程とを備えたことを特徴とする。
また、請求項4に記載の発明は、請求項1に記載の発明において、前記半導体の加工方法が、半導体素子内における素子方向に垂直な断面において左右対称である光導波路構造を作製するものであることを特徴とする。
また、請求項5に記載の発明は、請求項1乃至4のいずれかに記載の半導体素子の作製方法により作製される半導体素子における光導波路が、素子方向に垂直な断面において左右対称である形状の光導波路構造を有することを特徴とする半導体素子である。
また、請求項6に記載の発明は、基板上に導波層を設け、該導波層上にクラッド層を設けてなる半導体素子の作製方法において、前記クラッド層上に酸化シリコン膜を形成する第1の工程と、該酸化シリコン膜上に、素子方向に対して左右交互に周期的にマスク部分を有するレジストパターンを形成する第2の工程と、該レジストパターンを前記酸化シリコン膜に転写する第3の工程と、前記レジストパターンを除去して、前記クラッド層及び前記導波層に傾斜面を有する導波層構造を形成するためのマスクを作製する第4の工程と、前記マスクを介してエッチングにより前記クラッド層及び前記導波層に傾斜面を有する導波層構造を形成する第5の工程と、前記酸化シリコン膜を除去して、傾斜面を有する基本単位構造を交互に左右反転させて素子方向に2つ並べたものを1ブロックとして、該ブロックを連続して並べる第6の工程とを備えたことを特徴とする。
また、請求項7に記載の発明は、請求項6に記載の発明において、前記第5の工程において、前記エッチング条件を変化させることにより、前記マスク端から素子表面への拡散長を変化させ、前記傾斜面の角度を変化させることを特徴とする。
このような構成を採ることにより、半導体の加工方法における該半導体表面上に形成するマスクに、形状が素子方向について非対称であるマスクを用いることで、制御性に優れた傾斜面を有する光導波路の加工を可能にする。また、素子方向に垂直な断面において左右非対称である傾斜面を有する形状が周期的に連続する導波路構造を作製することができる。また、この傾斜面を有する光導波路構造は入射光の偏波を効率よく回転させることを可能にする。
図3(a)〜(c)は、表面にマスクを形成した半導体におけるエッチング過程を説明するための図で、図3(a)はエッチング前(半導体とエッチング種の反応前)、図3(b)はエッチング時(半導体とエッチング種の反応時)、図3(c)はエッチング後(半導体とエッチング種の反応後)を示す図である。図中符号31は半導体原子、32はエッチング種(原子)、33はマスクを示している。
半導体によるエッチング過程において半導体表面で半導体とエッチング種(エッチングガスあるいはエッチング溶液)が反応することによりエッチングが進行する。図3(a)〜(c)に示すように、このエッチングをする際に半導体表面をエッチング種32と反応しない物質(例えば、酸化シリコン、窒化シリコンなどの誘電体など)をマスク33に用いて覆った場合(図3(a))、マスク上のエッチング種32は拡散してマスクで覆われていない半導体表面に到達する。この結果、マスク近傍の半導体表面ではエッチング種32の密度が増加する(図3(b))。このエッチング種32の増加は、半導体のエッチング速度を増加させるので、マスク端からの距離の増加にともないエッチング深さが減少する。すなわち、エッチング形状は傾斜面を有することとなる(図3(c))。このとき、エッチング種のマスク端から半導体表面への拡散がエッチング形状、すなわち、傾斜面の形状に影響する。
したがって、傾斜角度はエッチング種の拡散距離によるので、ガス流量、圧力、パワーなどのプラズマ条件によって任意の傾斜角度を形成することができる。そこで、マスクを、素子方向を中心として左右交互に非対称に設置すれば左右非対称の傾斜面を有する形状が周期的に連続する導波路構造を作製することができる。
また、半導体のエッチングにプラズマ状態のガスを用いるドライエッチングにおいて、このガスにメタンやエタンなどの炭化水素系のガスを用いる場合には、プラズマ状態においてガスが炭化水素基と水素に分解され、それぞれイオン化あるいは化学的に活性化(ラジカル化)される。以降、イオン化あるいは化学的に活性化(ラジカル化)された炭化水素基を炭化水素プラズマ、同様の水素原子を水素プラズマと呼ぶ。
この炭化水素プラズマと水素プラズマが半導体に接触すると、半導体をエッチングする過程と半導体をエッチングすることなく半導体上に重合体(ポリマー)を形成して堆積する過程が起こる。一般に、水素プラズマが十分にある場合にはエッチング過程が主となり、水素プラズマが不足するとポリマーが堆積する過程が主となる。同時に誘電体(SiOなど)マスク表面においては炭化水素プラズマと水素プラズマが誘電体と反応しないので重合物(ポリマー)となって堆積する。
図4(a)〜(d)は、炭化水素系エッチングにおいてポリマーが堆積する過程を説明するための図で、図4(a)はエッチング前(半導体とエッチング種の反応前)、図4(b),(c)はエッチング時(半導体とエッチング種の反応時)、図4(d)はエッチング後(半導体とエッチング種の反応後)を示す図である。
図中符号41は半導体原子、42は炭化水素プラズマ、43は水素プラズマ、44は誘電体(SiOなど)マスク、45はポリマーを示している。
炭化水素系ガス又は炭化水素系ガスと水素の混合ガスは、プラズマ状態において炭化水素プラズマ42と水素プラズマ43に分解される(図4(a))。半導体表面において飛来した炭化水素プラズマ42に比べて水素プラズマ43が不足するとき、半導体原子41およびマスク44表面のほとんどを炭化水素プラズマ42が覆う(図4(b))。このとき、マスク44上でポリマー45の堆積に寄与しなかった余剰の炭化水素プラズマ42が半導体表面に拡散する。
したがって、開口部に堆積するポリマー45の厚さはマスク44からの距離に依存し、マスク44に近いほどマスク44上から開口部に流入する炭化水素基が多量になる(図4(c))。そこで堆積するポリマー45の厚さは増加する。したがって、開口部に堆積するポリマー45の厚さはマスク44に近いほど厚く離れるにつれて薄くなり、傾斜面を有する構造になる(図4(d))。
そこで、半導体とポリマー45について同等のエッチング速度を有するエッチング方法、例えば,イオンミリングによって半導体とポリマー45を同時にエッチングすることにより、堆積したポリマー45の傾斜面を反映した半導体の形状を作製することができる。
図5(a)〜(d)は、炭化水素系エッチングにおいてポリマーの堆積とともにエッチングが進行する過程を説明するための図である。図5(a)はエッチング前(半導体とエッチング種の反応前)、図5(b),(c)はエッチング時(半導体とエッチング種の反応時)、図5(d)はエッチング後(半導体とエッチング種の反応後)を示す図である。
図中符号51は半導体原子、52は炭化水素プラズマ、53は水素プラズマ、54は誘電体(SiOなど)マスク、55はポリマーを示している。
さらに、上述のプラズマ状態において、水素プラズマの量は炭化水素系ガスに水素を混合させることにより増加でき、また、放電電力、ガス圧力などによりプラズマ状態を制御することにより増減できる。
図5(a)〜(d)に示すように、この水素プラズマの量の制御により堆積するポリマーの量を制御でき、さらに部分的にエッチングを進行させることができる。炭化水素系ガス又は炭化水素系ガスと水素の混合ガスはプラズマ状態において炭化水素プラズマと水素プラズマに分解される(図5(a))。これらの炭化水素プラズマ52と水素プラズマ53は、半導体およびマスク表面に到達する(図5(b))。
このとき、水素プラズマ53の量を増加させれば、このマスク表面においてポリマーの形成に寄与しなかった水素プラズマ53がマスク54近傍の半導体原子51の表面に流入する(図5(c))。この水素プラズマ53が半導体51表面のエッチングの進行に不足していた水素プラズマを補充することにより、マスク近傍の半導体表面においてはポリマーが堆積することなくエッチングが進行する。一方、マスクから離れた部分では水素プラズマが補充されないためポリマー55が堆積する(図5(d))。
したがって、半導体のエッチングはマスクから離れた部分では進行せず、マスク近傍においてのみ選択的に進行する。このとき、炭化水素プラズマと水素プラズマのマスク端から半導体表面への拡散がエッチング形状、すなわち、傾斜面の形状に影響する。したがって、傾斜角度は炭化水素プラズマと水素プラズマの拡散距離によるので、ガス流量、圧力、パワーなどのプラズマ条件によって任意の傾斜角度を形成することができる。そこで、マスクを、素子方向を中心として左右交互に非対称に設置すれば左右非対称の傾斜面を有する形状が周期的に連続する導波路構造を作製することができる。
また、上述の過程を繰り返すことにより、微細な段差が連続する擬似的な傾斜面を有する形状を作成することが可能となる。このとき、繰り返し施される過程ごとの時間を変化させることにより、微細な段差ごとの高さを変化させることができ、擬似的な傾斜面の角度を任意に変化させることができる。そこで、マスクを、素子方向を中心として左右交互に非対称に設置すれば左右非対称の傾斜面を有する形状が周期的に連続する導波路構造を作製することができる。
以上説明したように本発明によれば、半導体の加工方法における半導体の表面上に形成するマスクにおいて、マスクパターンの面積がマスク内において変化しており、マスクの形状が素子方向に対して非対称であるので、制御性に優れた傾斜面を有する光導波路の加工を可能にする。この手法に基づき、素子方向に垂直な断面において左右非対称である傾斜面を有する形状が周期的に連続する導波路構造を作製することができる。また、この傾斜面を有する光導波路構造は入射光の偏波を効率よく回転させることを可能にする。
以下、図面を参照して本発明の実施例について説明する。
図6(a)〜(h)は、本発明の半導体素子の作製方法の実施例1を説明するための工程図で、傾斜面を有する周期的導波路層構造の作製方法を示す工程図である。図中符号60はInP基板、61はInGaAsP導波層(組成波長:1.1μm、層厚:0.7μm)、62はInPクラッド層(層厚:0.3μm厚)、63はマスク、64はレジストパターン、65はレジストパターンの上面図、66はマスク部分、aは傾斜面を示している。
図6(a)〜(g)は、本実施例の周期的導波層構造における基本単位構造の断面図で、図6(a)は作製に用いた試料を示す。図6(b)はマスク63形成後、図6(c)はレジストパターン64の形成後(65はレジストパターンの上面図、66はマスク部分である。)、図6(d)はマスクへの転写後、図6(e)はレジストパターン除去後、図6(f)はドライエッチング後、図6(g)はマスク除去後の各プロセス段階での試料の断面図である。図6(h)はこのプロセスにより作製される傾斜面を有する基本単位構造を交互に左右反転させて素子方向に2つ並べた1ブロックを示す図である。
本実施例1では、ドライエッチング方法に反応性イオンビームエッチング(RIBE;Reactive Ion Beam Etching)を用いた場合について説明する。
図6(a)〜(g)は、本実施例1の周期的導波層構造における基本単位構造の断面図である。試料にはInP基板60上にInGaAsP導波層61(組成波長:1.1μm、層厚:0.7μm)、InPクラッド層62(層厚:0.3μm厚)を成長させた結晶を用いる(図6(a))。この試料表面に酸化シリコン(SiO)膜63を形成する(図6(b))。
SiO膜63上にレジストを塗布した後に電子ビーム露光法により回折格子作製マスク用のレジストパターン64を作製する(図6(c))。このレジストパターン64(上面図65)は、素子方向について左右交互に周期的にマスク部分66を有する。レジストパターンをマスクとして反応性ドライエッチングによってSiO膜を加工することにより、レジストパターンをSiO膜63に転写する(図6(d))。レジストパターン64を除去することにより、InP上に傾斜面aを有する導波層構造を作製するためのSiOマスクが形成される(図6(e))。
このSiOマスクを形成した試料にRIBEを施す。エッチングガスには塩素を用いて、ガス流量は4sccm、ガス圧力は10Torr、マイクロ波放電電力は300W、イオン引出し電圧は500V、基板温度は200℃である。マスクから半導体表面への塩素プラズマの拡散によりマスク端から離れるにつれてエッチング深さが浅くなり、傾斜面を有する形状が形成される(図6(f))。ここで、エッチング条件(ガス流量、ガス圧力、マイクロ波放電電力、イオン引出し電圧、基板温度など)を変化させることにより、塩素プラズマのマスク端から半導体表面への拡散長が変化するので、傾斜面の角度を変化させることができる。本実施例1の構造における傾斜面の角度は60°である。
最後にSiO膜63を、炭化フッ素系ガス(Cなど)を用いたRIEにより除去する(図6(g))。このような傾斜面を有する基本単位構造を交互に左右反転させて素子方向に2つ並べたものを1ブロックとして(図6(h))、このブロックを図1(b)に示すように連続して並べることにより、素子長600μmで80度の偏波回転を実現した。
ここで、偏波回転角度80度は、周期導波路構造における異なる傾斜角度、素子長及び導波層の結晶組成、層厚の組み合わせにより達成できる。また、周期導波路構造における異なる傾斜角度、素子長及び導波層の結晶組成、層厚の組み合わせを用いることにより、偏波回転角度を変化させることもできる。
図7(a)〜(f)は、本発明の半導体素子の作製方法の実施例2を説明するための工程図で、傾斜面を有する周期的導波路層構造の作製方法を示す工程図である。図中符号70はInP基板、71はInGaAsP導波層(組成波長:1.1μm、層厚:0.7μm)、72はInPクラッド層(層厚:0.3μm厚)、73はマスク、aは傾斜面を示している。
図7(a)〜(e)は、本実施例2の周期的導波層構造における基本単位構造の断面図である。図7(a)は作製に用いた試料を示す。図7(b)はメタンRIEによるポリマーの堆積後、図7(c),(d)はそれぞれドライエッチング前、後、図7(e)はマスク除去後の各プロセス段階での試料の断面図である。図7(f)はこのプロセスにより作製される傾斜面を有する基本単位構造を交互に左右反転させて素子方向に2つ並べた1ブロックを示す図である。
本実施例2は、ドライエッチングに炭化水素系のガスを用いる場合において一定の条件で生じるポリマーを利用するものである。InP上のSiOマスク73は、実施例1と同様のものを用いる。
InP基板70上にInGaAsP導波層71(組成波長:1.1μm、層厚:0.7μm)、InPクラッド層72(層厚:0.3μm厚)を成長させた結晶の表面にSiOマスク73を形成した試料(図7(a))について、メタンガスを用いた反応性イオンエッチング(RIE;Reactive Ion Etching)を施す。RIE条件は、メタンガス流量が80sccm、ガス圧力が5Pa、放電電力が50Wであり、この条件下ではポリマー74が堆積する過程が主となる。
このとき、開口部に堆積するポリマー74の厚さはマスクからの距離に依存し、マスクに近いほどマスク上から開口部に流入する炭化水素基が多量になるので、堆積するポリマー74の厚さは増加する(図7(b))。したがって、開口部に堆積するポリマー74の厚さは、マスクに近いほど厚く離れるにつれて薄くなり、傾斜面を有する構造になる。
引き続き、イオンミリングによってInPクラッド層72、InGaAsP導波層71とポリマー74を同時にエッチングする(図7(c))。イオンミリングはアルゴンガスを用いて10−3Pa、加速電圧1keVの条件で施した。このイオンミリングにおいては、InPクラッド層72、InGaAsP導波層71とポリマー74について同等のエッチング速度を有する。
したがって、エッチングされたInPクラッド層72、InGaAsP導波層71の形状は堆積したポリマー74の形状を反映するので、ポリマー74とほぼ同じ角度の傾斜面aを有する(図7(d))。ここで、プラズマ条件(ガス流量、ガス圧力、マイクロ波放電電力など)を変化させることにより、炭化水素プラズマのマスク端から半導体表面への拡散長が変化するので、開口部に堆積するポリマー74の傾斜面が変化する。このポリマー74の傾斜面の角度の変化により、InPクラッド層72、InGaAsP導波層71の傾斜面の角度を任意に変化させることができる。
最後にSiO膜63を炭化フッ素系ガス(Cなど)を用いたRIEにより除去する(図7(e))。実施例1と同様に、このような傾斜面を有する基本単位構造を交互に左右反転させて素子方向に2つ並べたものを1ブロックとして(図7(f))、このブロックを連続して並べることにより、傾斜面を有する周期的導波層構造を作製することができる。
図8(a)〜(j)は、本発明の半導体素子の作製方法の実施例3を説明するための工程図で、傾斜面を有する周期的導波路層構造の作製方法を示す工程図である。図中符号80はInP基板、81はInGaAsP導波層(組成波長:1.1μm、層厚:0.7μm)、82はInPクラッド層(層厚:0.3μm厚)、83はマスク、84はマスクパターンの上面図、85は導波層領域、86はマスク部分、aは傾斜面を示している。
図8(a)〜(g)は、本実施例3の周期的導波層構造における基本単位構造の断面図である。図8(a)は作製に用いた試料を示す。図8(b)は1回目のメタンRIE後(87はポリマー)、図8(c)はポリマー除去後、図8(d)は2回目のメタンRIE後、図8(e)はこのプロセスを繰り返し施した後、図8(f)はポリマー除去後、図8(g)はマスク除去後、図8(h)は導波層領域上にマスク形成後、図8(i)はドライエッチングによる導波層領域外の除去後、図8(j)は導波層領域上にマスク除去後の各プロセス段階での試料の断面図である。
本実施例3は、炭化水素系のガスを用いたドライエッチングにおいて生じるポリマーを利用する点で実施例2と同じであるが、傾斜面を有する導波層構造の形成過程が異なる。InP基板80上にInGaAsP導波層81(組成波長:1.1μm、層厚:0.7μm)、InPクラッド層82(層厚:0.3μm厚)を成長させた結晶の表面にSiOマスク83を実施例1と同様に形成する(図8(a))。但し、マスク形状は実施例1と異なり、素子方向について導波層領域85を挟んで左右交互に周期的にマスク部分86を有する(上面図84)。
初めにメタンと水素の混合ガスを用いたRIEをメタン流量40sccm、水素流量2sccm、ガス圧力が10Pa、放電電力が100Wで施すと、導波層領域85におけるマスクから0.2μm以内の範囲では、マスク上から水素の供給が十分あるのでポリマー87が堆積することなくエッチングが進行する。一方、導波層領域85におけるマスクから0.2μm以上の範囲では、マスク上から水素の供給が不足するので、ポリマー87が堆積してエッチングが進行しない(図8(b))。
引き続き、酸素プラズマを酸素流量10sccm、ガス圧力10Pa、放電電力400Wで1分間照射すると、堆積したポリマー87が除去される(図8(c))。次に、水素流量を増加させた条件(メタン流量40sccm、水素流量5sccm、ガス圧力が10Pa、放電電力が100W)でRIEを施すと、導波層領域85におけるマスクから0.4μm以内の範囲では、水素の供給が増加するのでポリマー87が堆積することなくエッチングが進行する。一方、導波層領域85におけるマスクから0.4μm以上の範囲では、マスク上から水素の供給がまだ不足するので、ポリマー87が堆積してエッチングが進行しない(図8(d))。
したがって、導波層領域85におけるマスクから0.2μm以内では、初めのRIEによるエッチングの後にさらに2度目のRIEによるエッチングが進行するので、その深さはマスクから導波層領域85における0.2μmから0.4μmまでの範囲での深さよりも深くなる。引き続き酸素プラズマを照射することにより、上述と同様に堆積したポリマー87が除去される。このようにRIEと酸素プラズマ照射を交互に繰り返す際に、RIEを施すごとに水素流量を増加させることにより、マスクから離れるにつれて深さが浅くなる形状、すなわち、微細な段差を有する擬似的な傾斜面aを有する形状を形成することができる(図8(e),(f))。
ここで、プラズマ条件(ガス流量、ガス圧力、マイクロ波放電電力など)を変化させることにより、水素プラズマと炭化水素プラズマのマスク端から半導体表面への拡散長が変化するので、エッチングされる導波層領域85における範囲(マスクからの距離)が変化する。
したがって、単位エッチング時間当りのエッチングにより形成される各段差の面積(長さ)が変化するので擬似的な傾斜面の角度を変化させることができる。また、各段差の形成時のエッチング時間を変化させることによっても、単位エッチング時間当りのエッチングにより形成される各段差の高さが変化するので擬似的な傾斜面の角度を任意に変化させることができる。
最後に、炭化フッ素系ガス(Cなど)を用いたRIEによるマスク83の除去(図8(g))、フォトリソグラフィーによる導波層領域85表面のSiO2マスク88の形成(図8(h))、メタンと水素の混合ガス(メタン濃度20%)を用いたRIE(ガス流量が80sccm、ガス圧力が10Pa、放電電力が100W)による導波層外部領域の除去(図8(i))、炭化フッ素系ガス(Cなど)を用いたRIEによるマスク88の除去(図8(j))を施す。
このように実施例1と同様に、このような傾斜面aを有する基本単位構造を交互に左右反転させて素子方向に2つ並べたものを1ブロックとして、このブロックを連続して並べることにより、傾斜面を有する周期的導波層構造を作製することができる。傾斜面を有する周期的導波層構造を作製する。
このように本実施例3では、RIE時に開口部においてエッチングに寄与する水素の量を水素流量により変化させたが、ガス圧(0.01Pa−50Pa)によるマスク上から水素の拡散距離の変化または放電電力(50−500W)によるイオン化される水素の量の変化によっても変化させることができ、同様の効果が得られる。
図9(a)〜(d)は、本発明の半導体素子の作製方法の実施例4を説明するための工程図で、同一面で異なる角度の傾斜面を有する周期的導波路層構造の作製方法を示す工程図である。図中符号90はInP基板、91はInGaAsP導波層(組成波長:1.1μm、層厚:0.7μm)、92はInPクラッド層(層厚:0.3μm厚)、93はマスク、94はポリマー、95は導波層領域、96は導波層領域とその外部領域との境界線、97はマスク部分、aは傾斜面を示している。
図9(a)は本実施例4における導波層構造の作製のために試料表面に形成するSIOマスクの上面図、図9(b)〜(d)はそれぞれ異なる面積(幅)を有するマスク近傍の試料の断面図である。
試料にはInP基板90上にInGaAsP導波層91(組成波長:1.1μm、層厚:0.7μm)、InPクラッド層92(層厚:0.3μm厚)を成長させた結晶を用い、その表面にSiOマスク93を形成する。本実施例4における導波層構造の作製のために試料表面に形成するSIOマスク93の上面図(図9(a))と、異なる面積(幅)を有するマスク93近傍の試料の断面図(図9(b)〜(d))を示す。マスク93においてマスク部分97の面積(幅)を面内で変化させている。
図9(a)に示すマスクを有する試料について実施例4の作製方法を施す場合、RIEによるエッチングと酸素プラズマ照射によるポリマーの除去を交互に繰り返す際に、RIEを施すごとに水素流量を増加させることにより、導波層領域95においてマスクから離れるにつれて微細な段差の深さが浅くなる形状、すなわち、微細な段差を有する擬似的な傾斜面aを有する形状を形成することができる(図9(b)〜(d))。このエッチングにおいてRIEの際のメタンプラズマ及び水素プラズマの増加に伴い段差ごとの深さが深くなるので、擬似的な傾斜面の角度は増加する。
そこで、本実施例4のマスクを用いれば、マスクの面積(幅)の増加に伴い、マスク上からInP表面に拡散するメタンプラズマ及び水素プラズマが増加するので、擬似的な傾斜面の角度は増加する(図9(b))。このように本実施例4におけるマスク面積(幅)が異なるマスクを用いることにより、同一面内で異なる角度の傾斜面を有する導波層構造を作製することができる。
図10(a)〜(d)は、本発明の実施例5である半導体偏波回転素子を示す図で、図10(a)は本実施例5における素子の上面図、図10(b)〜(d)はそれぞれ異なる角度の傾斜面を有する導波層から部分の断面図である。図中符号100はn型InP基板、101はInGaAsP導波層(組成波長:1.1μm、層厚:0.7μm)、102はp型InPクラッド層(層厚:0.3μm厚)、103は電極分離SiO膜、104は電極、aは傾斜面を示している。
図10(a)に示すように、本実施例5における素子は3つの領域からなり、図10(b)〜(d)に示すように、それぞれの領域において導波層は異なる角度の傾斜面aを有する。それぞれの導波層は、図10(b)〜(d)の断面図に示すように、基本単位構造を交互に左右反転させて素子方向に2つ並べたブロックが連続する周期的導波層構造からなる。
本素子構造においては、傾斜角度の異なる導波層によって偏波面の回転角度は異なる。さらに傾斜角度の異なる導波層ごとに電極104から電流注入をすることができる。電流注入により各導波層の屈折率が変化するので、偏波面の回転角度も変化する。したがって、傾斜角度の異なる導波層ごとに注入する電流を変化させることにより偏波面を任意の角度に回転させることができる。
図11(a)〜(i)は、図10(a)〜(d)に示した本発明の半導体偏波回転素子の作製方法を説明するための工程図で、図中符号110はInP基板、111はInGaAsP導波層(組成波長:1.1μm、層厚:0.7μm)、112はInPクラッド層(層厚:0.3μm厚)、113はマスク、115はp型InP埋込層、116は導波層作製用マスク、117はSiO膜、118は電極分離SiO膜、119は電極、aは傾斜面を示している。
図11(a)は作製に用いた試料を示す。図11(b)は導波層の傾斜面の形成後、図11(c)は埋込成長用マスク114形成後、図11(d)は埋込選択成長後(115はp型InP埋込層)、図11(e)は導波層作製用マスク116形成後、図11(f)は導波層形成後、図11(g)はSiO膜117形成後、図11(h)は電極分離SiO膜118加工後、図11(i)は電極119形成後の各プロセス段階での試料の断面図である。
試料にはn型InP基板110上にInGaAsP導波層111(組成波長:1.1μm、層厚:0.7μm)、p型InPクラッド層112(層厚:0.3μm厚)を成長させた結晶を用い、その表面にSiOマスク113を形成する(図11(a))。この試料について実施例5である作製方法により面内で角度が異なる傾斜面aを有する導波層を作製する(図11(b))。
図11(b)において加工されなかった領域表面上に形成したSiOマスク114を用いて(図11(c))、加工された領域を埋込選択成長によりp型InP結晶115によって埋め込む(図11(d))。
次に、導波層上に形成したSiOマスク116を用いて(図11(e))、メタンと水素の混合ガス(メタン濃度20%)を用いたRIE(ガス流量が80sccm、ガス圧力が10Pa、放電電力が100W)により導波層構造を作製する(図11(f))。
最後に、試料全面に形成したSiO膜117をフォトリソグラフィーと炭化フッ素系ガス(Cなど)を用いたRIEにより電極分離SiO膜118に加工した後、電極119を形成する。
以上、本発明の各実施例について説明したが、本発明の各実施例では、素子用半導体結晶として化合物半導体InP結晶を用いているが、GaAs、SiGeなどの化合物半導体結晶やInGaAsP、AlGaInAs、InGaN、GaInNAs、AlGaSbなどの混晶結晶を用いても可能である。
また、本発明による装置が対応するレーザ光の波長として1.55μmを用いたが、InGaAsP結晶の組成などを変えることにより波長が1.0μmから1.7μmまでの長波長帯にも対応でき、活性層に他の材料(InGaAlN、AlGaInP、AlGaSbなど)を用いることにより波長が1.0μm 未満の短波長帯や1.7μm以上の長波長帯にも対応できる。また、導波層には単一材料だけではではなく数種の材料からなる積層構造を用いてもよい。
また、各実施例では、導波層構造の半導体の加工のためのドライエッチングにおいて、エッチングガスとして塩素やメタンを用いたが、エタン等の他の炭化水素系ガスや臭素などのハロゲン系ガスなど他のガスを用いても構わない。また、エッチングガスとして混合ガスを用いる際の希釈ガスには水素ガスだけではなく窒素やアルゴンなどでも構わないし、希釈ガスは用いなくても構わない。
また、ドライエッチング法にRIBE、RIE法を用いたが、イオンビームアシストエッチングなどを用いても加工できる。エッチングの際に半導体表面に形成するマスクには酸化シリコン(SiO)を用いたが、窒化シリコン、酸化チタンなどの誘電体や、金やチタンなどの金属を用いることもできる。
(a),(b)は、傾斜面を有する周期的光導波路層構造を示す図である。 (a)〜(h)は、図1に示した傾斜面を有する周期的光導波路層構造を作製するための作製方法を示す工程図である。 (a)〜(c)は、表面にマスクを形成した半導体におけるエッチング過程を説明するための図である。 (a)〜(d)は、炭化水素系エッチングにおいてポリマーが堆積する過程を説明するための図である。 (a)〜(d)は、炭化水素系エッチングにおいてポリマーの堆積とともにエッチングが進行する過程を説明するための図である。 (a)〜(h)は、本発明の半導体素子の作製方法の実施例1を説明するための工程図である。 (a)〜(f)は、本発明の半導体素子の作製方法の実施例2を説明するための工程図である。 8(a)〜(j)は、本発明の半導体素子の作製方法の実施例3を説明するための工程図である。 (a)〜(d)は、本発明の半導体素子の作製方法の実施例4を説明するための工程図である。 (a)〜(d)は、本発明の実施例5である半導体偏波回転素子を示す図である。 (a)〜(i)は、図10に示した本発明の半導体偏波回転素子の作製方法を説明するための工程図である。
符号の説明
10 基板
11 光導波路
12 クラッド層
13 入射光
14 出射光
20 試料(InP結晶)
21,33 マスク
22 レジストパターン
31,41,51 半導体原子
32 エッチング種(原子)
42,52 炭化水素プラズマ
43,53 水素プラズマ
44,54 誘電体(SiOなど)マスク
45,55,94 ポリマー
60,70,80,90,110 InP基板
61,71,81,91,101,111 InGaAsP導波層
62,72,82,92,112 InPクラッド層
63,73,83,93,113 マスク
64 レジストパターン
65,84 レジストパターンの上面図
66,86,97 マスク部分
85,95 導波層領域
96 導波層領域とその外部領域との境界線
100 n型InP基板
102 p型InPクラッド層
103,118 電極分離SiO
104,119 電極
115 p型InP埋込層
116 導波層作製用マスク
117 SiO
a 傾斜面

Claims (7)

  1. 半導体の加工方法における該半導体の表面上に形成するマスクにおいて、マスクパターンの面積が該マスク内において変化しており、該マスクの形状が素子方向に対して非対称であることを特徴とする半導体素子の作製方法。
  2. 前記半導体の加工方法が、ガスを用いるドライエッチングであることを特徴とする請求項1に記載の半導体素子の作製方法。
  3. 前記半導体の加工方法が、ガスに炭化水素系ガスを用いる加工方法であって、前記半導体の表面に炭化水素系重合体(ポリマー)を堆積させる工程と、該炭化水素系重合体(ポリマー)を除去する工程とを備えたことを特徴とする請求項1に記載の半導体素子の作製方法。
  4. 前記半導体の加工方法が、半導体素子内における素子方向に垂直な断面において左右対称である光導波路構造を作製するものであることを特徴とする請求項1に記載の半導体素子の作製方法。
  5. 請求項1乃至4のいずれかに記載の半導体素子の作製方法により作製される半導体素子における光導波路が、前記素子方向に垂直な断面において左右対称である形状の光導波路構造を有することを特徴とする半導体素子。
  6. 基板上に導波層を設け、該導波層上にクラッド層を設けてなる半導体素子の作製方法において、
    前記クラッド層上に酸化シリコン膜を形成する第1の工程と、
    該酸化シリコン膜上に、素子方向に対して左右交互に周期的にマスク部分を有するレジストパターンを形成する第2の工程と、
    該レジストパターンを前記酸化シリコン膜に転写する第3の工程と、
    前記レジストパターンを除去して、前記クラッド層及び前記導波層に傾斜面を有する導波層構造を形成するためのマスクを作製する第4の工程と、
    前記マスクを介してエッチングにより前記クラッド層及び前記導波層に傾斜面を有する導波層構造を形成する第5の工程と、
    前記酸化シリコン膜を除去して、傾斜面を有する基本単位構造を交互に左右反転させて素子方向に2つ並べたものを1ブロックとして、該ブロックを連続して並べる第6の工程と
    を備えたことを特徴とする半導体素子の作製方法。
  7. 前記第5の工程において、前記エッチング条件を変化させることにより、前記マスク端から素子表面への拡散長を変化させ、前記傾斜面の角度を変化させることを特徴とする請求項6に記載の半導体素子の作製方法。
JP2004234803A 2004-08-11 2004-08-11 半導体素子の作製方法及び半導体素子 Expired - Fee Related JP4054325B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004234803A JP4054325B2 (ja) 2004-08-11 2004-08-11 半導体素子の作製方法及び半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004234803A JP4054325B2 (ja) 2004-08-11 2004-08-11 半導体素子の作製方法及び半導体素子

Publications (2)

Publication Number Publication Date
JP2006054317A true JP2006054317A (ja) 2006-02-23
JP4054325B2 JP4054325B2 (ja) 2008-02-27

Family

ID=36031596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004234803A Expired - Fee Related JP4054325B2 (ja) 2004-08-11 2004-08-11 半導体素子の作製方法及び半導体素子

Country Status (1)

Country Link
JP (1) JP4054325B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009137284A (ja) * 2007-11-13 2009-06-25 Tdk Corp サーマルヘッド、サーマルヘッドの製造方法及び印画装置
JP2012129422A (ja) * 2010-12-16 2012-07-05 Nippon Telegr & Teleph Corp <Ntt> 半導体素子の作製方法
WO2017155872A1 (en) * 2016-03-08 2017-09-14 Varian Semiconductor Equipment Associates, Inc. Techniques for manipulating patterned features using ions
US10008384B2 (en) 2015-06-25 2018-06-26 Varian Semiconductor Equipment Associates, Inc. Techniques to engineer nanoscale patterned features using ions
US10229832B2 (en) 2016-09-22 2019-03-12 Varian Semiconductor Equipment Associates, Inc. Techniques for forming patterned features using directional ions
US10971368B2 (en) 2013-09-26 2021-04-06 Varian Semiconductor Equipment Associates, Inc. Techniques for processing substrates using directional reactive ion etching
WO2023126324A1 (en) * 2021-12-31 2023-07-06 SMART Photonics Holding B.V. Polarisation converter and method of fabrication
WO2024056818A1 (en) * 2022-09-15 2024-03-21 SMART Photonics Holding B.V. Polarisation control

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009137284A (ja) * 2007-11-13 2009-06-25 Tdk Corp サーマルヘッド、サーマルヘッドの製造方法及び印画装置
JP2012129422A (ja) * 2010-12-16 2012-07-05 Nippon Telegr & Teleph Corp <Ntt> 半導体素子の作製方法
US10971368B2 (en) 2013-09-26 2021-04-06 Varian Semiconductor Equipment Associates, Inc. Techniques for processing substrates using directional reactive ion etching
US11908691B2 (en) 2015-06-25 2024-02-20 Applied Materials, Inc. Techniques to engineer nanoscale patterned features using ions
US10008384B2 (en) 2015-06-25 2018-06-26 Varian Semiconductor Equipment Associates, Inc. Techniques to engineer nanoscale patterned features using ions
US11488823B2 (en) 2015-06-25 2022-11-01 Varian Semiconductor Equipment Associates, Inc. Techniques to engineer nanoscale patterned features using ions
US11043380B2 (en) 2015-06-25 2021-06-22 Varian Semiconductor Equipment Associates, Inc. Techniques to engineer nanoscale patterned features using ions
US9984889B2 (en) 2016-03-08 2018-05-29 Varian Semiconductor Equipment Associates, Inc. Techniques for manipulating patterned features using ions
US10381232B2 (en) 2016-03-08 2019-08-13 Varian Semiconductor Equipment Associates, Inc. Techniques for manipulating patterned features using ions
WO2017155872A1 (en) * 2016-03-08 2017-09-14 Varian Semiconductor Equipment Associates, Inc. Techniques for manipulating patterned features using ions
US10229832B2 (en) 2016-09-22 2019-03-12 Varian Semiconductor Equipment Associates, Inc. Techniques for forming patterned features using directional ions
WO2023126324A1 (en) * 2021-12-31 2023-07-06 SMART Photonics Holding B.V. Polarisation converter and method of fabrication
WO2024056818A1 (en) * 2022-09-15 2024-03-21 SMART Photonics Holding B.V. Polarisation control

Also Published As

Publication number Publication date
JP4054325B2 (ja) 2008-02-27

Similar Documents

Publication Publication Date Title
Wei et al. Monolithic integration of embedded III-V lasers on SOI
Sekiya et al. Design, fabrication, and optical characteristics of freestanding GaN waveguides on silicon substrate
JP4054325B2 (ja) 半導体素子の作製方法及び半導体素子
JP5254174B2 (ja) 半導体表面におけるパターンの作製方法
Dylewicz et al. Fabrication of submicron-sized features in InP/InGaAsP/AlGaInAs quantum well heterostructures by optimized inductively coupled plasma etching with Cl2/Ar/N2 chemistry
US7981707B2 (en) Method for enhancing optical characteristics of multilayer optoelectronic components
US7723138B2 (en) Method of fabricating a semiconductor optical device
JP4007609B2 (ja) 半導体素子の作製方法
JP2003258376A (ja) 半導体レーザ装置の製造方法
JP2012054367A (ja) 半導体素子およびその作製方法
JP3007928B2 (ja) 光半導体素子の製造方法
JP4734633B2 (ja) 周期構造体およびその製造方法
JP2012199310A (ja) 半導体素子の作製方法
JP2004247710A (ja) 半導体素子の作製方法及び半導体素子
US7060516B2 (en) Method for integrating optical devices in a single epitaxial growth step
JP5551575B2 (ja) 半導体素子の作製方法
JP2605650B2 (ja) 光アイソレータ
JP5681016B2 (ja) 半導体素子の作製方法
Scherer et al. GaAs-based 1.3 μm microlasers with photonic crystal mirrors
JP5254266B2 (ja) 半導体表面におけるパターンの作製方法
Liao Vertical Integration of Optical Waveguides in the AlGaAs/GaAs Semiconductors
JP2012186406A (ja) 半導体素子の作製方法
Wong Fabrication of distributed feeback devices using X-ray lithography
JP2012204640A (ja) アライメントマーク形成方法及び光半導体素子の製造方法
Pernas et al. Channel waveguides grown by selective area chemical beam epitaxy

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111214

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111214

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121214

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121214

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131214

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees