JP2004247710A - 半導体素子の作製方法及び半導体素子 - Google Patents

半導体素子の作製方法及び半導体素子 Download PDF

Info

Publication number
JP2004247710A
JP2004247710A JP2003413716A JP2003413716A JP2004247710A JP 2004247710 A JP2004247710 A JP 2004247710A JP 2003413716 A JP2003413716 A JP 2003413716A JP 2003413716 A JP2003413716 A JP 2003413716A JP 2004247710 A JP2004247710 A JP 2004247710A
Authority
JP
Japan
Prior art keywords
mask
diffraction grating
semiconductor
etching
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003413716A
Other languages
English (en)
Inventor
Tomoo Yamamoto
知生 山本
Yuzo Yoshikuni
裕三 吉國
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2003413716A priority Critical patent/JP2004247710A/ja
Publication of JP2004247710A publication Critical patent/JP2004247710A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】 マスクを用いたエッチング加工を改良した半導体素子の作製方法及び半導体素子を提供すること。
【解決手段】 InP基板140上のInPクラッド層141の表面にマスク材料142を形成する。マスク材料上にレジストを塗布した後に電子ビーム露光法により回折格子の作製マスク用のレジストパターン143を作製する。反応性ドライエッチングによってマスク材料を加工することにより、レジストパターンをマスク材料142に転写する。レジストパターン143を除去することにより、InP基板上に回折格子の作製用のマスク145が形成される。マスク145を用いてドライエッチングを施すと、素子両端で深さが浅く素子中央部で深い回折格子146が形成される。
【選択図】 図14

Description

本発明は、半導体素子の作製方法及び半導体素子に関し、より詳細には、超高速波長多重光通信に必要な半導体素子の作製方法及び半導体素子に関する。
将来の通信情報量の増大に対して、光周波数(波長)多重通信システムにおける高性能・高機能デバイスの研究開発が盛んである。このとき、複雑なデバイスの構造の集積化が重要となり、加工(エッチング)、結晶再成長技術などによるデバイス作製プロセス技術が必要となる(例えば、特許文献1及び非特許文献1参照)。特に、複数の構造を集積化する場合、通常、複数回数のエッチングプロセスが必要となる(例えば、非特許文献2参照)。
図1(a)〜(f)は、深さのエッチングを施すエッチングプロセスの従来方法を説明するための工程図で、図1(a)はマスク(誘電体など)を形成した試料、図1(b)は1回目のエッチング工程、図1(c)はマスク除去工程、図1(d)は2回目のエッチング用のマスク形成工程、図1(e)は2回目のエッチング工程、図1(f)はマスク除去後の各プロセス段階での試料を各々示す図である。
試料(例えば、InP結晶)11に異なる深さのエッチングを施す場合には、初めのエッチングの際にエッチングしない部分をマスク(誘電体など)12で覆った(図1(a))後にエッチングする(図1(b))。次に、1回目のエッチング用のマスクを除去した(図1(c))後に、2回目のエッチングのために再度エッチングしない部分をマスクで覆い(図1(d))、さらにエッチングする(図1(e),(f))というプロセスを繰り返さなくてはならない(例えば、特許文献1参照)。
一方、(波長)多重通信システムで用いられるデバイスの1つとして、回折格子を有する半導体レーザ、例えば、分布帰還型(DFB)半導体レーザまたは分布反射型(DBR)半導体レーザは、優れた単一モード発振特性を示すことから注目されている。
図2は、回折格子を有する半導体レーザの素子長方向の断面図で、図中符号20はn型InP基板、21はn型InPバッファ層、22は回折格子、23はInGaAsP(組成波長:1.1μm)ガイド層、24は6層のInGaAsP歪量子井戸(歪量:1.0%)層と5層のInGaAsP(組成波長:1.3μm)の多重量子井戸層からなる活性層(発光波長:1.55μm、活性層長400μm)、25はDBR回折格子領域InGaAsP(組成波長:1.4μm)ガイド層(回折格子長は活性層の前後それぞれ400μm)、26はInGaAsP(組成波長:1.3μm)ガイド層、27はp型InPクラッド層、28はp型InGaAs(組成波長:1.65μm)コンタクト層、291はn型オーミック電極、292はp型オーミック電極を示している。
図3は、分布帰還型(DFB)半導体レーザの素子長方向の断面図で、図中符号30はn型InP基板、31はn型InPバッファ層、32は回折格子、33はInGaAsP(組成波長:1.1μm)ガイド層、34は6層のInGaAsP歪量子井戸(歪量:1.0%)層と5層のInGaAsP(組成波長:1.1μm)の多重量子井戸層からなる活性層(発光波長:1.55μm)、35はInGaAsP(組成波長:1.1μm)ガイド層、36はp型InPクラッド層、37はp型InGaAs(組成波長:1.65μm)コンタクト層、38はn型オーミック電極、39はp型オーミック電極を示している。
このように従来の半導体素子の構成においては、半導体素子内での回折格子22,32の深さが一定であり、すなわち、結合定数が一定である。
特開平8−250459号公報 "Electrical Evaluation of Dry Etching Damage on the Side Wall of Mesa Structure", N. Yamamoto, H. Mawatari, and K. Kishi, Jpn. J. Appl. Phys. Vol.38(1999) pp.1143-1146 Low-Loss, Compact, and Polarization Independent PHASAR Demultiplexer Fabricated by Using a Double-Etch Process", IEEE Photonics Technol. Lett. Vol.14, No.1(2002) pp.62-64. 半導体フォトニクス工学、池上徹彦他著、コロナ社、1995年1月10日発行 p.307、p200 光集積デバイス、小林功郎著、共立出版、1999年7月15日発行、p.140
半導体素子の作製において、深さの異なるエッチングを要する場合には、複数回のマスク形成工程とエッチングの工程が必須となるため、時間やコスト面での浪費につながるという問題があった。また、このような問題を考慮すると、深さが異なる微細かつ複雑な構造をエッチングにより形成することは実質的に困難であった。
一方、回折格子を有する半導体レーザにおいて、素子内での回折格子の深さが一定である場合、すなわち、結合定数が一定である場合、図4に示すように、回折格子の反射特性は多波長(モード)でピークを有する(例えば、非特許文献3参照)。したがって、当該回折格子をDFB,DBR半導体レーザに用いた場合、半導体レーザより出射される光スペクトルは、図5に示すように、中心波長51の両脇に数個のピーク(サイドモード)52を有する。このことは、半導体レーザを高周波数で動作させる際には動作モード(動作波長)を不安定にするので問題となる。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、高速多波長光通信に不可欠な高速半導体光素子として、マスクを用いたエッチング加工を改良した半導体素子の作製方法及び半導体素子を提供することにある。
本発明は、このような目的を達成するために、請求項1に記載の発明は、半導体の加工方法における該半導体の表面上に形成するマスクにおいて、マスクパターンの面積が該マスク内において変化していることを特徴とする。
また、請求項2に記載の発明は、請求項1に記載の発明において、前記半導体の加工方法が、ガスを用いるドライエッチングであることを特徴とする。
また、請求項3に記載の発明は、請求項1に記載の発明において、前記半導体の加工方法が、ガスに炭化水素系ガスを用いる加工方法であって、前記半導体の表面に炭化水素系重合体(ポリマー)を堆積させる工程と、該炭化水素系重合体(ポリマー)を除去する工程とを備えたことを特徴とする。
また、請求項4に記載の発明は、請求項1に記載の発明において、前記半導体の加工方法が、半導体素子内に回折格子を作製するものであることを特徴とする。
また、請求項5に記載の発明は、請求項1に記載の発明において、前記半導体の加工方法が、前記マスクをそのまま用いて、該加工方法により加工された前記半導体の表面上のみに半導体を成長する工程を備えたことを特徴とする。
また、請求項6に記載の発明は、基板上にバッファ層を介して形成された回折格子と、該回折格子上にガイド層を介して形成された活性層と、該活性層上にガイド層を介して形成されたクラッド層とを備えた半導体素子の作製方法において、基板上に形成されたクラッド層の表面にマスク材料を形成する第1の工程と、該第1の工程により形成されたマスク材料上に回折格子の作製マスク用のレジストパターンを作製する第2の工程と、該第2の工程により作製されたレジストパターンをマスクとして反応性ドライエッチングによって前記マスク材料を加工することにより、レジストパターンをマスク材料に転写する第3の工程と、該第3の工程により形成されたレジストパターンを除去することにより、回折格子の作製用のマスクを形成する第4の工程と、該第4の工程により形成されたマスクを用いてドライエッチングを施して、回折格子の素子長方向における端部の深さが浅く中央部の深さが深い回折格子を形成する第5の工程と、該第5の工程により形成された回折格子上に各層を積層させる第6の工程とを備えたことを特徴とする。
また、請求項7に記載の発明は、半導体の加工方法における該半導体の表面上に形成するマスクのマスクパターンの面積が、該マスク内において変化しており、半導体素子内に回折格子を有する半導体素子であって、該回折格子の深さが該半導体素子内で変化していることを特徴とする半導体素子。
また、請求項8に記載の発明は、請求項7記載の発明において、前記半導体素子における回折格子の素子長方向での中央部近傍の深さが、回折格子の端部の深さより深いことを特徴とする。
また、請求項9に記載の発明は、半導体の加工方法における該半導体の表面上に形成するマスクのマスクパターンの面積が、該マスク内において変化しており、半導体素子内に回折格子を有する半導体素子であって、該回折格子の結合係数が該半導体素子内で変化していることを特徴とする半導体素子。
また、請求項10に記載の発明は、請求項9に記載の発明において、前記半導体素子における回折格子の素子長方向での中央部近傍の結合係数が、回折格子の端部の結合係数より高いことを特徴とする。
また、請求項11に記載の発明は、基板上にバッファ層を介して形成された回折格子と、該回折格子上にガイド層を介して形成された活性層と、該活性層上にガイド層を介して形成されたクラッド層とを備えた半導体素子において、前記回折格子の深さが、該回折格子の素子長方向における端部と中央部とで異なる深さの構造を有することを特徴とする。
また、請求項12に記載の発明は、請求項11に記載の発明において、前記端部の深さよりも前記中央部の深さが深いことを特徴とする。
つまり、本発明は、異なる深さのエッチングを施す際に、エッチング深さに対応して面積の異なるマスクを用いることにより、1回のエッチングにより深さの異なるエッチングを可能にする。
このような構成により、回折格子の作製時に用いるマスクとして、回折格子の周辺部での面積が異なるマスクを用いることにより、半導体素子内での深さが変化する。すなわち、結合定数が変化する回折格子を有する半導体レーザを作製することができる。この回折格子の透過特性と反射特性は、図6に示すように、単一波長(モード)となる。この回折格子を半導体フィルタに用いた場合は消光比が改善される。また、DFB、DBR半導体レーザに用いた場合、出射される光スペクトルのサイドモードは抑制され、半導体レーザを動作させる際に動作モード(動作波長)が安定する。なお、図6において、符号61は結合定数が変化する回折格子を有する半導体レーザより出射される光スペクトルを示し、符号62は結合定数が一定である回折格子を有する半導体レーザより出射される光スペクトルを示している。
また、図7(a)〜(c)は、半導体におけるエッチング過程を説明するための図で、図7(a)はエッチング前(半導体とエッチング種の反応前)、図7(b)はエッチング時(半導体とエッチング種の反応時)、図7(c)はエッチング後(半導体とエッチング種の反応後)を各々示し、図中符号71は半導体原子、72はエッチング種(原子)を示している。
図7(a)〜(c)に示すように、半導体のエッチング過程において半導体表面で半導体とエッチング種(エッチングガスあるいはエッチング溶液)が反応することによりエッチングが進行する。
また、図8(a)〜(c)は、表面にマスクを形成した半導体におけるエッチング過程を説明するための図で、図8(a)はエッチング前(半導体とエッチング種の反応前)、図8(b)はエッチング時(半導体とエッチング種の反応時)、図8(c)はエッチング後(半導体とエッチング種の反応後)を各々示し、図中符号81は半導体原子、82はエッチング種(原子)、83はマスクを示している。
図8(a)〜(c)に示すように、このエッチングをする際に半導体表面をエッチング種と反応しない物質(例えば、酸化シリコン、窒化シリコンなどの誘電体など)をマスクに用いて覆った場合、マスク上のエッチング種は拡散してマスクで覆われていない半導体表面に到達する。この結果、マスク近傍の半導体表面ではエッチング種の密度が増加する。このエッチング種の増加は半導体のエッチング速度を増加させる。したがって、マスクの面積を変化させることにより半導体表面のエッチング種の密度を変化させることが可能になる。このことはエッチング深さの異なる形状の形成を可能にする。
また、図9(a),(b)は、表面にマスクを形成した半導体のエッチングにプラズマ状態のガスを用いる場合のドライエッチングの過程を説明するための図で、図9(a)はエッチング時、図9(b)はエッチング後を各々示し、図中符号91は半導体原子、92はマスク、93は電界の方向を示している。
図9(a),(b)に示すように、半導体のエッチングにプラズマ状態のガスを用いるドライエッチングの場合、マスクで覆われていない半導体表面に電界が集中することもエッチング速度に影響を与える。エッチング速度の制御にエッチング種に加えて電界の効果を考慮すれば制御性は向上する。すなわち、エッチング深さの異なる形状を高精度で形成することが可能になる。
また、半導体のエッチングにプラズマ状態のガスを用いるドライエッチングにおいて、ガスにメタンやエタンなどの炭化水素系のガスを用いる場合には、プラズマ状態においてガスが炭化水素基と水素に分解され、それぞれイオン化あるいは化学的に活性化(ラジカル化)される。以下、イオン化あるいは化学的に活性化(ラジカル化)された炭化水素基を「炭化水素プラズマ」、同様の水素原子を「水素プラズマ」という。
この炭化水素プラズマと水素プラズマが半導体に接触すると、半導体をエッチングする過程と半導体をエッチングすることなく、半導体上に重合体(ポリマー)を形成して堆積する過程が起こる。一般に水素プラズマが十分にある場合にはエッチング過程が主となり、水素プラズマが不足するとポリマーが堆積する過程が主となる。同時に誘電体(SiOなど)マスク表面においては、炭化水素プラズマと水素プラズマが誘電体と反応しないので重合物(ポリマー)となって堆積する。
図10(a)〜(d)は、炭化水素系エッチングにおいてポリマーが堆積する過程を説明するための図で、図10(a)はエッチング前(半導体とエッチング種の反応前)、図10(b),(c)はエッチング時(半導体とエッチング種の反応時)、図10(d)はエッチング後(半導体とエッチング種の反応後)を示す図である。図中符号101は半導体原子、102は炭化水素プラズマ、103は水素プラズマ、104は誘電体(SiOなど)マスク、105はポリマーを示している。
炭化水素系ガス又は炭化水素系ガスと水素の混合ガスは、プラズマ状態において炭化水素プラズマと水素プラズマに分解される(図10(a))。半導体表面において飛来した炭化水素プラズマ102に比べて水素プラズマ103が不足するとき、半導体およびマスク表面のほとんどを炭化水素プラズマが覆う(図10(b))。このとき、マスク上でポリマーの堆積に寄与しなかった余剰の炭化水素プラズマ102が半導体表面に流入する。そこで、マスク面積(マスク幅)の増加に伴い半導体表面に流入する炭化水素基の量(濃度)が増加するので、堆積するポリマーの厚さが増加する(図10(c))。そして、異なるマスク面積によりその周辺の開口部(半導体表面)に堆積するポリマー105の厚さが変化する(図10(d))。
この半導体上に堆積されたポリマー105は、酸素プラズマ照射により酸素プラズマと反応した結果、炭酸ガスと水となって除去される。そこで、酸素プラズマの一定時間照射により部分的に厚さの異なるポリマーのうち一定の厚さ以下のポリマーが除去されるので、部分的に選択的にポリマーを除去して半導体表面を露出することができる。
この試料についてエッチング過程が主となるプラズマ条件によりエッチングを施せば、ポリマーが堆積した部分は、エッチングが進行せずに半導体表面が露出した部分のみ選択的にエッチングが進行する。このことはエッチング深さの異なる形状の形成を可能にする。
さらに、上述のプラズマ状態において、水素プラズマの量は炭化水素系ガスに水素を混合させることにより増加でき、また、放電電力やガス圧力などによりプラズマ状態を制御することにより増減できる。
図11(a)〜(d)は、炭化水素系エッチングにおいてポリマーの堆積とともにエッチングが進行する過程を説明するための図で、図11(a)はエッチング前(半導体とエッチング種の反応前)、図11(b),(c)はエッチング時(半導体とエッチング種の反応時)、図11(d)はエッチング後(半導体とエッチング種の反応後)を示す図である。図中符号111は半導体原子、112は炭化水素プラズマ、113は水素プラズマ、114は誘電体(SiOなど)マスク、115はポリマーを示している。
この水素プラズマの量の制御により堆積するポリマーの量を制御でき、さらに部分的にエッチングを進行させることができる。炭化水素系ガスまたは炭化水素系ガスと水素の混合ガスは、プラズマ状態において炭化水素プラズマ112と水素プラズマ113に分解される(図11(a))。これらの炭化水素プラズマ112と水素プラズマ113は、半導体およびマスク114の表面に到達する(図11(b))。このとき、水素プラズマ113の量を増加させれば、マスク表面においてポリマーの形成に寄与しなかった水素プラズマ113が、マスク114の近傍の半導体表面に流入する(図11(c))。
この水素プラズマ113が、半導体表面のエッチングの進行に不足していた水素プラズマを補充することにより、マスク114の近傍の半導体表面においては、ポリマーが堆積することなくエッチングが進行する。一方、マスク114から離れた部分では水素プラズマ113が補充されないためポリマー115が堆積する(図11(d))。
したがって、半導体のエッチングはマスクから離れた部分では進行せず、マスク近傍においてのみ選択的に進行する。このことはエッチング深さの異なる形状の形成を可能にする。また、このエッチング過程において、マスク表面および半導体表面上に堆積されたポリマーは、酸素プラズマ照射により酸素プラズマと反応した結果、炭酸ガスと水となって除去される。
以上説明したように本発明によれば、半導体の加工方法における半導体の表面上に形成するマスクにおいて、マスクパターンの面積がマスク内において変化しているので、異なる深さのエッチングを施す際に、エッチング深さに対応して面積の異なるマスクを用いることにより、1回のエッチングにより深さの異なるエッチングを可能にし、高速多波長光通信に不可欠な高速半導体光素子を提供することができる。
以下、図面を参照して本発明の実施例について説明する。
図12は、本発明の実施例1であるDBR半導体レーザの素子長方向の断面図で、図中符号120はn型InP基板、121はn型InPバッファ層、122は回折格子、123はInGaAsP(組成波長:1.1μm)ガイド層、124は6層のInGaAsP歪量子井戸(歪量:1.0%)層と5層のInGaAsP(組成波長:1.3μm)の多重量子井戸層からなる活性層(発光波長:1.55μm、活性層長:400μm)、125はDBR回折格子領域InGaAsP(組成波長:1.4μm)ガイド層(回折格子長は活性層の前後それぞれ400μm)、126はInGaAsP(組成波長:1.3μm)ガイド層、127はp型InPクラッド層、128はp型InGaAs(組成波長:1.65μm)コンタクト層、1291はn型オーミック電極、1292はp型オーミック電極を示している。
本発明は、InP基板120上にバッファ層121を介して形成された回折格子122と、この回折格子122上にガイド層123を介して形成された活性層124と、この活性層124上にガイド層126を介して形成されたクラッド層127とを備えた半導体素子であり、回折格子122の深さが、この回折格子122の素子長方向における端部と中央部とで異なる深さの構造を有する。より具体的には、端部の深さよりも中央部の深さが深い構造を有している。
半導体素子の発振波長は1.55μmである。半導体素子の長さは500μmである。回折格子122のピッチ(周期)は240nm(凸部:120nm、凹部:120nm)であり、深さは素子における回折格子の素子長方向での端部で浅くなっており5nm、素子における回折格子の素子長方向での中央部で深くなっており30nmである。
このように、本発明は、半導体の表面上に形成するマスクのマスクパターンの面積が、マスク内において変化しており、半導体素子内に回折格子を有し、この回折格子の深さが半導体素子内で変化しており、半導体素子における回折格子の素子長方向での中央部近傍の回折格子の深さが、半導体素子における回折格子の素子長方向での端部の深さより深く構成されている。
図13(a),(b)は、本発明における回折格子により得られる反射特性を示す図で、図13(a)は、位置に対する結合係数κを示し、図13(b)はブラッグ波長からのずれに対する反射率を示している。
図中符号131は、この回折格子の有する結合係数を示す。回折格子の深さが回折格子の両端部で5nm、中央部で30nmとなるように変化させることにより、結合係数κは回折格子の両端部で5cm−1、中央部で80cm−1と変化する。この回折格子を用いた場合の反射スペクトルを132に示す。比較のために結合係数が80nm−1一定の場合の反射スペクトルを133に示す。回折格子の深さ、すなわち、結合係数を変化させることにより反射スペクトルのサイドモードが抑制されることがわかる。このことは、DFBレーザを高周波数(高速)動作させたときの発振スペクトルにおけるサイドモードが抑制されることを示唆する。このように、本実施例の構造の回折格子を有するDFB半導体レーザは高速動作に優れる。
図14(a)〜(h)は、本発明の実施例2として、上述した実施例1のDBR半導体レーザにおける回折格子の作製方法を示す図で、図14(a)は用意された試料、図14(b)は表面に酸化シリコン(SiO)膜142を形成した試料、図14(c)はSiO膜142上にレジストパターン143を作製した試料、図14(d)はレジストパターン143をマスクとしてSiOマスクを形成した試料、図14(e)はSiOマスクを形成した試料(レジストパターン142除去後)、図14(f)は図14(e)の断面図、図14(g)はエッチング後の試料断面図、図14(h)は回折格子形成後(SiOマスク除去後)の試料断面図を各々示している。
InP基板140上のInPクラッド層141の表面に(図14(a))酸化シリコン(SiO)膜142を形成する(図14(b))。次に、SiO膜上にレジストを塗布した後に電子ビーム露光法により回折格子の作製マスク用のレジストパターン143を作製する(図14(c))。次に、レジストパターン143をマスクとして反応性ドライエッチングによってSiO膜を加工することにより、レジストパターンをSiO膜142に転写する(図14(d))。次に、レジストパターン143を除去することにより、InP基板141上に回折格子の作製用のSiOマスク145が形成される(図14(e),(f))。
次に、SiOマスク145の形状1450は、素子長1451が500μm。回折格子の幅1452が3.0μm、ピッチ(周期)1453は240nm(SiO部:120nm、窓部:120nm)であり、回折格子の周辺でのマスクの面積は回折格子の両端で狭くなっており(マスク幅1454は1μm)、回折格子の中央部で広くなっている(マスク幅1456は5μm)。なお、図中符号1455は、回折格子の端部から回折格子の中央部までの距離を示している。
このSiOマスク145を用いて、メタン/水素混合ガスを用いた反応性イオンエッチング(RIE)法によりドライエッチングを施すと、回折格子の両端で深さが浅く回折格子の中央部で深い回折格子146が形成される(図14(g))。次に、SiOマスク145の除去後(図14(h))に、この回折格子146上に有機金属気相成長法(MOVPE)により積層することにより、図12に示すような素子構造が作製される。
つまり、半導体の表面上に形成するマスクにおいて、マスクパターンの面積がマスク内において変化しており、半導体の加工方法がガスを用いるドライエッチングであり、これにより、半導体素子内に回折格子を作製する(図14(g))。
また、半導体の表面上に形成するマスクのマスクパターンの面積が、マスク内において変化しており、半導体素子内に回折格子を有し、この回折格子の結合係数が半導体素子内で変化しており、この半導体素子における回折格子の素子長方向での中央部近傍の結合係数が、半導体素子における回折格子の素子長方向での端部の結合係数より高く構成されている。
本発明の実施例3として、上述した実施例1のDBR半導体レーザにおける回折格子の作製方法について説明する。
本実施例3は、ドライエッチングに炭化水素系のガスを用いる場合において一定の条件で生じるポリマーを利用するものである。InP基板上の回折格子の作製用のSiOマスクは、上述した実施例2と同様のものを用いる。
図15(a)〜(f)は、本実施例3における回折格子の作製方法を説明するための回折格子の一部を示す図で、図15(a)はエッチング前の回折格子作製用マスクを有する試料の一部、図15(b)は1回目のエッチングによりポリマーが堆積した試料の一部、図15(c)は酸素プラズマを照射した試料の一部、図15(d)は2回目のエッチングをした試料の一部、図15(e)はエッチングと酸素プラズマ照射図15(b)〜図15(d)を繰り返し施して作製された回折格子深さの異なる試料の一部、図15(f)はその断面図を示す図である。図中符号150はInP基板、151は回折格子作製用マスク、151aはマスクの開口部、152はポリマーを示している。
InP基板150の表面に回折格子周辺でのマスクの面積(幅)が異なるマスク151を形成した試料(図15(a))について、メタンガスを用いた反応性イオンエッチング(Reactive Ion Etching;RIE)を施す。RIE条件はメタンガス流量が80sccm、ガス圧力が5Pa、放電電力が50Wであり、この条件下ではポリマー152が堆積する過程が主となる。このとき、開口部151aに堆積するポリマー152の厚さはマスク151の幅に依存し、マスク151の幅が広いほどマスク151上から開口部151aに流入する炭化水素基が多量になるので、堆積するポリマー152の厚さは増加する(図15(b))。
例えば、図15(a)において、RIEを10分間施したときに開口部151aに堆積するポリマー152の厚さは、マスク幅が広くなるにつれて0.1μm、0.2μm、0.3μmと増加するものとする。引き続き、酸素プラズマを酸素流量10sccm、ガス圧力10Pa、放電電力100Wで1分間照射すると、開口部151aに堆積したポリマー0.1μm厚が除去される。
したがって、上述したRIE時に0.1μmより厚いポリマー152が堆積した開口部151aにおいては、ポリマー152が残留し、0.1μm以下の厚さでポリマー152が堆積した開口部151aにおいては、ポリマー152が完全に除去されてInP基板150の表面が露出する(図15(c))。引き続き、エッチング過程が主となる条件(メタンと水素の混合ガス(メタン濃度20%)のガス流量80sccm、ガス圧力が10Pa、放電電力が100W)でRIEを施せばInP基板150が露出した開口部151aのみエッチングが進行し、ポリマー152が残留する開口部151aでは、エッチングが進行しない(図15(d))。
このように、初めに0.1μm以下の厚さでポリマーが堆積した開口部においてのみ選択的にエッチングがされる。引き続き、同様の酸素プラズマ照射による0.1μm厚さのポリマーの除去とRIEを繰り返して施すことにより、深さの異なる回折格子を形成することができる(図15(e),(f))。SiOマスク除去後に、この回折格子上に有機金属気相成長法(MOVPE)で積層することにより、図12に示す素子構造が作製される。
本実施例3におけるInP基板上に堆積するポリマーの厚さの開口部幅依存性は、メタンガス流量を0−500sccm、ガス圧力を0.01−50Pa、放電電力を50−500Wの範囲で変化させることにより変化する。また、RIE時間を変化させることにより、堆積するポリマーの厚さを変化させることができる。また、メタンと水素の混合ガスのメタンガス濃度を0.1−100%、ガス流量を0−500sccm、ガス圧力を0.01−50Pa、放電電力を50−500Wの範囲で変化させることにより、エッチング速度を変化させることができる。酸素プラズマ照射は、本実施例3の条件に限定されず他の条件でもポリマーを除去することができる。
図16(a)〜(e)は、本発明の実施例4として、上述した実施例1のDBR半導体レーザにおける回折格子の作製方法を示す図で、図15(a)は回折格子作製マスク形成後の試料の上面図、図15(b)はその全体図、図15(c)はその断面図、図15(d)はエッチングした後の試料の断面図、図15(e)はSiOマスク除去後の試料の断面図である。図中符号160は回折格子作製用SiOマスク、161は回折格子長、162はマスクの幅、163はピッチ(周期)、164は素子両端でのマスク幅、165は素子中央部でのマスク幅を示している。
本実施例4は、炭化水素系のガスを用いたドライエッチングにおいて生じるポリマーを利用する点で上述した実施例3と同じであるが、エッチングに用いるマスク形状、回折格子の形成過程が異なる。
本実施例4に用いるSiOマスクの形状160は、回折格子長161が400μm、マスクの幅162が40μm、ピッチ(周期)163は240nm(SiO部:120nm、窓部:120nm)であり、回折格子の開口部の幅は素子両端で広くなっており(開口部の幅164は30μm)、素子中央部で狭くなっている(開口部の幅165は1μm)。
図17(a)〜(g)は、本実施例4における回折格子の作製方法を説明するための回折格子の一部を示す図で、図17(a)はエッチング前の回折格子作製用マスクを有する試料の一部、図17(b)は1回目のエッチングにより開口部の一部にポリマーが堆積した試料の一部、図17(c)は酸素プラズマを照射した試料の一部、図17(d)は2回目のエッチングをした試料の一部、図17(e)はエッチングと酸素プラズマ照射図17(b)〜図17(d)を繰り返し施して作製された回折格子深さの異なる試料の一部、図17(f)はメサ構造に加工された試料、図17(g)はその断面図である。図中符号170はInP基板、171は回折格子作製用マスク、171aはマスクの開口部、172はポリマーを示している。
InP基板170の表面に回折格子の開口部171aの幅が異なるマスク171を形成する(図17(a))。ここで開口部171aの幅はそれぞれ2.0μm、4.0μm、6.0μm、8.0μmとする。初めにメタンと水素の混合ガスを用いたRIEをメタン流量40sccm、水素流量2sccm、ガス圧力が10Pa、放電電力が100Wで施すと、幅が2μm以下の開口部171aにおいては、マスク171上から水素の供給が十分あるのでポリマーが堆積することなくエッチングが進行する。
一方、幅が2μmより広い開口部171aにおいては、マスク171上から水素の供給が不足するので、ポリマー172が堆積してエッチングが進行しない(図17(b))。引き続き、酸素プラズマを酸素流量10sccm、ガス圧力10Pa、放電電力400Wで1分間照射すると、堆積したポリマー172が除去される(図17(c))。
次に、水素流量を増加させた条件(メタン流量40sccm、水素流量5sccm、ガス圧力が10Pa、放電電力が100W)でRIEを施すと、幅が4μm以下の開口部171aにおいては、水素の供給が増加するのでポリマー172が堆積することなくエッチングが進行する。一方、幅が4μmより広い開口部171aにおいては、マスク171上から水素の供給がまだ不足するので、ポリマー171が堆積してエッチングが進行しない(図17(d))。
したがって、幅が2μm以下の開口部171aにおいては、初めのRIEによるエッチングの後にさらに2度目のRIEによるエッチングが進行するので、その深さは、幅が2μmから4μmまでの開口部の深さよりも深くなる。引き続き酸素プラズマを照射することにより、上述と同様に堆積したポリマー172が除去される(図17(e))。このようにRIEと酸素プラズマ照射を交互に繰り返す際に、RIEを施すごとに水素流量を増加させることにより、深さの異なる回折格子を形成することができる。
このとき、水素流量は100sccmまで増加させることができる。その後、メサ構造加工(図17(f))、SiOマスク除去(図17(g))後に、この回折格子上に有機金属気相成長法(MOVPE)により積層することにより、図12に示す素子構造が作製される。
この際、回折格子の開口部の両端部にはマスク上で反応に寄与しなかった水素(プラズマ)が流入する。この水素プラズマ分だけメタンが反応してエッチングが進行する。したがって、ポリマーが堆積する開口部においても両端の一部分のみでエッチングが進行する。このように、開口部の全域において深さが均一にならないという問題が生じる場合がある。しかしながら、実際のデバイスにおいてはメサ構造が採用されるため、開口部の両端部はメサ形成時に切り落とされるので、実際のデバイス作製上における問題とはならない。
本実施例4では、RIE時に開口部において、エッチングに寄与する水素の量を水素流量により変化させたが、ガス圧(0.01Pa−50Pa)によるマスク上から水素の拡散距離の変化または放電電力(50−500W)によるイオン化される水素の量の変化によっても変化させることができ、同様の効果が得られる。
図18は、本発明の実施例5として回折格子の深さが素子両端面で浅く、素子中央部で深くなっているDFB半導体レーザの素子長方向の断面図で、図中符号180はn型InP基板、181はn型InPバッファ層、182は回折格子、183はInGaAsP(組成波長:1.1μm)ガイド層、184は6層のInGaAsP歪量子井戸(歪量:1.0%)層と5層のInGaAsP(組成波長:1.3μm)の多重量子井戸層からなる活性層(発光波長:1.55μm)、185はInGaAsP(組成波長:1.3μm)ガイド層、186はp型InPクラッド層、187はp型InGaAs(組成波長:1.65μm)コンタクト層、188はn型オーミック電極、189はp型オーミック電極を示している。
半導体素子の発振波長は1.55μmである。半導体素子の長さは500μmである。回折格子182のピッチ(周期)は240nm(凸部:120nm、凹部:120nm)であり、深さは素子における回折格子の素子長方向での端部で浅くなっており5nm、素子における回折格子の素子長方向での中央部で深くなっており30nmである。このように、回折格子の深さを素子両端面で浅く、素子中央部で深くすることにより、このDFB半導体レーザを動作させたときの発振スペクトルにおけるサイドモードが抑制される。
図19は、回折格子の深さが一方の素子端面近傍で浅く、もう一方の素子端面近で深くなっているDFB半導体レーザの構造の断面図で、図中符号190はn型InP基板、191はn型InPバッファ層、192は回折格子、193はInGaAsP(組成波長:1.1μm)ガイド層、194は6層のInGaAsP歪量子井戸(歪量:1.0%)層と5層のInGaAsP(組成波長:1.3μm)障壁層の多重量子井戸層からなる活性層(発光波長:1.55μm)、195はInGaAsP(組成波長:1.1μm)ガイド層、196はp型InPクラッド層、197はp型InGaAs(組成波長:1615μm)コンタクト層、198はn型オーミック電極、199はp型オーミック電極を示している。
半導体素子の発振波長は1.55μmである。半導体素子の長さは500μmである。回折格子192のピッチ(周期)は240nm(凸部:120nm、凹部:120nm)である。その深さは一方の素子端面で5nmであり、もう一方の素子端面に向って素子内で単調増加して、もう一方の端面近傍で30nmである。このように回折格子の深さを素子内で単調に変化させることによっても、この図19のDFBレーザを動作させたときの発振スペクトルにおけるサイドモードは抑制される。なお、本実施例5における回折格子の作製方法及び効果は、上述した実施例1の場合と同様である。
図20は、本発明の実施例6である半導体波長可変フィルタの構成図である。図中符号200はn型InP基板、201はn型InPバッファ層、202は回折格子、203はInGaAsP(組成波長:1.1μm)ガイド層、204はInGaAsP(組成波長:1.4μm)ガイド層、205はInGaAsP(組成波長:1.1μm)ガイド層、206はp型InPクラッド層、207はp型InGaAs(組成波長:1.65μm)コンタクト層、208はn型オーミック電極、209はp型オーミック電極、2010は入力光、2011は出力光を示している。
半導体素子の長さは1mmである。回折格子202のピッチ(周期)は240nm(凸部:120nm、凹部:120nm)であり、深さは素子両端面で浅くなっており5nm、素子中央部で深くなっており30nmである。多波長の光を含む入力光210から、回折格子のピッチとガイド層の屈折率から定まる波長の光211を選択して出力する。出力光211の波長は、素子内への電流注入に伴うガイド層204の屈折率の変化により変化させることができる。
この素子の構造(ガイド層のInGaAsP組成と回折格子のピッチ)は、1.55μm周辺の波長に対応できるように設計されている。この素子において、回折格子の深さを変化させることにより、回折格子の深さが一定の場合に比べて、単一のモード(波長)の光が出力できるようになる。
図21(a)〜(h)は、本発明の実施例7である半導体レーザ素子の作製方法を示す図で、図21(a)はこの半導体レーザ素子の全体図、図21(b)は作製プロセス前の試料、図21(c)はドライエッチングを施した試料、図21(d)はエッチングされた後に引き続きガイド層を選択成長した試料、図21(e)はメサ形成用ストライプマスクが形成された試料、図21(f)はメサ構造に加工された試料、図21(g)はpn構造埋め込み層が成長された試料、図21(h)はクラッド層とコンタクト層が成長された試料を示す図である。
図中符号210はn型InP基板、211はn型InPバッファ層、212は活性層、213はスポットサイズ変換用InGaAsP(組成波長:1.2μm)ガイド層、214はInGaAsP(組成波長:1.1μm)ガイド層、215はp型InP埋込み層、216はn型InP埋込み層、217はp型InPクラッド層、218はp型InGaAs(組成波長:1.65μm)コンタクト層、219はSiO層、2110はn型オーミック電極、2111はp型オーミック電極、2112はスポットサイズ変換部作製用マスク、2141はメサ形成用ストライプマスクを示している。
この半導体レーザ素子は、出射部分にスポットサイズ変換部を有することを特徴とする(例えば、非特許文献4参照)。スポットサイズ変換部とは、素子からの出射光の光ファイバに入射する効率(結合効率)を向上させるために発光ビーム径を広げるものである。このスポットサイズ変換部では、導波層の厚みを徐々に薄くすることにより、光分布をクラッド層に染み出させてスポットサイズを大きくする。
活性層212は、InGaAsP(組成波長:1.1μm)ガイド層、6層のInGaAsP歪量子井戸(歪量:0.8%)層と5層のInGaAsP(組成波長:1.1μm)障壁層の多重量子井戸層からなる活性層(発光波長:1.3μm)、InGaAsP(組成波長:1.1μm)ガイド層からなっている。
このレーザ構造におけるスポットサイズ変換部の作製方法を説明する。
活性層212に隣接するスポットサイズ変換用InGaAsP(組成波長:1.2μm)ガイド層213の表面にSiOマスク2112を形成する(図21(b))。このマスク2112においては、活性層212との境界側のマスク幅が狭く出射端側のマスク幅が広い形状を有する。同時に活性層212の表面は全面マスク2112で覆われている。この試料について実施例2示すドライエッチングで施すと、エッチング深さは、活性層212との境界側で浅く出射端側で深くなる(図21(c))。
このマスクをそのまま用いて、エッチングされたInGaAsP(組成波長:1.2μm)ガイド層上にInGaAsP(組成波長:1.1μm)ガイド層214を選択成長する(図21(d))。この選択成長は、幅の広いマスク近傍で成長層厚が厚く、幅の狭いマスク近傍で成長層厚が薄くなる特徴を有する(例えば、非特許文献3参照)。この特徴は、マスク上に飛来した成長原子がマスク上で成長せずに開口部(半導体表面)に拡散して開口部での成長に寄与することに起因する。したがって、幅の狭いマスク近傍に比べて幅の広いマスク近傍の方が開口部で成長に寄与する成長原子が多くなるので、成長層厚が厚くなる。
このように、エッチング深さの深い幅の広いマスク近傍で選択成長される層厚が厚いので、スポットサイズ変換部の表面は平坦になる。最後にメサ形成用ストライプマスク2141を形成(図21(e))後にメサ構造に加工する(図21(f))ことによりスポットサイズ変換部が形成される。この構造について、pn構造埋め込み層の成長(図21(g))、クラッド層とコンタクト層の成長(図21(h))後に、電極形成することより、本実施例7の半導体レーザ素子の構造が作製される(図21(a))。
図22(a)〜(e)は、本発明の実施例8である深さ方向に光を導波する光導波路(光配線)の作製方法を説明するための図で、図22(a)は作製プロセス前の試料、図22(b)はドライエッチングを施した試料、図22(c)はエッチングされた後に引き続きガイド層を選択成長した試料、図22(d)は引き続きクラッド層を選択成長した試料、図22(e)はメサ形成用ストライプマスクが形成された試料を示す図である。図中符号220はInP基板、221はエッチング用マスク、222はInGaAsP(組成波長:1.1μm)ガイド層、223はInPクラッド層を示している。
InP基板220の表面上にマスク幅が変化するマスク221を形成する(図22(a))。この試料について上述した実施例2で示すドライエッチングを施すと、エッチング深さはマスク幅の広い領域で深く、マスク幅の狭い領域で浅くなる(図22(b))。このマスクをそのまま用いて、エッチングされたInP基板220上にInGaAsP(組成波長:1.1μm)ガイド層222を選択成長して(図22(c))、引き続きInPクラッド層223を選択成長する(図22(d))。
さらに、この選択成長は幅の広いマスク近傍で成長層厚が厚く、幅の狭いマスク近傍で成長層厚が薄くなる特徴を有する。このように、幅の広いマスク近傍で選択成長される層厚が厚いので、導波路の表面は平坦になる。最後にメサ構造に加工することにより深さ方向に光を導波できる光導波路が形成される(図22(e))。
この構造について、埋め込み成長とエッチングを繰り返し施すことにより、3次元的な光導波路による光配線も可能になる。また、本実施例8によれば、導波路層厚が場所によって変化するが、選択成長の際にマスク幅を調整したマスクを新たに形成すれば、導波路層厚を一定にすることも可能である。
以上、本発明の各実施例について説明したが、上述した実施例では、回折格子を有する半導体素子としてDBR,DFBレーザに適用したが、同様に回折格子を有する光フィルタなどの半導体素子にも適用できる。
また、上述した実施例では、回折格子の深さを5〜30nmに設定したが、この深さに限られることはない。また、回折格子は素子長方向に対称である構造を有しているが対称である必要はない。さらに、回折格子は素子長方向における中央部の深さが両端部より深い構造を有しているが、回折格子の一方の端部からもう一方の端部に向けて深さが単純に増加する構造のように、回折格子の深さが変化する構造であれば同様の効果を奏する。この深さに対応して変化する結合係数も5〜80cm−1に設定したがこの値に限られることはない。
また、結合係数が素子長方向に対称である構造を有しているが対称である必要はない。さらに、結合係数は素子長方向における中央部の値が両端部より高い構造を有しているが、結合係数の一方の端部からもう一方の端部に向けて値が単純に増加する構造のように、結合係数の値が変化する構造であれば同様の効果を奏する。
また、上述した実施例では、素子用の半導体結晶として化合物半導体InP、InGaAsP結晶を用いたが、CaAs、SiGeなどの化合物半導体結晶やAlGaInAs、InGaN、GaInNAs、AlGaSbなどの混晶結晶を用いても可能である。また、本発明による装置が対応するレーザ光の波長として1.55μmを用いたが、InGaAsP結晶の組成などの構造、回折格子のピッチ(周期)を変えることにより1.0〜1.7μmの長波長帯にも対応でき、活性層に他の材料(InGaAlN、AlGaInP、AlGaSbなど)を用いることにより、0.8、2.5μmなどの他の波長にも対応できる。また、活性層における多重量子井戸構造には、6層、5nm厚のInGaAsP歪量子井戸層(歪量:1.0%)、5層、10nm厚のInGaAsP障壁層(組成波長:1.1μm)を用いたが、歪量、層数、層厚、結晶組成などの構造因子は変化させてもかまわない。
また、上述した実施例では、回折格子の加工にメタン/水素混合ガスを用いたRIEをドライエッチングとして用いたが、エッチングガスはメタン以外でもエタンやハロゲン系ガスなどでも構わない。また、希釈ガスも水素ガスだけではなく、N、Arなどでも構わないし、希釈ガスは用いなくても構わない。また、ドライエッチング法にRIE法を用いたが、イオンビームエッチングなどを用いても加工できる。また、エッチングガスを用いたドライエッチング以外でも、酸溶液も用いたウエットエッチングにより加工することも可能である。レジストパターン作製には、電子ビーム露光法を用いたが、干渉露光法を用いても作製できる。
また、上述した実施例では、回折格子の作製用のマスク材料として、SiOを用いたが、このSiOに限らずに窒化シリコンなどの他の誘電体、金属、レジスト等でもエッチングガスやエッチング酸溶液に対して耐性があれば用いることが可能である。
また、上述した実施例では、回折格子等の半導体の加工のためのドライエッチングにおいて、エッチングガスとして塩素やメタンを用いたが、エタン等の他の炭化水素系ガスや臭素などのハロゲン系ガスなど他のガスを用いても構わない。また、エッチングガスとして混合ガスを用いる際の希釈ガスには水素ガスだけでなく窒素やアルゴンなどでも構わないし、希釈ガスは用いなくても構わない。また、ドライエッチング法にRIBE、RIE法を用いたが、イオンビームアシストエッチングなどを用いても加工できる。
また、プラズマ状態のガスを用いたドライエッチング以外でも、プラズマ状態でないガスを用いたガスエッチング、酸溶液を用いたウエットエッチングにより加工することも可能である。レジストパターン作製には電子ビーム露光法以外でも干渉露光法を用いることができる。エッチングの際に半導体表面に形成するマスクには酸化シリコン(SiO)を用いたが、窒化シリコン、酸化チタンなどの誘電体や、金やチタンなどの金属を用いることもできる。
(a)〜(f)は、深さのエッチングを施すエッチングプロセスの従来方法を説明するための図である。 回折格子を有する半導体レーザの素子長方向の断面図である。 分布帰還型(DFB)半導体レーザの素子長方向の断面図である。 半導体レーザより出射される光スペクトルを示す図である。 半導体レーザより出射される光スペクトルを示す図である。 半導体レーザより出射される光スペクトルを示す図である。 (a)〜(c)は、半導体におけるエッチング過程を説明するための図である。 (a)〜(c)は、表面にマスクを形成した半導体におけるエッチング過程を説明するための図である。 (a),(b)は、表面にマスクを形成した半導体のエッチングにプラズマ状態のガスを用いる場合のドライエッチングの過程を説明するための図である。 (a)〜(d)は、炭化水素系エッチングにおいてポリマーが堆積する過程を説明するための図である。 (a)〜(d)は、炭化水素系エッチングにおいてポリマーの堆積とともにエッチングが進行する過程を説明するための図である。 本発明の実施例1であるDBR半導体レーザの素子長方向の断面図である。 (a),(b)は、本発明における回折格子により得られる反射特性を示す図である。 (a)〜(h)は、本発明の実施例2として、上述した実施例1のDBR半導体レーザにおける回折格子の作製方法を示す図である。 (a)〜(f)は、本実施例3における回折格子の作製方法を説明するための回折格子の一部を示す図である。 (a)〜(e)は、本発明の実施例4として、上述した実施例1のDBR半導体レーザにおける回折格子の作製方法を示す図である。 (a)〜(g)は、本実施例4における回折格子の作製方法を説明するための回折格子の一部を示す図である。 本発明の実施例5として回折格子の深さが素子両端面で浅く、素子中央部で深くなっているDFB半導体レーザの素子長方向の断面図である。 回折格子の深さが一方の素子端面近傍で浅く、もう一方の素子端面近で深くなっているDFB半導体レーザの構造の断面図である。 本発明の実施例6である半導体波長可変フィルタの構成図である。 (a)〜(h)は、本発明の実施例7である半導体レーザ素子の構成図である。 (a)〜(e)は、本発明の実施例8である深さ方向に光を導波する光導波路(光配線)の作製方法を説明するための図である。
符号の説明
11 試料(InP結晶)
12 マスク
20,30 n型InP基板
21,31 n型InPバッファ層
22,32 回折格子
23,25,26,33,35 InGaAsPガイド層
24,34 活性層
27,36 p型InPクラッド層
28,37 p型InGaAsコンタクト層
291,38 n型オーミック電極
292,39 p型オーミック電極
71,81,91 半導体原子
72,82 エッチング種(原子)
83,92 マスク
93 電界の方向
101,111 半導体原子
102,112 炭化水素プラズマ
103,113 水素プラズマ
104,114 誘電体(SiOなど)マスク
105,115 ポリマー
120,180,190,200,210 n型InP基板
121,181,191,201,211 n型InPバッファ層
122,182,192,202 回折格子
123,125,126,183,184,193,195,203,204,205,213,214 InGaAsPガイド層
124,184,194,212 活性層
127,186,196、206,217 p型InPクラッド層
128,187,197,207,218 p型InGaAsコンタクト層
1291,188,198,208,2110 n型オーミック電極
1292,189,199,209,2111 p型オーミック電極
140 InP基板
141 InPクラッド層
142 酸化シリコン(SiO)膜
143 レジストパターン
145 SiOマスク
146 回折格子
1450 SiOマスクの形状
1451 素子長
1452 回折格子の幅
1453,163 ピッチ(周期)
1454,164 素子端部でのマスク幅
1455 素子端部から素子中央部までの距離
1456,165 素子中央部でのマスク幅
151,171 回折格子作製用マスク
152,172 ポリマー
160 回折格子作製用SiOマスク
161 回折格子長
162 マスクの幅
215 p型InP埋込み層
216 n型InP埋込み層
219 SiO
2112 スポットサイズ変換部作製用マスク
2141 メサ形成用ストライプマスク
220 InP基板
221 エッチング用マスク
222 InGaAsPガイド層
223 InPクラッド層

Claims (12)

  1. 半導体の加工方法における該半導体の表面上に形成するマスクにおいて、マスクパターンの面積が該マスク内において変化していることを特徴とする半導体素子の作製方法。
  2. 前記半導体の加工方法が、ガスを用いるドライエッチングであることを特徴とする請求項1に記載の半導体素子の作製方法。
  3. 前記半導体の加工方法が、ガスに炭化水素系ガスを用いる加工方法であって、前記半導体の表面に炭化水素系重合体(ポリマー)を堆積させる工程と、該炭化水素系重合体(ポリマー)を除去する工程とを備えたことを特徴とする請求項1に記載の半導体素子の作製方法。
  4. 前記半導体の加工方法が、半導体素子内に回折格子を作製するものであることを特徴とする請求項1に記載の半導体素子の作製方法。
  5. 前記半導体の加工方法が、前記マスクをそのまま用いて、該加工方法により加工された前記半導体の表面上のみに半導体を成長する工程を備えたことを特徴とする請求項1に記載の半導体素子の作製方法。
  6. 基板上にバッファ層を介して形成された回折格子と、該回折格子上にガイド層を介して形成された活性層と、該活性層上にガイド層を介して形成されたクラッド層とを備えた半導体素子の作製方法において、
    基板上に形成されたクラッド層の表面にマスク材料を形成する第1の工程と、
    該第1の工程により形成されたマスク材料上に回折格子の作製マスク用のレジストパターンを作製する第2の工程と、
    該第2の工程により作製されたレジストパターンをマスクとして反応性ドライエッチングによって前記マスク材料を加工することにより、レジストパターンをマスク材料に転写する第3の工程と、
    該第3の工程により形成されたレジストパターンを除去することにより、回折格子の作製用のマスクを形成する第4の工程と、
    該第4の工程により形成されたマスクを用いてドライエッチングを施して、回折格子の素子長方向における端部の深さが浅く中央部の深さが深い回折格子を形成する第5の工程と、
    該第5の工程により形成された回折格子上に各層を積層させる第6の工程と
    を備えたことを特徴とする半導体素子の作製方法。
  7. 半導体の加工方法における該半導体の表面上に形成するマスクのマスクパターンの面積が、該マスク内において変化しており、半導体素子内に回折格子を有する半導体素子であって、該回折格子の深さが該半導体素子内で変化していることを特徴とする半導体素子。
  8. 前記半導体素子における回折格子の素子長方向での中央部近傍の深さが、回折格子の端部の深さより深いことを特徴とする請求項7に記載の半導体素子。
  9. 半導体の加工方法における該半導体の表面上に形成するマスクのマスクパターンの面積が、該マスク内において変化しており、半導体素子内に回折格子を有する半導体素子であって、該回折格子の結合係数が該半導体素子内で変化していることを特徴とする半導体素子。
  10. 前記半導体素子における回折格子の素子長方向での中央部近傍の結合係数が、回折格子の端部の結合係数より高いことを特徴とする請求項9に記載の半導体素子。
  11. 基板上にバッファ層を介して形成された回折格子と、該回折格子上にガイド層を介して形成された活性層と、該活性層上にガイド層を介して形成されたクラッド層とを備えた半導体素子において、前記回折格子の深さが、該回折格子の素子長方向における端部と中央部とで異なる深さの構造を有することを特徴とする半導体素子。
  12. 前記端部の深さよりも前記中央部の深さが深いことを特徴とする請求項11に記載の半導体素子。
JP2003413716A 2003-01-20 2003-12-11 半導体素子の作製方法及び半導体素子 Pending JP2004247710A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003413716A JP2004247710A (ja) 2003-01-20 2003-12-11 半導体素子の作製方法及び半導体素子

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003011256 2003-01-20
JP2003413716A JP2004247710A (ja) 2003-01-20 2003-12-11 半導体素子の作製方法及び半導体素子

Publications (1)

Publication Number Publication Date
JP2004247710A true JP2004247710A (ja) 2004-09-02

Family

ID=33031913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003413716A Pending JP2004247710A (ja) 2003-01-20 2003-12-11 半導体素子の作製方法及び半導体素子

Country Status (1)

Country Link
JP (1) JP2004247710A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243067A (ja) * 2006-03-10 2007-09-20 Mitsubishi Electric Corp 光半導体装置の製造方法
JP2011091107A (ja) * 2009-10-20 2011-05-06 Sumitomo Electric Ind Ltd 半導体回折格子素子、及び、半導体レーザ
JP2012054367A (ja) * 2010-08-31 2012-03-15 Nippon Telegr & Teleph Corp <Ntt> 半導体素子およびその作製方法
JP2012129422A (ja) * 2010-12-16 2012-07-05 Nippon Telegr & Teleph Corp <Ntt> 半導体素子の作製方法
CN113167947A (zh) * 2018-12-14 2021-07-23 应用材料股份有限公司 制造倾斜式光栅的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243067A (ja) * 2006-03-10 2007-09-20 Mitsubishi Electric Corp 光半導体装置の製造方法
JP2011091107A (ja) * 2009-10-20 2011-05-06 Sumitomo Electric Ind Ltd 半導体回折格子素子、及び、半導体レーザ
JP2012054367A (ja) * 2010-08-31 2012-03-15 Nippon Telegr & Teleph Corp <Ntt> 半導体素子およびその作製方法
JP2012129422A (ja) * 2010-12-16 2012-07-05 Nippon Telegr & Teleph Corp <Ntt> 半導体素子の作製方法
CN113167947A (zh) * 2018-12-14 2021-07-23 应用材料股份有限公司 制造倾斜式光栅的方法

Similar Documents

Publication Publication Date Title
US7981591B2 (en) Semiconductor buried grating fabrication method
JP5254174B2 (ja) 半導体表面におけるパターンの作製方法
JP4007609B2 (ja) 半導体素子の作製方法
JP2004247710A (ja) 半導体素子の作製方法及び半導体素子
JP2010045102A (ja) 半導体レーザおよび半導体レーザを作製する方法
JP2012054367A (ja) 半導体素子およびその作製方法
EP0363547B1 (en) Method for etching mirror facets of III-V semiconductor structures
JP4054325B2 (ja) 半導体素子の作製方法及び半導体素子
JP3971484B2 (ja) 半導体レーザ装置
US20090117676A1 (en) Semiconductor optical device
JPH04355909A (ja) パターン形成方法および半導体素子の製造方法
JP5551575B2 (ja) 半導体素子の作製方法
JP5254266B2 (ja) 半導体表面におけるパターンの作製方法
US6551936B2 (en) Method of etching patterns into epitaxial material
JP4210741B2 (ja) 光学装置を製造する方法
JP4992451B2 (ja) 半導体レーザ、および半導体レーザを作製する方法
Colombelli et al. Fabrication technologies for quantum cascade photonic-crystal microlasers
JP2012124387A (ja) 半導体素子の作製方法
JP5681016B2 (ja) 半導体素子の作製方法
JP2012186406A (ja) 半導体素子の作製方法
JP2011211162A (ja) 半導体素子の作製方法
JP4052145B2 (ja) エッチング方法
JP2008300737A (ja) 半導体素子の製造方法
JP2012199309A (ja) 半導体素子の作製方法
JP2012199310A (ja) 半導体素子の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060406

A977 Report on retrieval

Effective date: 20070802

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070824

A521 Written amendment

Effective date: 20071023

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080415