JP7170860B2 - 角度付き構造を形成するための技術 - Google Patents

角度付き構造を形成するための技術 Download PDF

Info

Publication number
JP7170860B2
JP7170860B2 JP2021519551A JP2021519551A JP7170860B2 JP 7170860 B2 JP7170860 B2 JP 7170860B2 JP 2021519551 A JP2021519551 A JP 2021519551A JP 2021519551 A JP2021519551 A JP 2021519551A JP 7170860 B2 JP7170860 B2 JP 7170860B2
Authority
JP
Japan
Prior art keywords
mask
substrate
angled
etching
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021519551A
Other languages
English (en)
Other versions
JP2022504502A (ja
Inventor
モーガン エヴァンズ，
ジョセフ シー． オルソン，
ティマーマン タイセン， ラトガー マイヤー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2022504502A publication Critical patent/JP2022504502A/ja
Application granted granted Critical
Publication of JP7170860B2 publication Critical patent/JP7170860B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/18—Diffraction gratings
    • G02B5/1847—Manufacturing methods
    • G02B5/1857—Manufacturing methods using exposure or etching means, e.g. holography, photolithography, exposure to electron or ion beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Drying Of Semiconductors (AREA)
  • Diffracting Gratings Or Hologram Optical Elements (AREA)

Description

［０００１］本開示は、光学要素に関し、より具体的には、光学レンズに可変格子を形成するためのアプローチに関する。
［０００２］角度の付いた構造が、様々なエッチングおよびリソグラフィアプローチを使用して、様々な用途のために基板に形成され得る。光学レンズが、様々な利点のため、光を操作するのに長い間使用されてきた。最近、マイクロ回折格子が、ホログラフィックおよび拡張／仮想現実（ＡＲ＆ＶＲ）デバイスで利用されている。角度付き格子が、基板面などの基板主表面に対する垂直線に対して非ゼロの角度で格子層内に角度付きフィーチャのアレイを生成することによって、基板上に形成され得る。格子は、指向性イオンを使用して、格子層上に配置されたマスクで格子層をエッチングすることによって、形成することができ、マスクは、角度付き構造の間隔および幅を規定するフィーチャのアレイを有する。基板層内に角度付き構造をエッチングする場合、エッチングが基板層内へ深く進むにつれて、角度付き構造の側壁が、傾斜を変える可能性があり、理想的でない形状につながる。さらに、マスクフィーチャによるイオンのシャドウイングのため、基板構造を規定するトレンチの幅が、所望よりも狭くなる可能性がある。
［０００３］したがって、少なくとも上記の考慮事項に関して、本開示が提供される。
［０００４］様々な実施形態において、基板に角度付き構造を形成するための技術が提供される。一実施形態によれば、基板に角度付き構造を形成する方法は、基板の基板ベース上に配置されたマスク層に角度付きマスクフィーチャをエッチングすることによってマスクを形成することを含み得る。角度付きマスクフィーチャは、基板の主表面に対する垂直線に対して非ゼロの傾斜角に配向された側壁を有し得る。この方法は、マスクが適所にある状態で基板をエッチングすることを含み得、エッチングは、主表面に対する垂直線に対して非ゼロの入射角で配置された軌道を有するイオンを向けることを含む。
［０００５］別の実施形態では、光学格子を形成する方法は、格子層を含む基板を用意することと、基板上にマスク層を堆積することと、マスク層に角度付きマスクフィーチャをエッチングしてマスクを形成することと、を含み得る。角度付きマスクフィーチャは、基板の主表面に対する垂直線に対して非ゼロの傾斜角に配向された側壁を有し得る。この方法は、マスクが適所にある状態で格子層をエッチングすることを含み得、エッチングは、主表面に対する垂直線に対して非ゼロの入射角で配置され、非ゼロの傾斜角と平行に配置された軌道を有するイオンを向けることを含む。
［０００６］別の実施形態では、基板に角度付き構造を形成する方法は、基板を用意することと、基板上にマスク層を堆積することと、マスク層の外面にマスク形成層を堆積することと、を含み得る。この方法は、マスク形成層が適所にある状態で、マスク層に角度付きマスクフィーチャをエッチングすることと、マスク層の外面からマスク形成層を除去することと、を含み得る。この方法はまた、マスク形成層を除去した後、マスクが適所にある状態で基板をエッチングすることを含み得、エッチングは、基板の主表面に対する垂直線に対して非ゼロの入射角で配置された軌道を有するイオンを向けることを含む。
［０００７］添付の図面は、以下のように、本開示の原理の実際的応用を含む、本開示の例示的なアプローチを示している。
本開示のいくつかの実施形態による、角度付き構造を有する部品の製造における様々な段階を示す。 本開示のいくつかの実施形態による、角度付き構造を有する部品の製造における様々な段階を示す。 本開示のいくつかの実施形態による、角度付き構造を有する部品の製造における様々な段階を示す。 本開示のいくつかの実施形態による、角度付き構造を有する部品の製造における様々な段階を示す。 本開示のいくつかの実施形態による、角度付き構造を有する部品の製造における様々な段階を示す。 本開示のいくつかの実施形態による、角度付き構造を有する部品の製造における様々な段階を示す。 本開示のいくつかの実施形態による、角度付き構造を有する部品の製造における様々な段階を示す。 本開示のいくつかの実施形態による、角度付き構造を有する部品の製造における様々な段階を示す。 図１Ｆの構造の変形を示す。 本開示の実施形態による、角度付きマスクを使用して角度付き構造を形成することの幾何学的形状の詳細を示す。 図３Ａおよび図３Ｂは、本開示の実施形態による処理装置の、それぞれ側面図および上面図を示す。 本開示の実施形態によるプロセスフローを示す。
［００１３］図面は、必ずしも縮尺どおりではない。図面は、単なる例示であり、本開示の特定のパラメータを描写することを意図するものではない。図面は、本開示の例示的な実施形態を描写することを意図しており、したがって、範囲を限定するものと見なされるべきではない。図面では、同様の番号付けは、同様の要素を表す。
［００１４］本実施形態が、いくつかの実施形態が示されている添付の図面を参照して、以下でより完全に説明される。本開示の主題は、多くの異なる形態で具体化することができ、本明細書に記載の実施形態に限定されると解釈されるべきではない。これらの実施形態は、本開示が徹底的かつ完全になり、主題の範囲を当業者に完全に伝えるように提供される。図面では、同様の番号は、全体を通して同様の要素を指す。
［００１５］本明細書で使用される場合、単数形で述べられ、「ａ」または「ａｎ」という単語に続く要素または工程は、特に明記しない限り、複数の要素または工程を含み得ると理解される。さらに、本開示の「一実施形態」または「いくつかの実施形態」への言及は、列挙された特徴を同じく組み込んだ追加の実施形態の存在を含むと解釈され得る。
［００１６］本明細書の実施形態は、光学格子を形成することを含む、基板に角度付き構造を形成するための新しい方法を提供する。
［００１７］ここで図１Ａ～図１Ｈを参照すると、本開示の実施形態による、角度付き構造の製造中の様々な段階における、基板１００の側面断面図が示されている。様々な非限定的な実施形態において、本明細書に記載の角度付き構造は、角度付きトレンチ、角度付きビア、光学格子などの角度付き格子、または他の角度付きフィーチャを表すことができる。図１Ａでは、基板１００は、基板ベース１０２、基板ベース１０２上に配置されたマスク層１０４、マスク層１０４上に配置されたマスク形成層１０６、およびマスク形成層１０６上に配置されたパターニング層１０８を含む。いくつかの実施形態では、マスク層１０４は、窒化ケイ素、窒化チタンなどのハードマスク材料であり得るか、または層の組み合わせであり得る。いくつかの実施形態では、基板ベース１０２は、酸化ケイ素、窒化ケイ素、ケイ素、または他の材料などの１つの層または複数の層から形成され得る。実施形態は、この文脈に限定されない。
［００１８］様々な実施形態によれば、マスク形成層１０６は、一般にマスク層１０４とは異なる任意の適切な材料であり得る。例として、マスク層１０４が窒化物である場合、マスク形成層は、酸化ケイ素（ＳｉＯ２）であり得る。パターニング層１０８は、フォトレジストなどの適切な材料で形成することができる。したがって、パターニング層１０８は、フォトリソグラフィなどの既知の技術を使用して、図示のようなパターニングフィーチャ１０８Ａになるようにパターニングすることができ、このフィーチャは、パターニング層１０８の下にあるマスク形成層１０６をパターニングするのに役立つ。図１Ａの段階では、エッチャント１１０が、基板１００に向けられ、マスク形成層１０６に衝撃を与えて、パターニング層１０８の開口部でマスク形成層１０６をエッチングすることができる。エッチャント１１０は、Ｚ軸に沿ってマスク形成層１０６を選択的かつ指向的にエッチングするための既知の反応性イオンエッチングガス混合物であり得る。
［００１９］図１Ｂを参照すると、マスク形成層１０６が図１Ａのプロセスに従ってパターニングされ、マスク形成層１０６にパターニングフィーチャのアレイを形成した後である、次の段階が示されている。パターニング層１０８は除去されており、マスク層１０４上に配置されたマスク形成フィーチャ１０６Ａとして示されるフィーチャのアレイが残っている。図１Ｂの段階では、角度付きエッチングが実行されて、マスク層１０４内に角度付きフィーチャをパターニングする。マスク形成フィーチャ１０６Ａは、Ｚ軸に沿って配向された、概して垂直な側壁を有し得る。図１Ｂでは、角度付きエッチングイオン１１２が、マスク形成層１０６の開口部に向けられ、そこで、角度付きエッチングイオン１１２は、示されるように、マスク層１０４に衝突する。いくつかの実施形態では、角度付きエッチングイオン１１２は、マスク形成層１０６に対してマスク層１０４を選択的にエッチングするための既知の反応性イオンエッチングガス混合物で提供されることができ、さらに基板ベース１０２に対して選択的であり得る。単に例示のためであるが、マスク形成層１０６がＳｉＯ２であり、マスク層がＴｉＮである場合、Ｃｌ２／Ａｒプラズマを使用して、角度付きエッチングイオン１１２を形成し、ＴｉＮマスクを選択的にエッチングすることができる。マスク形成層１０６がＳｉＯ２であり、マスク層がＳｉＮである場合、ＣＨＦ３／Ｏ２プラズマを使用して、角度付きエッチングイオン１１２を生成することができる。実施形態は、この文脈に限定されない。
［００２０］図１Ｃを参照すると、マスク層１０４のエッチングが完了した後である、次の段階が示されている。したがって、角度付きマスクフィーチャ１０４Ａが形成され、基板ベース１０２上に配置されている。角度付きマスクフィーチャ１０４Ａは、基板１００の主表面（Ｘ－Ｙ平面に平行な平面によって定義される）に対する垂直線（Ｚ軸）に対して非ゼロの傾斜角で配置された一組の側壁を示す。様々な非限定的な実施形態において、角度付きマスクフィーチャ１０４Ａは、Ｙ軸に沿って、５０ｎｍ、１００ｎｍ、５００ｎｍ、１０００ｎｍの幅を有し得る。光学格子形成に適した幅は、２５０ｎｍから７５０ｎｍの範囲であり得る。実施形態は、この文脈に限定されない。角度付きマスクフィーチャ１０４Ａの適切な高さは、２５ｎｍ、５０ｎｍ、１００ｎｍまたはより厚くされ得る。マスク層１０４がスパッタエッチングのためのマスクとして使用されるいくつかの実施形態では、角度付きマスクフィーチャ１０４Ａの厚さは、さらに大きく、例えば、２００ｎｍ、５００ｎｍ、または１０００ｎｍなどであり得る。実施形態は、この文脈に限定されない。
［００２１］したがって、図１Ｃの構造を使用して、基板ベース１０２内に角度付き構造をエッチングすることができる。特に、マスク形成層１０６の側壁は、マスク層１０４の側壁とは異なる角度で配向されている。本開示の様々な実施形態によれば、マスク形成層１０６は、基板ベース１０２をエッチングする前に除去され得る。図１Ｄを参照すると、マスク形成層１０６の除去後で、基板ベース１０２のエッチング前である、次の段階が示されている。この構成では、角度付きマスクフィーチャ１０４Ａを有する層が、基板ベース１０２のすぐ上に配置され、一方、角度付きマスクフィーチャ１０４Ａより上に他の構造は存在しない。したがって、角度付きマスクフィーチャ１０４Ａの側壁１０４Ｂは、基板ベース１０２の外面から図１Ｄの構造の外面まで延びる。
［００２２］図１Ｅを参照すると、次の段階が示されており、基板（基板ベース１０２を意味する）のエッチングが、マスク１０４Ｃが適所にある状態で実行される。エッチングは、主表面に対する垂直線（Ｚ軸）に対して非ゼロの入射角で配置された軌道を有する角度付きイオン１１５を向けることによって、達成される。したがって、角度付きイオン１１５の軌道は、垂直線に沿って向けられたイオンよりも、側壁１０４Ｂとより整列することができる。様々な実施形態によれば、角度付きイオン１１５は、角度付きマスクフィーチャ１０４Ａの側壁１０４Ｂの非ゼロの傾斜角と平行な軌道を有するように向けることができる。例えば、側壁１０４Ｂが、垂直線に対して３０度に配向されている場合、角度付きイオン１１５は、垂直線に対して３０度の角度を形成する軌道で向けることができる。このようにして、角度付きイオン１１５は、基板ベース１０２のエッチング中に側壁１０４Ｂに衝突することができない。したがって、角度付きイオン１１５は、マスク１０４Ｃの他の表面に衝突することを回避しながら、水平面（Ｘ－Ｙ平面に平行）に衝突することができる。この意味で、マスク１０４Ｃは、角度付きイオン１１５をシャドウイングせず、角度付きマスクフィーチャ１０４Ａの間隔および角度を基板ベース１０２内に複製することを可能にする。
［００２３］他の実施形態では、厳密に平行ではないが、角度付きイオン１１５は、側壁１０４Ｂの傾斜角に対して平行の＋／－５度以内、または側壁１０４Ｂの傾斜角に対して平行の＋／－１０度以内の入射角を有する軌道を有するイオンのコリメートビームを形成し得る。さらに、いくつかの実施形態では、角度付きイオン１１５は、入射角の分布、すなわち角度範囲にわたって、例えば、１０度、２０度、または３０度の角度範囲であって、平均または中央の軌道（またはモード軌道）が側壁１０４Ｂの傾斜角と平行であるような角度範囲にわたって、分布する軌道を有してもよい。さらに別の実施形態では、角度付きエッチングイオン１１２が、軌道の角度範囲を規定することができ、例えば、平均または中央の軌道が側壁１０４Ｂの傾斜角に対して＋５度であるような、１０度の角度範囲を規定することができる。実施形態は、この文脈に限定されない。
［００２４］角度付きイオンの軌道が側壁１０４Ｂの傾斜角と一致するか、または側壁１０４Ｂの傾斜角の約１０度以内にあるこれらの様々な幾何学的形状では、エッチングの幾何学的形状は、マスク１０４Ｃが侵食されているのと同じまたはほぼ同じままである傾向がある。言い換えると、角度付きイオン１１５の軌道は、側壁１０４Ｂの角度に平行またはほぼ平行に整列しているので、角度付きイオン１１５のシャドウイングが、最小化または排除され、角度付きエッチングイオン１１２には、エッチング中の異なる段階でマスク１０４Ｃおよび基板ベース１０２の同じ部分が「見える」。
［００２５］図１Ｆを参照すると、角度付きイオン１１５による基板ベース１０２のエッチングが完了した後である、次の段階が示されている。示されているように、角度付き側壁を有する角度付き構造１１４などのフィーチャのアレイが、基板ベース１０２に形成される。
［００２６］図１Ｇを参照すると、マスク１０４Ｃを除去した後である、次の段階が示されている。図１Ｈには、図１Ｇの段階の後のさらなる段階が示され、基板ベース１０２が、下層１１６上に配置されている。いくつかの例では、下層１１６は、別の基板であり、光学格子などの基板ベース１０２が、下層１１６上に配置されていてもよい。他の実施形態では、下層１１６は、図１Ａ～図１Ｇの処理の前に、基板ベース１０２の下で基板１００に提供されてもよい。したがって、図１Ｈの段階の基板１００は、光学格子デバイスを表すことができ、基板ベース１０２は、光学格子層を表す。特に、基板ベース１０２は、単層であり得るが、他の実施形態では、基板ベース１０２は、異なる材料から構成される複数の層を表すことができる。図１Ｉは、基板ベース１０２が層１０２Ａおよび層１０２Ｂを含む実施形態を示す。したがって、角度付きイオン１１５は、層１０２Ａを通って層１０２Ｂに延びる角度付き構造１１７として示される連続的な角度付き構造をエッチングすることができる。層１０２Ａの組成が層１０２Ｂの組成と実質的に異なる場合などの、いくつかの実施形態では、角度付きイオン１１５の組成は、層１０２Ａをエッチングするための第１の工程と、層１０２Ｂをエッチングするための第２の工程との間で調整され得る。
［００２７］図２は、本開示の実施形態による、角度付きマスクを使用して角度付き構造１１４を形成することの幾何学的形状の詳細を示している。図２では、マスク１０４Ｃが、マスクフィーチャ１０４Ｄとして（ダッシュで）示されている、角度付き格子を形成するためのマスクの既知の構造とともに、示されている。マスクフィーチャ１０４Ｄは、Ｚ軸に平行に向けられた、概して垂直な側壁を有する。図２は、上記の角度付きイオン１１２を使用して形成された角度付き構造の幾何学的形状を示し、角度付きマスクフィーチャ１０４Ａによって形成された角度付き構造および既知のマスクフィーチャ、すなわちマスクフィーチャ１０４Ｄによって形成された角度付き格子を含む。
［００２８］図２に示される角度付き構造１１４は、図１Ｈの角度付き構造と同じである。特に、角度付きエッチングイオン１１２は、側壁１１４Ａに平行に進むので、角度付きマスクフィーチャ１０４Ａの隣接するフィーチャ間の第１の間隔（Ｄ１として示される）は、角度付き構造１１４の隣接する構造間のトレンチの幅（同じくＤ１として示される）と同じであり得る。別の言い方をすれば、マスク１０４Ｃによって画定される間隔は、角度付き構造１１４間の間隔に保存される。間隔のこの保存はまた、角度付きマスクフィーチャ１０４Ａの幅Ｗ１が、角度付き構造１１４の幅と同じであり得、深さの関数として一定のままであり得ることを意味する。
［００２９］図２にさらに示されるように、長方形のマスクフィーチャ、すなわちマスクフィーチャ１０４Ｄが、角度付き構造を形成するために使用される場合、結果として生じる角度付き構造（角度付き構造１１８として示される）は、間隔Ｄ２によって示されるより狭い一組のトレンチによって分離される。このより狭い間隔は、マスクフィーチャ１０４Ｄによる角度付きイオン１１５のシャドウイングの結果である。結果として、角度付き構造１１８は、Ｙ軸に沿ってマスクフィーチャ１０４Ｄよりも広い。したがって、角度付きマスクフィーチャを使用すると、下にある基板層に角度付き構造を生成するために使用されるマスクの横方向の寸法（Ｘ－ｙ平面内の）を保存できる。マスクフィーチャ１０４Ｄを使用することの別の様相は、基板ベース１０２などの層のエッチング中に発生するシャドウイングの変化である。マスクフィーチャ１０４Ｄが、Ｚ軸に沿った高さにおいて侵食されると、角度付きエッチングイオン１１２のシャドウイングが変化し、側壁１１８Ａの実際の傾斜が、一定の角度のままでなくなり、側壁が収束する。
［００３０］次に図３Ａを参照すると、概略形で描かれた処理装置２００が示されている。処理装置２００は、側壁などの基板の一部を選択的にエッチングするための処理装置を表す。処理装置２００は、当技術分野で知られている任意の便利な方法によってプラズマ２０４を生成するためのプラズマチャンバ２０２を有するプラズマベースの処理システムであり得る。処理装置２００は、電源２３０およびガス供給源２２４を含み得る。側壁層を選択的に除去するように選択的エッチングが実行され得る取出しアパーチャ２０８を有する取出しプレート２０６が、示されるように提供され得る。図１Ｂに示されるような前述の構造を有する基板１００などの基板が、プロセスチャンバ２２２内に配置される。基板１００の基板面は、示されているデカルト座標系のＸ－Ｙ平面によって表され、一方、基板１００の基板面に対する垂直線は、Ｚ軸（Ｚ方向）に沿っている。
［００３１］指向性エッチング工程中、角度付きイオンビーム２１０が、示されるように、取出しアパーチャ２０８を通って取り出される。既知のシステムのように、プラズマチャンバ２０２と基板１００との間にバイアス電源２２０を使用して電圧差が印加されると、角度付きイオンビーム２１０を取り出すことができる。バイアス電源２２０は、例えば、プロセスチャンバ２２２と基板１００が同じ電位に保持されているプロセスチャンバ２２２に結合することができる。様々な実施形態では、角度付きイオンビーム２１０は、既知のシステムのように、連続ビームまたはパルスイオンビームとして取り出すことができる。例えば、バイアス電源２２０は、プラズマチャンバ２０２とプロセスチャンバ２２２との間に電圧差をパルスＤＣ電圧として供給するように構成され、パルス電圧の電圧、パルス周波数、およびデューティサイクルは、互いに独立して調整することができる。
［００３２］取出しアパーチャ２０８に対して、したがって角度付きイオンビーム２１０に対して、走査方向２１６に沿って、基板１００を含む基板ステージ２１４を走査することによって、角度付きイオンビーム２１０は、上記のマスク１０４Ｃを使用するなどして、構造の標的表面をエッチングすることができる。様々な実施形態において、角度付きマスクフィーチャ１０４Ａは、そのような構造が、例えば、図３Ｂにさらに示されるように、走査方向２１６に対して垂直に配向される場合、示されるように、Ｘ軸に沿って延びるように細長くすることができる。様々な実施形態において、例えば、角度付きイオンビーム２１０は、図３Ｂに示されるデカルト座標系のＸ方向に沿って延びる長軸を有するリボンイオンビームとして提供され得る。基板１００は、例えば、リボンビームの長軸が、角度付きマスクフィーチャ１０４Ａの長軸に平行であり、（Ｚ軸に対する）角度付きマスクフィーチャ１０４Ａの傾斜角が、角度付きイオンビーム２１０の角度付きイオンの入射角と一致するように、配置することができる。このようにして、図１Ｈに示されるような断面形状の一続きの細長い構造を生成することができる。複数の異なるガスをプラズマチャンバ２０２に供給するように結合されたガスマニホールドであり得る。特定の実施形態では、角度付きイオンビーム２１０および他の反応性種が、上記のように、角度付きマスクを使用して基板層の角度付き反応性イオンエッチングを実行するために、エッチングレシピとして基板１００に供給され得る。エッチングレシピは、マスク１０４Ｃの材料、ならびに上で論じた基板ベース１０２に関して選択的であり得る。
［００３３］図３Ｂの例では、角度付きイオンビーム２１０は、Ｘ方向に沿ったビーム幅に延びるリボンイオンビームとして提供され、ビーム幅は、Ｘ方向に沿った最も広い部分でさえ、基板１００の全幅を曝露するのに十分である。例示的なビーム幅は、１０ｃｍ、２０ｃｍ、３０ｃｍ、またはそれ以上の範囲であり得るが、Ｙ方向に沿った例示的なビーム長は、３ｍｍ、５ｍｍ、１０ｍｍ、または２０ｍｍの範囲であり得る。実施形態は、この文脈に限定されない。
［００３４］さらに図３Ｂに示されているように、基板１００は、走査方向２１６に走査され得、走査方向２１６は、Ｙ方向に沿ってなど、Ｘ－Ｙ平面にある。特に、走査方向２１６は、Ｙ方向に沿った２つの反対（１８０度）方向への基板１００の走査を表すことができ、または単に左への走査もしくは右への走査を表すことができる。図３Ｂに示されるように、角度付きイオンビーム２１０の長軸は、Ｘ方向に沿って、走査方向２１６に垂直に延びる。したがって、基板１００の走査が、図３Ｂに示されるように、基板１００の左側から右側へ適切な長さまで走査方向２１６に沿って行われるとき、基板１００全体が、角度付きイオンビーム２１０に曝され得る。
［００３５］図４を参照すると、本開示の様々な実施形態によるプロセスフロー４００が示されている。ブロック４０２において、マスク層が、基板上に堆積される。基板は、基板ベースを含むことができ、マスク層が、基板ベースのすぐ上に堆積される。種々の実施形態によれば、基板ベースは、１つの層または複数の層を含み得る。いくつかの例では、マスク層は、窒化物、酸化物、炭素材料、または他の材料を含むハードマスク材料であり得る。一般に、マスク層の材料は、マスク層のすぐ下にある基板ベースの材料とは異なり得る。
［００３６］ブロック４０４において、マスク形成層が、マスク層上に堆積される。マスク形成層の材料は、マスク層が窒化物であるのに対し、酸化物であるなど、マスク層の材料とは異なり得る。実施形態は、この文脈に限定されない。
［００３７］ブロック４０６において、パターニング層が、マスク形成層上に堆積され、パターニング層は、マスク形成層とは異なる材料で形成される。一例として、パターニング層は、フォトレジスト層であり得る。実施形態は、この文脈に限定されない。
［００３８］ブロック４０８で、パターニングされたフィーチャが、パターニング層に形成される。パターニングされたフィーチャは、例えば、既知のリソグラフィ技術を使用して形成することができる。パターニングされたフィーチャは、下にあるマスク形成層をパターニングフィーチャにパターニングするのに役立ち得る。
［００３９］ブロック４１０において、角度付きマスクフィーチャが、パターニングされたフィーチャを使用してマスク層にエッチングされる。角度付きマスクフィーチャを形成するためのエッチングは、反応性イオンエッチングプロセスであり得る。いくつかの例では、角度付きマスクフィーチャは、リボンビームを使用して角度付きマスクフィーチャをエッチングするなど、反応性角度付きイオンビームエッチングプロセスで反応性角度付きイオンを使用することによって、形成することができる。いくつかの実施形態によれば、反応性イオンエッチングガス混合物は、パターニング層および基板ベースに対してマスク層を選択的にエッチングすることができ、これは、マスク層がマスク層の上または下の層よりも速くエッチングされることを意味する。したがって、下にある基板ベースが、角度付きマスクフィーチャの間に露出され得る。
［００４０］ブロック４１２で、マスク形成層が除去される。
［００４１］ブロック４１４において、基板ベースなどの基板が、角度付きマスクフィーチャが適所にある状態でエッチングされる。エッチングは、主表面に対する垂直線に対して非ゼロの入射角で配置された軌道を有するイオンを向けることによって実行することができ、これは、軌道が、主表面に対して９０度未満、例えば５度から７５度の範囲にわたることを意味する。いくつかの実施形態では、イオンは、角度付きマスクフィーチャに対して基板の材料を優先的にエッチングするのに適した既知の反応性イオンエッチング混合物で提供され得る。他の実施形態では、イオンは、不活性ガスイオンまたは他のイオンとして提供されてもよく、ここで、イオンは、非反応性エッチング環境において、物理的スパッタリングによって基板をエッチングする。したがって、イオンは、基板に角度付き構造をエッチングすることができ、角度付き構造は、角度付きマスクフィーチャのサイズおよび側壁の傾斜を模倣する。
［００４２］要約すると、本明細書に記載の様々な実施形態は、光学格子、ビア、トレンチ、または基板内の他の構造などの角度付き構造を形成するためのアプローチを提供する。本実施形態は、角度付きフィーチャを形成するための既知のアプローチに勝る様々な利点を提供する。１つの利点として、基板に形成されるべき角度付き構造の意図された寸法が、角度付きマスクフィーチャおよび角度付きマスクフィーチャと整列した角度付きイオンエッチングの組み合わせを使用して、より確実に保存され得る。別の利点として、反応性イオンエッチングの代わりに物理的スパッタリングを使用できるので、本実施形態は、反応性エッチングが困難な材料における角度付き構造のエッチングを容易にする。イオンの軌道は、角度付きマスクフィーチャの側壁に平行に整列され得るので、エッチングが進むなかで、イオンの軌道は、角度付きマスクフィーチャの側壁に平行なままであり得る。したがって、物理的スパッタリングが、基板のエッチング速度に匹敵する速度でハードマスクをエッチングする場合に、ハードマスクが完全に失われるのを防ぐために、エッチングの幾何学的形状に影響を与えることなく、角度付きマスクの厚さを増やすことができる。
［００４３］本開示は、本明細書に記載された特定の実施形態によって範囲が限定されるべきではない。実際、本明細書に記載されている実施形態に加えて、本開示の他の様々な実施形態および本開示に対する修正が、前述の説明および添付の図面から当業者には明らかであろう。したがって、そのような他の実施形態および修正が、本開示の範囲内に入ることが意図されている。さらに、本開示は、特定の目的のための特定の環境における特定の実施態様の文脈で本明細書に記載されている。当業者は、有用性がそれに限定されず、本開示は任意の数の目的のために任意の数の環境で有益に実施され得ることを、認識するであろう。したがって、以下に記載される特許請求の範囲は、本明細書に記載される本開示の最大限の広がりおよび意図を考慮して解釈されるべきである。

Claims (16)

  1. 基板に角度付き構造を形成する方法であって、
    前記基板の主表面に対する垂直線に対して非ゼロの傾斜角に配向された側壁を有する角度付きマスクフィーチャを、前記基板の基板ベース上に配置された、酸化物または窒化物を含む第１のハードマスク材料を有する第１のマスク層をエッチングすることによって、第１のマスクを形成することと、
    前記第１のマスクが適所にある状態で、前記基板をエッチングすることであって、前記エッチングすることが、前記主表面に対する垂直線に対して非ゼロの入射角で配置された軌道を有するイオンを向けることを含む、前記第１のマスクが適所にある状態で、前記基板をエッチングすることと、
    前記基板をエッチングした後に前記第１のマスクを除去することと、を含み、
    前記第１のマスクを形成することは、
    前記角度付きマスクフィーチャをエッチングする前に、前記第１のハードマスク材料と異なる第２のハードマスク材料を有する第２のマスク層を前記第１のマスク層上に堆積させることと、
    パターニングフィーチャアレイを前記第２のマスク層に形成するために、前記主表面に対する垂直線に沿って配向された側壁を有するように、パターニング層が適所にある状態で第２のマスク層をエッチングすることと、
    前記パターニング層を除去することと、
    角度付きエッチングイオンを前記第２のマスク層の開口部に向けることであって、前記角度付きマスクフィーチャが前記第１のマスク層に形成され、前記基板よりも幅の広い形状を有するイオンビームを用いて、角度付きエッチングイオンを前記第２のマスク層の開口部に向けること、を含み、
    前記基板をエッチングする前に前記第２のマスク層は除去される、方法。
  2. 前記第１のマスク層内の前記角度付きマスクフィーチャが、前記角度付きマスクフィーチャの隣接するフィーチャ間に第１の間隔を規定し、前記角度付き構造が、前記角度付き構造の隣接する構造間にトレンチの幅を規定し、前記幅が、前記第１の間隔に等しい、請求項１に記載の方法。
  3. 非ゼロの前記入射角が、非ゼロの前記傾斜角と平行であり、前記角度付き構造が、前記第１のマスク層の前記角度付きマスクフィーチャの一組の側壁に平行な角度付き側壁を備える、請求項１に記載の方法。
  4. 前記基板をエッチングすることが、反応性イオンエッチングにおいて反応性角度付きイオンを前記基板に向けることを含み、前記基板が、前記第１のマスク層に対して選択的にエッチングされる、請求項１に記載の方法。
  5. 前記基板をエッチングすることが、非反応性エッチング環境において、角度付きイオンを向けて、前記基板をスパッタエッチングすることを含む、請求項１に記載の方法。
  6. 前記角度付きマスクフィーチャが、前記基板の前記主表面内の第１の方向に沿って延びるように細長くなっており、前記基板をエッチングすることが、角度付きイオンビームを使用して前記第１のマスク層を通って前記基板を指向性エッチングすることを含み、前記角度付きイオンビームが、リボンビームを含み、前記リボンビームが、前記第１の方向と平行に延びる長軸を有する、請求項１に記載の方法。
  7. 前記角度付き構造が、光学格子を形成する、請求項１に記載の方法。
  8. 前記非ゼロ入射角は、前記基板の主表面に対して５度と７５度の間の値を有する、請求項１に記載の方法。
  9. 光学格子を形成する方法であって、
    格子層を含む基板を用意することと、
    酸化物または窒化物を含む第１のハードマスク材料を有する第１のマスク層を前記基板上に堆積させることと、
    前記基板の主表面に対する垂直線に対して非ゼロの傾斜角に配向された側壁を有する角度付きマスクフィーチャを、前記第１のマスク層にエッチングすることによって、第１のマスクを形成することと、
    前記第１のマスクが適所にある状態で、前記格子層をエッチングすることと、
    を含み、前記エッチングすることが、前記主表面に対する垂直線に対して非ゼロの入射角で配置され、かつ非ゼロの前記傾斜角と平行に配置された軌道を有するイオンを向けることと、
    前記基板をエッチングした後に前記第１のマスクを除去することと、を含み、
    前記第１のマスクを形成することは、
    前記角度付きマスクフィーチャをエッチングする前に、前記第１のハードマスク材料と異なる第２のハードマスク材料を有する第２のマスク層を前記第１のマスク層上に堆積させることと、
    パターニングフィーチャアレイを前記第２のマスク層に形成するために、前記主表面に対する垂直線に沿って配向された側壁を有するように、パターニング層が適所にある状態で第２のマスク層をエッチングすることと、
    前記パターニング層を除去することと、
    角度付きエッチングイオンを前記第２のマスク層の開口部に向けることであって、前記角度付きマスクフィーチャが前記第１のマスク層に形成され、前記基板よりも幅の広い形状を有するイオンビームを用いて、角度付きエッチングイオンを前記第２のマスク層の開口部に向けること、を含み、
    前記基板をエッチングする前に前記第２のマスク層は除去される、方法。
  10. 前記格子層をエッチングすることが、角度付き側壁を有する複数の角度付き構造を生成し、前記角度付き側壁が、前記第１のマスク層の前記角度付きマスクフィーチャの一組の側壁に平行である、請求項９に記載の方法。
  11. 前記基板をエッチングすることが、反応性イオンエッチングにおいて反応性角度付きイオンを前記基板に向けることを含み、前記基板が、前記第１のマスク層に対して選択的にエッチングされる、請求項９に記載の方法。
  12. 前記基板をエッチングすることが、非反応性エッチング環境において、角度付きイオンを向けて、前記基板をスパッタエッチングすることを含む、請求項９に記載の方法。
  13. 基板に角度付き構造を形成する方法であって、
    基板を用意することと、
    窒化ケイ素、窒化チタンまたは酸化物を含む第１のハードマスク材料を有する第１のマスク層を前記基板上に堆積させることと、
    前記第１のハードマスク材料と異なる第２のハードマスク材料を有する第２のマスク層を前記第１のマスク層の外面に堆積させることと、
    前記基板の主表面に対する垂直線に沿って配向された側壁を有するように、前記第２のマスク層にパターニングフィーチャアレイを形成するために、パターニング層が適所にある状態で、前記第２のマスク層をエッチングすることと、
    前記パターニング層を除去することと、
    前記第２のマスク層が適所にある状態で、前記第１のマスク層に角度付きマスクフィーチャをエッチングすることと、
    前記第１のマスク層の外面から前記第２のマスク層を除去することと、
    前記第２のマスク層を除去した後、前記第１のマスクを適所にある状態で前記基板をエッチングすることであって、エッチングすることが、前記基板よりも幅の広い形状を有するイオンビームを用いて、前記基板の主表面に対する垂直線に対して非ゼロの入射角で配置された軌道を有するイオンを向けることを含む、前記第１のマスクを適所にある状態で前記基板をエッチングすること、を含む、方法。
  14. 前記基板をエッチングすることは、角度付き側壁を生成し、前記角度付き側壁は前記第１のマスク層の前記角度付きマスクフィーチャの一組の側壁に平行である、請求項１３に記載の方法。
  15. 前記基板をエッチングすることが、反応性イオンエッチングにおいて反応性角度付きイオンを前記基板に向けることを含み、前記基板が、前記第１のマスク層に対して選択的にエッチングされる、請求項１３に記載の方法。
  16. 前記角度付きマスクフィーチャは、前記基板の主表面内で第１の方向に沿って延びるように細長く、前記基板をエッチングすることが、角度付きイオンビームを使用して前記第１のマスク層を通って 前記基板を指向性エッチングすることを含み、前記角度付きイオンビームが、リボンビームを含み、前記リボンビームが、前記第１の方向と平行に延びる長軸を有する、請求項１３に記載の方法。
JP2021519551A 2018-10-12 2019-09-18 角度付き構造を形成するための技術 Active JP7170860B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/159,059 2018-10-12
US16/159,059 US11119405B2 (en) 2018-10-12 2018-10-12 Techniques for forming angled structures
PCT/US2019/051644 WO2020076467A1 (en) 2018-10-12 2019-09-18 Optical component having depth modulated angled gratings and method of formation

Publications (2)

Publication Number Publication Date
JP2022504502A JP2022504502A (ja) 2022-01-13
JP7170860B2 true JP7170860B2 (ja) 2022-11-14

Family

ID=70159388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021519551A Active JP7170860B2 (ja) 2018-10-12 2019-09-18 角度付き構造を形成するための技術

Country Status (6)

Country Link
US (1) US11119405B2 (ja)
JP (1) JP7170860B2 (ja)
KR (1) KR102613354B1 (ja)
CN (1) CN112805812B (ja)
TW (1) TWI754174B (ja)
WO (1) WO2020076467A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818499B2 (en) * 2018-02-21 2020-10-27 Varian Semiconductor Equipment Associates, Inc. Optical component having variable depth gratings and method of formation
US11398441B2 (en) 2020-09-14 2022-07-26 Nanya Technology Corporation Semiconductor device with slanted conductive layers and method for fabricating the same
WO2022261374A1 (en) * 2021-06-10 2022-12-15 Meta Platforms Technologies, Llc Method of etching surface-relief structures
DE102022200526A1 (de) 2022-01-18 2022-10-13 Carl Zeiss Smt Gmbh Verfahren zur Herstellung einer Struktur auf einem Substrat sowie Vorrichtung zur Strukturherstellung mit einem derartigen Verfahren
US11987879B2 (en) * 2022-02-16 2024-05-21 Applied Materials, Inc. High aspect ratio taper improvement using directional deposition
US20240234161A9 (en) * 2022-10-19 2024-07-11 Applied Materials, Inc. Modifying patterned features using a directional etch
WO2024123308A1 (en) * 2022-12-05 2024-06-13 Magic Leap, Inc. Optically functional structures for augmented reality devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005004068A (ja) 2003-06-13 2005-01-06 Dainippon Printing Co Ltd スラント凹凸パターンの形成方法及びスラント凹凸パターンを有する基板
JP2006188416A (ja) 2004-12-07 2006-07-20 Pentax Corp ガラス光学素子用成形型の製造方法
JP2011237374A (ja) 2010-05-13 2011-11-24 Seiko Epson Corp 分光装置、検出装置及び分光装置の製造方法
JP2018037648A (ja) 2016-06-30 2018-03-08 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 有向イオンビームの使用による電極トレンチの形成とトレンチ電極構造を有する半導体素子

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59167707U (ja) * 1983-04-26 1984-11-09 石川島芝浦機械株式会社 トラクタのスイングドロ−バ装置
JPS6033502A (ja) * 1983-08-05 1985-02-20 Agency Of Ind Science & Technol ブレ−ズド格子の製造方法
JPS6033504A (ja) * 1983-08-05 1985-02-20 Agency Of Ind Science & Technol ブレ−ズド格子の製造方法
JPS61277756A (ja) * 1985-06-03 1986-12-08 ロンシール工業株式会社 シ−ト防水施工における脱気方法
JPH0638431B2 (ja) * 1986-06-18 1994-05-18 日本電気株式会社 半導体装置の製造方法
JPH0644664B2 (ja) * 1987-07-01 1994-06-08 日本電気株式会社 半導体レ−ザ外部傾斜ミラ−形成法
JPH0618186B2 (ja) * 1987-07-13 1994-03-09 日本電気株式会社 半導体基板傾斜端面形成法
JPH0821576B2 (ja) * 1988-03-11 1996-03-04 日本電気株式会社 半導体基板の傾斜端面形成法
JPH03235331A (ja) * 1990-02-13 1991-10-21 Nec Corp グレーティングパターン形成方法
JP2979667B2 (ja) * 1991-01-23 1999-11-15 株式会社ニコン 反射型のｘ線露光用マスク
EP0498254B1 (en) * 1991-01-28 1996-03-27 Sony Corporation Microelectronic ballistic transistor and process of manufacturing the same
US5116461A (en) * 1991-04-22 1992-05-26 Motorola, Inc. Method for fabricating an angled diffraction grating
JPH0529283A (ja) * 1991-07-23 1993-02-05 Sony Corp 斜めエツチング方法
JPH0677181A (ja) * 1992-08-26 1994-03-18 Matsushita Electric Ind Co Ltd 化合物半導体の微細構造形成方法
JP2984539B2 (ja) * 1994-04-19 1999-11-29 日本電気株式会社 酸化シリコン膜のドライエッチング方法
KR0178492B1 (ko) * 1995-12-21 1999-04-15 양승택 기울어진 공진기로 편광특성이 제어된 표면방출 레이저 다이오드 제조방법
US20020127497A1 (en) 1998-09-10 2002-09-12 Brown Daniel J. W. Large diffraction grating for gas discharge laser
JP2002189112A (ja) 2000-12-22 2002-07-05 Canon Inc 回折光学素子の製造方法、回折光学素子の製造方法によって製造したことを特徴とする回折光学素子製造用金型、回折光学素子、および該回折光学素子を有する光学系、光学機器、露光装置、デバイス製造方法、デバイス
US20030188685A1 (en) * 2002-04-08 2003-10-09 Applied Materials, Inc. Laser drilled surfaces for substrate processing chambers
JP4109135B2 (ja) 2003-02-18 2008-07-02 株式会社日立ハイテクノロジーズ 難エッチング材のエッチング方法
JP4349104B2 (ja) * 2003-11-27 2009-10-21 株式会社島津製作所 ブレーズド・ホログラフィック・グレーティング、その製造方法、及びレプリカグレーティング
CN100397045C (zh) 2004-01-26 2008-06-25 三丰株式会社 标尺的制造方法和光电式编码器
US7365014B2 (en) * 2004-01-30 2008-04-29 Applied Materials, Inc. Reticle fabrication using a removable hard mask
US7643709B2 (en) * 2006-05-12 2010-01-05 Interuniversitair Microelektronica Centrum (Imec) Slanted segmented coupler
US8040607B2 (en) 2008-04-25 2011-10-18 Jds Uniphase Corporation Surface-relief diffraction grating
US8331027B2 (en) 2008-07-29 2012-12-11 The Regents Of The University Of California Ultra-high density diffraction grating
US20100079865A1 (en) 2008-09-26 2010-04-01 Nokia Corporation Near-to-eye scanning display with exit-pupil expansion
KR101576205B1 (ko) 2008-12-11 2015-12-10 삼성전자주식회사 극자외선 포토마스크, 이를 제조하기 위한 방법 및 장치
JP4575498B2 (ja) * 2009-02-20 2010-11-04 株式会社東芝 磁気記録媒体の製造方法
ES2663320T3 (es) * 2009-09-07 2018-04-12 El-Seed Corporation Elemento emisor de luz semiconductor
CN102651438B (zh) * 2011-02-28 2015-05-13 比亚迪股份有限公司 衬底、该衬底的制备方法及具有该衬底的芯片
CN102323634B (zh) 2011-10-19 2016-06-22 苏州大学 一种全息双闪耀光栅的制作方法
CN102360093A (zh) 2011-10-19 2012-02-22 苏州大学 一种全息闪耀光栅制作方法
FR2995134B1 (fr) 2012-09-05 2015-12-18 Commissariat Energie Atomique Procede de gravure d'un materiau semiconducteur cristallin par implantation ionique puis gravure chimique a base de chlorure d'hydrogene
US9336998B2 (en) * 2014-05-09 2016-05-10 Varian Semiconductor Equipment Associates, Inc. Apparatus and method for dynamic control of ion beam energy and angle
JP2016035991A (ja) * 2014-08-04 2016-03-17 株式会社東芝 半導体記憶装置及びその製造方法
US9864208B2 (en) 2015-07-30 2018-01-09 Microsoft Technology Licensing, Llc Diffractive optical elements with varying direction for depth modulation
US10109498B2 (en) 2016-08-09 2018-10-23 Varian Semiconductor Equipment Associates, Inc. Composite patterning mask using angled ion beam deposition
JP6813666B2 (ja) 2016-08-22 2021-01-13 マジック リープ， インコーポレイテッドＭａｇｉｃ Ｌｅａｐ，Ｉｎｃ． 多層回折接眼レンズ
US10845596B2 (en) * 2018-01-23 2020-11-24 Facebook Technologies, Llc Slanted surface relief grating for rainbow reduction in waveguide display
US10818499B2 (en) * 2018-02-21 2020-10-27 Varian Semiconductor Equipment Associates, Inc. Optical component having variable depth gratings and method of formation
US10761334B2 (en) * 2018-07-13 2020-09-01 Varian Semiconductor Equipment Associates, Inc. System and method for optimally forming gratings of diffracted optical elements
US11150394B2 (en) * 2019-01-31 2021-10-19 Facebook Technologies, Llc Duty cycle range increase for waveguide combiners

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005004068A (ja) 2003-06-13 2005-01-06 Dainippon Printing Co Ltd スラント凹凸パターンの形成方法及びスラント凹凸パターンを有する基板
JP2006188416A (ja) 2004-12-07 2006-07-20 Pentax Corp ガラス光学素子用成形型の製造方法
JP2011237374A (ja) 2010-05-13 2011-11-24 Seiko Epson Corp 分光装置、検出装置及び分光装置の製造方法
JP2018037648A (ja) 2016-06-30 2018-03-08 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 有向イオンビームの使用による電極トレンチの形成とトレンチ電極構造を有する半導体素子

Also Published As

Publication number Publication date
TW202020972A (zh) 2020-06-01
CN112805812B (zh) 2024-03-29
JP2022504502A (ja) 2022-01-13
US20200117080A1 (en) 2020-04-16
US11119405B2 (en) 2021-09-14
CN112805812A (zh) 2021-05-14
TWI754174B (zh) 2022-02-01
WO2020076467A1 (en) 2020-04-16
KR20210061445A (ko) 2021-05-27
KR102613354B1 (ko) 2023-12-13

Similar Documents

Publication Publication Date Title
JP7170860B2 (ja) 角度付き構造を形成するための技術
US10381232B2 (en) Techniques for manipulating patterned features using ions
JP2019510373A5 (ja) 基板を処理する方法
JP7142695B2 (ja) 半導体デバイスおよびその製造方法
JP7290726B2 (ja) 傾斜イオンビームを使用した一方向の孔伸長のための技術及び装置
US20230135735A1 (en) Techniques and apparatus for selective shaping of mask features using angled beams
WO2018057327A1 (en) Techniques for forming patterned features using directional ions
US10381231B2 (en) Ion beam etching
US20240234161A9 (en) Modifying patterned features using a directional etch
JPH05343514A (ja) 第１材料層に狭い溝を形成する方法
TW202433597A (zh) 對基板進行圖案化的裝置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221101

R150 Certificate of patent or registration of utility model

Ref document number: 7170860

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150