KR20210061445A - 깊이 변조된 각진 격자들을 갖는 광학적 컴포넌트 및 형성 방법 - Google Patents

깊이 변조된 각진 격자들을 갖는 광학적 컴포넌트 및 형성 방법 Download PDF

Info

Publication number
KR20210061445A
KR20210061445A KR1020217014005A KR20217014005A KR20210061445A KR 20210061445 A KR20210061445 A KR 20210061445A KR 1020217014005 A KR1020217014005 A KR 1020217014005A KR 20217014005 A KR20217014005 A KR 20217014005A KR 20210061445 A KR20210061445 A KR 20210061445A
Authority
KR
South Korea
Prior art keywords
mask
angled
substrate
layer
etching
Prior art date
Application number
KR1020217014005A
Other languages
English (en)
Other versions
KR102613354B1 (ko
Inventor
모건 에반스
조셉 씨. 올슨
티머만 티센 루트거 마이어
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20210061445A publication Critical patent/KR20210061445A/ko
Application granted granted Critical
Publication of KR102613354B1 publication Critical patent/KR102613354B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/18—Diffraction gratings
    • G02B5/1847—Manufacturing methods
    • G02B5/1857—Manufacturing methods using exposure or etching means, e.g. holography, photolithography, exposure to electron or ion beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Drying Of Semiconductors (AREA)
  • Diffracting Gratings Or Hologram Optical Elements (AREA)

Abstract

기판 내에 각진 구조체들을 형성하는 방법. 방법은, 기판의 기판 베이스 상에 배치된 마스크 층 내에 각진 마스크 특징부들을 에칭함으로써 마스크를 형성하는 동작으로, 각진 마스크 특징부는 기판의 메인 표면에 대한 수선에 대하여 비-제로 경사각으로 배향된 측벽들을 갖는, 동작을 포함할 수 있다. 방법은 제 위치의 마스크를 가지고 기판을 에칭하는 단계를 포함할 수 있으며, 에칭하는 단계는 메인 표면에 대한 수선에 대하여 비-제로 경사각으로 배열된 궤적들을 갖는 이온들을 보내는 단계를 포함한다.

Description

깊이 변조된 각진 격자들을 갖는 광학적 컴포넌트 및 형성 방법
본 개시는 광학적 엘리먼트들에 관한 것으로서, 보다 더 구체적으로는, 광학적 렌즈들 내에 가변 격자들을 형성하기 위한 접근 방식들에 관한 것이다.
각진 구조체들은 다양한 애플리케이션들을 위하여 그리고 다양한 에칭 및 리소그래피 접근 방식들을 사용하여 기판 내에 형성될 수 있다. 광학적 렌즈들은 다양한 장점들을 위해 광을 조작하기 위해 오래 동안 사용되어 왔다. 최근에, 마이크로-회절 격자들이 홀로그래픽(holographic) 및 증강/가상 현실(AR & VR) 디바이스들에서 사용되어 왔다. 각진 격자들은, 기판 평면과 같은 기판 메인 표면에 대한 수선에 대하여 비-제로(non-zero) 각도로 격자 층 내에 각진 특징부들의 어레이를 생성함으로써 기판 상에 형성될 수 있다. 격자들은 격자 층 상에 배치된 마스크를 가지고 격자 층을 에칭하기 위해 방향성 이온들을 사용함으로써 형성될 수 있으며, 여기에서 마스크는 각진 구조체들의 간격 및 폭을 획정(define)하기 위한 특징부들의 어레이를 갖는다. 기판 층 내에 각진 구조체들을 에칭할 때, 각진 구조체들의 측벽들은, 에칭이 기판 층 내로 더 깊이 진행함에 따라 경사를 변화시킬 수 있으며, 이는 비-이상적인 형상을 야기할 수 있다. 이에 더하여, 마스크 특징부들에 의한 이온들의 섀도잉(shadowing) 때문에, 기판 구조체들을 획정하는 트렌치들의 폭이 희망되는 것보다 더 작을 수 있다.
따라서, 적어도 이상의 고려 사항들과 관련하여, 본 개시가 제공된다.
다양한 실시예들에 있어서, 기판 내에 각진 구조체들을 형성하기 위한 기술들이 제공된다. 일 실시예에 따르면, 기판 내에 각진 구조체들을 형성하는 방법은, 기판의 기판 베이스 상에 배치된 마스크 층 내에 각진 마스크 특징부들을 에칭함으로써 마스크를 형성하는 단계를 포함할 수 있다. 각진 마스크 특징부들은, 기판의 메인 표면에 대한 수선에 대하여 비-제로 경사각으로 배향된 측벽들을 가질 수 있다. 방법은 제 위치의 마스크를 가지고 기판을 에칭하는 단계를 포함할 수 있으며, 에칭하는 단계는 메인 표면에 대한 수선에 대하여 비-제로 입사각으로 배열된 궤적들을 갖는 이온들을 보내는 단계를 포함한다.
다른 실시예에 있어서, 광학적 격자를 형성하는 단계는, 기판을 제공하는 단계로서, 기판은 격자 층을 포함하는, 단계; 기판 상에 마스크 층을 증착하는 단계; 마스크 층 내에 각진 마스크 특징부들을 에칭함으로써 마스크를 형성하는 단계를 포함할 수 있다. 각진 마스크 특징부들은, 기판의 메인 표면에 대한 수선에 대하여 비-제로 경사각으로 배향된 측벽들을 가질 수 있다. 방법은 제 위치의 마스크를 가지고 격자 층을 에칭하는 단계를 포함할 수 있으며, 에칭하는 단계는, 메인 표면에 대한 수선에 대하여 비-제로 입사각으로 배열되며 비-제로 경사각에 평행한 궤적들을 갖는 이온들을 보내는 단계를 포함한다.
다른 실시예에 있어서, 기판 내에 각진 구조체들을 형성하는 방법은, 기판을 제공하는 단계, 기판 상에 마스크 층을 증착하는 단계, 및 마스크 층의 외부 표면 상에 마스크 형성 층을 증착하는 단계를 포함할 수 있다. 방법은, 제 위치의 마스크 형성 층을 가지고 마스크 층 내의 각진 마스크 특징부들을 에칭하는 단계, 및 마스크 층의 외부 표면으로부터 마스크 형성 층을 제거하는 단계를 포함할 수 있다. 방법은 또한, 마스크 형성 층을 제거하는 단계 이후에, 제 위치의 마스크를 가지고 기판을 에칭하는 단계를 포함할 수 있으며, 에칭하는 단계는, 기판의 메인 표면에 대한 수선에 대하여 비-제로 입사각으로 배열된 궤적들을 갖는 이온들을 보내는 단계를 포함한다.
첨부된 도면들은, 그 원리들의 실제적인 애플리케이션을 포함하는 본 개시의 예시적인 접근 방식을 예시한다.
도 1a 내지 도 1h는 본 개시의 일부 실시예들에 따른 각진 구조체들을 갖는 컴포넌트의 제조에서의 다양한 스테이지들을 도시한다.
도 1i는 도 1f의 구조체의 변형예를 도시한다.
도 2는 본 개시의 실시예들에 따른 각진 마스크를 사용하여 각진 구조체들을 형성하는 기하구조의 세부사항들을 예시한다.
도 3a 및 도 3b는 각기 본 개시의 실시예들에 따른 프로세싱 장치의 측면도 및 상면도를 도시한다.
도 4는 본 개시의 실시예들에 따른 프로세스 흐름을 도시한다.
도면들이 반드시 축적이 맞춰져야 하는 것은 아니다. 도면들은 단지 표현들이며, 본 개시의 특정 파라미터들을 표현하도록 의도되지 않는다. 도면들은 본 개시의 예시적인 실시예들을 묘사하도록 의도되며, 따라서 범위를 제한하는 것으로서 간주되지 않아야 한다. 도면들 내에서, 유사한 번호들이 유사한 엘리먼트들을 나타낸다.
이제 이하에서 본 실시예들이, 일부 실시예들이 도시된 첨부된 도면들을 참조하여 더 완전하게 설명될 것이다. 본 개시의 내용이 다수의 상이한 형태들로 구현될 수 있으며, 본원에서 기술되는 실시예들에 한정되는 것으로 해석되지 않아야 한다. 이러한 실시예들은 본 개시가 완전하고 철저해질 수 있도록 제공되며, 본원의 범위를 당업자들에게 완전하게 전달할 것이다. 도면들에서, 유사한 도면번호들이 전체에 걸쳐 유사한 엘리먼트들을 지칭한다.
본원에서 사용될 때, 단수로 언급되고 및 단어 "일" 또는 "하나"가 선행되는 엘리먼트 또는 동작은 달리 표시되는 것을 제외하고는 아마도 복수의 엘리먼트들 또는 동작들을 포함하는 것으로 이해되어야만 한다. 또한, "본 개시의 "일 실시예" 또는 "일부 실시예들"에 대한 언급들은, 언급된 특징들을 또한 통합하는 추가적인 실시예를 포함하는 것으로서 해석될 수 있다.
본원의 실시예들은, 광학적 격자들을 형성하는 것을 포함하여, 기판 내에 각진 구조체들을 형성하기 위한 신규한 방법들을 제공한다.
이제 도 1a 내지 도 1h를 참조하면, 본 개시의 실시예들에 따른 각진 구조체들의 제조 동안의 상이한 인스턴스(instance)들에서의 기판(100)의 측면 단면도가 도시된다. 다양한 비-제한적인 실시예들에 있어서, 본원에서 설명되는 바와 같은 각진 구조체들은 각진 트렌치들, 각진 비아(via)들, 각진 격자들, 예컨대 광학적 격자들, 또는 다른 각진 특징부들을 나타낼 수 있다. 도 1a에서, 기판(100)은, 기판 베이스(102), 기판 베이스(102) 상에 배치된 마스크 층(104), 마스크 층(104) 상에 배치된 마스크 형성 층(106), 및 마스크 형성 층(106) 상에 배치된 패턴화 층(108)을 포함한다. 일부 실시예들에 있어서, 마스크 층(104)은 실리콘 질화물, 티타늄 질화물과 같은 하드 마스크 재료일 수 있거나 또는 층들의 조합일 수 있다. 일부 실시예들에 있어서, 기판 베이스(102)는 실리콘 산화물, 실리콘 질화물, 또는 다른 재료와 같은, 하나의 층 또는 복수의 층들로 형성될 수 있다. 실시예들이 이러한 맥락으로 제한되지 않는다.
다양한 실시예들에 따르면, 마스크 형성 층(106)은, 일반적으로 마스크 층(104)과는 상이한 임의의 적절한 재료일 수 있다. 마스크 층(104)이 질화물인 일 예로서, 마스크 형성 층은 실리콘 산화물(SiO2)일 수 있다. 패턴화 층(108)은 포토레지스트와 같은 적절한 재료로 형성될 수 있다. 이와 같이, 패턴화 층(108)이 포토리소그래피와 같은 알려진 기술들을 사용하여 도시된 바와 같이 패턴화 특징부들(108A)로 패턴화될 수 있으며, 이러한 특징부들은 패턴화 층(108) 아래에 있는 마스크 형성 층(106)을 패턴화하도록 역할한다. 도 1a의 인스턴스에서, 에칭제(110)가 기판(100)으로 보내지며, 패턴화 층(108) 내의 개구부들 내의 마스크 형성 층(106)을 에칭하기 위해 마스크 형성 층(106)과 충돌할 수 있다. 에칭제(110)는, Z-축을 따라 마스크 형성 층(106)을 선택적으로 그리고 방향적으로 에칭하기 위한 알려진 반응성 이온 에칭 가스 혼합물일 수 있다.
도 1b를 참조하면, 마스크 형성 층(106) 내에 패턴화 특징부들의 어레이를 형성하는, 도 1a의 프로세스에 따라 마스크 형성 층(106)이 패턴화된 이후의 후속 인스턴스가 도시된다. 패턴화 층(108)이 제거되어, 마스크 층(104) 위에 배치된, 마스크 형성 특징부들(106A)로서 도시된 특징부들의 어레이를 남긴다. 도 1b의 인스턴스에서, 마스크 층(104) 내에 각진 특징부들을 패턴화하기 위해 각진 에칭이 수행된다. 마스크 형성 특징부들(106A)은 전반적으로 Z-축을 따라 배향된 수직 측벽들을 가질 수 있다. 도 1b에서, 각진 에칭 이온들(112)이 마스크 형성 층(106) 내의 개구부들로 보내지며, 여기에서 각진 에칭 이온들(112)이 도시된 바와 같이 마스크 층(104)과 충돌한다. 일부 실시예들에 있어서, 각진 에칭 이온들(112)은 마스크 형성 층(106)에 대하여 마스크 층(104)을 선택적으로 에칭하기 위하여 알려진 반응성 이온 에칭 가스 혼합물로 제공될 수 있으며, 추가적으로 기판 베이스(102)에 대하여 선택성일 수 있다. 단지 예시의 목적들을 위하여, 마스크 형성 층(106)이 SiO2이고 마스크 층이 TiN일 때, Cl2/Ar 플라즈마가 TiN 마스크를 선택적으로 에칭하기 위한 각진 에칭 이온들(112)을 형성하기 위해 사용될 수 있다. 마스크 형성 층(106)이 SiO2이고 마스크 층이 SiN인 경우, CHF3/O2 플라즈마가 각진 에칭 이온들(112)을 생성하기 위해 사용될 수 있다. 실시예들이 이러한 맥락으로 제한되지 않는다.
이제 도 1c를 참조하면, 마스크 층(104)의 에칭의 완료 이후의 후속 인스턴스가 도시된다. 이와 같이, 각진 마스크 특징부들(104A)이 기판 베이스(102) 상에 배치된다. 각진 마스크 특징부들(104A)은 (X-Y 평면에 평행한 평면에 의해 획정된) 기판(100)의 메인 표면에 대한 수선(Z-축)에 대하여 비-제로 경사각으로 배치된 측벽들의 세트를 나타낸다. 다양한 비-제한적인 실시예들에 있어서, 각진 마스크 특징부들(104A)은 Y-축을 따라 50 nm, 100 nm, 500 nm, 1000 nm의 폭들을 가질 수 있다. 광학적 격자 형성을 위한 적절한 폭들은 250 nm 내지 750 nm의 범위 내일 수 있다. 실시예들이 이러한 맥락으로 제한되지 않는다. 각진 마스크 특징부들(104A)에 대한 적절한 높이는 25 nm, 50 nm, 100 nm일 수 있거나 또는 더 두꺼울 수 있다. 마스크 층(104)이 스퍼터링 에칭하기 위한 마스크로서 이용될 일부 실시예들에 있어서, 각진 마스크 특징부들(104A)의 두께는 훨씬 더 클 수 있으며, 예컨대 200 nm, 500 nm 또는 1000 nm일 수 있다. 실시예들이 이러한 맥락으로 제한되지 않는다.
이와 같이, 도 1c의 구조체는 기판 베이스(102) 내에 각진 구조체들을 에칭하기 위해 사용될 수 있다. 특히, 마스크 형성 층(106)의 측벽들은 마스크 층(104)의 측벽들과는 상이한 각도로 배향된다. 본 개시의 다양한 실시예들에 따르면, 마스크 형성 층(106)은 기판 베이스(102)를 에칭하기 이전에 제거될 수 있다. 도 1d를 참조하면, 마스크 형성 층(106)의 제거 이후의 그리고 기판 베이스(102)의 에칭 이전의 후속 인스턴스가 도시된다. 이러한 구성에 있어서, 각진 마스크 특징부들(104A)을 갖는 층은 직접적으로 기판 베이스(102) 상에 배치되며, 반면 어떠한 다른 구조체들도 각진 마스크 특징부들(104A) 위에 존재하지 않는다. 이와 같이, 각진 마스크 특징부들(104A)의 측벽들(104B)은 기판 베이스(102)의 외부 표면으로부터 도 1d의 구조체의 외부 표면까지 연장한다.
도 1e를 참조하면, 기판 베이스(102)를 의미하는 기판의 에칭이 제 위치의 마스크(104C)를 가지고 수행되는 후속 인스턴스가 도시된다. 에칭은, 메인 표면에 대한 수선(Z-축)에 대하여 비-제로 입사각으로 배열된 궤적들을 갖는 각진 이온들(115)을 보냄으로써 달성된다. 이와 같이, 각진 이온들(115)의 궤적들은 수선을 따라 보내지는 이온들보다 측벽들(104B)과 더 많이 정렬될 수 있다. 다양한 실시예들에 따르면, 각진 이온들(115)은 각진 마스크 특징부들(104A)의 측벽들(104B)의 비-제로 경사각과 평행한 궤적들을 갖도록 보내질 수 있다. 예를 들어, 측벽들(104B)이 수선에 대하여 30 도로 배향되는 경우, 각진 이온들(115)은 수선에 대하여 30 도의 각도를 형성하는 궤적들을 가지고 보내질 수 있다. 이러한 방식으로, 각진 이온들(115)은 기판 베이스(102)의 에칭 동안 측벽들(104B)과 충돌하지 않을 수 있다. 따라서, 각진 이온들(115)은, 마스크(104C)의 다른 표면들과 충돌하는 것을 회피하면서 (X-Y 평면에 평행한) 수평 표면들과 충돌할 수 있다. 이러한 의미에서, 마스크(104C)는 각진 이온들(115)을 섀도잉하지 않을 수 있으며, 이는 각진 마스크 특징부들(104A)의 간격 및 각도가 기판 베이스(102) 내에 복제되는 것을 가능하게 한다.
다른 실시예들에 있어서, 엄격하게 평행하지는 않지만, 각진 이온들(115)은 측벽들(104B)의 경사각에 대한 평행의 +/- 5 도 이내의 또는 측벽들(104B)의 경사각에 대한 평행의 +/- 10 도 이내의 입사각을 갖는 궤적들을 갖는 이온들의 콜리메이팅된(collimated) 빔을 형성할 수 있다. 또한, 일부 실시예들에 있어서, 각진 이온들(115)은 입사각들의 분포 또는 각도 범위에 걸쳐, 예컨대 10 도, 20 도, 또는 30 도의 각도 범위에 걸쳐 분산된 궤적들을 가질 수 있으며, 여기에서 평균 또는 중앙 궤적(또는 모드 궤적)이 측벽들(104b)의 경사각과 평행하다. 다른 추가적인 실시예들에 있어서, 각진 에칭 이온들(112)은 10 도와 같은 궤적들의 각도 범위를 획정할 수 있으며, 여기에서 평균 또는 중앙 궤적은 측벽들(104B)의 경사각에 대하여 + 5 도이다. 실시예들이 이러한 맥락으로 제한되지 않는다.
각진 이온들의 궤적들이 측벽들(104B)의 경사각과 매칭되거나 또는 측벽들(104B)의 경사각의 10 도 또는 그 정도 이내인 이러한 상이한 기하구조들에 있어서, 에칭 기하구조는, 마스크(104C)가 부식될 때 동일하거나 또는 거의 동일하게 남아 있는 경향을 가질 것이다. 달리 말하면, 각진 이온들(115)의 궤적들이 측벽들(104B)의 각도와 평행하게 또는 거의 평행하게 정렬되기 때문에, 각진 이온들(115)의 섀도잉이 최소화되거나 또는 제거되며, 따라서, 각진 에칭 이온들(112)은 에칭 동안의 상이한 인스턴스들에서 마스크(104C) 및 기판 베이스(102)의 동일한 부분들을 "본다".
이제 도 1f를 참조하면, 각진 이온들(115)에 의한 기판 베이스(102)의 에칭이 완료된 이후의 후속 인스턴스가 도시된다. 도시된 바와 같이, 각진 측벽들을 갖는 각진 구조체들(114)과 같은 특징부들의 어레이가 기판 베이스(102) 내에 형성된다.
도 1g를 참조하면, 마스크(104C)의 제거 이후의 후속 인스턴스가 도시된다. 도 1h에 도 1b의 인스턴스 이후의 추가적인 인스턴스가 도시되며, 여기에서 기판 베이스(102)는 하위 층(116) 상에 배치된다. 일부 경우들에 있어서, 하위 층(116)은 다른 기판일 수 있으며, 여기에서 광학적 격자와 같은 기판 베이스(102)가 하위 층(116) 상에 위치된다. 다른 실시예들에 있어서, 하위 층(116)은, 도 1a 내지 도 1g의 프로세싱 이전에 기판 베이스(102) 아래의 기판(100) 내에 제공될 수 있다. 이와 같이, 도 1h의 스테이지에서의 기판(100)은 광학적 격자 디바이스를 나타낼 수 있으며, 여기에서 기판 베이스(102)는 광학적 격자 층을 나타낸다. 특히, 기판 베이스(102)가 단일 층일 수 있지만, 기판 베이스(102)는 다른 실시예들에서는 상이한 재료들로 구성된 복수의 층들을 나타낼 수 있다. 도 1i는, 기판 베이스(102)가 층(102A) 및 층(102B)을 포함하는 일 실시예를 도시한다. 이와 같이, 각진 이온들(115)은, 층(102A)뿐만 아니라 층(102B)을 통해 연장하는, 각진 구조체들(117)로서 도시된 연속적인 각진 구조체를 에칭할 수 있다. 층(102A)의 조성이 층(102B)의 조성과 실질적으로 상이한 때와 같은 일부 실시예들에 있어서, 각진 이온들(115)의 조성은 층(102A)을 에칭하기 위한 제 1 동작과 층(102B)을 에칭하기 위한 제 2 동작 사이에서 조정될 수 있다.
도 2는 본 개시의 실시예들에 따른 각진 마스크를 사용하여 각진 구조체들(114)을 형성하는 기하구조의 세부사항들을 예시한다. 도 2에서, 마스크 특징부들(104D)(점선)로 도시된, 각진 격자들을 형성하기 위한 마스크의 알려진 구조체와 함께 마스크(104C)가 도시된다. 마스크 특징부들(104D)은 전반적으로 Z-축에 평행하게 배향된 수직 측벽들을 갖는다. 도 2는, 알려진 마스크 특징부들, 즉, 마스크 특징부들(104D)에 의해 형성된 각진 격자들 및 각진 마스크 특징부들(104A)에 의해 형성된 각진 구조체들을 포함하는, 이상에서 논의된, 각진 이온들(112)을 사용하여 형성된 각진 구조체들의 기하구조를 도시한다.
도 2에 도시된 각진 구조체들(114)은 도 1h의 각진 구조체들과 동일하다. 특히, 각진 에칭 이온들(112)이 측벽들(114A)에 평행하게 이동하기 때문에, (D1로 도시된) 각진 마스크 특징부들(104A)의 인접한 특징부들 사이의 제 1 간격은 D1로서 또한 도시된 각진 구조체들(114)의 인접한 구조체들 사이의 트렌치의 폭과 동일할 수 있다. 달리 말하면, 마스크(104C)에 의해 획정되는 간격이 각진 구조체들(114) 사이의 간격에서 보존된다. 간격의 이러한 보존은 또한, 각진 마스크 특징부들(104A)의 폭(W1)이 각진 구조체들(114)의 폭과 동일할 수 있으며 깊이의 함수로서 일정하게 남아 있을 수 있다는 것을 의미한다.
도 2에 추가로 도시되는 바와 같이. 직사각형 마스크 특징부들이 마스크 특징부들(104D)을 의미하는 각진 구조체들을 형성하기 위해 사용될 때, 각진 구조체들(118)로서 도시된 결과적인 각진 구조체들은 간격(D2)에 의해 도시된 트렌치들의 더 좁은 세트에 의해 분리된다. 이러한 더 좁은 간격은 마스크 특징부들(104D)에 의한 각진 이온들(115)의 섀도잉의 결과이다. 결과적으로, 각진 구조체들(118)은 Y-축을 따라서 마스크 특징부들(104D)보다 더 넓다. 따라서, 각진 마스크 특징부들의 사용은 하위 기판 층 내에 각진 구조체들을 생성하기 위해 사용되는 마스크의 (X-Y 평면에서의) 측방 치수들을 보존할 수 있다. 마스크 특징부들(104D)을 사용하는 것의 다른 측면은 기판 베이스(102)와 같은 층의 에칭 동안 발생하는 섀도잉에서의 변화이다. 마스크 특징부들(104D)이 Z-축을 따라 높이에서 부식됨에 따라, 각진 에칭 이온들(112)의 섀도잉이 변화할 것이며, 따라서, 측벽들(118A)의 실제 경사는 일정한 각도로 남아 있지 않을 것이고, 이는 측벽들이 수렴하게끔 할 것이다.
이제 도 3a를 참조하면, 개략적인 형태로 묘사된 프로세싱 장치(200)가 도시된다. 프로세싱 장치(200)는 측벽들과 같은 기판의 부분들을 선택적으로 에칭하기 위한 프로세싱 장치를 나타낸다. 프로세싱 장치(200)는, 당업계에서 알려진 임의의 편리한 방법에 의해, 그 내부에 플라즈마(204)를 생성하기 위한 플라즈마 챔버(202)를 갖는 플라즈마-기반 프로세싱 시스템일 수 있다. 프로세싱 장치(200)는 전원 공급장치(230) 및 가스 공급부(224)를 포함할 수 있다. 도시된 바와 같이 추출 개구(208)를 갖는 추출 플레이트(206)가 제공될 수 있으며, 여기에서 선택적 에칭은 측벽 층들을 선택적으로 제거하기 위해 수행될 수 있다. 도 1b에서 도시된 바와 같은 전술된 구조체를 갖는 기판(100)과 같은 기판이 프로세스 챔버(222) 내에 배치된다. 기판(100)의 기판 평면은 도시된 직교 좌표계의 X-Y 평면에 의해 표현되며, 한편 기판(100)의 평면에 대한 수선은 Z-축(Z-방향)을 따라 놓인다.
방향성 에칭 동작 동안, 각진 이온 빔(210)은 도시된 바와 같이 추출 개구(208)를 통해 추출된다. 각진 이온 빔(210)은, 공지된 시스템들 내에서와 같이 플라즈마 챔버(202)와 기판(100) 사이에 바이어스 공급부(220)를 사용하여 전압 차이가 인가될 때 추출될 수 있다. 바이어스 공급부(220)는 프로세스 챔버(222)에 결합될 수 있으며, 예를 들어, 여기에서 프로세스 챔버(222) 및 기판(100)이 동일한 전위로 유지된다. 다양한 실시예들에 있어서, 각진 이온 빔(210)은 알려진 시스템들에서와 같이 연속적인 빔 또는 펄스형 이온 빔으로서 추출될 수 있다. 예를 들어, 바이어스 공급부(220)는 플라즈마 챔버(202)와 프로세스 챔버(222) 사이에 펄스형 DC 전압으로서 전압 차이를 공급하도록 구성될 수 있으며, 여기에서 펄스형 전압의 전압, 펄스 주파수, 및 듀티 사이클은 서로 독립적으로 조정될 수 있다.
기판(100)을 포함하는 기판 스테이지(214)를 추출 개구(208)에 대하여 그리고 그에 따라서 스캔 방향(216)을 따라 각진 이온 빔(210)에 대하여 스캔함으로써, 각진 이온 빔(210)은, 이상에서 논의된, 예컨대 마스크(104C)를 사용하여 구조체들의 목표 표면들을 에칭할 수 있다. 다양한 실시예들에 있어서, 각진 마스크 특징부들(104A)은, 예를 들어, 이러한 구조체들이, 도 3b에 추가로 도시된 바와 같이, 스캔 방향(216)에 수직으로 배향될 때, 도시된 바와 같이 X-축을 따라 연장하는 세장형일 수 있다. 다양한 실시예들에 있어서, 예를 들어, 각진 이온 빔(210)은, 도 3b에 도시된 직교 좌표계의 X-방향을 따라 연장하는 장축을 갖는 리본 빔으로서 제공될 수 있다. 기판(100)은, 예를 들어, 리본 빔의 장축이 각진 마스크 특징부들(104A)의 장축과 평행하고, (Z-축에 대한) 각진 마스크 특징부들(104A)의 경사각이 각진 이온 빔(210)의 각진 이온들의 입사각과 매칭되도록 배열될 수 있다. 이러한 방식으로, 도 1h에 도시된 단면의 형상을 갖는 일련의 세장형 구조체들이 생성될 수 있다. 플라즈마 챔버(202)에 복수의 상이한 가스들을 제공하기 위해 가스 매니폴드가 결합될 수 있다. 특정 실시예들에 있어서, 각진 이온 빔(210) 및 다른 반응성 종은, 이상에서 설명된 바와 같이, 각진 마스크를 사용하여 기판 층의 각진 반응성 이온 에칭을 수행하기 위하여 기판(100)에 에칭 레시피로서 제공될 수 있다. 에칭 레시피는, 이상에서 논의된 바와 같이, 마스크(104C)의 재료뿐만 아니라 기판 베이스(102)의 재료에 대하여 선택성일 수 있다.
도 3b의 예에 있어서, 각진 이온 빔(210)은 X-방향을 따라 빔 폭으로 연장하는 리본 이온 빔으로서 제공되며, 여기에서 빔 폭은, 심지어 X-방향을 따라 가장 넓은 부분에서도 기판(100)의 전체 폭을 노출시키기에 적절하다. 예시적인 빔 폭들은 10 cm, 20 cm, 30 cm, 또는 그 이상의 범위 내일 수 있으며, 반면 Y-방향을 따른 예시적인 빔 길이들은 3 mm, 5 mm, 10 mm, 또는 20 mm의 범위 내일 수 있다. 실시예들이 이러한 맥락으로 제한되지 않는다.
도 3b에 또한 표시되는 바와 같이, 기판(100)은 스캔 방향(216)으로 스캔될 수 있으며, 여기에서 스캔 방향(216)은 X-Y 평면 내에, 예컨대 Y-방향을 따라서 놓인다. 특히, 스캔 방향(216)은 Y-축을 따라 2개의 반대되는(180 도) 방향으로 기판(100)을 스캔하는 것, 또는 단지 좌측을 향한 스캔 또는 우측을 향한 스캔을 나타낼 수 있다. 도 3b에 도시된 바와 같이, 각진 이온 빔(210)의 장축은 스캔 방향(216)에 수직인 X-방향을 따라 연장한다. 따라서, 기판(100)의 스캐닝이 도 3b에 도시된 바와 같이 기판(100)의 좌측 측면으로부터 우측 측면으로 적절한 길이까지 스캔 방향(216)을 따라 발생할 때 기판(100)의 전체가 각진 이온 빔(210)에 노출될 수 있다.
도 4를 참조하면, 본 개시의 실시예들에 따른 프로세스 흐름(400)이 도시된다. 블록(402)에서, 마스크 층이 기판 상에 제공된다. 기판은 기판 베이스를 포함할 수 있으며, 여기에서 마스크 층은 기판 베이스 상에 직접적으로 증착된다. 상이한 실시예들에 따르면, 기판 베이스는 하나의 층 또는 복수의 층들을 포함할 수 있다. 일부 예들에 있어서, 마스크 층은, 질화물, 산화물, 탄소 재료, 또는 다른 재료를 포함하는 하드 마스크 재료일 수 있다. 일반적으로, 마스크 층의 재료는 마스크 층 바로 아래의 기판 베이스의 재료와 상이할 수 있다.
블록(404)에서, 마스크 형성 층이 마스크 층 상에 증착된다. 마스크 형성 층의 재료는 마스크 층의 재료와 상이할 수 있으며, 예컨대 산화물이며 반면 마스크 층은 질화물이다. 실시예들이 이러한 맥락으로 제한되지 않는다.
블록(406)에서, 패턴화 층이 마스크 형성 층 상에 증착되며, 여기에서 패턴화 층은 마스크 형성 층과는 상이한 재료로 형성된다. 일 예로서, 패턴화 층은 포토레지스트 층일 수 있다. 실시예들이 이러한 맥락으로 제한되지 않는다.
블록(408)에서, 패턴화된 특징부들이 패턴화 층 내에 형성된다. 패턴화된 특징부들은, 예를 들어, 알려진 리소그래피 기술들을 사용하여 형성될 수 있다. 패턴화된 특징부들은, 패턴화된 특징부들 아래에 있는 마스크 형성 층을 패턴화하도록 역할할 수 있다.
블록(410)에서, 각진 마스크 특징부들이 패턴화된 특징부들을 사용하여 마스크 층 내로 에칭된다. 각진 마스크 특징부들을 형성하기 위한 에칭은 반응성 이온 에칭 프로세스일 수 있다. 일부 예들에 있어서, 각진 마스크 특징부들은, 각진 마스크 특징부들을 에칭하기 위하여 리본 빔을 사용하는 것과 같이, 반응성 각진 이온들(I) 반응성 각진 이온 빔 에칭 프로세스를 사용함으로써 형성될 수 있다. 일부 실시예들에 따르면, 반응성 이온 에칭 가스 혼합물은 패턴화 층 및 기판 베이스에 비하여 마스크 층을 선택적으로 에칭할 수 있으며, 이는, 마스크 층이 마스크 층 위의 또는 아래의 층들보다 더 빠르게 에칭된다는 것을 의미한다. 이와 같이, 하위 기판 베이스는 각진 마스크 특징부들 사이에서 노출될 수 있다.
블록(412)에서, 마스크 형성 층이 제거된다.
블록(414)에서, 기판 베이스와 같은 기판은 제 위치의 각진 마스크 특징부들을 가지고 에칭된다. 에칭은, 메인 표면에 대한 수선에 대하여 비-제로 입사각으로 배열된 궤적들을 갖는 이온들을 보냄으로써 수행될 수 있으며, 이는, 궤적들이 메인 표면에 대하여 5 도 내지 75 도와 같이 90 도 미만의 범위에 걸친다는 것을 의미한다. 일부 실시예들에 있어서, 이온들은, 각진 마스크 특징부들에 비하여 기판의 재료를 우선적으로 에칭하기에 적절한 알려진 반응성 이온 에칭 혼합물 내에 제공될 수 있다. 다른 실시예들에 있어서, 이온들은 비활성 가스 이온들 또는 다른 이온들로서 제공될 수 있으며, 여기에서 이온들은 비-반응성 에칭 환경에서 물리적인 스퍼터링에 의해 기판을 에칭한다. 이와 같이, 이온들은 기판 내에 각진 구조체들을 에칭할 수 있으며, 여기에서 각진 구조체들은 각진 마스크 특징부들의 크기 및 측벽 경사를 모방한다.
요약하면, 본원에서 설명되는 다양한 실시예들은, 기판 내의 광학적 격자들, 비아들, 트렌치들 또는 다른 구조체들과 같은 각진 구조체들을 형성하기 위한 접근 방식들을 제공한다. 본 실시예들은 각진 특징부들을 형성하기 위한 알려진 접근 방식들을 뛰어 넘는 다양한 장점들을 제공한다. 하나의 장점은, 기판 내에 형성될 각진 구조체들의 의도된 치수들이, 각진 마스크 특징부들 및 각진 마스크 특징부들과 정렬된 각진 이온 에칭의 조합을 사용하여 더 용이하게 보존될 수 있다는 것이다. 다른 장점은, 물리적 스퍼터링이 반응성 이온 에칭 대신에 사용될 수 있기 때문에, 본 실시예들은 반응성 에칭이 어려운 재료들 내에 각진 구조체들을 에칭하는 것을 용이하게 할 수 있다는 점이다. 이온들의 궤적들이 각진 마스크 특징부들의 측벽들에 평행하게 정렬될 수 있기 때문에, 이온들의 궤적들은, 에칭이 진행됨에 따라 각진 마스크 특징부들의 측벽들에 평행하게 남아 있을 수 있다. 따라서, 각진 마스크 두께는, 물리적 스퍼터링이 기판의 에칭 레이트에 비할 만한 레이트로 하드마스크를 에칭하는 경우들에서 하드마스크의 완전한 손실을 방지하기 위해, 에칭의 기하구조에 영향을 주지 않고 증가될 수 있다.
본 개시는 본원에서 설명된 특정 실시예에 의해 범위가 제한되지 않는다. 오히려, 본원에서 설명된 실시예들에 더하여, 본 개시의 다른 다양한 실시예들 및 이에 대한 수정예들이 이상의 설명 및 첨부된 도면들로부터 당업자들에게 자명해질 것이다. 따라서, 이러한 다른 실시예들 및 수정예들이 본 개시의 범위 내에 속하도록 의도된다. 추가로, 본 개시는 본원에서 특정 목적을 위한 특정 환경에서의 특정 구현예의 맥락에서 설명되었다. 당업자들은 그 유용함이 이에 한정되지 않으며, 본 개시가 임의의 수의 목적들을 위한 임의의 수의 환경들에서 유익하게 구현될 수 있다는 것을 인식할 것이다. 따라서, 이하에서 기술되는 청구항들은 본원에서 설명된 바와 같은 본 개시의 완전한 폭과 사상의 관점에서 해석되어야만 한다.

Claims (15)

  1. 기판 내에 각진 구조체들을 형성하는 방법으로서,
    상기 기판의 기판 베이스 상에 배치된 마스크 층 내에 각진 마스크 특징부들을 에칭함으로써 마스크를 형성하는 단계로서, 상기 각진 마스크 특징부는 상기 기판의 메인 표면에 대한 수선에 대하여 비-제로(non-zero) 경사각으로 배향된 측벽들을 갖는, 단계; 및
    제 위치의 상기 마스크를 가지고 상기 기판을 에칭하는 단계로서, 상기 에칭하는 단계는 상기 메인 표면에 대한 수선에 대하여 비-제로 입사각으로 배열된 궤적들을 갖는 이온들을 보내는 단계를 포함하는, 단계를 포함하는, 방법.
  2. 청구항 1에 있어서,
    상기 마스크 층 내의 상기 각진 마스크 특징부들은 상기 각진 마스크 특징부들의 인접한 특징부들 사이에 제 1 간격을 획정하며, 상기 각진 구조체들은 상기 각진 구조체들의 인접한 구조체들 사이에 트렌치의 폭을 획정하고, 상기 폭은 상기 제 1 간격과 동일한, 방법.
  3. 청구항 1에 있어서,
    상기 비-제로 입사각은 상기 비-제로 경사각에 평행하며, 상기 각진 구조체들은 상기 마스크 층의 상기 각진 마스크 특징부들의 측벽들의 세트에 평행한 각진 측벽들을 포함하는, 방법.
  4. 청구항 1에 있어서,
    상기 기판을 에칭하는 단계는 반응성 이온 에칭에서 반응성 각진 이온들을 상기 기판으로 보내는 단계로서, 상기 기판은 상기 마스크 층에 비하여 선택적으로 에칭되는, 단계를 포함하는, 방법.
  5. 청구항 1에 있어서,
    상기 기판을 에칭하는 단계는 비-반응성 에칭 환경에서 상기 기판을 스퍼터링 에칭하기 위해 각진 이온들을 보내는 단계를 포함하는, 방법.
  6. 청구항 1에 있어서,
    상기 마스크를 형성하는 단계는,
    상기 마스크 층 상에 마스크 형성 층을 증착하는 단계;
    상기 마스크 형성 층 내에 패턴화 특징부들의 어레이를 형성하는 단계; 및
    상기 마스크 형성 층 내의 개구부들로 각진 에칭 이온들을 보내는 단계로서, 상기 각진 마스크 특징부들은 상기 마스크 층 내에 형성되는, 단계를 포함하는, 방법.
  7. 청구항 6에 있어서,
    상기 방법은, 상기 기판을 에칭하는 단계 이전에 상기 마스크 형성 층을 제거하는 단계를 더 포함하는, 방법.
  8. 청구항 1에 있어서,
    상기 각진 마스크 특징부들은 상기 기판의 상기 메인 표면 내에서 제 1 방향을 따라 연장하도록 세장형이며, 상기 기판을 에칭하는 단계는 각진 이온 빔을 사용하여 상기 마스크 층을 통해 상기 기판을 방향성으로 에칭하는 단계를 포함하고, 상기 각진 이온 빔은 리본 빔을 포함하며, 상기 리본 빔은 상기 제 1 방향에 평행하게 연장하는 장축을 갖는, 방법.
  9. 청구항 1에 있어서,
    상기 각진 구조체들은 광학적 격자를 형성하는, 방법.
  10. 광학적 격자를 형성하는 방법으로서,
    기판을 제공하는 단계로서, 상기 기판은 격자 층을 포함하는, 단계;
    상기 기판 상에 마스크 층을 증착하는 단계;
    상기 마스크 층 내에 각진 마스크 특징부들을 에칭함으로써 마스크를 형성하는 단계로서, 상기 각진 마스크 특징부는 상기 기판의 메인 표면에 대한 수선에 대하여 비-제로 경사각으로 배향된 측벽들을 갖는, 단계; 및
    제 위치의 상기 마스크를 가지고 상기 격자 층을 에칭하는 단계로서, 상기 에칭하는 단계는 상기 메인 표면에 대한 수선에 대하여 비-제로 입사각으로 배열되며 상기 비-제로 경사각과 평행한 궤적들을 갖는 이온들을 보내는 단계를 포함하는, 단계를 포함하는, 방법.
  11. 청구항 11에 있어서,
    상기 격자 층을 에칭하는 단계는 각진 측벽들을 갖는 복수의 각진 구조체들을 생성하며, 상기 각진 측벽들은 상기 마스크 층의 상기 각진 마스크 특징부들의 측벽들의 세트에 평행한, 방법.
  12. 청구항 11에 있어서,
    상기 기판을 에칭하는 단계는 반응성 이온 에칭에서 반응성 각진 이온들을 상기 기판으로 보내는 단계로서, 상기 기판은 상기 마스크 층에 비하여 선택적으로 에칭되는, 단계를 포함하는, 방법.
  13. 청구항 11에 있어서,
    상기 기판을 에칭하는 단계는 비-반응성 에칭 환경에서 상기 기판을 스퍼터링 에칭하기 위해 각진 이온들을 보내는 단계를 포함하는, 방법.
  14. 청구항 11에 있어서,
    상기 마스크를 형성하는 단계는,
    상기 마스크 층 상에 마스크 형성 층을 증착하는 단계;
    상기 마스크 형성 층 내에 패턴화 특징부들의 어레이를 형성하는 단계; 및
    상기 마스크 형성 층 내의 개구부들로 각진 에칭 이온들을 보내는 단계로서, 상기 마스크 층 내에 상기 각진 마스크 특징부들이 형성되는, 단계를 포함하는, 방법.
  15. 기판 내에 각진 구조체들을 형성하는 방법으로서,
    기판을 제공하는 단계;
    상기 기판 상에 마스크 층을 증착하는 단계;
    상기 마스크 층의 외부 표면 상에 마스크 형성 층을 증착하는 단계;
    제 위치의 상기 마스크 형성 층을 가지고 상기 마스크 층 내에 각진 마스크 특징부들을 에칭하는 단계;
    상기 마스크 층의 상기 외부 표면으로부터 상기 마스크 형성 층을 제거하는 단계; 및
    상기 마스크 형성 층을 제거하는 단계 이후에, 제 위치의 상기 마스크를 가지고 상기 기판을 에칭하는 단계로서, 상기 에칭하는 단계는, 상기 기판의 메인 표면에 대한 수선에 대하여 비-제로 입사각으로 배열된 궤적들을 갖는 이온들을 보내는 단계를 포함하는, 단계를 포함하는, 방법.
KR1020217014005A 2018-10-12 2019-09-18 기판 내에 각진 구조체들을 형성하는 방법 및 광학적 격자를 형성하는 방법 KR102613354B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/159,059 2018-10-12
US16/159,059 US11119405B2 (en) 2018-10-12 2018-10-12 Techniques for forming angled structures
PCT/US2019/051644 WO2020076467A1 (en) 2018-10-12 2019-09-18 Optical component having depth modulated angled gratings and method of formation

Publications (2)

Publication Number Publication Date
KR20210061445A true KR20210061445A (ko) 2021-05-27
KR102613354B1 KR102613354B1 (ko) 2023-12-13

Family

ID=70159388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217014005A KR102613354B1 (ko) 2018-10-12 2019-09-18 기판 내에 각진 구조체들을 형성하는 방법 및 광학적 격자를 형성하는 방법

Country Status (6)

Country Link
US (1) US11119405B2 (ko)
JP (1) JP7170860B2 (ko)
KR (1) KR102613354B1 (ko)
CN (1) CN112805812B (ko)
TW (1) TWI754174B (ko)
WO (1) WO2020076467A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818499B2 (en) * 2018-02-21 2020-10-27 Varian Semiconductor Equipment Associates, Inc. Optical component having variable depth gratings and method of formation
US11398441B2 (en) 2020-09-14 2022-07-26 Nanya Technology Corporation Semiconductor device with slanted conductive layers and method for fabricating the same
WO2022261374A1 (en) * 2021-06-10 2022-12-15 Meta Platforms Technologies, Llc Method of etching surface-relief structures
DE102022200526A1 (de) 2022-01-18 2022-10-13 Carl Zeiss Smt Gmbh Verfahren zur Herstellung einer Struktur auf einem Substrat sowie Vorrichtung zur Strukturherstellung mit einem derartigen Verfahren
US20230257872A1 (en) * 2022-02-16 2023-08-17 Applied Materials, Inc. High aspect ratio taper improvement using directional deposition

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01231327A (ja) * 1988-03-11 1989-09-14 Nec Corp 半導体基板の傾斜端面形成法
JP2005004068A (ja) * 2003-06-13 2005-01-06 Dainippon Printing Co Ltd スラント凹凸パターンの形成方法及びスラント凹凸パターンを有する基板
US20070263973A1 (en) * 2006-05-12 2007-11-15 Interuniversitair Microelektronica Centrum (Imec) Slanted Segmented Coupler
KR20110125603A (ko) * 2010-05-13 2011-11-21 세이코 엡슨 가부시키가이샤 분광 장치, 검출 장치 및 분광 장치의 제조 방법
WO2018031219A1 (en) * 2016-08-09 2018-02-15 Varian Semiconductor Equipment Associates, Inc. Composite patterning mask using angled ion beam deposition
JP2018037648A (ja) * 2016-06-30 2018-03-08 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 有向イオンビームの使用による電極トレンチの形成とトレンチ電極構造を有する半導体素子

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59167707U (ja) * 1983-04-26 1984-11-09 石川島芝浦機械株式会社 トラクタのスイングドロ−バ装置
JPS6033504A (ja) * 1983-08-05 1985-02-20 Agency Of Ind Science & Technol ブレ−ズド格子の製造方法
JPS6033502A (ja) * 1983-08-05 1985-02-20 Agency Of Ind Science & Technol ブレ−ズド格子の製造方法
JPS61277756A (ja) * 1985-06-03 1986-12-08 ロンシール工業株式会社 シ−ト防水施工における脱気方法
JPH0638431B2 (ja) * 1986-06-18 1994-05-18 日本電気株式会社 半導体装置の製造方法
JPH0644664B2 (ja) * 1987-07-01 1994-06-08 日本電気株式会社 半導体レ−ザ外部傾斜ミラ−形成法
JPH0618186B2 (ja) * 1987-07-13 1994-03-09 日本電気株式会社 半導体基板傾斜端面形成法
JPH03235331A (ja) * 1990-02-13 1991-10-21 Nec Corp グレーティングパターン形成方法
JP2979667B2 (ja) * 1991-01-23 1999-11-15 株式会社ニコン 反射型のｘ線露光用マスク
DE69209336T2 (de) * 1991-01-28 1996-11-14 Sony Corp Mikroelektronischer ballistischer Transistor und Verfahren zu seiner Herstellung
US5116461A (en) * 1991-04-22 1992-05-26 Motorola, Inc. Method for fabricating an angled diffraction grating
JPH0529283A (ja) * 1991-07-23 1993-02-05 Sony Corp 斜めエツチング方法
JPH0677181A (ja) * 1992-08-26 1994-03-18 Matsushita Electric Ind Co Ltd 化合物半導体の微細構造形成方法
JP2984539B2 (ja) * 1994-04-19 1999-11-29 日本電気株式会社 酸化シリコン膜のドライエッチング方法
KR0178492B1 (ko) * 1995-12-21 1999-04-15 양승택 기울어진 공진기로 편광특성이 제어된 표면방출 레이저 다이오드 제조방법
US20020127497A1 (en) 1998-09-10 2002-09-12 Brown Daniel J. W. Large diffraction grating for gas discharge laser
JP2002189112A (ja) 2000-12-22 2002-07-05 Canon Inc 回折光学素子の製造方法、回折光学素子の製造方法によって製造したことを特徴とする回折光学素子製造用金型、回折光学素子、および該回折光学素子を有する光学系、光学機器、露光装置、デバイス製造方法、デバイス
US20030188685A1 (en) * 2002-04-08 2003-10-09 Applied Materials, Inc. Laser drilled surfaces for substrate processing chambers
JP4109135B2 (ja) 2003-02-18 2008-07-02 株式会社日立ハイテクノロジーズ 難エッチング材のエッチング方法
JP4349104B2 (ja) * 2003-11-27 2009-10-21 株式会社島津製作所 ブレーズド・ホログラフィック・グレーティング、その製造方法、及びレプリカグレーティング
CN100397045C (zh) 2004-01-26 2008-06-25 三丰株式会社 标尺的制造方法和光电式编码器
US7365014B2 (en) * 2004-01-30 2008-04-29 Applied Materials, Inc. Reticle fabrication using a removable hard mask
JP2006188416A (ja) 2004-12-07 2006-07-20 Pentax Corp ガラス光学素子用成形型の製造方法
US8040607B2 (en) 2008-04-25 2011-10-18 Jds Uniphase Corporation Surface-relief diffraction grating
US8331027B2 (en) 2008-07-29 2012-12-11 The Regents Of The University Of California Ultra-high density diffraction grating
US20100079865A1 (en) 2008-09-26 2010-04-01 Nokia Corporation Near-to-eye scanning display with exit-pupil expansion
KR101576205B1 (ko) 2008-12-11 2015-12-10 삼성전자주식회사 극자외선 포토마스크, 이를 제조하기 위한 방법 및 장치
JP4575498B2 (ja) * 2009-02-20 2010-11-04 株式会社東芝 磁気記録媒体の製造方法
CN102484183B (zh) * 2009-09-07 2015-01-14 崇高种子公司 半导体发光元件及其制造方法
CN102651438B (zh) * 2011-02-28 2015-05-13 比亚迪股份有限公司 衬底、该衬底的制备方法及具有该衬底的芯片
CN102360093A (zh) 2011-10-19 2012-02-22 苏州大学 一种全息闪耀光栅制作方法
CN102323634B (zh) 2011-10-19 2016-06-22 苏州大学 一种全息双闪耀光栅的制作方法
FR2995134B1 (fr) 2012-09-05 2015-12-18 Commissariat Energie Atomique Procede de gravure d'un materiau semiconducteur cristallin par implantation ionique puis gravure chimique a base de chlorure d'hydrogene
US9336998B2 (en) * 2014-05-09 2016-05-10 Varian Semiconductor Equipment Associates, Inc. Apparatus and method for dynamic control of ion beam energy and angle
JP2016035991A (ja) * 2014-08-04 2016-03-17 株式会社東芝 半導体記憶装置及びその製造方法
US9864208B2 (en) 2015-07-30 2018-01-09 Microsoft Technology Licensing, Llc Diffractive optical elements with varying direction for depth modulation
AU2017316667B2 (en) 2016-08-22 2022-01-27 Magic Leap, Inc. Multi-layer diffractive eyepiece
US10845596B2 (en) * 2018-01-23 2020-11-24 Facebook Technologies, Llc Slanted surface relief grating for rainbow reduction in waveguide display
US10818499B2 (en) * 2018-02-21 2020-10-27 Varian Semiconductor Equipment Associates, Inc. Optical component having variable depth gratings and method of formation
US10761334B2 (en) * 2018-07-13 2020-09-01 Varian Semiconductor Equipment Associates, Inc. System and method for optimally forming gratings of diffracted optical elements
US11150394B2 (en) * 2019-01-31 2021-10-19 Facebook Technologies, Llc Duty cycle range increase for waveguide combiners

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01231327A (ja) * 1988-03-11 1989-09-14 Nec Corp 半導体基板の傾斜端面形成法
JP2005004068A (ja) * 2003-06-13 2005-01-06 Dainippon Printing Co Ltd スラント凹凸パターンの形成方法及びスラント凹凸パターンを有する基板
US20070263973A1 (en) * 2006-05-12 2007-11-15 Interuniversitair Microelektronica Centrum (Imec) Slanted Segmented Coupler
KR20110125603A (ko) * 2010-05-13 2011-11-21 세이코 엡슨 가부시키가이샤 분광 장치, 검출 장치 및 분광 장치의 제조 방법
JP2018037648A (ja) * 2016-06-30 2018-03-08 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 有向イオンビームの使用による電極トレンチの形成とトレンチ電極構造を有する半導体素子
WO2018031219A1 (en) * 2016-08-09 2018-02-15 Varian Semiconductor Equipment Associates, Inc. Composite patterning mask using angled ion beam deposition

Also Published As

Publication number Publication date
JP7170860B2 (ja) 2022-11-14
TW202020972A (zh) 2020-06-01
CN112805812A (zh) 2021-05-14
JP2022504502A (ja) 2022-01-13
US20200117080A1 (en) 2020-04-16
TWI754174B (zh) 2022-02-01
US11119405B2 (en) 2021-09-14
CN112805812B (zh) 2024-03-29
KR102613354B1 (ko) 2023-12-13
WO2020076467A1 (en) 2020-04-16

Similar Documents

Publication Publication Date Title
KR102613354B1 (ko) 기판 내에 각진 구조체들을 형성하는 방법 및 광학적 격자를 형성하는 방법
KR102574460B1 (ko) 기판을 패턴화하는 방법
TWI719156B (zh) 對襯底進行加工的方法
US20210375626A1 (en) Techniques and apparatus for elongation patterning using angled ion beams
KR102329036B1 (ko) 반도체 디바이스 및 그 제조 방법
KR102363138B1 (ko) 기판 및 그 위에 배치된 층을 패턴화하는 방법 및 디바이스 구조체를 형성하는 방법
US20230135735A1 (en) Techniques and apparatus for selective shaping of mask features using angled beams
JP2023123470A (ja) 傾斜イオンビームを使用した一方向の孔伸長のための技術及び装置
JP2019530222A5 (ko)
US20240136197A1 (en) Modifying patterned features using a directional etch
US20240136194A1 (en) Selective trench modification using directional etch

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right