TW202020972A - 具有深度調變的斜角光柵的光學組件及其形成方法 - Google Patents

具有深度調變的斜角光柵的光學組件及其形成方法 Download PDF

Info

Publication number
TW202020972A
TW202020972A TW108135074A TW108135074A TW202020972A TW 202020972 A TW202020972 A TW 202020972A TW 108135074 A TW108135074 A TW 108135074A TW 108135074 A TW108135074 A TW 108135074A TW 202020972 A TW202020972 A TW 202020972A
Authority
TW
Taiwan
Prior art keywords
mask
substrate
forming
layer
bevel
Prior art date
Application number
TW108135074A
Other languages
English (en)
Other versions
TWI754174B (zh
Inventor
摩根 艾文斯
約瑟 Ｃ 歐爾森
提摩曼 提森 魯格 邁爾
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202020972A publication Critical patent/TW202020972A/zh
Application granted granted Critical
Publication of TWI754174B publication Critical patent/TWI754174B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/18—Diffraction gratings
    • G02B5/1847—Manufacturing methods
    • G02B5/1857—Manufacturing methods using exposure or etching means, e.g. holography, photolithography, exposure to electron or ion beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Diffracting Gratings Or Hologram Optical Elements (AREA)

Abstract

一種在基板中形成斜角結構的方法。所述方法可包括藉由在設置於所述基板的基板基底上的遮罩層中蝕刻斜角遮罩特徵而形成遮罩的操作，所述斜角遮罩特徵具有相對於所述基板的主表面的垂直線以非零傾斜角定向的側壁。所述方法可包括在所述遮罩就位的情況下蝕刻所述基板，所述蝕刻包括引導軌跡相對於所述主表面的所述垂直線以非零入射角佈置的離子。

Description

具有深度調製的角度光柵的光學組件及其形成方法
本發明是有關於光學元件，且更具體而言是有關於在光學透鏡中形成可變光柵的方式。
斜角結構可利用各種蝕刻方式及微影方式形成於基板中並用於各種應用。光學透鏡因具有各種優點而長期以來用於操縱光。近來，微繞射光柵（micro-diffraction grating）已用於全像裝置以及擴增實境/虛擬實境（augmented/virtual reality，AR&VR）裝置中。可藉由相對於基板主表面（例如基板平面）的垂直線以非零角在光柵層內產生斜角特徵陣列而在基板上形成斜角光柵。可藉由在光柵層上設置遮罩的情況下使用指向性離子蝕刻所述光柵層而形成光柵，其中遮罩具有特徵陣列以界定斜角結構的間距及寬度。當在基板層內蝕刻斜角結構時，斜角結構的側壁可能隨著蝕刻進行至基板層更深處而改變傾斜度，從而導致非理想形狀。另外，由於離子被遮罩特徵遮蔽，因此界定基板結構的溝槽的寬度可能小於期望。
因此，針對至少以上考量提供了本發明。
在各種實施例中，提供在基板中形成斜角結構的技術。根據一個實施例，一種在基板中形成斜角結構的方法可包括藉由在設置於所述基板的基板基底上的遮罩層中蝕刻斜角遮罩特徵而形成遮罩。所述斜角遮罩特徵可具有相對於所述基板的主表面的垂直線以非零傾斜角定向的側壁。所述方法可包括在所述遮罩就位的情況下蝕刻所述基板，所述蝕刻包括引導軌跡相對於所述主表面的所述垂直線以非零入射角佈置的離子。
在另一實施例中，一種形成光學光柵的方法可包括：提供基板，所述基板包括光柵層；在所述基板上沈積遮罩層；藉由在所述遮罩層中蝕刻斜角遮罩特徵而形成遮罩。所述斜角遮罩特徵可具有相對於所述基板的主表面的垂直線以非零傾斜角定向的側壁。所述方法可包括在所述遮罩就位的情況下蝕刻所述光柵層，所述蝕刻包括引導軌跡相對於所述主表面的所述垂直線以非零入射角佈置且平行於所述非零傾斜角的離子。
在另一實施例中，一種在基板中形成斜角結構的方法可包括：提供基板；在所述基板上沈積遮罩層；以及在所述遮罩層的外表面上沈積遮罩形成層。所述方法可包括：在所述遮罩形成層就位的情況下在所述遮罩層中蝕刻斜角遮罩特徵；以及自所述遮罩層的所述外表面移除所述遮罩形成層。所述方法亦可包括：在移除所述遮罩形成層之後，在所述遮罩就位的情況下蝕刻所述基板，所述蝕刻包括引導軌跡相對於所述基板的主表面的垂直線以非零入射角佈置的離子。
現在將在下文中參照附圖來更充分地闡述本發明實施例，在附圖中示出了一些實施例。本發明的標的可實施為諸多不同形式而不應被視為僅限於本文所說明的實施例。提供該些實施例是為了使此揭露內容將透徹及完整，且將向熟習此項技術者充分傳達所述標的的範圍。在所有圖式中，相同的數字指代相同的元件。
除非另外指明，否則如本文中所使用的以單數陳述且前面帶有詞語「一（a或an）」的元件或操作被理解為可能包括多個組件或操作。此外，本發明所提及的「一個實施例」或「一些實施例」可被解釋為包括同樣包含所陳述特徵的附加實施例的存在。
本文中的實施例提供在基板中形成斜角結構（包括形成光學光柵）的新穎方法。
現在轉至圖1A至圖1H，其示出根據本發明實施例的在斜角結構的製作期間的不同情形下的基板100的側面剖視圖。在各種非限制性實施例中，如本文中所述的斜角結構可表示斜角溝槽、斜角通孔、斜角光柵（例如光學光柵）或其他斜角特徵。在圖1A中，基板100包括基板基底102、設置於基板基底102上的遮罩層104、設置於遮罩層104上的遮罩形成層106及設置於遮罩形成層106上的圖案化層108。在一些實施例中，遮罩層104可為例如氮化矽、氮化鈦等硬遮罩材料，或者可為層的組合。在一些實施例中，基板基底102可由例如氧化矽、氮化矽、矽或其他材料等一個層或多個層形成。所述實施例並非僅限於此上下文。
根據各種實施例，遮罩形成層106可為大體與遮罩層104不同的任何合適的材料。作為其中遮罩層104為氮化物的實例，遮罩形成層可為氧化矽（SiO2 ）。圖案化層108可由例如光阻等合適的材料形成。由此，如所示，可使用例如光刻等已知技術將圖案化層108圖案化成圖案化特徵108A，所述特徵用於將位於圖案化層108下方的遮罩形成層106圖案化。在圖1A所示情形中，將蝕刻劑110引導至基板100，且蝕刻劑110可影響遮罩形成層106，以在圖案化層108中的開口中蝕刻遮罩形成層106。蝕刻劑110可為已知的反應性離子蝕刻氣體混合物以選擇性地且指向性地沿Z軸蝕刻遮罩形成層106。
轉至圖1B，其示出在已根據圖1A所示製程將遮罩形成層106圖案化而在遮罩形成層106中形成圖案化特徵陣列之後的後續情形。圖案化層108已被移除而留下設置於遮罩層104之上的特徵陣列（被示為遮罩形成特徵106A）。在圖1B所示情形中，執行斜角蝕刻以在遮罩層104內圖案化斜角特徵。遮罩形成特徵106A可具有沿Z軸定向的大體垂直的側壁。在圖1B中，將斜角蝕刻離子112引導至遮罩形成層106中的開口，其中如所示，斜角蝕刻離子112撞擊遮罩層104。在一些實施例中，可在已知的反應性離子蝕刻氣體混合物中提供斜角蝕刻離子112，以相對於遮罩形成層106選擇性地蝕刻遮罩層104，且另外可相對於基板基底102而言為選擇性的。僅出於例示目的，當遮罩形成層106為SiO2 且遮罩層為TiN時，可使用Cl2 /Ar電漿來形成斜角蝕刻離子112，以選擇性地蝕刻TiN遮罩。若遮罩形成層106為SiO2 且遮罩層為SiN，則可使用CHF3 /O2 來產生斜角蝕刻離子112。所述實施例並非僅限於此上下文。
轉至圖1C，其示出在完成對遮罩層104的蝕刻之後的後續情形。由此，形成設置於基板基底102上的斜角遮罩特徵104A。斜角遮罩特徵104A表現出相對於基板100的主表面（由平行於X-Y平面的平面界定）的垂直線（Z軸）而言以非零傾斜角設置的一組側壁。在各種非限制性實施例中，斜角遮罩特徵104A可沿Y軸具有50奈米、100奈米、500奈米、1000奈米的寬度。合適於光學光柵形成的寬度可在250奈米至750奈米範圍內。所述實施例並非僅限於此上下文。斜角遮罩特徵104A的合適高度可為25奈米、50奈米、100奈米或更厚。在其中欲採用遮罩層104作為用於濺鍍蝕刻的遮罩的一些實施例中，斜角遮罩特徵104A的厚度可甚至更大，例如200奈米、500奈米或1000奈米。所述實施例並非僅限於此上下文。
由此，可使用圖1C所示結構在基板基底102中蝕刻斜角結構。值得注意，遮罩形成層106的側壁以與遮罩層104的側壁不同的角定向。根據本發明的各種實施例，可在蝕刻基板基底102之前移除遮罩形成層106。轉至圖1D，其示出在移除遮罩形成層106之後且在蝕刻基板基底102之前的後續情形。在此種配置中，在基板基底102上直接設置具有斜角遮罩特徵104A的層，而在斜角遮罩特徵104A上方則不存在其他結構。由此，斜角遮罩特徵104A的側壁104B自基板基底102的外表面延伸至圖1D所示結構的外表面。
轉至圖1E，示出其中在遮罩104C就位的情況下對基板（意指基板基底102）執行蝕刻的後續情形。蝕刻是藉由引導軌跡相對於主表面的垂直線（Z軸）以非零入射角佈置的斜角離子115達成。由此，斜角離子115的軌跡可較沿垂直線引導的離子而言與側壁104B更多地對齊。根據各種實施例，可將斜角離子115引導為具有平行於斜角遮罩特徵104A的側壁104B的非零傾斜角的軌跡。舉例而言，若側壁104B相對於垂直線以30度定向，則可以相對於垂直線形成30度角的軌跡引導斜角離子115。藉由此種方式，斜角離子115在對基板基底102的蝕刻期間可不撞擊側壁104B。因此，斜角離子115可在避免撞擊遮罩104C的其他表面的同時撞擊水平面（平行於X-Y平面）。就此種意義而言，遮罩104C可不遮蔽斜角離子115，而使得斜角遮罩特徵104A的間距及角能夠複製在基板基底102中。
在其他實施例中，儘管並不嚴格平行，然而斜角離子115可形成準直離子束，所述準直離子束的軌跡具有在平行於側壁104B的傾斜角+/-5度內的入射角，或者具有在平行於側壁104B的傾斜角+/-10度內的入射角。此外，在一些實施例中，斜角離子115的軌跡可在入射角分佈範圍或角範圍內分佈，例如在10度、20度或30度的角範圍內分佈，其中平均軌跡或中位數軌跡（或模式軌跡）平行於側壁104B的傾斜角。在又一些實施例中，斜角蝕刻離子112可界定軌跡角範圍（例如10度），其中平均軌跡或中位數軌跡為相對於側壁104B的傾斜角+5度。所述實施例並非僅限於此上下文。
在該些其中斜角離子的軌跡匹配側壁104B的傾斜角或在側壁104B的傾斜角的10度左右內的不同幾何結構中，蝕刻幾何結構將傾向於隨著遮罩104C腐蝕而保持原樣或幾乎保持原樣。換言之，由於斜角離子115的軌跡被對齊成平行於或幾乎平行於側壁104B的角而使對斜角離子115的遮蔽最小化或消除，因此斜角蝕刻離子112會在蝕刻期間的不同情形處「看到（see）」遮罩104C及基板基底102的相同部分。
轉至圖1F，其示出在藉由斜角離子115完成對基板基底102的蝕刻之後的後續情形。如所示，在基板基底102中形成具有斜角側壁的特徵陣列（例如斜角結構114）。
轉至圖1G，其示出在移除遮罩104C之後的後續情形。在圖1H處，示出在圖1G所示情形之後的又一情形，其中基板基底102設置於下方層116上。在一些情形中，下方層116可為另一基板，其中基板基底102（例如光學光柵）放置於下方層116上。在其他實施例中，在圖1A至圖1G所示處理之前，下方層116可在基板100中設置於基板基底102之下。由此，圖1H所示階段處的基板100可表示光學光柵裝置，其中基板基底102表示光學光柵層。值得注意，儘管基板基底102可為單一層，然而在其他實施例中，基板基底102可表示由不同材料構成的多個層。圖1I示出其中基板基底102包括層102A及層102B的實施例。由此，斜角離子115可蝕刻延伸穿過層102A及層102B的連續斜角結構（被示為斜角結構117）。在一些實施例中，例如當層102A的組成物實質上不同於層102B的組成物時，可在用於蝕刻層102A的第一操作與用於蝕刻層102B的第二操作之間調整斜角離子115的組成物。
圖2示出根據本發明實施例的使用斜角遮罩形成斜角結構114的幾何結構的細節。在圖2中，將遮罩104C與用於形成斜角光柵的遮罩的已知結構（被示為遮罩特徵104D（以虛線表示））一起示出。遮罩特徵104D具有平行於Z軸定向的大體垂直的側壁。圖2繪示以上論述的使用斜角離子112形成的斜角結構（包括由斜角遮罩特徵104A形成的斜角結構及由已知遮罩特徵（即遮罩特徵104D）形成的斜角光柵）的幾何結構。
圖2中所示斜角結構114與圖1H中的斜角結構相同。值得注意，由於斜角蝕刻離子112平行於側壁114A行進，因此斜角遮罩特徵104A的相鄰特徵之間的第一間距（被示為D1）可與斜角結構114的相鄰結構之間的溝槽的寬度（亦被示為D1）相同。換言之，由遮罩104C所界定的間距被保持在斜角結構114之間的間距中。此種對間距的保持亦意味著斜角遮罩特徵104A的寬度W1可與斜角結構114的寬度相同，且可隨深度而保持恆定。
如圖2中進一步示出，當使用矩形遮罩特徵形成斜角結構（意指遮罩特徵104D）時，所得斜角結構（被示為斜角結構118）藉由較窄的一組溝槽（由間距D2示出）分隔開。此種較窄的間距是遮罩特徵104D遮蔽斜角離子115的結果。因此，斜角結構118沿Y軸較遮罩特徵104D更寬。因此，使用斜角遮罩特徵可保持用於在下方基板層中產生斜角結構的遮罩的橫向尺寸（在X-Y平面中）。使用遮罩特徵104D的另一態樣是改變在對層（例如基板基底102）的蝕刻期間發生的遮蔽。隨著遮罩特徵104D沿Z軸在高度上腐蝕，對斜角蝕刻離子112的遮蔽將改變而使側壁118A的實際傾斜將不保持恆定角，從而使側壁會聚。
現在轉至圖3A，其示出以示意性形式繪示的處理設備200。處理設備200表示用於選擇性地蝕刻基板的部分（例如側壁）的處理設備。處理設備200可為電漿式處理系統，所述電漿式處理系統具有用於藉由如此項技術中已知的任何方便方法在其中產生電漿204的電漿室202。處理設備200可包括電源供應器230及氣體供應器224。可如所示提供具有提取開孔208的提取板206，其中可執行選擇性蝕刻以選擇性地移除側壁層。基板（例如具有如在圖1B處示出的前述結構的基板100）設置於處理室222中。基板100的基板平面由所示笛卡爾座標系的X-Y平面表示，同時基板100的平面的垂直線沿著Z軸（Z方向）。
在指向性蝕刻操作期間，如所示經由提取開孔208提取斜角離子束210。如在已知系統中一樣，斜角離子束210可在使用偏壓電源220在電漿室202與基板100之間施加電壓差時提取。偏壓電源220可耦合至例如處理室222，其中處理室222與基板100保持於相同的電位處。在各種實施例中，如在已知系統中一樣，斜角離子束210可被提取為連續束或脈衝離子束。舉例而言，偏壓電源220可被配置成作為脈衝直流（direct current，DC）電壓在電漿室202與處理室222之間供應電壓差，其中脈衝電壓的電壓、脈衝頻率及負載循環可彼此獨立地調整。
藉由沿掃描方向216相對於提取開孔208且因此相對於斜角離子束210掃描包括基板100的基板台214，斜角離子束210可例如使用以上論述的遮罩104C蝕刻結構的目標表面。在各種實施例中，斜角遮罩特徵104A可當此種結構被定向為例如垂直於掃描方向216（如圖3B中進一步示出）時伸長，以如所示沿X軸延伸。在各種實施例中，舉例而言，斜角離子束210可作為具有沿圖3B中所示笛卡爾座標系的X方向延伸的長軸的帶狀離子束來提供。基板100可被佈置成例如其中帶狀束的長軸平行於斜角遮罩特徵104A的長軸，且其中斜角遮罩特徵104A的傾斜角（相對於Z軸）匹配斜角離子束210的斜角離子的入射角。藉由此種方式，可產生在剖視圖上如圖1H中所示般造型的一系列細長結構。在特定實施例中，斜角離子束210及其他反應性物質可作為蝕刻配方提供至基板100，以便如上所述使用斜角遮罩執行對基板層的斜角反應性離子蝕刻。蝕刻配方可相對於遮罩104C的材料及以上論述的基板基底102的材料為選擇性的。
在圖3B所示實例中，斜角離子束210被作為沿X方向延伸至束寬度的帶狀離子束提供，其中束寬度足以暴露出基板100的整體寬度，甚至在沿X方向的最寬部分處亦如此。示例性束寬度可介於10厘米、20厘米、30厘米或大於30厘米範圍內，而沿Y方向的示例性束長度可介於3毫米、5毫米、10毫米或20毫米範圍內。所述實施例並非僅限於此上下文。
如亦在圖3B中指示，基板100可在掃描方向216上進行掃描，其中掃描方向216位於X-Y平面中（例如沿Y方向）。值得注意，掃描方向216可表示沿Y方向在兩個相反（180度）方向上對基板100的掃描，或者僅表示朝左的掃描或朝右的掃描。如圖3B中所示，斜角離子束210的長軸沿X方向垂直於掃描方向216延伸。因此，當如圖3B中所示對基板100的掃描沿掃描方向216自基板100的左側至右側進行至足夠的長度時，基板100的整體可暴露於斜角離子束210。
轉至圖4，其示出根據本發明各種實施例的製程流程400。在方塊402處，在基板上沈積遮罩層。基板可包括基板基底，其中遮罩層直接沈積於基板基底上。根據不同的實施例，基板基底可包括一個層或多個層。在一些實例中，遮罩層可為包括氮化物、氧化物、碳材料或其他材料在內的硬遮罩材料。一般而言，遮罩層的材料可與直接位於遮罩層下方的基板基底的材料不同。
在方塊404處，在遮罩層上沈積遮罩形成層。遮罩形成層的材料可與遮罩層的材料不同，例如為氧化物，而遮罩層則為氮化物。所述實施例並非僅限於此上下文。
在方塊406處，在遮罩形成層上沈積圖案化層，其中圖案化層由與遮罩形成層不同的材料形成。作為實例，圖案化層可為光阻層。所述實施例並非僅限於此上下文。
在方塊408處，在圖案化層中形成圖案化特徵。舉例而言，可使用已知的微影技術形成圖案化特徵。圖案化特徵可用於將位於圖案化特徵下方的遮罩形成層圖案化。
在方塊410處，使用圖案化特徵在遮罩層中蝕刻斜角遮罩特徵。用於形成斜角遮罩特徵的蝕刻可為反應性離子蝕刻製程。在一些實例中，斜角遮罩特徵可藉由在反應性斜角離子束蝕刻製程中使用反應性斜角離子（例如使用帶狀束蝕刻斜角遮罩特徵）來形成。根據一些實施例，反應性離子蝕刻氣體混合物可相對於圖案化層及基板基底選擇性地蝕刻遮罩層，此意指遮罩層較位於遮罩層上方或下面的層更快地蝕刻。由此，下方的基板基底可暴露於斜角遮罩特徵之間。
在方塊412處，移除遮罩形成層。
在方塊414處，在斜角遮罩特徵就位的情況下蝕刻基板（例如基板基底）。蝕刻可藉由引導軌跡相對於主表面的垂直線以非零入射角佈置（意指軌跡相對於主表面跨越小於九十度的範圍，例如5度至75度）的離子來執行。在一些實施例中，離子可在合適於較佳地相對於斜角遮罩特徵蝕刻基板的材料的已知反應性離子蝕刻混合物中提供。在其他實施例中，離子可作為惰性氣體離子或其他離子提供，其中離子在非反應性蝕刻環境中藉由物理濺鍍來蝕刻基板。由此，離子可在基板中蝕刻斜角結構，其中斜角結構仿效斜角遮罩特徵的大小及側壁傾斜度。
綜上所述，本文中所述各種實施例提供用於在基板中形成例如光學光柵、通孔、溝槽或其他結構等斜角結構的方式。本發明實施例提供優於形成斜角特徵的已知方式的各種優點。一個優點是，藉由使用斜角遮罩特徵與和斜角遮罩特徵對齊的斜角離子蝕刻的組合，欲在基板中形成的斜角結構的期望尺寸可更可靠地得到保持。另一優點是，由於可使用物理濺鍍替代反應性離子蝕刻，因此本發明實施例便於在難以進行反應性蝕刻的材料中蝕刻斜角結構。由於離子的軌跡可被對齊成平行於斜角遮罩特徵的側壁，因此離子的軌跡可隨著蝕刻進行保持平行於斜角遮罩特徵的側壁。因此，斜角遮罩的厚度可在不影響蝕刻的幾何結構的條件下增大，以防止硬遮罩在物理濺鍍以能夠與基板的蝕刻速率相當的速率蝕刻所述硬遮罩的情形中完全耗損。
本發明的範圍不受限於本文所述具體實施例。實際上，藉由閱讀前述說明及附圖，除本文中所述者外，本發明的其他各種實施例及對本發明的潤飾亦將對此項技術中具有通常知識者顯而易見。因此，此種其他實施例及潤飾旨在落於本發明的範圍內。此外，本文中已在特定實施方案的上下文中在特定環境下出於特定目的闡述了本發明。此項技術中具有通常知識者將認識到有用性並非僅限於此，且本發明可在任何數目的環境下出於任何數目的目的有利地實施。因此，以下所說明的申請專利範圍要以本文所述本發明的全部廣度及精神進行解釋。
100:基板 102:基板基底 102A、102B:層 104:遮罩層 104A:斜角遮罩特徵 104B、114A、118A:側壁 104C:遮罩 104D:遮罩特徵 106:遮罩形成層 106A:遮罩形成特徵 108:圖案化層 108A:圖案化特徵 110:蝕刻劑 112:斜角蝕刻離子 114、117、118:斜角結構 115:斜角離子 116:下方層 200:處理設備 202:電漿室 204:電漿 206:提取板 208:提取開孔 210:斜角離子束 214:基板台 216:掃描方向 220:偏壓電源 222:處理室 224:氣體供應器 230:電源供應器 400:製程流程 402、404、406、408、410、412、414:操作 D1:第一間距/寬度 D2:間距 W1:寬度 X、Y、Z:方向 θ:入射角
附圖示出本發明的示例性方式，包括本發明的原理的實際應用，附圖如下所示： 圖1A至圖1H繪示根據本發明一些實施例的具有斜角結構的組件的製作中的各種階段。 圖1I繪示圖1F所示結構的變型。 圖2示出根據本發明實施例的使用斜角遮罩形成斜角結構的幾何結構的細節。 圖3A及圖3B分別示出根據本發明實施例的處理設備的側視圖及俯視圖。 圖4繪示根據本發明實施例的製程流程。
圖式未必按比例繪製。圖式僅為代表，而非旨在描繪本發明的具體參數。圖式旨在繪示本發明的示例性實施例，且因此不應被理解為對範圍進行限制。在圖式中，相同的編號表示相同的元件。
100:基板
102:基板基底
104A:斜角遮罩特徵
104C:遮罩
115:斜角離子

Claims (15)

  1. 一種在基板中形成斜角結構的方法，包括： 藉由在設置於所述基板的基板基底上的遮罩層中蝕刻斜角遮罩特徵而形成遮罩，所述斜角遮罩特徵具有相對於所述基板的主表面的垂直線以非零傾斜角定向的側壁；以及 在所述遮罩就位的情況下蝕刻所述基板，所述蝕刻包括引導軌跡相對於所述主表面的所述垂直線以非零入射角佈置的離子。
  2. 如申請專利範圍第1項所述的在基板中形成斜角結構的方法， 其中所述遮罩層中的所述斜角遮罩特徵界定在所述斜角遮罩特徵的相鄰特徵之間的第一間距，且其中所述斜角結構界定在所述斜角結構的相鄰結構之間的溝槽的寬度，所述寬度等於所述第一間距。
  3. 如申請專利範圍第1項所述的在基板中形成斜角結構的方法，其中所述非零入射角平行於所述非零傾斜角，其中所述斜角結構包括平行於所述遮罩層的所述斜角遮罩特徵的一組側壁的斜角側壁。
  4. 如申請專利範圍第1項所述的在基板中形成斜角結構的方法，其中蝕刻所述基板包括在對所述基板的反應性離子蝕刻中引導反應性斜角離子，其中所述基板被相對於所述遮罩層選擇性地蝕刻。
  5. 如申請專利範圍第1項所述的在基板中形成斜角結構的方法，其中蝕刻所述基板包括在非反應性蝕刻環境下引導斜角離子以濺鍍蝕刻所述基板。
  6. 如申請專利範圍第1項所述的在基板中形成斜角結構的方法，其中形成所述遮罩包括： 在所述遮罩層上沈積遮罩形成層； 在所述遮罩形成層中形成圖案化特徵陣列；以及 將斜角蝕刻離子引導至所述遮罩形成層中的開口，其中所述斜角遮罩特徵形成於所述遮罩層中。
  7. 如申請專利範圍第6項所述的在基板中形成斜角結構的方法，更包括在蝕刻所述基板之前移除所述遮罩形成層。
  8. 如申請專利範圍第1項所述的在基板中形成斜角結構的方法，其中所述斜角遮罩特徵伸長以在所述基板的所述主表面內沿第一方向延伸，且其中蝕刻所述基板包括使用斜角離子束經由所述遮罩層指向地蝕刻所述基板，其中所述斜角離子束包括帶狀束，所述帶狀束具有平行於所述第一方向延伸的長軸。
  9. 如申請專利範圍第1項所述的在基板中形成斜角結構的方法，其中所述斜角結構形成光學光柵。
  10. 一種形成光學光柵的方法，包括： 提供基板，所述基板包括光柵層； 在所述基板上沈積遮罩層； 藉由在所述遮罩層中蝕刻斜角遮罩特徵而形成遮罩，所述斜角遮罩特徵具有相對於所述基板的主表面的垂直線以非零傾斜角定向的側壁；以及 在所述遮罩就位的情況下蝕刻所述光柵層，所述蝕刻包括引導軌跡相對於所述主表面的所述垂直線以非零入射角佈置且平行於所述非零傾斜角的離子。
  11. 如申請專利範圍第11項所述的形成光學光柵的方法，其中蝕刻所述光柵層產生具有斜角側壁的多個斜角結構，所述斜角側壁平行於所述遮罩層的所述斜角遮罩特徵的一組側壁。
  12. 如申請專利範圍第11項所述的形成光學光柵的方法，其中蝕刻所述基板包括在對所述基板的反應性離子蝕刻中引導反應性斜角離子，其中所述基板被相對於所述遮罩層選擇性地蝕刻。
  13. 如申請專利範圍第11項所述的形成光學光柵的方法，其中蝕刻所述基板包括在非反應性蝕刻環境下引導斜角離子以濺鍍蝕刻所述基板。
  14. 如申請專利範圍第11項所述的形成光學光柵的方法，其中形成所述遮罩包括： 在所述遮罩層上沈積遮罩形成層； 在所述遮罩形成層中形成圖案化特徵陣列；以及 將斜角蝕刻離子引導至所述遮罩形成層中的開口，其中形成所述遮罩層中的所述斜角遮罩特徵。
  15. 一種在基板中形成斜角結構的方法，包括： 提供基板； 在所述基板上沈積遮罩層； 在所述遮罩層的外表面上沈積遮罩形成層； 在所述遮罩形成層就位的情況下在所述遮罩層中蝕刻斜角遮罩特徵； 自所述遮罩層的所述外表面移除所述遮罩形成層；以及 在移除所述遮罩形成層之後，在所述遮罩就位的情況下蝕刻所述基板，所述蝕刻包括引導軌跡相對於所述基板的主表面的垂直線以非零入射角佈置的離子。
TW108135074A 2018-10-12 2019-09-27 具有深度調變的斜角光柵的光學組件及其形成方法 TWI754174B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/159,059 2018-10-12
US16/159,059 US11119405B2 (en) 2018-10-12 2018-10-12 Techniques for forming angled structures

Publications (2)

Publication Number Publication Date
TW202020972A true TW202020972A (zh) 2020-06-01
TWI754174B TWI754174B (zh) 2022-02-01

Family

ID=70159388

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108135074A TWI754174B (zh) 2018-10-12 2019-09-27 具有深度調變的斜角光柵的光學組件及其形成方法

Country Status (6)

Country Link
US (1) US11119405B2 (zh)
JP (1) JP7170860B2 (zh)
KR (1) KR102613354B1 (zh)
CN (1) CN112805812B (zh)
TW (1) TWI754174B (zh)
WO (1) WO2020076467A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10818499B2 (en) * 2018-02-21 2020-10-27 Varian Semiconductor Equipment Associates, Inc. Optical component having variable depth gratings and method of formation
US11398441B2 (en) 2020-09-14 2022-07-26 Nanya Technology Corporation Semiconductor device with slanted conductive layers and method for fabricating the same
WO2022261374A1 (en) * 2021-06-10 2022-12-15 Meta Platforms Technologies, Llc Method of etching surface-relief structures
DE102022200526A1 (de) 2022-01-18 2022-10-13 Carl Zeiss Smt Gmbh Verfahren zur Herstellung einer Struktur auf einem Substrat sowie Vorrichtung zur Strukturherstellung mit einem derartigen Verfahren
US11987879B2 (en) * 2022-02-16 2024-05-21 Applied Materials, Inc. High aspect ratio taper improvement using directional deposition

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59167707U (ja) * 1983-04-26 1984-11-09 石川島芝浦機械株式会社 トラクタのスイングドロ−バ装置
JPS6033502A (ja) * 1983-08-05 1985-02-20 Agency Of Ind Science & Technol ブレ−ズド格子の製造方法
JPS6033504A (ja) * 1983-08-05 1985-02-20 Agency Of Ind Science & Technol ブレ−ズド格子の製造方法
JPS61277756A (ja) * 1985-06-03 1986-12-08 ロンシール工業株式会社 シ−ト防水施工における脱気方法
JPH0638431B2 (ja) * 1986-06-18 1994-05-18 日本電気株式会社 半導体装置の製造方法
JPH0644664B2 (ja) * 1987-07-01 1994-06-08 日本電気株式会社 半導体レ−ザ外部傾斜ミラ−形成法
JPH0618186B2 (ja) * 1987-07-13 1994-03-09 日本電気株式会社 半導体基板傾斜端面形成法
JPH0821576B2 (ja) * 1988-03-11 1996-03-04 日本電気株式会社 半導体基板の傾斜端面形成法
JPH03235331A (ja) * 1990-02-13 1991-10-21 Nec Corp グレーティングパターン形成方法
JP2979667B2 (ja) * 1991-01-23 1999-11-15 株式会社ニコン 反射型のｘ線露光用マスク
DE69209336T2 (de) * 1991-01-28 1996-11-14 Sony Corp Mikroelektronischer ballistischer Transistor und Verfahren zu seiner Herstellung
US5116461A (en) * 1991-04-22 1992-05-26 Motorola, Inc. Method for fabricating an angled diffraction grating
JPH0529283A (ja) * 1991-07-23 1993-02-05 Sony Corp 斜めエツチング方法
JPH0677181A (ja) * 1992-08-26 1994-03-18 Matsushita Electric Ind Co Ltd 化合物半導体の微細構造形成方法
JP2984539B2 (ja) * 1994-04-19 1999-11-29 日本電気株式会社 酸化シリコン膜のドライエッチング方法
KR0178492B1 (ko) * 1995-12-21 1999-04-15 양승택 기울어진 공진기로 편광특성이 제어된 표면방출 레이저 다이오드 제조방법
US20020127497A1 (en) 1998-09-10 2002-09-12 Brown Daniel J. W. Large diffraction grating for gas discharge laser
JP2002189112A (ja) 2000-12-22 2002-07-05 Canon Inc 回折光学素子の製造方法、回折光学素子の製造方法によって製造したことを特徴とする回折光学素子製造用金型、回折光学素子、および該回折光学素子を有する光学系、光学機器、露光装置、デバイス製造方法、デバイス
US20030188685A1 (en) * 2002-04-08 2003-10-09 Applied Materials, Inc. Laser drilled surfaces for substrate processing chambers
JP4109135B2 (ja) 2003-02-18 2008-07-02 株式会社日立ハイテクノロジーズ 難エッチング材のエッチング方法
JP2005004068A (ja) * 2003-06-13 2005-01-06 Dainippon Printing Co Ltd スラント凹凸パターンの形成方法及びスラント凹凸パターンを有する基板
JP4349104B2 (ja) * 2003-11-27 2009-10-21 株式会社島津製作所 ブレーズド・ホログラフィック・グレーティング、その製造方法、及びレプリカグレーティング
CN100397045C (zh) 2004-01-26 2008-06-25 三丰株式会社 标尺的制造方法和光电式编码器
US7365014B2 (en) * 2004-01-30 2008-04-29 Applied Materials, Inc. Reticle fabrication using a removable hard mask
JP2006188416A (ja) 2004-12-07 2006-07-20 Pentax Corp ガラス光学素子用成形型の製造方法
US7643709B2 (en) * 2006-05-12 2010-01-05 Interuniversitair Microelektronica Centrum (Imec) Slanted segmented coupler
US8040607B2 (en) 2008-04-25 2011-10-18 Jds Uniphase Corporation Surface-relief diffraction grating
US8331027B2 (en) 2008-07-29 2012-12-11 The Regents Of The University Of California Ultra-high density diffraction grating
US20100079865A1 (en) 2008-09-26 2010-04-01 Nokia Corporation Near-to-eye scanning display with exit-pupil expansion
KR101576205B1 (ko) 2008-12-11 2015-12-10 삼성전자주식회사 극자외선 포토마스크, 이를 제조하기 위한 방법 및 장치
JP4575498B2 (ja) * 2009-02-20 2010-11-04 株式会社東芝 磁気記録媒体の製造方法
KR20170102364A (ko) * 2009-09-07 2017-09-08 엘시드 가부시끼가이샤 반도체 발광 소자
JP5724213B2 (ja) 2010-05-13 2015-05-27 セイコーエプソン株式会社 検出装置
CN102651438B (zh) * 2011-02-28 2015-05-13 比亚迪股份有限公司 衬底、该衬底的制备方法及具有该衬底的芯片
CN102360093A (zh) 2011-10-19 2012-02-22 苏州大学 一种全息闪耀光栅制作方法
CN102323634B (zh) 2011-10-19 2016-06-22 苏州大学 一种全息双闪耀光栅的制作方法
FR2995134B1 (fr) 2012-09-05 2015-12-18 Commissariat Energie Atomique Procede de gravure d'un materiau semiconducteur cristallin par implantation ionique puis gravure chimique a base de chlorure d'hydrogene
US9336998B2 (en) * 2014-05-09 2016-05-10 Varian Semiconductor Equipment Associates, Inc. Apparatus and method for dynamic control of ion beam energy and angle
JP2016035991A (ja) * 2014-08-04 2016-03-17 株式会社東芝 半導体記憶装置及びその製造方法
US9864208B2 (en) 2015-07-30 2018-01-09 Microsoft Technology Licensing, Llc Diffractive optical elements with varying direction for depth modulation
DE102016111998B4 (de) * 2016-06-30 2024-01-18 Infineon Technologies Ag Ausbilden von Elektrodengräben unter Verwendung eines gerichteten Ionenstrahls und Halbleitervorrichtung mit Graben-Elektrodenstrukturen
US10109498B2 (en) 2016-08-09 2018-10-23 Varian Semiconductor Equipment Associates, Inc. Composite patterning mask using angled ion beam deposition
TWI728175B (zh) 2016-08-22 2021-05-21 美商魔法飛躍股份有限公司 用於可穿戴顯示裝置的抖動方法及設備
US10845596B2 (en) * 2018-01-23 2020-11-24 Facebook Technologies, Llc Slanted surface relief grating for rainbow reduction in waveguide display
US10818499B2 (en) * 2018-02-21 2020-10-27 Varian Semiconductor Equipment Associates, Inc. Optical component having variable depth gratings and method of formation
US10761334B2 (en) * 2018-07-13 2020-09-01 Varian Semiconductor Equipment Associates, Inc. System and method for optimally forming gratings of diffracted optical elements
US11150394B2 (en) * 2019-01-31 2021-10-19 Facebook Technologies, Llc Duty cycle range increase for waveguide combiners

Also Published As

Publication number Publication date
CN112805812B (zh) 2024-03-29
KR20210061445A (ko) 2021-05-27
TWI754174B (zh) 2022-02-01
JP2022504502A (ja) 2022-01-13
US20200117080A1 (en) 2020-04-16
WO2020076467A1 (en) 2020-04-16
US11119405B2 (en) 2021-09-14
CN112805812A (zh) 2021-05-14
KR102613354B1 (ko) 2023-12-13
JP7170860B2 (ja) 2022-11-14

Similar Documents

Publication Publication Date Title
TW202020972A (zh) 具有深度調變的斜角光柵的光學組件及其形成方法
TWI833729B (zh) 光柵構件及其形成方法、增強實境/虛擬實境裝置
TWI719156B (zh) 對襯底進行加工的方法
TWI779214B (zh) 使用角度化離子來選擇性地沉積層的方法、系統及裝置
JP2009004778A (ja) 高解像度プラズマ・エッチング
US20100207041A1 (en) Method of Smoothing Solid Surface with Gas Cluster Ion Beam and Solid Surface Smoothing Apparatus
US10229832B2 (en) Techniques for forming patterned features using directional ions
US20230135735A1 (en) Techniques and apparatus for selective shaping of mask features using angled beams
JP2022512350A (ja) 傾斜イオンビームを使用した一方向の孔伸長のための技術及び装置
TW202035738A (zh) 使用非對稱物理氣相沉積來圖案化基板的方法和設備
US10927451B2 (en) Methods and apparatus for patterning substrates using asymmetric physical vapor deposition
TW202108792A (zh) 使用不對稱物理氣相沉積來圖案化基板之方法及設備
TWI844592B (zh) 對基板進行圖案化的方法以及對基板進行圖案化的裝置
US20240136197A1 (en) Modifying patterned features using a directional etch
KR20240093838A (ko) 기판을 패턴화하는 방법 및 장치
Radelaar Technology and fabrication of quantum devices: Submicron lithography and etching techniques