CN102915999B - 沟槽多晶硅过腐蚀台阶测试图形及其形成方法 - Google Patents

沟槽多晶硅过腐蚀台阶测试图形及其形成方法 Download PDF

Info

Publication number
CN102915999B
CN102915999B CN201110220937.6A CN201110220937A CN102915999B CN 102915999 B CN102915999 B CN 102915999B CN 201110220937 A CN201110220937 A CN 201110220937A CN 102915999 B CN102915999 B CN 102915999B
Authority
CN
China
Prior art keywords
groove
micron
resolution chart
testing
longitudinally
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110220937.6A
Other languages
English (en)
Other versions
CN102915999A (zh
Inventor
卞铮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi CSMC Semiconductor Co Ltd filed Critical Wuxi CSMC Semiconductor Co Ltd
Priority to CN201110220937.6A priority Critical patent/CN102915999B/zh
Priority to PCT/CN2012/076570 priority patent/WO2013016975A1/zh
Priority to US14/236,473 priority patent/US9960047B2/en
Publication of CN102915999A publication Critical patent/CN102915999A/zh
Application granted granted Critical
Publication of CN102915999B publication Critical patent/CN102915999B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Abstract

本发明提供一种用于沟槽多晶硅过腐蚀台阶测试的测试图形，所述测试图形是被形成在衬底上的沟槽，所述沟槽包括底面和从所述底面延伸出的两个侧面，所述沟槽是以使其纵长方向与晶片划片槽的纵长方向形成非90o的预定角度的方式形成在所述衬底上的。本发明的测试图形，可在不改变沟槽宽度的情况下，延长台阶扫描设备的扫描长度。

Description

沟槽多晶硅过腐蚀台阶测试图形及其形成方法
技术领域
本发明属于半导体生产工艺方法，尤其涉及多晶硅回刻技术。
背景技术
在沟槽填充工艺中，获得多晶硅（POLY）回刻后沟槽的台阶深度等参数，对于比如沟槽功率场效应管（TRENCHPOWERMOS）等电子器件的制程监控至关重要。
获得台阶深度的做法之一是切片。具体来说，就是从多个晶圆（wafer）中拿出一个，沿与沟槽垂直的方向将其切开，再通过显微镜等相关仪器获得沟槽的深度。
另一个常规做法是通过监测测试图形实现。简单地说，是在制造过程中相对于正常制造区域形成测试区域。该测试区域具有与正常制造区域相同的沟槽，通过测试测试区域中该沟槽的相关参数（比如深度）来获得所需要的参数。
测试图形，亦即凹槽的宽度如果太小，则可能无法使台阶仪获得正确的扫描参数，太宽又可能因多晶硅在凹槽内的填充特性造成侧壁高而中间低无法获取正确的结果。因此，受测试图形宽度的限制，当前的测试图形无法太宽，却又在当前宽度下有可能使台阶仪未获得正确的扫描参数。
发明内容
有鉴于此，本发明提供一种用于沟槽多晶硅过腐蚀台阶测试的测试图形，以有效解决上述问题。根据本发明，所述测试图形是被形成在衬底上的沟槽，所述沟槽包括底面和从所述底面延伸出的两个侧面，其中，所述沟槽是以使其纵长方向与晶片划片槽的纵长方向形成非90o的预定角度的方式形成在所述衬底上的。
本发明所述的测试图形，优选地，所述预定角度等于或大于10o。更优选地，所述预定角度等于或大于30o。
本发明所述的测试图形，优选地，所述沟槽的宽度在0.18微米到0.36微米之间。更优选地，所述沟槽的宽度在0.2微米到0.35微米之间。
本发明所述的测试图形，优选地，所述沟槽的深度在0.98微米到2.02微米之间。更优选地，所述沟槽的深度在1微米到2微米之间。
本发明还提供一种形成用于沟槽多晶硅过腐蚀台阶测试的测试图形的方法，包括在衬底上形成沟槽，所述沟槽包括底面和从底面延伸出的两个侧面，其中，以使所述沟槽的纵长方向与晶片划片槽的纵长方向形成非90o的预定角度的方式在所述衬底上形成所述沟槽。
本发明所述的形成用于沟槽多晶硅过腐蚀台阶测试的测试图形的方法，优选地，所述预定角度等于或大于10o以上。更优选地，所述预定角度等于或大于30o。
本发明所述的形成用于沟槽多晶硅过腐蚀台阶测试的测试图形的方法，优选地，所述沟槽的宽度在0.18微米到0.36微米之间。更优选地，所述沟槽的宽度在0.2微米到0.35微米之间。
本发明所述的形成用于沟槽多晶硅过腐蚀台阶测试的测试图形的方法，优选地，所述沟槽的深度在0.98微米到2.02微米之间。更优选地，所述沟槽的深度在1微米到2微米之间。
本发明所述的形成用于沟槽多晶硅过腐蚀台阶测试的测试图形的方法，优选地，在所述硅衬底上形成多个所述沟槽。
根据本发明，在可以保持常规技术中沟槽的宽度不变的情况下，使得台阶扫描设备获得更长的扫描长度，从而更准确地获得扫描参数。
附图说明
图1为常规的测试图形的俯视图的示意；
图2为图1所示的测试图形在A-A处的剖视图的示意；
图3为台阶仪对图1所示的测试图形的扫描结果；
图4为沟槽宽度增加后的测试图形示意；
图5为图4所示的测试图形在A-A处的剖视图的示意；
图6为台阶仪对图4所示的测试图形的扫描结果；
图7为根据本发明的测试图形的俯视图的示意；
图8为图7所示的测试图形在A-A处的剖视图的示意；以及
图9为台阶仪对图7所示的测试图形的扫描结果。
具体实施方式
以下将结合附图进一步阐述本发明。需要说明的是，附图仅用于示意，并不就此限定所示意的部件的大小、比例等，且在附图中相同的标号表示相同或相似的部件。
图1为常规的测试图形的俯视示意图。图1所示意的测试图形以刻蚀的方式形成在硅衬底的测试区域，在进行了多晶硅的回刻之后，由台阶扫描仪对该测试区域的测试图形进行扫描，以确定该测试区域的深度。如图所示，常规的测试图形为凹形沟槽，多个沟槽10设置在硅衬底1上。图2为图1在A-A处的剖视的示意图。如图所示意，该沟槽具有宽度12和深度11，而生长在沟槽中的多晶硅的深度为H。使台阶仪扫过图1和2中所示意的沟槽，以获得多晶硅与沟槽之间的深度差H1。图3为台阶扫描设备（如台阶仪）对所示意的常规测试图形的测试结果，可以看出这种常规测试的结果因沟槽宽度的原因不够明确，可参考性不大。
图4是将沟槽宽度变大后的测试图形示意。和图1所示的测试图形相比，图4所示的沟槽宽度增大。但在沟槽宽度增大的情况下，由于多晶硅在凹槽内的填充特性，其会生长成侧壁高而中间低，这一点在图5中可清楚地看出，图5中的50即生长的多晶硅。图5是图4在A-A处的剖视的示意图。这种情况下，台阶仪无法获取正确的测试结果。图6给出了台阶仪对图4所示的沟槽的测试结果。
图7为根据本发明的测试图形的俯视图的示意。图8为图7所示的测试图形在A-A处的剖视示意。以下说明，请同时结合图7和图8。如图所示，根据本发明的测试图形，亦即沟槽14被设置在硅衬底1上。每个沟槽包括底面140，以及从底面延伸出的两个侧面，亦即第一侧面141和第二侧面142。如图所示，测试图形中的沟槽被形成在硅衬底上，且沟槽的纵长方向（图中所示意的L方向）与晶片划片槽的纵长方向（图中所示意的X方向）之间形成非90o的预定角度α。根据本发明，该预定角度α等于或大于10o，优选等于或大于30o，再优选为30o。根据本发明，沟槽的宽度12在0.18微米到0.36微米之间，优选在在0.2微米到0.35微米之间；沟槽的深度11优选在1微米到2微米之间，但误差在±0.05微米内也是可以的，比如深度在0.98微米到2.02微米之间等。
如图所示，沟槽的宽度可以保持与常规技术中沟槽的宽度一致，亦即，图7中沟槽的宽度与图1所示的沟槽的宽度大小相同。但由于图7中的沟槽，其纵长方向与晶片划片槽的纵长方向之间具有α角度，从而使得台阶扫描设备（如台阶扫描仪）在沿晶片划片槽的纵长方向扫过测试图形时，对每个沟槽的扫描长度，由原来的扫描长度亦即宽度12改变为现在的扫描长度，即明显大于宽度12的长度16，从而加长了扫描长度，使得台阶扫描设备可以更准确地获得扫描参数，亦即在沟槽内所生长的多晶硅与沟槽的深度差H1。图9为台阶仪对图7所示意的测试图形的扫描结果，可以看出，该结果清楚明了。由以上描述可以看出，根据本发明，沟槽在晶片划片槽的纵长方向的长度是大于沟槽宽度的，所以在保持沟槽常规宽度不变、不影响多晶硅生长形状的情况下，本发明所述的测试图形中的每个沟槽给予台阶扫描设备更长的扫描长度，从而获得了清楚准确的扫描结果。
根据本发明，以下简单描述形成用于沟槽台阶测试的测试图形的方法，具体包括在硅衬底上形成如图7所示意的测试图形，即多个沟槽。该沟槽包括底面140和从底面延伸出的两个侧面，亦即，第一侧面141和第二侧面142。以使所述沟槽的纵长方向与晶片划片槽的纵长方向形成预定角度的方式在所述衬底上形成所述沟槽。如图所示，测试图形中的沟槽14被形成在硅衬底1上，且沟槽14的纵长方向（图中所示意的L方向）与晶片划片槽的纵长方向（图中所示意的X方向）之间形成预定角度α。根据本发明，该预定角度α等于或大于10o，优选等于或大于30o，再优选为30o。根据本发明，沟槽的宽度12在0.18微米到0.36微米之间，优选在在0.2微米到0.35微米之间；沟槽的深度优选在1微米到2微米之间，但误差在±0.05微米内也是可以的，比如深度在0.98微米到2.02微米之间等。
在本发明的以上各示例中，术语“垂直”在本申请中不仅包括垂直，还包括误差在±10o，优选误差在±5o，更优选在±2o内的基本垂直。术语“沟槽的纵长方向”指的是沟槽沿沟槽长度的方向，“晶片划片槽的纵长方向”指的是沿晶片划片槽长度的方向。
综上可见，根据本发明，在沟槽的宽度保持与常规技术中沟槽宽度一致的情况下，由于改变了沟槽的布置方向，亦即沟槽的纵长方向与晶片划片槽的纵长方向之间具有α角度，从而使得台阶扫描设备在扫过测试图形时，对每个沟槽的扫描长度由原来的宽度12改变为现在的扫描长度，亦即明显大于宽度12的长度16（参见图7），从而可以在不改变常规沟槽宽度的情况下加长扫描长度，使得台阶扫描设备可以更准确地获得扫描参数。但是需要说明的是，以上描述中虽是以图1所示的常规沟槽作为对比来阐述本发明的益处，但实际上，本发明所述的沟槽的宽度可以不同于常规沟槽的宽度，例如可比其略大或略小，只要沟槽可以其纵长方向与晶片划片槽的纵长方向形成非90o的预定角度即可。
尽管已参照上述具体实施方式对本发明进行了详细的阐述，但本领域的普通技术人员应当理解，可以对本发明的具体实施方式进行修改或对部分技术特征进行等同替换，而在不脱离本发明的技术方案的精神下，其均应涵盖在本发明请求保护的技术方案范围当中。

Claims (7)

1.一种用于沟槽多晶硅过腐蚀台阶测试的测试图形，所述测试图形是被形成在衬底上的沟槽，所述沟槽包括底面和自底面延伸出的两个侧面，其特征在于，所述沟槽是以使其纵长方向与晶片划片槽的纵长方向形成非90o的预定角度的方式形成在所述衬底上的，其中，所述预定角度等于或大于10o，所述沟槽的宽度在0.18微米到0.36微米之间。
2.根据权利要求1所述的用于沟槽多晶硅过腐蚀台阶测试的测试图形，其特征在于，所述沟槽的宽度在0.2微米到0.35微米之间。
3.根据权利要求2所述的用于沟槽多晶硅过腐蚀台阶测试的测试图形，其特征在于，所述沟槽的深度在0.98微米到2.02微米之间。
4.根据权利要求3所述的用于沟槽多晶硅过腐蚀台阶测试的测试图形，其特征在于，所述沟槽的深度在1微米到2微米之间。
5.一种形成用于沟槽多晶硅过腐蚀台阶测试的测试图形的方法，包括在衬底上形成多个沟槽，所述多个沟槽中的每一个包括底面和自所述底面延伸出的两个侧面，其特征在于，以使所述沟槽的纵长方向与晶片划片槽的纵长方向形成非90o的预定角度的方式在所述衬底上形成所述沟槽，其中，所述预定角度等于或大于10o，所述沟槽的深度在0.98微米到2.02微米之间。
6.根据权利要求5所述的形成用于沟槽多晶硅过腐蚀台阶测试的测试图形的方法，其特征在于，所述沟槽的宽度在0.2微米到0.35微米之间。
7.根据权利要求5所述的形成用于沟槽多晶硅过腐蚀台阶测试的测试图形的方法，其特征在于，所述沟槽的深度在1微米到2微米之间。
CN201110220937.6A 2011-08-03 2011-08-03 沟槽多晶硅过腐蚀台阶测试图形及其形成方法 Active CN102915999B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110220937.6A CN102915999B (zh) 2011-08-03 2011-08-03 沟槽多晶硅过腐蚀台阶测试图形及其形成方法
PCT/CN2012/076570 WO2013016975A1 (zh) 2011-08-03 2012-06-07 沟槽多晶硅过腐蚀台阶测试图形及其形成方法
US14/236,473 US9960047B2 (en) 2011-08-03 2012-06-07 Test pattern for trench poly over-etched step and formation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110220937.6A CN102915999B (zh) 2011-08-03 2011-08-03 沟槽多晶硅过腐蚀台阶测试图形及其形成方法

Publications (2)

Publication Number Publication Date
CN102915999A CN102915999A (zh) 2013-02-06
CN102915999B true CN102915999B (zh) 2016-08-03

Family

ID=47614309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110220937.6A Active CN102915999B (zh) 2011-08-03 2011-08-03 沟槽多晶硅过腐蚀台阶测试图形及其形成方法

Country Status (3)

Country Link
US (1) US9960047B2 (zh)
CN (1) CN102915999B (zh)
WO (1) WO2013016975A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147610B2 (en) * 2012-06-22 2015-09-29 Infineon Technologies Ag Monitor structures and methods of formation thereof
US9984889B2 (en) * 2016-03-08 2018-05-29 Varian Semiconductor Equipment Associates, Inc. Techniques for manipulating patterned features using ions
CN110828467A (zh) * 2019-11-08 2020-02-21 上海华力微电子有限公司 浮栅回刻的深度的测试方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087733A (en) * 1998-06-12 2000-07-11 Intel Corporation Sacrificial erosion control features for chemical-mechanical polishing process
US6888261B2 (en) * 2001-01-12 2005-05-03 Samsung Electronics Co., Ltd. Alignment mark and exposure alignment system and method using the same
WO2006102478A2 (en) * 2005-03-21 2006-09-28 Multiprobe, Inc. Deconvolving tip artifacts using multiple scanning probes
CN102097286A (zh) * 2009-12-15 2011-06-15 北大方正集团有限公司 一种监控台阶仪测量芯片沟槽深度准确度的方法
CN102097287A (zh) * 2009-12-15 2011-06-15 北大方正集团有限公司 一种监控芯片沟槽深度的方法及晶圆

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5843226A (en) * 1996-07-16 1998-12-01 Applied Materials, Inc. Etch process for single crystal silicon
US7052575B1 (en) * 2001-04-30 2006-05-30 Advanced Micro Devices, Inc. System and method for active control of etch process
US7396732B2 (en) * 2004-12-17 2008-07-08 Interuniversitair Microelektronica Centrum Vzw (Imec) Formation of deep trench airgaps and related applications
US20090068767A1 (en) * 2007-09-12 2009-03-12 Lam Research Corporation Tuning via facet with minimal rie lag
US8237246B2 (en) * 2009-02-12 2012-08-07 International Business Machines Corporation Deep trench crackstops under contacts

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087733A (en) * 1998-06-12 2000-07-11 Intel Corporation Sacrificial erosion control features for chemical-mechanical polishing process
US6888261B2 (en) * 2001-01-12 2005-05-03 Samsung Electronics Co., Ltd. Alignment mark and exposure alignment system and method using the same
WO2006102478A2 (en) * 2005-03-21 2006-09-28 Multiprobe, Inc. Deconvolving tip artifacts using multiple scanning probes
CN102097286A (zh) * 2009-12-15 2011-06-15 北大方正集团有限公司 一种监控台阶仪测量芯片沟槽深度准确度的方法
CN102097287A (zh) * 2009-12-15 2011-06-15 北大方正集团有限公司 一种监控芯片沟槽深度的方法及晶圆

Also Published As

Publication number Publication date
WO2013016975A1 (zh) 2013-02-07
US9960047B2 (en) 2018-05-01
US20140167045A1 (en) 2014-06-19
CN102915999A (zh) 2013-02-06

Similar Documents

Publication Publication Date Title
CN102944196B (zh) 一种检测半导体圆形接触孔圆度的方法
US10923432B2 (en) Method of manufacturing a semiconductor device with epitaxial layers and an alignment mark
EP3032574A1 (en) Silicon carbide semiconductor substrate, method for producing same, and method for producing silicon carbide semiconductor device
CN102915999B (zh) 沟槽多晶硅过腐蚀台阶测试图形及其形成方法
US8796048B1 (en) Monitoring and measurement of thin film layers
US20130049220A1 (en) Through Silicon Via Keep Out Zone Formation Method and System
US10014437B2 (en) Optical semiconductor device and method for making the device
CN104205316B (zh) 半导体装置的制造方法以及制造装置
CN109238510A (zh) 一种校准外延腔温度的方法
WO2010079543A1 (ja) 半導体素子の製造方法
CN101211803B (zh) 沟槽轮廓参数检测方法
US10269666B2 (en) System and method for test key characterizing wafer processing state
CN107316823A (zh) 一种离子注入层图形套准偏差的检测方法
JP5502528B2 (ja) 半導体ウエハの処理方法と処理済の半導体ウエハ
CN101202236A (zh) 采用ocd量测芯片台阶高度的方法
CN103855047B (zh) 深沟槽产品的物理分析结构及方法
US11473907B2 (en) Method for manufacturing semiconductor structure, inspection method, and semiconductor structure
CN102931171B (zh) 一种外延标记及其相应的制作方法
US10177049B2 (en) Embedded SiGe epitaxy test pad
US20230275033A1 (en) Semiconductor substrate having an alignment structure
CN103972145A (zh) Goi硅片制作方法、goi硅片及goi检测方法
CN108807210B (zh) 检测锗化硅生长均匀度的方法
JP7056515B2 (ja) 炭化珪素半導体装置の製造方法
JP2005038996A (ja) 半導体装置の製造方法
CN105514133A (zh) 一种图像传感器芯片及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171127

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: No. 5, Hanjiang Road, Wuxi national high and New Technology Industrial Development Zone

Patentee before: Wuxi CSMC Semiconductor Co., Ltd.

TR01 Transfer of patent right