CN103972145A - Goi硅片制作方法、goi硅片及goi检测方法 - Google Patents

Goi硅片制作方法、goi硅片及goi检测方法 Download PDF

Info

Publication number
CN103972145A
CN103972145A CN201310028772.1A CN201310028772A CN103972145A CN 103972145 A CN103972145 A CN 103972145A CN 201310028772 A CN201310028772 A CN 201310028772A CN 103972145 A CN103972145 A CN 103972145A
Authority
CN
China
Prior art keywords
goi
silicon chip
gate oxide
layer
mask plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310028772.1A
Other languages
English (en)
Other versions
CN103972145B (zh
Inventor
马万里
赵文魁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201310028772.1A priority Critical patent/CN103972145B/zh
Priority to US14/093,158 priority patent/US9136127B2/en
Publication of CN103972145A publication Critical patent/CN103972145A/zh
Application granted granted Critical
Publication of CN103972145B publication Critical patent/CN103972145B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种GOI硅片制作方法、GOI硅片，以及一种基于制作的GOI硅片进行GOI检测的方法，其中，GOI硅片制作方法包括：在沟槽型VDMOS制作过程中，形成沟槽以及生长栅氧化层之后，生长一层多晶层；在生长多晶层之后，将金属层掩模板与生长多晶层的硅衬底进行对准，其中，所述金属层掩模板是VDMOS制作过程中形成金属层时采用的掩模板；采用光刻工艺，通过对准后的金属掩模板在生长多晶层的硅衬底上形成至少一个用于GOI检测的图形，形成GOI硅片。采用本发明实施例这里提出的技术方案，能够降低GOI硅片和VDMOS器件之间的误差，准确性较好，并能有效地节省资源，进而能够较好地提高GOI检测结果的准确性。

Description

GOI硅片制作方法、GOI硅片及GOI检测方法
技术领域
本发明涉及半导体芯片制作工艺技术领域，尤其是涉及一种基于沟槽型垂直双扩散金属氧化物半导体晶体管VDMOS制作过程中的栅氧完整性（GOI，Gate oxide integrity）硅片制作方法，一种GOI硅片，以及一种基于制作的GOI硅片进行GOI检测的方法。
背景技术
随着超大规模集成电路的发展，产生了各种新型的功率器件，其中，最具有代表性的器件就是沟槽型垂直双扩散金属氧化物半导体晶体管（VDMOS，Vertical Double-diffused MOS）。不管是作为开关应用还是线性应用，VDMOS管都是理想的功率器件。故而，VDMOS管已经广泛应用于各种领域，比如：电子调速、逆变器、开关电源、电子开关、高保真音响和电子镇流器等等。GOI检测是VDMOS制作过程中，衡量形成的栅极氧化层质量的一个比较重要的步骤。
现有技术中，对于VDMOS的GOI检测，一般采用通过制作GOI硅片，然后根据制作的GOI硅片来完成GOI检测。其中，GOI硅片的制作需要单独在硅衬底上生长一层栅氧化层，再在生长的栅氧化层表面生长一层多晶硅层，从而形成GOI硅片。通过形成的GOI硅片，分别在多晶硅和硅片衬底两端加电压，进行GOI测试，根据最终氧化层的击穿电压，判断栅极氧化层的质量如何。为了保证测试数据更接近VDMOS器件的实际情况，在制作GOI硅片时，会设计一些图形，通过掩模板将设计的图形刻蚀在硅衬底上，然后再依次生长栅氧化层和多晶硅层。具体实施中，硅衬底上形成的不同的图形，需要不同的掩膜板与其对应，这些掩模板可以称之为GOI版，然后在硅衬底上制作出相应的图形结构。
现有技术中在制作GOI硅片时，需要制作较多的掩模板，比较浪费资源，并且由于不同的掩模板需要进行多次对准，使得制成的GOI硅片与VDMOS器件的误差较大，进而使得GOI硅片检测结果的准确性较低。
发明内容
本发明实施例提供了一种基于沟槽型垂直双扩散金属氧化物半导体晶体管VDMOS制作过程中的GOI硅片制作方法及GOI硅片，能够降低GOI硅片和VDMOS器件之间的误差，准确性较好，并且能够有效地节省资源。
相应地，本发明实施例这里还提供了一种基于制作的GOI硅片进行GOI检测的方法，能够较好地提高GOI检测结果的准确性。
一种基于沟槽型垂直双扩散金属氧化物半导体晶体管VDMOS制作过程中的GOI硅片制作方法，在硅衬底上生长一层初始氧化层，通过生长的初始氧化层做为屏蔽形成沟槽，形成沟槽后的硅衬底上生长栅氧化层，包括：在形成沟槽以及生长栅氧化层的硅衬底上，生长一层多晶层；在生长多晶层之后，将金属层掩模板与生长多晶层的硅衬底进行对准，其中，所述金属层掩模板是VDMOS制作过程中形成金属层时采用的掩模板；采用光刻工艺，通过对准后的金属掩模板在生长多晶层的硅衬底上形成至少一个用于GOI检测的图形，形成GOI硅片。
一种栅氧完整性GOI硅片，包括：硅衬底；基于光刻工艺，通过生长在硅衬底上的初始氧化层做屏蔽形成的沟槽；形成沟槽后的硅衬底上生长的栅氧化层；在栅氧化层上生长的多晶层；以及基于光刻工艺在生长的多晶层上形成的GOI测试图形，所述GOI测试图形和金属层掩模板图形一致，其中所述金属层掩模板是沟槽型垂直双扩散金属氧化物半导体晶体管VDMOS制作过程中形成金属层时采用的掩模板。
一种基于GOI硅片进行GOI检测的方法，包括：针对GOI硅片上的任一用于GOI检测的图形，确定所述待检测图形中生长的栅氧化层的面积；在所述GOI硅片的多晶硅层和硅片衬底两端施加电压；根据施加的电压值和确定的面积，进行GOI检测。
采用上述技术方案，在沟槽型VDMOS制作过程中，形成沟槽以及生长栅氧化层之后，生长一层多晶层，并将金属层掩模板与生长多晶层的硅衬底进行对准，采用光刻工艺，通过对准后的金属掩模板在生长多晶层的硅衬底上形成至少一个用于GOI检测的图形，形成GOI硅片，从而可以在制作沟槽型VDMOS过程中，在进行多晶层光刻时，不采用多晶层的掩模板，改为使用金属层掩模板，形成GOI硅片，不需要重新制作掩模板，能够较好地节省掩模板的数量，节省资源，较好地节省企业的生产成本，并且由于掩模板数量减少，在整个制作过程中，不需要进行多次对准，能够较好地降低GOI硅片和VDMOS器件之间的误差，制作的GOI硅片可以真实的反应出VDMOS器件的栅氧化层的质量，进而提高GOI硅片检测结果的准确性。
附图说明
图1为本发明实施例中，提出的GOI硅片制作方法流程图；
图2为本发明实施例中，提出的形成初始氧化层的硅片剖面图；
图3为本发明实施例中，提出的形成沟槽的硅片的剖面图；
图4为本发明实施例中，提出的去除牺牲氧化层之后的硅片的剖面图；
图5为本发明实施例中，提出的生长栅氧化层后的硅片的剖面图；
图6为本发明实施例中，提出的生长栅氧化层后的硅片的俯视图；
图7为本发明实施例中，提出的生长多晶层后的硅片的剖面图；
图8为本发明实施例中，提出的GOI硅片俯视图；
图9为本发明实施例中，提出的GOI硅片剖面图；
图10为本发明实施例中，提出的GOI检测方法流程图。
具体实施方式
针对现有技术中存在的在制作GOI硅片时，需要制作较多的掩模板，比较浪费资源，并且由于不同的掩模板需要进行多次对准，使得制成的GOI硅片与VDMOS器件的误差较大，进而使得GOI硅片检测结果的准确性较低的问题，本发明实施例这里提出的技术方案，通过在制作沟槽型VDMOS过程中，在形成多晶层之后，不采用多晶层掩模板，而是采用金属层的掩模板进行光刻工艺形成GOI硅片，能够较好地节省掩模板的数量，节省资源，较好地节省企业的生产成本，提升生产效率，并且由于掩模板数量减少，在整个制作过程中，不需要进行多次对准，能够较好地降低GOI硅片和VDMOS器件之间的误差，制作的GOI硅片可以真实的反应出VDMOS器件的栅氧化层的质量，进而提高GOI硅片检测结果的准确性。
下面将结合各个附图对本发明实施例技术方案的主要实现原理、具体实施方式及其对应能够达到的有益效果进行详细地阐述。
本发明实施例这里提出一种GOI硅片制作方法，如图1所示，该方法制作过程如下述：
步骤11，按照沟槽型VDMOS的制作过程，在N型硅半导体衬底101（也可以称之为硅衬底或硅片）上生长一层N型硅半导体外延层102，然后在硅衬底（也可称之为硅片）上进行初始氧化层的生长，基于光刻工艺在硅片上形成初始氧化层103。
其中，初始氧化层103为二氧化硅，初始氧化层103的厚度可以在0.1~1.0um之间。
具体地，初始氧化层103生长的过程为将硅片放入高温炉中加热，使其表面生长出一定厚度的二氧化硅，该生长的二氧化硅即为生长的初始氧化层103，如图2所示，基于光刻工艺在硅片上形成初始氧化层103。
其中，初始氧化层的生长方式可以但不限于采用湿法氧化生长，或者是采用干法氧化生长。具体地，可以根据沟槽型VDMOS的精度需求进行选择。较佳地，本发明实施例这里提出的技术方案中，采用湿法氧化生长。
步骤12，通过形成的初始氧化层103作为屏蔽，通过光刻工艺，形成沟槽104。
其中，生长的初始氧化层103以及硅片构成了沟槽型VDMOS的基底。在初始氧化层103生长后，在生成的初始氧化层103上进行沟槽104光刻，利用干法刻蚀机，刻蚀初始氧化层，利用该初始氧化层做屏蔽，做沟槽刻蚀，得到沟槽104，如图3所示，为刻蚀后得到的沟槽结构示意图。
步骤13，在形成沟槽104之后，去除初始氧化层403，并将刻蚀后形成沟槽104的硅片在炉管中做牺牲氧化。
由于刻蚀后的沟槽其表面可能会有杂质的存在，将其放在炉管中经高温处理即做牺牲氧化，去除其表面的杂质。具体地，在形成沟槽之后，可以通过氢氟酸腐蚀掉初始氧化层，将初始氧化层腐蚀掉之后，再生长牺牲氧化层，再通过腐蚀性溶液将牺牲氧化层去除，此时形成的沟槽深度D为1.0~2.0um之间。如图4所示的去除牺牲氧化层之后的沟槽剖面图。
步骤14，在去除牺牲氧化层之后，在炉管中做栅氧化层105。
其中，可以采用干法氧化的方式，生长栅氧化层105，厚度在0.05~0.20um之间。
具体地，如图5所示，采用干法氧化的方式在表面非常干净的外延层上生长一层厚度在0.05~0.20um范围内的栅氧化层105，该栅氧化层105的材料可以为二氧化硅（SiO2）。
其中，在进行GOI检测时，需要确定测试图形中包含栅氧化层的总面积。具体地，如图6所示的生长栅氧化层105后的硅片俯视图，其中，在沟槽型VDMOS器件中，最小的工作单元是元胞，一个VDMOS器件由多个这种元胞并联组成。基于此，确定固定图形中包含的栅氧化层面积时，可以通过元胞的长度值、宽度值以及沟槽的深度以及该固定图形中包含的元胞的数量来确定。具体地，在设计栅氧化层的掩模板时，元胞的数量、元胞的长度值、宽度值是已经设计好的，因此，后续进行GOI检测时，对于每个待检测图形中包含的栅氧化层的面积可以采用下述公式来确定：
S=2×(a+b)×D×N＋a×b×N
其中，S是待检测图形中生长的栅氧化层的面积，D是沟槽型VDMOS的沟槽深度值，N是待检测图形中包含的元胞的总数量，a是待检测图形中单个元胞的长度值，b是待检测图形中单个元胞的宽度值。
步骤15，在形成栅氧化层的硅片（也可以称之为硅衬底）上，生长多晶层106。
其中，多晶层106的厚度为0.5~2.0um之间，生长温度为600摄氏度左右。较佳地，可以将形成栅氧化层后的硅片放置在温度为625℃的炉管中，生长一层厚度为0.5~2.0um多晶硅（POLY）层，该多晶硅层是用于制作沟槽型VDMOS器件的栅极，此时的硅片的剖面图如图7所示。
步骤16，在形成多晶层106之后，使用将金属层掩模板与生长多晶层的硅衬底进行对准，采用光刻工艺，通过对准后的金属掩模板在生长多晶层的硅衬底上形成至少一个用于GOI检测的图形，形成GOI硅片。
其中，所述金属层掩模板是VDMOS制作过程中形成金属层时采用的掩模板。由于在VDMOS制作过程中，生长金属层时采用的掩模板，在设计金属层掩模板时，已经预先设定元胞的数量、元胞的形状以及大小，因此，通过金属层掩模板上的元胞的数量以及大小形状，能够计算出金属层上图形的面积，因此可以采用金属层掩模板来制作GOI硅片，具体可参见图6所示。
采用金属层掩模板进行刻蚀，能够将硅片表面生长的多晶层刻蚀成至少一个独立的用于GOI检测的图形，每个图形都可以用于GOI检测。如图8所示，为形成的GOI硅片俯视图，图8中示出的GOI扎针处，是用于进行GOI测试的图形，在该图形区域，能够通过上述公式，确定出待测试图形的面积，具体可参见图6所示。
采用上述方法制作GOI硅片，不需要额外制作专门的GOI掩模板，在制作过程中，仅采用了已有的制作沟槽型VDMOS的沟槽和金属层的掩模板。并且，整个制作GOI硅片的工艺过程，不需要额外进行设计，而是直接采用制作沟槽型VDMOS的流程，当批量制作沟槽型VDMOS时，在进行多晶层光刻工艺时，可以抽取一些硅片出来，用金属层掩模板进行光刻工艺处理，形成GOI硅片。较好地降低了使用掩模板的数量，节省资源，进而节省了企业的生产成本，并且由于本发明实施例上述提出的制作GOI硅片的过程与制作沟槽型VDMOS器件的前段制作流程完全一样，因此GOI硅片可以真实的反映出沟槽型VDOMS器件的栅氧化层的质量。较佳地，采用上述工艺流程，可以在一个GOI硅片上同时制作出尽量多的测试图形，即对应沟槽型VDMOS，在一个硅片上有多少个管芯，相应地，就可以制作出多少个用于GOI检测的图形，可以较好地满足GOI检测的需求，从而可以有效地监控到硅片上所有区域的栅氧化层的质量。
相应地，本发明实施例这里还提出一种GOI硅片，如图9所示，包括：硅衬底901，基于光刻工艺，通过生长在硅衬底上的初始氧化层做屏蔽形成的沟槽902，形成沟槽后的硅衬底上生长的栅氧化层903，以及在栅氧化层上生长的多晶层904，基于光刻工艺在生长的多晶层904上形成的GOI测试图形，所述GOI测试图形和金属层掩模板图形一致所述金属层掩模板是沟槽型VDMOS制作过程中形成金属层时采用的掩模板。
具体地，上述GOI硅片的初始氧化层的厚度为0.1~1.0微米。
具体地，上述GOI硅片的栅氧化层为氧化层、氮化层或高介电常数材料层。
具体地，上述GOI硅片的沟槽的深度为1.0~2.0微米。
相应地，基于本发明实施例上述提出的GOI硅片，本发明实施例这里还提出一种GOI检测的方法，如图10所示，包括：
步骤21，针对GOI硅片上的任一用于GOI检测的图形，确定所述待检测图形中生长的栅氧化层的面积。
其中，对于任意一个用于GOI检测的图形，确定待检测图形中包含的元胞的总数量，以及图形中单个元胞的长度值和宽度值；确定沟槽型VDMOS的沟槽深度值；根据确定出的总数量、单个元胞的长度值和宽度值，以及沟槽深度值，确定待检测图形中生长的栅氧化层的面积。
具体地，可以采用下述公式，根据确定出的总数量、单个元胞的长度值和宽度值，以及沟槽深度值，确定待检测图形中生长的栅氧化层的面积：
S=2×(a+b)×D×N＋a×b×N
其中，S是待检测图形中生长的栅氧化层的面积，D是沟槽型VDMOS的沟槽深度值，N是待检测图形中包含的元胞的总数量，a是待检测图形中单个元胞的长度值，b是待检测图形中单个元胞的宽度值。
步骤22，在所述GOI硅片的多晶硅层和硅片衬底两端施加电压。
步骤23，根据施加的电压值和确定的面积，进行GOI检测。
确定栅氧化层被击穿时施加的电压值，根据栅氧化层被击穿时施加的电压值和确定出的面积，确定单位面积栅氧化层能够承受的电压值。从而可以根据确定出的单位面积栅氧化层能够承受的电压值来确定栅氧化层的质量。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种基于沟槽型垂直双扩散金属氧化物半导体晶体管VDMOS制作过程中的栅氧完整性GOI硅片制作方法，在硅衬底上生长一层初始氧化层，通过生长的初始氧化层做为屏蔽形成沟槽，形成沟槽后的硅衬底上生长栅氧化层，其特征在于，包括：
在形成沟槽以及生长栅氧化层的硅衬底上，生长一层多晶层；
在生长多晶层之后，将金属层掩模板与生长多晶层的硅衬底进行对准，其中，所述金属层掩模板是VDMOS制作过程中形成金属层时采用的掩模板；
采用光刻工艺，通过对准后的金属掩模板在生长多晶层的硅衬底上形成至少一个用于GOI检测的图形，形成GOI硅片。
2.如权利要求1所述的方法，其特征在于，所述多晶层的厚度为05.~2.0微米，生长多晶层的温度为600摄氏度。
3.一种栅氧完整性GOI硅片，其特征在于，包括：
硅衬底；
基于光刻工艺，通过生长在硅衬底上的初始氧化层做屏蔽形成的沟槽；
形成沟槽后的硅衬底上生长的栅氧化层；
在栅氧化层上生长的多晶层；以及
基于光刻工艺在生长的多晶层上形成的GOI测试图形，所述GOI测试图形和金属层掩模板图形一致，其中所述金属层掩模板是沟槽型垂直双扩散金属氧化物半导体晶体管VDMOS制作过程中形成金属层时采用的掩模板。
4.如权利要求3所述的GOI硅片，其特征在于，所述栅氧化层为氧化层、氮化层或高介电常数材料层。
5.如权利要求3所述的GOI硅片，其特征在于，所述沟槽的深度为1.0~2.0微米。
6.如权利要求3所述的GOI硅片，其特征在于，所述初始氧化层的厚度为0.1~1.0微米。
7.一种基于权利要求3所述的栅氧完整性GOI硅片进行GOI检测的方法，其特征在于，包括：
针对GOI硅片上的任一用于GOI检测的图形，确定所述待检测图形中生长的栅氧化层的面积；
在所述GOI硅片的多晶硅层和硅片衬底两端施加电压；
根据施加的电压值和确定的面积，进行GOI检测。
8.如权利要求7所述的方法，其特征在于，确定所述图形中生长的栅氧化层的面积，包括：
确定待检测图形中包含的元胞的总数量，以及图形中单个元胞的长度值和宽度值；
确定沟槽型VDMOS的沟槽深度值；
根据确定出的总数量、单个元胞的长度值和宽度值，以及沟槽深度值，确定待检测图形中生长的栅氧化层的面积。
9.如权利要求8所述的方法，其特征在于，采用下述公式，根据确定出的总数量、单个元胞的长度值和宽度值，以及沟槽深度值，确定待检测图形中生长的栅氧化层的面积：
S=2×(a+b)×D×N＋a×b×N
其中，S是待检测图形中生长的栅氧化层的面积，D是沟槽型VDMOS的沟槽深度值，N是待检测图形中包含的元胞的总数量，a是待检测图形中单个元胞的长度值，b是待检测图形中单个元胞的宽度值。
10.如权利要求7所述的方法，其特征在于，根据施加的电压值和确定的面积，进行GOI检测，包括：
确定栅氧化层被击穿时施加的电压值；
根据栅氧化层被击穿时施加的电压值和确定出的面积，确定单位面积栅氧化层能够承受的电压值。
CN201310028772.1A 2013-01-25 2013-01-25 Goi硅片制作方法、goi硅片及goi检测方法 Active CN103972145B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310028772.1A CN103972145B (zh) 2013-01-25 2013-01-25 Goi硅片制作方法、goi硅片及goi检测方法
US14/093,158 US9136127B2 (en) 2013-01-25 2013-11-29 Method of fabricating GOI silicon wafer, GOI silicon wafer and GOI detection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310028772.1A CN103972145B (zh) 2013-01-25 2013-01-25 Goi硅片制作方法、goi硅片及goi检测方法

Publications (2)

Publication Number Publication Date
CN103972145A true CN103972145A (zh) 2014-08-06
CN103972145B CN103972145B (zh) 2016-07-06

Family

ID=51221952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310028772.1A Active CN103972145B (zh) 2013-01-25 2013-01-25 Goi硅片制作方法、goi硅片及goi检测方法

Country Status (2)

Country Link
US (1) US9136127B2 (zh)
CN (1) CN103972145B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447507A (zh) * 2019-08-30 2021-03-05 株洲中车时代半导体有限公司 一种提高沟槽栅击穿特性的goi测试样片制造方法
CN111584365B (zh) * 2020-04-29 2024-01-30 北京时代民芯科技有限公司 一种低米勒电容槽栅vdmos器件制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040173844A1 (en) * 2003-03-05 2004-09-09 Advanced Analogic Technologies, Inc. Advanced Analogic Technologies (Hongkong) Limited Trench power MOSFET with planarized gate bus
CN101728293A (zh) * 2009-11-10 2010-06-09 上海宏力半导体制造有限公司 Mos晶体管器件栅氧化层完整性测试的方法
EP2202794A2 (en) * 2008-12-23 2010-06-30 Intersil Americas Inc. Single die output power stage using trench-gate low-side and LDMOS high-side MOSFETs, structure and method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5053105A (en) * 1990-07-19 1991-10-01 Micron Technology, Inc. Process for creating an etch mask suitable for deep plasma etches employing self-aligned silicidation of a metal layer masked with a silicon dioxide template
US6747471B1 (en) * 2002-01-10 2004-06-08 Taiwan Semiconductor Manufacturing Company Method and apparatus to estimate burn-in time by measurement of scribe-line devices, with stacking devices, and with common pads
US6524938B1 (en) * 2002-02-13 2003-02-25 Taiwan Semiconductor Manufacturing Company Method for gate formation with improved spacer profile control
US7396693B2 (en) * 2005-09-14 2008-07-08 Semiconductor Manufacturing International (Shanghai) Corporation Multiple point gate oxide integrity test method and system for the manufacture of semiconductor integrated circuits
US8168490B2 (en) * 2008-12-23 2012-05-01 Intersil Americas, Inc. Co-packaging approach for power converters based on planar devices, structure and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040173844A1 (en) * 2003-03-05 2004-09-09 Advanced Analogic Technologies, Inc. Advanced Analogic Technologies (Hongkong) Limited Trench power MOSFET with planarized gate bus
EP2202794A2 (en) * 2008-12-23 2010-06-30 Intersil Americas Inc. Single die output power stage using trench-gate low-side and LDMOS high-side MOSFETs, structure and method
CN101728293A (zh) * 2009-11-10 2010-06-09 上海宏力半导体制造有限公司 Mos晶体管器件栅氧化层完整性测试的方法

Also Published As

Publication number Publication date
US20140209906A1 (en) 2014-07-31
US9136127B2 (en) 2015-09-15
CN103972145B (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
CN102944196B (zh) 一种检测半导体圆形接触孔圆度的方法
CN102082093B (zh) 一种双向稳压二极管db3芯片的生产工艺
CN106206322B (zh) 自对准低压超结mosfet的制造方法
CN106783687A (zh) 一种改善离子注入监控的方法
CN104541364A (zh) 金刚石半导体装置及其制造方法
CN102543667B (zh) 硅片上被对准层图形的形成方法
CN105609549A (zh) 双向放电管芯片及其制造方法
CN103227111B (zh) 半导体器件的制造方法
CN103972145A (zh) Goi硅片制作方法、goi硅片及goi检测方法
CN103596304B (zh) 一种嵌入式自测温微热台及其制备方法
CN105047547A (zh) 一种用于碳化硅器件的对准标记及其制备方法
CN103824802B (zh) 半导体结构的形成方法
CN102074454B (zh) 刻蚀工艺的监控方法和监控系统
CN104316771B (zh) 碳化硅器件的欧姆接触测试方法
CN104779164B (zh) 一种提高沟槽型vdmos栅氧层击穿电压的方法
CN103489806A (zh) 一种在线监测离子损伤的方法
CN103227209B (zh) 薄膜晶体管、薄膜晶体管阵列基板及其制造方法
CN101996909B (zh) 半导体器件灰化制程的检测方法和电特性的检测方法
CN105575761B (zh) 沟槽型功率器件的制造方法和沟槽型功率器件
CN104332460A (zh) 沟槽形貌监控方法以及沟槽形貌监控结构制作方法
CN103904000B (zh) 采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法
CN103943608A (zh) 一种检测多晶硅残留的测试结构
CN105226002B (zh) 自对准沟槽型功率器件及其制造方法
CN112071753A (zh) 一种电子元件的制备方法及电子元件
CN102194684B (zh) 栅极介质层制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220720

Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province

Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

TR01 Transfer of patent right