CN105575761B - 沟槽型功率器件的制造方法和沟槽型功率器件 - Google Patents
沟槽型功率器件的制造方法和沟槽型功率器件 Download PDFInfo
- Publication number
- CN105575761B CN105575761B CN201410539247.0A CN201410539247A CN105575761B CN 105575761 B CN105575761 B CN 105575761B CN 201410539247 A CN201410539247 A CN 201410539247A CN 105575761 B CN105575761 B CN 105575761B
- Authority
- CN
- China
- Prior art keywords
- power device
- type power
- slot type
- manufacturing
- silicon chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Micromachines (AREA)
- Element Separation (AREA)
Abstract
本发明提供了一种沟槽型功率器件的制造方法和一种沟槽型功率器件，其中，沟槽型功率器件的制造方法包括：在硅片表面刻蚀沟槽，其中，所述沟槽的刻蚀方向为晶向[110]方向旋转45度。通过本技术方案，可以改变N型沟槽型功率器件侧面壁的晶向，从而提高N型沟槽型功率器件的性能。
Description
技术领域
本发明涉及沟槽型功率器件技术领域，具体而言，涉及一种沟槽型功率器件的制造方法和一种沟槽型功率器件。
背景技术
在硅功率器件中，沟槽是由静态感应晶体管、结型场效应晶体管，MOS，IGBT等常用结构组成，其中，静态感应晶体管、结型场效应晶体管需要在沟槽内制备金属作为肖特基，DMOS，IGBT等需要在沟槽内通过热氧化形成二氧化硅绝缘层，并通过填充导电多晶硅形成栅极。沟槽通常是通过在硅片上制造掩膜图形，然后采用干法刻蚀形成的(少数器件也可以使用湿法刻蚀)，其中，掩膜材料可以选用金属，介质，光刻胶等。通过采用干法刻蚀工艺沟槽时，虽然可以在硅片的任意晶向上刻蚀，但是在不同的晶面和晶向上的电子和空穴的迁移率不同，刻蚀出的沟槽性能有明显差别。在实际情况下，绝大多数情况下沟槽型功率器件的沟槽底部和侧壁都会有电流流过，因此沟槽底部和侧壁的晶向和晶面对电子和空穴迁移率的影响，会直接影响器件的性能。同时，在硅表面刻蚀沟槽时，槽底部的晶向与硅片表面的晶向相同，而槽侧壁面的晶向取决于刻槽时所选取的晶向。
对于N型沟道的器件而言，参与导电的主要是电子(硅片电子迁移率排列为：晶面(100)>晶面(111)>晶面(110)，因此通常选用晶面(100)的硅片。但是，目前，在对常用的N型沟道功率器件进行沟槽刻蚀时如图1A和1B所示，沟槽刻蚀方向通常平行或垂直于晶向[110]，因此，刻蚀后沟槽底部晶向[100]，沟槽侧壁晶向[110]，但沟槽侧壁晶向为[110]时，电子通过沟槽侧壁时迁移率较低，导致N型沟道功率器件的性能很差。
在硅微波及功率器件中，密集沟槽是静态感应晶体管、结型场效应晶 体管，MOS，IGBT等常用的结构，静态感应晶体管、结型场效应晶体管需要在沟槽内制备金属作为肖特基接触，DMOS，IGBT等需要在沟槽内通过热氧化形成二氧化硅绝缘层，然后填充导电多晶硅形成栅极。沟槽的通常通过在硅片上制造掩膜图形，然后采用干法刻蚀形成，少数器件也可以使用湿法刻蚀，掩膜材料可以选用金属，介质，光刻胶。在干法和湿法刻蚀过程中都无法避免对沟槽内壁造成损伤，形成损伤层，在沟槽底部形成突起。对MOS，IGBT等功率器件而言损伤层和底部突起会影响其后在沟槽内部生长二氧化硅绝缘层的质量，增大漏电影响器件性能。对微波器件而言栅金属生长在不平整表面上会导致栅金属突起，影响器件的频率特性和可靠性。为了提高沟槽平整度，消除损伤层，目前使用的方法主要有两种：1.在高温惰性气体环境下进行退火，修复沟槽表面的损伤。该方法无法完全修复损伤，但不会影响到沟槽尺寸。2.采用热氧化方法在沟槽内壁形成牺牲氧化层，受损的硅层形成氧化层后，使用湿法腐蚀去除该氧化层。该方法基本能够完全去除损伤层，但需要消耗一定厚度的硅层，这会影响到沟槽尺寸和形貌，使器件的有效区域减少，进而影响器件性能。同时为了保证其后形成的二氧化硅绝缘层生长在完全洁净的界面上，牺牲氧化层的厚度不能太薄，这进一步限制了该方法在高密度沟槽器件中的应用。
目前常用的提高沟槽形貌的方法2简单示意如图1C至1G：
示意图中：1表示硅片，2表示掩膜材料，3表示氧化层
步骤一，如图1C所示，在硅片表面形成掩膜图形。
步骤二，如图1D所示，使用干法刻蚀在硅片上形成沟槽。
步骤三，如图1E所示，去除掩膜。
步骤四，如图1F所示，通过热氧化在硅片表面形成牺牲氧化层。
步骤五，如图1G所示，使用湿法腐蚀去除牺牲氧化层。
因此，如何提高沟槽型功率器件的性能，成为目前亟待解决的问题。
发明内容
本发明正是基于上述问题，提出了一种新的技术方案，可以提高N型 沟槽型功率器件的性能。
有鉴于此，本发明提出了一种沟槽型功率器件的制造方法，包括：在硅片表面刻蚀第一沟槽，以得到刻蚀后的硅片，其中，所述沟槽的刻蚀方向为[110]晶向方向旋转45度。
在该技术方案中，对于硅片而言，硅片电子迁移率排列为：晶面(100)>晶面(111)>晶面(110)，如果沟槽的刻蚀方向为晶向[110]，则刻蚀后沟槽底部晶向为[100]，沟槽的侧壁晶向为[110]，此时电流流过沟槽侧壁时，电子迁移率很低，沟槽型功率器件的导电率低，器件的性能差；但如果将沟槽的刻蚀方向沿晶向[110]方向旋转45度，则刻蚀后的沟槽底部侧壁的晶向均为[100]，此时，侧壁的电子迁移率较高，沟槽型器件的性能得到明显提高。因此，通过本技术方案，可以提高沟槽型器件侧面壁的电子迁移率，进而提高沟槽型器件的性能。
在上述技术方案中，优选地，所述硅片的表面晶面为(100)。
在该技术方案中，由于在硅表面刻蚀沟槽时，槽底部的晶向与硅片表面的晶向相同，所以硅片的表面晶面为(100)时，沟槽型器件的槽底部的晶面也为(100)。同时，根据硅片电子迁移率排列可知，当硅片的表面晶面为(100)时，电子的迁移率较高，所以，在硅片的表面晶面为(100)的硅片上刻蚀出来的沟槽型器件的底槽的导电性能很好。因此，通过本技术方案，可以进一步地提高了沟槽型器件的性能。
在上述技术方案中，优选地，还包括：在所述刻蚀后的硅片上生长掩膜材料，以形成掩膜图形；使用干法刻蚀方法对形成掩膜图形的硅片进行刻蚀，形成第二沟槽；去除所述形成掩膜图形的硅片上的掩膜材料；在去除所述掩膜材料的硅片的表面制备多晶硅层；对所述多晶硅层进行热氧化，以使所述多晶硅层全部反应生成氧化层；去除所述氧化层；对去除所述氧化层的硅片进行热氧化，以形成牺牲氧化层；去除所述牺牲氧化层。
在该技术方案中，通过调整工艺条件，使多晶硅层全部反应生成二氧化硅层，与多晶硅接触的硅层中也有很薄的厚度生成二氧化硅，从而保证界面处得缺陷和陷阱数量最小化，为其后的牺牲氧化奠定了基础。而在去除氧化层后，对硅片进行二次氧化，形成牺牲氧化层，由于第一次氧化在 沟槽内壁生成了良好的界面，减少了缺陷和陷阱，二次氧化需要的氧化层厚度能够大幅度减少。氧化层厚度减少，消耗的硅层厚度也会减少，这保证了沟槽的尺寸，提高了芯片面积利用率，降低了器件制造成本。另外由于沟槽形貌得到改善，最终制成器件的性能和可靠性都大幅提高。
在上述技术方案中，优选地，所述掩膜材料包括光刻胶和/或介质层。
在上述技术方案中，优选地，所述干法刻蚀方法包括反应离子刻蚀方法和/或感应耦合离子体方法。
在上述技术方案中，优选地，所述第二沟槽的深度为0.1um-10um。
在上述技术方案中，优选地，所述多晶硅层的厚度为0.01um-0.5um。
在上述技术方案中，优选地，所述热氧化包括干氧氧化和湿氧氧化。
在上述技术方案中，优选地，所述牺牲氧化层的厚度为0.01um-0.um。
本发明的另一方面提出了一种沟槽型功率器件，所述沟槽型功率器件由上述任一项所述的沟槽型功率器件的制造方法制作而成。
在该技术方案中，由于第一次氧化在沟槽内壁生成了良好的界面，减少了缺陷和陷阱，二次氧化需要的氧化层厚度能够大幅度减少，氧化层厚度减少，消耗的硅层厚度也会减少，这保证了沟槽的尺寸，提高了芯片面积利用率，降低了器件制造成本。使用该方法后由于沟槽形貌的到改善，最终制成器件的性能和可靠性都大幅提高。
附图说明
图1A和1B示出了相关技术中在晶面(100)的晶片上刻蚀沟槽的方向示意图；
图1C至1G示出了相关技术中沟槽型功率器件的制造方法的过程示意图；
图2示出了根据本发明的实施例的在晶面为(100)的晶片上沿不同方向刻蚀沟槽的方向示意图；
图3A和3B示出了根据本发明的实施例的沿晶向[110]方向旋转45° 刻蚀沟槽的方向示意图；
图4A至图4H示出了根据本发明的实施例的沟槽型功率器件的制造方法的过程示意图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
图2示出了根据本发明的实施例的在晶面(100)的晶片上沿不同方向刻蚀沟槽的方向示意图。
通过采用干法刻蚀N型沟槽器件时，可以在硅片沿任意晶向刻蚀(如图2所示)，但晶向不同，原子排列不同，原子结合的强弱不同，从而使得电子迁移率不同，N型沟槽器件的性能也不同。
图3A和3B示出了根据本发明的实施例的沿晶向[110]方向旋转45°刻蚀沟槽的方向示意图。
如图3A和3B所示，针对沟槽型N型沟槽功率器件，采用表面为晶面(100)的硅片，以晶向[110]方向旋转45°刻蚀沟槽时，沟槽底部和侧壁均为晶向[100]，电子迁移率均得到了有效地提高，进而提高了N型沟槽功率器件性能。
如图4A至图4H所示，根据本发明的实施例的沟槽型功率器件的制造方法的过程为：
如图4A所示，在刻蚀后的硅片402上生长掩膜材料404，以形成掩膜图形；
如图4B所示，使用干法刻蚀方法对形成掩膜图形的硅片402进行刻蚀，形成第二沟槽；
如图4C所示，去除所述形成掩膜图形的硅片上的掩膜材料404；
如图4D所示，在去除所述掩膜材料的硅片402的表面制备多晶硅层406；
如图4E所示，进行热氧化，通过调整工艺条件，使多晶硅层406全部反应生成二氧化硅层408(即氧化层408)，与多晶硅接触的硅层中也有很薄的厚度生成二氧化硅，从而保证界面处得缺陷和陷阱数量最小化，为其后的牺牲氧化奠定了基础；
如图4F所示，去除所述氧化层408；
如图4G所示，对去除所述氧化层408的硅片402进行热氧化，以形成牺牲氧化层410；
如图4H所示，去除所述牺牲氧化层410。
在该技术方案中，通过调整工艺条件，使多晶硅层全部反应生成二氧化硅层，与多晶硅接触的硅层中也有很薄的厚度生成二氧化硅，从而保证界面处得缺陷和陷阱数量最小化，为其后的牺牲氧化奠定了基础。而在去除氧化层后，对硅片进行二次氧化，形成牺牲氧化层，由于第一次氧化在沟槽内壁生成了良好的界面，减少了缺陷和陷阱，二次氧化需要的氧化层厚度能够大幅度减少。氧化层厚度减少，消耗的硅层厚度也会减少，这保证了沟槽的尺寸，提高了芯片面积利用率，降低了器件制造成本。另外由于沟槽形貌得到改善，最终制成器件的性能和可靠性都大幅提高。
在上述技术方案中，优选地，所述掩膜材料包括光刻胶和/或介质层。
在上述技术方案中，优选地，所述干法刻蚀方法包括反应离子刻蚀方法和/或感应耦合离子体方法。
在上述技术方案中，优选地，所述第二沟槽的深度为0.1um-10um。
在上述技术方案中，优选地，所述多晶硅层的厚度为0.01um-0.5um。
在上述技术方案中，优选地，所述热氧化包括干氧氧化和湿氧氧化。
在上述技术方案中，优选地，所述牺牲氧化层的厚度为0.01um-0.um。
以上结合附图详细说明了本发明的技术方案，通过本发明的技术方案，可以改变N型沟槽型功率器件侧面壁的晶向，从而提高N型沟槽型 功率器件的性能，另外，还提高了芯片面积利用率，降低了器件制造成本。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种沟槽型功率器件的制造方法，其特征在于，包括：
在硅片表面刻蚀第一沟槽，以得到刻蚀后的硅片，其中，所述第一沟槽的刻蚀方向为晶向[110]方向旋转45度；
在所述刻蚀后的硅片上生长掩膜材料，以形成掩膜图形；
使用干法刻蚀方法对形成掩膜图形的硅片进行刻蚀，形成第二沟槽；
去除所述形成掩膜图形的硅片上的掩膜材料；
在去除所述掩膜材料的硅片的表面制备多晶硅层；
对所述多晶硅层进行热氧化，以使所述多晶硅层全部反应生成氧化层；
去除所述氧化层；
对去除所述氧化层的硅片进行热氧化，以形成牺牲氧化层；
去除所述牺牲氧化层。
2.根据权利要求1所述的沟槽型功率器件的制造方法，其特征在于，所述硅片的表面晶面为(100)。
3.根据权利要求1所述的沟槽型功率器件的制造方法，其特征在于，
所述掩膜材料包括光刻胶和/或介质层。
4.根据权利要求1所述的沟槽型功率器件的制造方法，其特征在于，所述干法刻蚀方法包括反应离子刻蚀方法和/或感应耦合离子体方法。
5.根据权利要求1所述的沟槽型功率器件的制造方法，其特征在于，所述第二沟槽的深度为0.1um-10um。
6.根据权利要求1所述的沟槽型功率器件的制造方法，其特征在于，所述多晶硅层的厚度为0.01um-0.5um。
7.根据权利要求1所述的沟槽型功率器件的制造方法，其特征在于，所述热氧化包括干氧氧化和湿氧氧化。
8.根据权利要求1所述的沟槽型功率器件的制造方法，其特征在于，所述牺牲氧化层的厚度为0.01um-0.um。
9.一种沟槽型功率器件，其特征在于，所述沟槽型功率器件由如权利要求1至8中任一项所述的沟槽型功率器件的制造方法制作而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410539247.0A CN105575761B (zh) | 2014-10-13 | 2014-10-13 | 沟槽型功率器件的制造方法和沟槽型功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410539247.0A CN105575761B (zh) | 2014-10-13 | 2014-10-13 | 沟槽型功率器件的制造方法和沟槽型功率器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105575761A CN105575761A (zh) | 2016-05-11 |
| CN105575761B true CN105575761B (zh) | 2018-07-10 |
Family
ID=55885776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410539247.0A Active CN105575761B (zh) | 2014-10-13 | 2014-10-13 | 沟槽型功率器件的制造方法和沟槽型功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105575761B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108122969A (zh) * | 2017-12-18 | 2018-06-05 | 广东美的制冷设备有限公司 | 绝缘栅双极晶体管、ipm模块及空调器 |
| CN111244096B (zh) * | 2020-03-27 | 2022-11-25 | 长江存储科技有限责任公司 | 3d nand存储器件及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1489793A (zh) * | 2001-01-31 | 2004-04-14 | 信越半导体株式会社 | 太阳能电池和制造太阳能电池的方法 |
| CN1591798A (zh) * | 2003-07-10 | 2005-03-09 | 国际整流器公司 | 在用于半导体器件的硅或碳化硅上形成厚氧化物的工艺 |
| CN102779745A (zh) * | 2012-07-23 | 2012-11-14 | 上海宏力半导体制造有限公司 | 控制沟槽晶体管栅介质层厚度的方法 |
| CN103021870A (zh) * | 2012-12-21 | 2013-04-03 | 上海宏力半导体制造有限公司 | Mos晶体管的制作方法和圆角化沟槽顶部尖角的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63250852A (ja) * | 1987-04-08 | 1988-10-18 | Sony Corp | 半導体装置 |
| KR100418475B1 (ko) * | 2001-11-28 | 2004-02-11 | 동부전자 주식회사 | 반도체소자의 샐로우 트렌치 아이솔레이션 방법 |
-
2014
- 2014-10-13 CN CN201410539247.0A patent/CN105575761B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1489793A (zh) * | 2001-01-31 | 2004-04-14 | 信越半导体株式会社 | 太阳能电池和制造太阳能电池的方法 |
| CN1591798A (zh) * | 2003-07-10 | 2005-03-09 | 国际整流器公司 | 在用于半导体器件的硅或碳化硅上形成厚氧化物的工艺 |
| CN102779745A (zh) * | 2012-07-23 | 2012-11-14 | 上海宏力半导体制造有限公司 | 控制沟槽晶体管栅介质层厚度的方法 |
| CN103021870A (zh) * | 2012-12-21 | 2013-04-03 | 上海宏力半导体制造有限公司 | Mos晶体管的制作方法和圆角化沟槽顶部尖角的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105575761A (zh) | 2016-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100720232B1 (ko) | 핀 구조의 반도체 소자의 형성방법 | |
| JP5589263B2 (ja) | 炭化珪素半導体基板のトレンチ形成方法 | |
| JP2007158333A (ja) | バイポーラ接合トランジスタおよびその形成方法 | |
| CN104217998B (zh) | 集成电路及制造具有包覆非平面晶体管结构的集成电路的方法 | |
| CN104733301B (zh) | 用于制造具有斜切边缘终止的半导体器件的方法 | |
| CN105762176A (zh) | 碳化硅mosfet器件及其制作方法 | |
| KR100700332B1 (ko) | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| CN103632949A (zh) | 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 | |
| CN104488084A (zh) | 形成锥形氧化物的方法 | |
| CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| CN105575761B (zh) | 沟槽型功率器件的制造方法和沟槽型功率器件 | |
| JP2010161114A (ja) | 半導体素子の製造方法 | |
| CN103632939A (zh) | 优化功率器件沟槽顶部圆角的方法 | |
| CN113497122A (zh) | 一种Split Gate结构、Power MOS器件及制作方法 | |
| CN105448981A (zh) | 一种vdmos器件及其漏极结构和制作方法 | |
| CN102054674B (zh) | 金属栅电极和金属栅电极的制作方法 | |
| CN105405809A (zh) | 一种快闪存储器的制造方法 | |
| CN105225957B (zh) | 沟槽型功率器件制作方法和沟槽型功率器件 | |
| CN105226002B (zh) | 自对准沟槽型功率器件及其制造方法 | |
| CN111477679A (zh) | 不对称沟槽型SiC-MOSFET栅的制备方法 | |
| TW200903654A (en) | Method of forming a gate oxide layer | |
| KR100772709B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| CN102222617B (zh) | 高密度沟槽式功率半导体结构的制造方法 | |
| CN104616982A (zh) | 沟槽栅蚀刻方法 | |
| KR100470161B1 (ko) | 트렌치를 이용한 반도체 소자분리막 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220718 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |