KR100772709B1 - 반도체 소자의 소자분리막 제조방법 - Google Patents

반도체 소자의 소자분리막 제조방법 Download PDF

Info

Publication number
KR100772709B1
KR100772709B1 KR1020050122472A KR20050122472A KR100772709B1 KR 100772709 B1 KR100772709 B1 KR 100772709B1 KR 1020050122472 A KR1020050122472 A KR 1020050122472A KR 20050122472 A KR20050122472 A KR 20050122472A KR 100772709 B1 KR100772709 B1 KR 100772709B1
Authority
KR
South Korea
Prior art keywords
trench
etching
semiconductor substrate
spacer
semiconductor device
Prior art date
Application number
KR1020050122472A
Other languages
English (en)
Other versions
KR20070062735A (ko
Inventor
한기현
남기원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050122472A priority Critical patent/KR100772709B1/ko
Priority to US11/479,244 priority patent/US20070134869A1/en
Publication of KR20070062735A publication Critical patent/KR20070062735A/ko
Application granted granted Critical
Publication of KR100772709B1 publication Critical patent/KR100772709B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 첨점을 제거하면서, 소자사이의 거리를 늘려 누설전류를 방지하는 반도체 소자의 소자분리막 제조방법을 제공하기 위한 것으로, 본 발명은 반도체 기판 상에 소자분리영역을 노출시킨 감광막패턴을 형성하는 단계, 상기 감광막패턴을 식각마스크로 상기 반도체 기판을 식각하여 제1트렌치를 형성하는 단계, 상기 감광막패턴을 제거하는 단계, 상기 제1트렌치를 포함하는 반도체 기판의 전면에 스페이서를 형성하는 단계, 상기 스페이서를 식각마스크로 상기 제1트렌치 아래의 반도체 기판을 식각하여 제2트렌치를 형성하는 단계, 등방성 식각을 진행하여 상기 제2트렌치의 형태를 상기 제1트렌치보다 폭이 넓고 라운드 형태의 식각모양으로 바꾸는 단계, 상기 스페이서를 제거하는 단계. 상기 제1 및 제2트렌치로 이루어진 트렌치 내에 절연물질을 매립하여 소자분리막을 형성하는 단계, 상기 반도체 기판의 소정부분을 식각하여 리세스채널을 형성하는 단계를 포함하고, 상기한 본 발명은 패드산화막 및 패드질화막없이 트렌치를 형성하고, 트렌치를 플라스크형으로 형성하여 소자분리막 간의 거리를 늘리고, 소자분리막과 리세스채널사이에 형성되는 첨점을 제거하여 소자특성이 향상되는 효과가 있다.
소자분리막, 감광막, 등방성식각

Description

반도체 소자의 소자분리막 제조방법{METHOD FOR FABRICATING THE SAME OF SEMICONDUCTOR DEVICE WITH ISOLATION}
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도,
도 2는 종래 기술에 따른 반도체 소자를 설명하기 위한 TEM사진,
도 3a 내지 도 3f는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
31 : 반도체 기판 32 : 감광막패턴
33 : 제1트렌치 34 : 스페이서
35a : 제2트렌치 36 : 소자분리막
37 : 리세스채널
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 소자분리막 제조방법에 관한 것이다.
반도체 소자의 고집적화, 소형화 및 고속화에 따라 웨이퍼에서 소자와 소자사이의 거리는 점점 가까워지고 있다. 비록 반도체 소자가 고집적화 및 소형화되더라도 반도체 소자를 구동시키기 위한 셀 영역의 전압은 최소한 확보되어야 하며 최근에 반도체 소자의 크기가 나노급 극미세소자까지 작아짐에 따라 소자의 개발공정에서 소자와 소자를 분리하는 소자분리막공정은 매우 중요하며 분리된 소자와 소자사이의 거리를 일정이상 확보하는 것이 중요하다.
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 제조방법을 설명하기 위한 공정 단면도이다.
도 1a에 도시된 바와 같이, 반도체 기판(11) 상에 패드질화막(12)과 패드산화막(13)을 순차적으로 적층하여 패터닝한다. 이어서, 패드질화막(12)과 패드산화막(13)을 식각마스크로 반도체 기판(11)을 식각하여 트렌치(14)를 형성한다.
도 1b에 도시된 바와 같이, 상기 트렌치(14)를 매립할때까지 절연막을 형성하고, 평탄화하여 소자분리막(15)을 형성한다. 이어서, 소자분리막(15)이 형성된 반도체 기판(11)에 리세스채널(16)을 형성한다.
도 2는 종래 기술에 따른 반도체 소자를 설명하기 위한 TEM사진이다.
도 2를 참조하면, 소자분리막과 리세스채널사이에 첨점(Horn,100)이 발생하는 것을 알 수 있다. 이러한 첨점은 누설전류의 또다른 포인트로 작용한다.
상기한 종래 기술은 반도체 소자의 고집적화에 따라 셀패턴이 더욱 조밀해지고, 셀과 셀사이의 거리가 더욱 조밀해 짐으로써 소자와 소자사이의 분리막의 역할에 중요한 거리를 확보하기가 힘들어져 두 소자간의 분리막의 역할이 제대로 되지 않아 소자들간의 간섭이 생기므로 각각의 셀쪽으로 흐른 전류 또는 전하가 각각의 분리막의 가장자리로 흘러 다른 쪽 소자로 흘러들어가 누설전류(Leakage)가 발생한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 첨점을 제거하면서, 소자사이의 거리를 늘려 누설전류를 방지하는 반도체 소자의 소자분리막 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 소자분리막 제조방법은 반도체 기판 상에 소자분리영역을 노출시킨 감광막패턴을 형성하는 단계, 상기 감광막패턴을 식각마스크로 상기 반도체 기판을 식각하여 제1트렌치를 형성하는 단계, 상기 감광막패턴을 제거하는 단계, 상기 제1트렌치를 포함하는 반도체 기판의 전면에 스페이서를 형성하는 단계, 상기 스페이서를 식각마스크로 상기 제1트렌치 아래의 반도체 기판을 식각하여 제2트렌치를 형성하는 단계, 등방성 식각을 진행하여 상기 제2트렌치의 형태를 상기 제1트렌치보다 폭이 넓고 라운드 형태의 식각모양으로 바꾸는 단계, 상기 스페이서를 제거하는 단계. 상기 제1 및 제2트렌치로 이루어진 트렌치 내에 절연물질을 매립하여 소자분리막을 형성하는 단계, 상기 반도체 기판의 소정부분을 식각하여 리세스채널을 형성하는 단계를 포함한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시에를 첨부된 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3f는 본 발명의 바람직한 실시예에 따른 반도체 소자의 소자분리막 제조방법을 설명하기 위한 공정 단면도이다.
도 3a에 도시된 바와 같이, 반도체 기판(31) 상에 감광막패턴(32)을 형성한다. 이를 위해, 반도체 기판(31) 상에 감광막을 형성하고 노광 및 현상으로 소자분리영역을 오픈시키는 감광막패턴(32)을 형성한다.
이어서, 감광막패턴(32)을 식각마스크로 반도체 기판(31)을 건식식각하여 제1트렌치(33)를 형성한다. 여기서 제1트렌치(33)는 1000Å∼1500Å의 깊이로 형성한다. 여기서, 제1트렌치(33)는 소자분리를 위한 트렌치의 일부, 즉 설정된 소자분리 트렌치의 깊이보다 얕게 형성한 것이다.
위와 같이, 제1트렌치(33)는 1000Å∼1500Å과 같이 얕은 깊이로 형성하기 때문에, 종래와 같이 패드질화막과 반도체 기판 사이의 필름스트레스 완화용으로 형성한 패드산화막과 감광막의 식각마진을 높이기 위해 하드마스크로 형성한 패드질화막을 형성하지 않아도 감광막패턴(32)으로만 충분히 식각이 가능하다. 즉, 제1트렌치(33)의 1000Å∼1500Å과 같이 얕은 깊이는 충분히 감광막패턴(32)과 선택비를 갖는다.
도 3b에 도시된 바와 같이, 감광막패턴(32)을 제거한다. 이를 위해, 산소플라즈마를 이용한다.
이어서, 제1트렌치(33)를 포함하는 반도체 기판(31)의 전면에 스페이서(34) 를 형성한다. 여기서, 스페이서(34)는 후속 제2트렌치 식각시 식각배리어와 하드마스크로 사용하기 위한 것으로, 산화막 중 스텝커버리지가 가장 좋지 않은 버퍼옥사이드로 형성한다.
예를 들면, 버퍼옥사이드가 제1트렌치(33)가 형성되지 않은 반도체 기판(31) 상에 300Å의 두께로 형성되면, 제1트렌치(33) 아래의 반도체 기판(31)에는 20Å∼50Å의 두께로 형성된다. 따라서, 제1트렌치(33)가 형성되지 않은 반도체 기판(31) 상부에 500Å∼700Å의 두께로 형성하면 종래 기술의 하드마스크로 사용된 패드질화막 대신 하드마스크 역할을 하고, 제1트렌치(33) 아래는 반도체 기판(31)이 얇게 형성되어 후속 제2트렌치 식각시 쉽게 식각된다.
도 3c에 도시된 바와 같이, 스페이서(34)를 식각마스크로 제1트렌치(33) 아래의 반도체 기판(31)을 식각하여 제2트렌치(35)를 형성한다. 여기서, 제1트렌치(33) 아래의 반도체 기판(31) 상에 스페이서(34)는 얇게 형성되어 쉽게 식각된다.
위와 같이, 제2트렌치(35)를 형성하여 측벽에 스페이서(34)가 형성된 부분과 형성되지 않은 부분으로 나뉘게 된다.
도 3d에 도시된 바와 같이, 제2트렌치(35)를 등방성 식각하여 제1트렌치(33)보다 폭이 크고 라운드 형태의 식각모양(35a)으로 바꾼다.
상기 등방성 식각은 마이크로 웨이브가 부착된 건식식각 장비에서 실시하되, Cl2가스를 100sccm∼200sccm의 유량으로하고, HBr과 CH4가스의 혼합가스를 50sccm∼100sccm의 유량으로 첨가하여 실시한다. 이때, 마이크로 웨이브가 플라즈마의 구성 이온 중 직진성을 가지는 이온을 잡아주기 때문에 실리콘 하부에 도달하지 못하고 화학적인 식각을 진행하는 라디칼만이 하부를 식각하면서 표면적을 전체적으로 넓히게 된다.
이하, 제2트렌치(35)를 '제2트렌치(35a)'라고 한다.
도 3e에 도시된 바와 같이, 습식 세정공정으로 스페이서(34)를 제거한다.
여기서, 습식 세정공정은 희석된 HF로 실시하되, 물과 HF의 비율을 15:1∼25:1의 비율(부피비)로 하여 30∼45초동안 실시한다.
이어서, 제1트렌치(33)와 제2트렌치(35a)를 채울때까지 절연물질을 형성하고 평탄화하여 소자분리막(36)을 형성한다.
여기서, 제1트렌치(33)와 제2트렌치(35a)를 포함하는 소자분리막(36)은 플라스크형태를 갖는다. 따라서, 소자분리막(36) 간의 거리를 늘리고, 후속 리세스채널 형성시 리세스채널과 소자분리막(36)사이에 형성되는 첨점을 방지할 수 있다.
도 3f에 도시된 바와 같이, 소자분리막(36)이 형성된 반도체 기판(31)의 소정부분을 식각하여 리세스채널(37)을 형성한다.
리세스채널(37)을 형성하기 위해, 도시되지는 않았지만, 반도체 기판(31) 상에 하드마스크와 감광막을 형성하고 패터닝한 후, 감광막과 하드마스크를 식각마스크로 반도체 기판(31)의 일부를 식각하여 형성한다.
상기한 본 발명은, 소자분리막을 플라스크형으로 형성하여 소자분리막간의 거리를 늘리고, 소자분리막과 리세스채널사이에 형성되는 첨점을 제거할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었 으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명에 의한 반도체 소자의 소자분리막 제조방법은 패드산화막 및 패드질화막없이 트렌치를 형성하고, 트렌치를 플라스크형으로 형성하여 소자분리막 간의 거리를 늘리고, 소자분리막과 리세스채널사이에 형성되는 첨점을 제거하여 소자특성이 향상되는 효과가 있다.

Claims (11)

  1. 반도체 기판 상에 소자분리영역을 노출시킨 감광막패턴을 형성하는 단계;
    상기 감광막패턴을 식각마스크로 상기 반도체 기판을 식각하여 제1트렌치를 형성하는 단계;
    상기 감광막패턴을 제거하는 단계;
    상기 제1트렌치를 포함하는 반도체 기판의 전면에 스페이서를 형성하는 단계;
    상기 스페이서를 식각마스크로 상기 제1트렌치 아래의 반도체 기판을 식각하여 제2트렌치를 형성하는 단계;
    등방성 식각을 진행하여 상기 제2트렌치의 형태를 상기 제1트렌치보다 폭이 넓고 라운드 형태의 식각모양으로 바꾸는 단계;
    상기 스페이서를 제거하는 단계;
    상기 제1 및 제2트렌치로 이루어진 트렌치 내에 절연물질을 매립하여 소자분리막을 형성하는 단계;
    상기 반도체 기판의 소정부분을 식각하여 리세스채널을 형성하는 단계
    를 포함하는 반도체 소자의 제조방법.
  2. 제1항에 있어서,
    상기 스페이서는 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제2항에 있어서,
    상기 스페이서는,
    상기 제1트렌치가 형성되지 않은 반도체 기판 상부에 형성된 스페이서의 두께가 제1트렌치의 측벽 및 바닥부분보다 두껍게 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제3항에 있어서,
    상기 스페이서는,
    상기 제1트렌치가 형성되지 않은 반도체 기판 상부에 형성된 스페이서의 두께가 500Å∼700Å이 되도록 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제1항에 있어서,
    상기 제1트렌치는,
    1000Å∼1500Å의 깊이로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제1항에 있어서,
    상기 제2트렌치의 식각모양을 바꾸는 단계는,
    마이크로 웨이브가 장착된 건식식각 장비로 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제6항에 있어서,
    상기 제2트렌치의 식각모양을 바꾸는 단계는,
    Cl2가스에 HBr가스와 CH4가스를 첨가하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제7항에 있어서,
    상기 제2트렌치의 식각모양을 바꾸는 단계는,
    Cl2가스를 100sccm∼200sccm의 유량으로, HBr가스와 CH4가스의 혼합가스를 50sccm∼100sccm의 유량으로 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제1항에 있어서,
    상기 스페이서를 제거하는 단계는,
    습식 세정공정으로 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 제9항에 있어서,
    상기 습식 세정공정은,
    희석된 HF로 실시하되, 물과 HF의 비율을 15:1∼25:1의 비율(부피비)로 하여 30∼45초동안 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
  11. 제1항에 있어서,
    상기 제1트렌치와 제2트렌치로 이루어진 트렌치는,
    플라스크형으로 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020050122472A 2005-12-13 2005-12-13 반도체 소자의 소자분리막 제조방법 KR100772709B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050122472A KR100772709B1 (ko) 2005-12-13 2005-12-13 반도체 소자의 소자분리막 제조방법
US11/479,244 US20070134869A1 (en) 2005-12-13 2006-06-29 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050122472A KR100772709B1 (ko) 2005-12-13 2005-12-13 반도체 소자의 소자분리막 제조방법

Publications (2)

Publication Number Publication Date
KR20070062735A KR20070062735A (ko) 2007-06-18
KR100772709B1 true KR100772709B1 (ko) 2007-11-02

Family

ID=38139930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050122472A KR100772709B1 (ko) 2005-12-13 2005-12-13 반도체 소자의 소자분리막 제조방법

Country Status (2)

Country Link
US (1) US20070134869A1 (ko)
KR (1) KR100772709B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100950757B1 (ko) * 2008-01-18 2010-04-05 주식회사 하이닉스반도체 반도체 소자의 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8936995B2 (en) * 2006-03-01 2015-01-20 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000045372A (ko) * 1998-12-30 2000-07-15 김영환 반도체소자의 제조방법
KR20000042870A (ko) * 1998-12-28 2000-07-15 김영환 반도체 소자의 트렌치 형성방법
JP2001244325A (ja) 2000-02-28 2001-09-07 Denso Corp 半導体装置の製造方法及び絶縁ゲート型パワー素子
KR20050029536A (ko) * 2003-09-23 2005-03-28 동부아남반도체 주식회사 반도체 소자 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5141892A (en) * 1990-07-16 1992-08-25 Applied Materials, Inc. Process for depositing highly doped polysilicon layer on stepped surface of semiconductor wafer resulting in enhanced step coverage
TW400614B (en) * 1998-11-06 2000-08-01 United Microelectronics Corp The manufacture method of Shallow Trench Isolation(STI)
US6207532B1 (en) * 1999-09-30 2001-03-27 Taiwan Semiconductor Manufacturing Company STI process for improving isolation for deep sub-micron application
JP2003077900A (ja) * 2001-09-06 2003-03-14 Hitachi Ltd 半導体装置の製造方法
JP2006120983A (ja) * 2004-10-25 2006-05-11 Hitachi High-Technologies Corp プラズマエッチング方法
US20070059897A1 (en) * 2005-09-09 2007-03-15 Armin Tilke Isolation for semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000042870A (ko) * 1998-12-28 2000-07-15 김영환 반도체 소자의 트렌치 형성방법
KR20000045372A (ko) * 1998-12-30 2000-07-15 김영환 반도체소자의 제조방법
JP2001244325A (ja) 2000-02-28 2001-09-07 Denso Corp 半導体装置の製造方法及び絶縁ゲート型パワー素子
KR20050029536A (ko) * 2003-09-23 2005-03-28 동부아남반도체 주식회사 반도체 소자 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100950757B1 (ko) * 2008-01-18 2010-04-05 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7968421B2 (en) 2008-01-18 2011-06-28 Hynix Semiconductor Inc. Method for manufacturing SOI structure in desired region of a semiconductor device

Also Published As

Publication number Publication date
KR20070062735A (ko) 2007-06-18
US20070134869A1 (en) 2007-06-14

Similar Documents

Publication Publication Date Title
US9209178B2 (en) finFET isolation by selective cyclic etch
KR100734464B1 (ko) 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
KR100707803B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100799121B1 (ko) 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100700332B1 (ko) 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법
JP5137415B2 (ja) 半導体素子のリセスチャネル形成方法
KR100744658B1 (ko) 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100695500B1 (ko) 탑라운드 리세스 패턴을 갖는 반도체 소자의 제조방법
CN109411415B (zh) 一种半导体结构的形成方法
KR100845103B1 (ko) 반도체소자의 제조방법
KR100772709B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100772562B1 (ko) 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법
TW200822359A (en) Method for fabricating semiconductor device including recess gate
KR20030056602A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100979233B1 (ko) 반도체 소자의 소자분리막 형성방법
KR101003489B1 (ko) 리세스 게이트를 갖는 매몰 채널형 트랜지스터의 제조 방법
KR20090070710A (ko) 반도체 소자의 트렌치 형성 방법
KR20030049783A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100478488B1 (ko) 반도체 소자 및 그 제조 방법
US20120034756A1 (en) Method of Forming a Deep Trench Isolation Structure Using a Planarized Hard Mask
KR100819644B1 (ko) 반도체 소자의 제조방법
KR100792355B1 (ko) 탑라운드 리세스 패턴을 갖는 반도체 소자의 제조방법
KR100575616B1 (ko) 반도체소자의 무경계 콘택홀 형성방법
KR100652361B1 (ko) 자기정렬 방식에 의한 반도체 소자의 제조방법
KR20070087329A (ko) 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee