CN103824804B - 半导体沟槽结构的形成方法 - Google Patents

半导体沟槽结构的形成方法 Download PDF

Info

Publication number
CN103824804B
CN103824804B CN201410086071.8A CN201410086071A CN103824804B CN 103824804 B CN103824804 B CN 103824804B CN 201410086071 A CN201410086071 A CN 201410086071A CN 103824804 B CN103824804 B CN 103824804B
Authority
CN
China
Prior art keywords
window
layer
forming method
semiconductor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410086071.8A
Other languages
English (en)
Other versions
CN103824804A (zh
Inventor
杨彦涛
季锋
江宇雷
赵金波
刘琛
桑雨果
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silan Integrated Circuit Co Ltd
Original Assignee
Hangzhou Silan Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silan Integrated Circuit Co Ltd filed Critical Hangzhou Silan Integrated Circuit Co Ltd
Priority to CN201410086071.8A priority Critical patent/CN103824804B/zh
Publication of CN103824804A publication Critical patent/CN103824804A/zh
Application granted granted Critical
Publication of CN103824804B publication Critical patent/CN103824804B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种半导体沟槽结构的形成方法，所述半导体沟槽结构的形成方法包括：提供半导体衬底，并在所述半导体衬底上顺次形成第一介质层和第二介质层；去除部分第二介质层，形成第一窗口；执行氧化工艺，在所述第一窗口中形成鸟嘴结构；刻蚀所述第一窗口中的鸟嘴结构及其下方的半导体衬底，形成第二窗口；去除所述第二介质层和第一介质层，形成第三窗口；在所述第三窗口及半导体衬底表面进行修复层生长，接着去除生长的修复层，形成沟槽；在所述沟槽及半导体衬底表面形成氧化层。由于所述鸟嘴结构的存在，将得到形貌良好、圆滑的沟槽，从而能够在此沟槽内得到厚度均匀的氧化层，改善了半导体器件的特性，保证半导体器件的稳定性和可靠性。

Description

半导体沟槽结构的形成方法
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种半导体沟槽结构的形成方法。
背景技术
功率器件可分为功率集成电路（IC）器件和功率分立器件两类，其中，功率分立器件又包括功率MOSFET、大功率晶体管和IGBT等器件。早期功率器件均是基于平面工艺生产，但随着半导体技术的发展，小尺寸、大功率、高性能成了半导体器件发展的趋势。但以平面工艺MOSFET器件为例，由于其本身体内JFET寄生电阻的限制，单个元胞的面积减小有限，这样就使增加原胞密度变得很困难，不能使平面工艺MOSFET的导通电阻RDSON进一步减小。沟槽工艺由于将沟槽从水平变成垂直，消除了平面结构寄生JFET电阻的影响，使元胞尺寸大大缩小，在此基础上增加元胞密度，提高单位面积芯片内沟道的总宽度，就可以使得器件在单位硅片上的沟道宽长比增大从而使电流增大、导通电阻下降以及相关参数得到优化，实现了更小尺寸的管芯拥有更大功率和高性能的目标。
沟槽工艺常用于制作栅极、隔离技术等，甚至用于超结工艺中的P、N型掺杂。在上述具体应用中，通常沟槽工艺均包括如下过程，结合图1～图5，传统的沟槽工艺包括：
如图1所示，提供衬底10，并在所述衬底10上淀积介质层11；通常的，所述衬底10为N型<100>晶向衬底。
如图2所示，去除部分所述介质层11，形成第一窗口12。
接着，如图3所示，刻蚀所述衬底10，去除介质层11，形成第二窗口13。在此过程中，将形成多个夹角，具体的，第二窗口13侧壁和衬底上表面之间形成夹角θ1；第二窗口13侧壁和第二窗口13底壁之间形成夹角θ2；第二窗口13底壁之间形成夹角θ3。通常的，夹角θ1的角度要求为90°～100°；夹角θ2和夹角θ3的角度均要求为钝角，即大于90°。
接着，如图4所示，在所述第二窗口13及衬底10表面进行修复层生长；接着去除生长的修复层，形成沟槽14。这层修复层通过对硅衬底执行氧化工艺而形成，其目的是修复刻蚀形成第二窗口13时对槽形貌的损伤，常用温度为950℃～1000℃。由于衬底10是<100>晶向，而第二窗口13侧壁是<011>晶向，根据半导体特性，<011>晶向生长氧化层的速率比<100>晶向要快。所以在相同的生长环境下，第二窗口13侧壁的修复层生长较厚，从而导致第二窗口13侧壁消耗硅的厚度多于衬底10上表面的厚度。由此，形成沟槽14后，将使得沟槽14侧壁和衬底上表面的夹角变小，形成锐角夹角θ4，即沟槽14顶部出现了明显的突起。
接着，如图5所示，在所述沟槽14及衬底10表面进行氧化层15生长。根据半导体膜层在平坦处易于生长、在尖锐/突起处不易于生长的特性，从而在拐角位置d2、d4、d6的氧化层15厚度小于平面处d1、d3、d5氧化层15厚度。也就是说，所形成的氧化层15非常的不平坦，即所形成的氧化层15的质量不高。
已知的，氧化层的质量将影响到后续所形成的栅极、隔离结构或者PN结的质量。例如，在栅极的制作中，氧化层（在栅极中通常称为栅氧层）的质量决定了MOSFET器件的开启电压、栅源耐压等一系列基本参数，栅氧层的厚度均匀性是衡量栅氧耐压的重要因素，如果栅氧层的厚度不均匀，当栅极施加电压时，能量会先从栅氧层上厚度薄的区域击穿，从而使器件失效，并存在可靠性风险。
因此，如何优化沟槽形貌，以得到质量更佳的氧化层，成了本领域技术人员亟待解决的技术难题。
发明内容
本发明的目的在于提供一种半导体沟槽结构的形成方法，以解决现有的沟槽形貌较差、顶部具有明显的突起，从而导致所形成的氧化层不平坦的问题。
为解决上述技术问题，本发明提供一种半导体沟槽结构的形成方法，所述半导体沟槽结构的形成方法包括：
提供半导体衬底，并在所述半导体衬底上顺次形成第一介质层和第二介质层；
去除部分第二介质层，形成第一窗口；
执行氧化工艺，在所述第一窗口中形成鸟嘴结构；
刻蚀所述第一窗口中的鸟嘴结构及其下方的半导体衬底，形成第二窗口；
去除所述第二介质层和第一介质层，形成第三窗口；
在所述第三窗口及半导体衬底表面进行修复层生长，接着去除生长的修复层，形成沟槽；
在所述沟槽及半导体衬底表面形成氧化层。
可选的，在所述的半导体沟槽结构的形成方法中，所述第三窗口的侧壁与半导体衬底上表面之间、所述第三窗口的侧壁与侧壁之间、所述第三窗口的侧壁与底壁之间、以及所述第三窗口的底壁与底壁之间均具有夹角，且夹角均为钝角。
可选的，在所述的半导体沟槽结构的形成方法中，所述沟槽的转折处均为圆弧形。
可选的，在所述的半导体沟槽结构的形成方法中，所述半导体衬底为N型<100>晶向的半导体衬底。
可选的，在所述的半导体沟槽结构的形成方法中，所述第一介质层的材料为二氧化硅。
可选的，在所述的半导体沟槽结构的形成方法中，所述第一介质层的厚度为10埃～1000埃。
可选的，在所述的半导体沟槽结构的形成方法中，所述第二介质层的材料为氮化硅、氮氧化硅和多晶硅中的一种或多种。
可选的，在所述的半导体沟槽结构的形成方法中，当沟槽线宽要求大于0.5微米时，第二介质层为氮化硅层。
可选的，在所述的半导体沟槽结构的形成方法中，当沟槽线宽要求小于等于0.5微米时，第二介质层为多晶硅层及位于所述多晶硅层上的氮化硅层。
可选的，在所述的半导体沟槽结构的形成方法中，所述第二介质层的厚度为1000埃～5000埃。
可选的，在所述的半导体沟槽结构的形成方法中，所述第二介质层与第一介质层的厚度比为3:1。
可选的，在所述的半导体沟槽结构的形成方法中，所述鸟嘴结构的厚度为500埃～10000埃。
可选的，在所述的半导体沟槽结构的形成方法中，刻蚀所述鸟嘴结构和半导体衬底，形成第二窗口包括：
执行第一步刻蚀工艺，去除所述鸟嘴结构；
执行第二步刻蚀工艺，去除部分半导体衬底。
可选的，在所述的半导体沟槽结构的形成方法中，第一步刻蚀工艺中采用过刻蚀工艺。
可选的，在所述的半导体沟槽结构的形成方法中，第二步刻蚀工艺的刻蚀深度为0.1微米～50微米。
可选的，在所述的半导体沟槽结构的形成方法中，在所述第三窗口及半导体衬底表面进行修复层生长的工艺温度为1000℃～1200℃。
可选的，在所述的半导体沟槽结构的形成方法中，所述修复层的厚度为500埃～5000埃。
可选的，在所述的半导体沟槽结构的形成方法中，在所述沟槽及半导体衬底表面形成氧化层的工艺温度为1050℃～1150℃。
可选的，在所述的半导体沟槽结构的形成方法中，利用掺氯氧化物在所述沟槽及半导体衬底表面形成氧化层。
在本发明提供的半导体沟槽结构的形成方法中，通过执行氧化工艺，在第一窗口中形成鸟嘴结构，由于所述鸟嘴结构的存在，将得到形貌良好、圆滑的沟槽，从而能够在此沟槽内得到厚度均匀的氧化层，改善了半导体器件的特性，保证半导体器件的稳定性和可靠性。
附图说明
图1～图5是传统的形成半导体沟槽结构的剖面示意图；
图6是本发明实施例的半导体沟槽结构的形成方法的流程示意图；
图7～图13是本发明实施例的形成半导体沟槽结构的剖面示意图；
图14是图11所示剖面示意图的局部放大图；
图15是图13所示剖面示意图的局部放大图。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体沟槽结构的形成方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图6，其为本发明实施例的半导体沟槽结构的形成方法的流程示意图。如图6所示，所述半导体沟槽结构的形成方法包括：
步骤S20：提供半导体衬底，并在所述半导体衬底上顺次形成第一介质层和第二介质层；
步骤S21：去除部分第二介质层，形成第一窗口；
步骤S22：执行氧化工艺，在所述第一窗口中形成鸟嘴结构；
步骤S23：刻蚀所述第一窗口中的鸟嘴结构及其下方的半导体衬底，形成第二窗口；
步骤S24：去除所述第二介质层和第一介质层，形成第三窗口；
步骤S25：在所述第三窗口及半导体衬底表面进行修复层生长，接着去除生长的修复层，形成沟槽；
步骤S26：在所述沟槽及半导体衬底表面形成氧化层。
在本申请实施例中，所述第三窗口的侧壁与半导体衬底上表面之间、所述第三窗口的侧壁与侧壁之间、所述第三窗口的侧壁与底壁之间、以及所述第三窗口的底壁与底壁之间均具有夹角，且夹角均为钝角。所述沟槽的转折处均为圆弧形。
具体的，请参考图7～图15，其中，图7～图13是本发明实施例的形成半导体沟槽结构的剖面示意图；图14是图11所示剖面示意图的局部放大图；图15是图13所示剖面示意图的局部放大图。
如图7所示，提供半导体衬底30，并在所述半导体衬底30上顺次形成第一介质层31和第二介质层32。
在本申请实施例中，所述半导体衬底30可以是硅衬底、锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底或本领域技术人员公知的其他半导体材料衬底。本实施例中采用的是硅衬底。更具体地，本实施例中采用的硅衬底是形成功率器件常用的N型<100>晶向的硅衬底。
在本申请实施例中，所述第一介质层31的材料为二氧化硅。进一步的，所述第一介质层31的厚度为10埃～1000埃，例如，所述第一介质层31的厚度为10埃、50埃、100埃、150埃、200埃、300埃、500埃、650埃、800埃或者1000埃。
在本申请实施例中，所述第二介质层32的材料为氮化硅、氮氧化硅和多晶硅中的一种或多种。具体的，当后续所形成的沟槽线宽的要求大于0.5微米时，第二介质层的材料优选为氮化硅，即第二介质层为氮化硅层。当后续所形成的沟槽线宽的要求小于等于0.5微米时，第二介质层的材料优选为多晶硅和氮化硅，具体的，第二介质层为多晶硅层和位于所述多晶硅层上的氮化硅层。通过第二介质层的材料优选为多晶硅和氮化硅，可使得后续所形成的鸟嘴结构的鸟嘴长度较小，从而可减少后续所形成的沟槽顶部线宽的损失，即易于得到线宽较小的沟槽。进一步的，所述第二介质层32的厚度为1000埃～5000埃，例如，所述第二介质层32的厚度为1000埃、1300埃、1800埃、2500埃、3000埃、3800埃、4200埃或者5000埃。
优选的，所述第二介质层32与第一介质层31的厚度比为3:1。特别的，当所述第二介质层32的材料为氮化硅时，所述第二介质层32与第一介质层31的厚度比设为3:1，能够更好地匹配/平衡膜层之间的应力。
接着，如图8所示，去除部分第二介质层32，形成第一窗口33。具体的，可通过如下方法形成所述第一窗口33：首先，在所述第二介质层32表面形成光刻胶；接着，对所述光刻胶执行光刻工艺，以使所述光刻胶暴露出部分第二介质层32；然后，对暴露出的部分第二介质层32执行刻蚀工艺，从而形成第一窗口33；最后，可通过干法去胶加湿法去胶的方式去除剩余的光刻胶。
在本申请实施例中，由于仅去除了部分第二介质层32，而保留了第一介质层31，即在第一窗口33中存在第一介质层31，由此可以避免在第一窗口33的边沿第一介质层31和第二介质层32交接的区域存在颗粒沾污或者台阶差，从而提高了后续执行氧化工艺后所形成的鸟嘴结构的形貌。
接着，如图9所示，执行氧化工艺，在所述第一窗口33中形成鸟嘴结构34。优选的，所述鸟嘴结构的厚度为500埃～10000埃，例如，所述鸟嘴结构的厚度为500埃、1500埃、2000埃、3500埃、5000埃、6500埃、8500埃或者10000埃。
具体的，由于在第一窗口33中没有第二介质层，因此，在执行氧化工艺时，将选择性的在第一窗口33中进行氧化反应，形成鸟嘴结构34。进一步的，在执行氧化工艺时，在第一窗口33中的第一介质层31和半导体衬底30的界面处，会有氧化气氛进入，且越往具有第二介质层32覆盖的方向氧化气氛越少，从而导致从第一窗口33中的第一介质层31和半导体衬底30的界面处往具有第二介质层32覆盖的方向，氧化反应越来越弱，对应消耗的半导体衬底30从第一窗口33中的第一介质层31和半导体衬底30的界面处往具有第二介质层32覆盖的方向逐渐减少，从而在第一窗口33中形成业界称为“鸟嘴”的结构。
进一步的，在第一窗口33中所形成的鸟嘴结构34的生长厚度越厚，则鸟嘴结构34的鸟嘴长度越长，从而后续形成沟槽顶部的角度越圆滑。此种情况适用于对于沟槽线宽要求不高的产品。
此外，当选用的第二介质层32的材料为多晶硅和氮化硅（具体的，多晶硅层上覆盖氮化硅层）时，则可以有效减小鸟嘴结构34的鸟嘴长度，从而适用于对于沟槽线宽要求较高的产品。
进一步的，当选用的第二介质层32的材料为氮化硅时，在相同的氧化工艺条件下，第二介质层32（氮化硅）的厚度越厚，鸟嘴结构34的鸟嘴长度越小。但是，在此，优选的所述第二介质层32与第一介质层31的厚度比为3:1，从而能够更好地匹配/平衡膜层之间的应力。
接着，如图10所示，刻蚀所述鸟嘴结构34和半导体衬底30，形成第二窗口35。具体的，刻蚀所述鸟嘴结构34和半导体衬底30，形成第二窗口35包括：执行第一步刻蚀工艺，去除所述鸟嘴结构34；执行第二步刻蚀工艺，去除部分半导体衬底30。在本申请实施例中，第一步刻蚀工艺采用干法刻蚀工艺；优选的，该第一步刻蚀工艺采用过刻蚀工艺，即刻蚀过量。由此，能够避免第二步刻蚀时出现残留、毛刺等问题，从而提高所形成的半导体器件的质量。在本申请实施例中，第二步刻蚀工艺的刻蚀深度为0.1微米～50微米，其中，该第二步刻蚀工艺的刻蚀深度由所要形成的沟槽的深度决定。
接着，如图11所示，去除所述第二介质层32和第一介质层31，形成第三窗口36。在此，所述第三窗口36的侧壁与半导体衬底30上表面之间、所述第三窗口36的侧壁与侧壁之间、所述第三窗口36的侧壁与底壁之间、以及所述第三窗口36的底壁与底壁之间均具有夹角，且夹角均为钝角。在本申请实施例中，可通过干法加湿法刻蚀工艺去除所述第二介质层32和第一介质层31，形成第三窗口36。
具体的，请同时参考图11和图14，所述第三窗口36的侧壁与半导体衬底30上表面之间具有夹角θ5、所述第三窗口36的侧壁与侧壁之间具有夹角θ6、所述第三窗口36的侧壁与底壁之间具有夹角θ7、以及所述第三窗口36的底壁与底壁之间具有夹角θ8，其中，夹角θ5、夹角θ6、夹角θ7和夹角θ8均为钝角。
对比图11和图3可见，在本申请实施例中，由于形成了鸟嘴结构，所形成的第三窗口36的顶部出现两个钝角，相较于图3中的直角结构，有效的改善了窗口的形貌。
接着，请参考图12，在所述第三窗口36及半导体衬底30表面进行修复层生长，接着去除生长的修复层，形成沟槽37。在此，所述沟槽37的转折处均为圆弧形。在本申请实施例中，通过高温氧化工艺形成所述修复层，由此所形成的修复层的材料为氧化物。优选的，所述高温氧化工艺的温度为1000℃～1200℃。高温可以使第三窗口36的侧壁与半导体衬底30上表面之间的夹角、所述第三窗口36的侧壁与侧壁之间的夹角、所述第三窗口36的侧壁与底壁之间的夹角、以及所述第三窗口36的底壁与底壁之间的夹角圆角化，且温度越高、时间越长圆角化的效果越好，即所形成的沟槽37的转折处的圆弧形更为圆滑。
进一步的，所述修复层的厚度为500埃～5000埃。所述修复层的厚度越厚，消耗的半导体衬底30的厚度也越厚，由此将会产生较大的线宽损失，因此，优选的，所述修复层的厚度为500埃～5000埃。具体的，可根据所要形成的半导体器件/产品的实际情况选择合适的工艺时间和修复层厚度。
在本申请实施例中，通过漂洗（即湿法工艺）去除所述修复层。请结合参考图14和图12，原有的夹角θ5、夹角θ6、夹角θ7和夹角θ8处，均变成了圆弧形，由此使得沟槽37的形貌整体非常缓和，当施加电压和能量时，可以使整个沟槽非常理想的处于一个等势状态。
接着，请参考图13，在所述沟槽37及半导体衬底30表面形成氧化层38。在本申请实施例中，形成所述氧化层38的工艺温度优选为1050℃～1150℃。优选的，利用掺氯氧化物在所述沟槽37及半导体衬底30表面形成氧化层38，掺氯氧化物可以有效减少氧化层38中的可动离子，提高所述氧化层38的质量。
进一步的，对比图15和图5，其中，图15中d7、d8、d9、d10、d11、d12位置分别与图5中d1、d2、d3、d4、d5、d6位置对应，可以看出，在本申请实施例中，拐角处由于沟槽形貌的优化，使氧化层厚度均匀性得到明显提升，从而改善了半导体器件的特性，保证半导体器件的稳定性和可靠性。
请继续参考图13，可见通过上述半导体沟槽结构的形成方法将形成如下一半导体沟槽结构，其具体包括：半导体衬底30；所述半导体衬底30中形成有沟槽37（可参考图12），所述沟槽37的转折处均为圆弧形；所述沟槽37及半导体衬底30表面形成有氧化层38。进一步的，所述半导体衬底30为N型<100>晶向的半导体衬底。所述沟槽37的深度为0.1微米～50微米。
综上可见，在本申请实施例提供的半导体沟槽结构及其形成方法中，通过执行氧化工艺，在第一窗口中形成鸟嘴结构，由于所述鸟嘴结构的存在，将得到形貌良好、圆滑的沟槽，从而能够在此沟槽内得到厚度均匀的氧化层，改善了半导体器件的特性，保证半导体器件的稳定性和可靠性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (15)

1.一种半导体沟槽结构的形成方法，其特征在于，包括：
提供半导体衬底，并在所述半导体衬底上顺次形成第一介质层和第二介质层；
去除部分第二介质层，形成第一窗口；
执行氧化工艺，在所述第一窗口中形成鸟嘴结构；
刻蚀所述第一窗口中的鸟嘴结构及其下方的半导体衬底，形成第二窗口；
去除所述第二介质层和第一介质层，形成第三窗口；
在所述第三窗口及半导体衬底表面进行修复层生长，接着去除生长的修复层，形成沟槽；
在所述沟槽及半导体衬底表面形成氧化层；
其中，当沟槽线宽要求大于0.5微米时，第二介质层为氮化硅层；当沟槽线宽要求小于等于0.5微米时，第二介质层为多晶硅层及位于所述多晶硅层上的氮化硅层；
所述第二介质层与第一介质层的厚度比为3:1。
2.如权利要求1所述的半导体沟槽结构的形成方法，其特征在于，所述第三窗口的侧壁与半导体衬底上表面之间、所述第三窗口的侧壁与侧壁之间、所述第三窗口的侧壁与底壁之间、以及所述第三窗口的底壁与底壁之间均具有夹角，且夹角均为钝角。
3.如权利要求2所述的半导体沟槽结构的形成方法，其特征在于，所述沟槽的转折处均为圆弧形。
4.如权利要求1所述的半导体沟槽结构的形成方法，其特征在于，所述半导体衬底为N型<100>晶向的半导体衬底。
5.如权利要求1所述的半导体沟槽结构的形成方法，其特征在于，所述第一介质层的材料为二氧化硅。
6.如权利要求5所述的半导体沟槽结构的形成方法，其特征在于，所述第一介质层的厚度为10埃～1000埃。
7.如权利要求1所述的半导体沟槽结构的形成方法，其特征在于，所述第二介质层的厚度为1000埃～5000埃。
8.如权利要求1所述的半导体沟槽结构的形成方法，其特征在于，所述鸟嘴结构的厚度为500埃～10000埃。
9.如权利要求1～8中任一项所述的半导体沟槽结构的形成方法，其特征在于，刻蚀所述鸟嘴结构和半导体衬底，形成第二窗口包括：
执行第一步刻蚀工艺，去除所述鸟嘴结构；
执行第二步刻蚀工艺，去除部分半导体衬底。
10.如权利要求9所述的半导体沟槽结构的形成方法，其特征在于，第一步刻蚀工艺中采用过刻蚀工艺。
11.如权利要求9所述的半导体沟槽结构的形成方法，其特征在于，第二步刻蚀工艺的刻蚀深度为0.1微米～50微米。
12.如权利要求1～8中任一项所述的半导体沟槽结构的形成方法，其特征在于，在所述第三窗口及半导体衬底表面进行修复层生长的工艺温度为1000℃～1200℃。
13.如权利要求12所述的半导体沟槽结构的形成方法，其特征在于，所述修复层的厚度为500埃～5000埃。
14.如权利要求1～8中任一项所述的半导体沟槽结构的形成方法，其特征在于，在所述沟槽及半导体衬底表面形成氧化层的工艺温度为1050℃～1150℃。
15.如权利要求14所述的半导体沟槽结构的形成方法，其特征在于，利用掺氯氧化物在所述沟槽及半导体衬底表面形成氧化层。
CN201410086071.8A 2014-03-10 2014-03-10 半导体沟槽结构的形成方法 Active CN103824804B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410086071.8A CN103824804B (zh) 2014-03-10 2014-03-10 半导体沟槽结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410086071.8A CN103824804B (zh) 2014-03-10 2014-03-10 半导体沟槽结构的形成方法

Publications (2)

Publication Number Publication Date
CN103824804A CN103824804A (zh) 2014-05-28
CN103824804B true CN103824804B (zh) 2017-03-01

Family

ID=50759793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410086071.8A Active CN103824804B (zh) 2014-03-10 2014-03-10 半导体沟槽结构的形成方法

Country Status (1)

Country Link
CN (1) CN103824804B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108122969A (zh) * 2017-12-18 2018-06-05 广东美的制冷设备有限公司 绝缘栅双极晶体管、ipm模块及空调器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1196574A (zh) * 1997-04-11 1998-10-21 三菱电机株式会社 槽型元件分离结构的制造方法以及槽型元件
US6033969A (en) * 1996-09-30 2000-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a shallow trench isolation that has rounded and protected corners

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW436933B (en) * 1999-12-30 2001-05-28 Taiwan Semiconductor Mfg Method for defining a pattern

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033969A (en) * 1996-09-30 2000-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a shallow trench isolation that has rounded and protected corners
CN1196574A (zh) * 1997-04-11 1998-10-21 三菱电机株式会社 槽型元件分离结构的制造方法以及槽型元件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
用四氯化碳作氯源的硅热氧化;范焕章;《华东师范大学学报（自然科学版）》;19811231;第52-58页 *

Also Published As

Publication number Publication date
CN103824804A (zh) 2014-05-28

Similar Documents

Publication Publication Date Title
TWI616935B (zh) 橫向擴散金氧半導體裝置中之錐形閘極氧化物
CN104485286B (zh) 包含中压sgt结构的mosfet及其制作方法
KR101770472B1 (ko) 반도체 구조물 및 그 제조 방법
CN104037225A (zh) 具有延伸的栅极介电层的金属氧化物半导体场效应晶体管
CN103227111B (zh) 半导体器件的制造方法
CN103824764A (zh) 一种沟槽型mos器件中沟槽栅的制备方法
TW200903655A (en) Method of fabricating high-voltage MOS having doubled-diffused drain
JP6310577B2 (ja) スプリットゲート型パワーデバイスの製造方法
CN113013028A (zh) 栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法
CN103839791B (zh) 应用于沟槽型mos器件的沟槽栅的制备方法
TWI686903B (zh) 斷閘極金氧半場效電晶體的閘極結構及其製造方法
CN112242355A (zh) 半导体器件及其形成方法
CN103824804B (zh) 半导体沟槽结构的形成方法
CN108735795B (zh) (0001)面外延的六方相SiC晶圆、UMOSFET器件及其制作方法
US11437281B2 (en) Method for manufacturing semiconductor device and semiconductor device thereby formed
CN106971977B (zh) 半导体装置及其制造方法
WO2023206986A1 (zh) 碳化硅半导体器件及其制作方法
CN109103106B (zh) 横向扩散金属氧化物半导体的制备方法
US10522619B2 (en) Three-dimensional transistor
CN203733772U (zh) 半导体沟槽结构
CN103854964B (zh) 改善沟槽栅分立功率器件晶圆内应力的方法
TWI601215B (zh) 利用氧化層與氮化層依序包覆電極部之場效電晶體及其製造方法
CN105448734A (zh) 一种改善器件双峰效应的方法和半导体器件
CN106887465A (zh) 沟槽型双层栅mosfet的制作方法
CN106449761B (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant