JP4614278B2 - 電子回路ユニット、及びその製造方法 - Google Patents

電子回路ユニット、及びその製造方法 Download PDF

Info

Publication number
JP4614278B2
JP4614278B2 JP2005152561A JP2005152561A JP4614278B2 JP 4614278 B2 JP4614278 B2 JP 4614278B2 JP 2005152561 A JP2005152561 A JP 2005152561A JP 2005152561 A JP2005152561 A JP 2005152561A JP 4614278 B2 JP4614278 B2 JP 4614278B2
Authority
JP
Japan
Prior art keywords
substrate
circuit unit
electronic circuit
sealing resin
multilayer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005152561A
Other languages
English (en)
Other versions
JP2006332255A (ja
Inventor
一正 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2005152561A priority Critical patent/JP4614278B2/ja
Priority to TW095112861A priority patent/TW200701879A/zh
Priority to US11/408,541 priority patent/US7478474B2/en
Priority to CN2006100850425A priority patent/CN1870857B/zh
Publication of JP2006332255A publication Critical patent/JP2006332255A/ja
Application granted granted Critical
Publication of JP4614278B2 publication Critical patent/JP4614278B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49789—Obtaining plural product pieces from unitary workpiece

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は電圧制御器等に使用して好適な電子回路ユニット、及びその製造方法に関する。
図３６は従来の電子回路ユニットの要部断面図、図３７は従来の電子回路ユニットの製造方法を示す要部断面図であり、次に、従来の電子回路ユニットの構成を図３６に基づいて説明すると、多層基板５１には、信号用パターン５２と接地用パターン５３を有した配線パターンＰ１が設けられ、この配線パターンＰ１の信号用パターン５２は、多層基板５１の上面と積層間（積層内）に設けられ、且つ、多層基板５１の側面の下方部に設けられた端子部５２ａを有し、また、接地用パターン５３は、多層基板５１の上面と下面に設けられている。
チップ部品からなる電子部品５４は、両端部に設けられた第１，第２の電極５４ａ、５４ｂを有し、この電子部品５４は、多層基板５１の上面に載置され、第１の電極５４ａが信号用パターン５２に半田付けされると共に、第２の電極５４ｂが接地用パターン５３に半田付けされて、電子部品５４は、多層基板５１の上面に搭載されている。
絶縁材からなる封止樹脂部５５は、電子部品５４を埋設した状態で、多層基板５１の上面に設けられると共に、この封止樹脂部５５には、上面部から接地用の第２の電極５４ｂに至るめくら状孔５５ａが設けられている。
そして、電気的なシールドを行う金属膜５６は、封止樹脂部５５の上面部と、めくら状孔５５ａの壁面と、めくら状孔５５ａの底部に位置する第２の電極５４ｂに設けられて、従来の電子回路ユニットが形成されている。（例えば、特許文献１参照）
このような構成を有する従来の電子回路ユニットは、ここでは図示しないが、多層基板５１の下面がマザー基板に載置され、多層基板５１の側面に設けられた端子部５２ａがマザー基板に設けられた導電パターンに半田付けされて、従来の電子回路ユニットは、マザー基板に面実装されるようになっている。
しかし、従来の電子回路ユニットは、電気的なシールドを行う金属膜５６が封止樹脂部５５の上面部のみに設けられた構成であるため、金属膜５６による電気的なシールドが不十分である上に、金属膜５６がめくら状孔５５ａ内に設けられるため、特に、金属膜５６がメッキによる形成時において、めくら状孔５５ａ内でのメッキ液の循環が不十分となって、第２の電極５４ｂへの金属膜５６の付着が不確実になる。
次に、従来の電子回路ユニットの製造方法を図３７に基づいて説明すると、先ず、複数の多層基板５１を形成するための集合基板５７を用意し、この集合基板５７には、電子部品５４が個々の多層基板５１に対応して搭載される。
次に、集合基板５７の上面には、電子部品５４を埋設し、第２の電極５４ｂの位置にめくら状孔５５ａを有した封止樹脂部５５が設けられた後、封止樹脂部５５の上面部とめくら状孔５５ａ内に形成され、第２の電極５４ｂに接続される金属膜５６が設けられ、しかる後、互いに隣り合う多層基板５１間の位置で、集合基板５７と封止樹脂部５５が切断線Ｓ３の位置で切断され、電子回路ユニットが個々に切り離されて、従来の電子回路ユニットの製造が完了する。（例えば、特許文献１参照）
しかし、従来の電子回路ユニットの製造方法は、電気的なシールドを行う金属膜５６が封止樹脂部５５の上面部のみに設けられるため、金属膜５６による電気的なシールドが不十分である上に、金属膜５６がめくら状孔５５ａ内に設けられるため、特に、金属膜５６がメッキによる形成時において、めくら状孔５５ａ内でのメッキ液の循環が不十分となって、第２の電極５４ｂへの金属膜５６の付着が不確実になる。
特開２００１−２４４６８８号公報
従来の電子回路ユニット、及びその製造方法は、電気的なシールドを行う金属膜５６が封止樹脂部５５の上面部のみに設けられた構成であるため、金属膜５６による電気的なシールドが不十分である上に、金属膜５６がめくら状孔５５ａ内に設けられるため、特に、金属膜５６がメッキによる形成時において、めくら状孔５５ａ内でのメッキ液の循環が不十分となって、第２の電極５４ｂへの金属膜５６の付着が不確実になるという問題がある。
そこで、本発明は電気的なシールドが良好で、金属膜と接地用パターンの接続状態の確実な電子回路ユニット、及びその製造方法を提供することを目的とする。
上記課題を解決するための第１の解決手段として、集合基板を切断して得られた多層基板であって、配線パターンが設けられ、互いに対向する２対の側面を有する多層基板と、この多層基板の上面に搭載された電子部品と、この電子部品を埋設した状態で前記多層基板の上面に設けられた絶縁材からなり、上面部及び前記多層基板の側面に対応する互いに対向する２対の側面部を有する封止樹脂部とを備え、前記配線パターンは、前記多層基板の積層間に設けられて前記多層基板の側面のうち少なくとも１つの側面に位置する端部を有する接地用パターンを有し、前記接地用パターンの端部が位置する前記多層基板の側面には、前記多層基板の上面から前記接地用パターンの端部が位置する間にわたって、前記接地用パターンの上面に接続された接続導体が設けられ、前記接続導体を含む前記多層基板の互いに対向する１対の側面並びに前記封止樹脂部の前記上面部及び前記側面部のうち前記多層基板の前記１対の側面に対応する互いに対向する側面部には、金属膜が設けられ、前記金属膜は、前記接続導体を含む前記多層基板の前記側面の位置で前記接地用パターン及び前記接続導体に接続された構成とした。
また、第２の解決手段として、前記金属膜は、前記封止樹脂部の前記上面部と互いに対向する前記側面部の全面に設けられると共に、前記多層基板の前記１対の側面における、前記多層基板の上面から前記接地用パターンまでの間に位置する部分の全面に設けられた構成とした。
また、第３の解決手段として、前記配線パターンは、前記接地用パターンと信号用パターンを有し、前記信号用パターンは、前記接地用パターンよりも上方に位置する前記多層基板の積層間に設けられた構成とした。
また、第４の解決手段として、前記多層基板の下面には、前記電子部品に接続された端子部と、他の接地用パターンが設けられた構成とした。
また、第５の解決手段として、複数の多層基板を形成するための集合基板には、個々の前記多層基板に対応して搭載された電子部品と、互いに隣り合う前記多層基板間の位置に設けられ、積層間に位置する接地用パターンの上面を露出させるための切り込み条溝と、前記接地用パターンの上面に接続され、前記切り込み条溝内に充填された導体部と、前記集合基板の上面に、この導体部上を含み、前記電子部品を埋設する封止樹脂部とが設けられた後、互いに隣り合う前記多層基板間の位置で、前記集合基板と前記封止樹脂部には、複数の前記多層基板が前記集合基板の下部側に位置する連結部によって繋がった状態で、前記封止樹脂部の上面部から前記積層間に位置する前記接地用パターンの位置までスリット部が設けられて、前記封止樹脂部には互いに対向する側面部が、また、前記多層基板には互いに対向する側面の一部が前記スリット部によって形成されると共に、前記導体部は、前記スリット部によって分断されて、前記スリット部内には、前記接地用パターンの上面に接続された接続導体が形成され、しかる後、前記スリット部内を含む前記封止樹脂部と前記集合基板には、前記接続導体と前記接地用パターンに接続された金属膜が設けられ、その後、前記集合基板、又は前記集合基板と前記封止樹脂部には、互いに隣り合う前記多層基板間の位置に切断部が設けられて、前記集合基板が個々の前記多層基板に切り離されるようにした製造方法とした。
また、第６の解決手段として、前記切断部は、前記スリット部の幅より小さい幅寸法で形成された製造方法とした。
また、第７の解決手段として、前記スリット部は、互いに隣り合う前記多層基板間に位置した状態で格子状に形成され、前記スリット部の位置に対応して設けられた前記連結部には前記切断部が設けられて、前記集合基板が個々の多層基板に切り離されるようにした。
また、第８の解決手段として、前記金属膜は、メッキによって形成された製造方法とした。
本発明の電子回路ユニットにおいて、金属膜は、電子部品を埋設する封止樹脂部の上面部と互いに対向する側面部、及び多層基板の互いに対向する側面の位置に設けられ、多層基板の上面、又は多層基板の積層間に設けられた接地用パターンに接続された構成としたため、従来に比して、金属膜による電気的なシールドが良好であると共に、金属膜は、封止樹脂部の側面部と多層基板の側面に形成されるため、特に、金属膜がメッキによる形成時において、従来のめくら状孔を無くすることが出来て、メッキ液の循環が良好で、接地用パターンへの金属膜の接続状態の確実なものが得られる。
また、多層基板には、上面から側面の接地用パターンが位置する間にわたって設けられ、側面の位置で接地用パターンに接続された接続導体を有し、この接続導体には、金属膜が接続されたため、接続導体によって、多層基板の側面における金属膜の保持が確実にできると共に、金属膜の剥がれの少ないものが得られる。
また、金属膜は、封止樹脂部の上面部と互いに対向する側面部の全面に設けられると共に、多層基板の積層間に設けられた接地用パターンに接続される金属膜は、多層基板の上面から接地用パターンまでの間に位置する互いに対向する側面の全面に設けられたため、金属膜による電気的なシールドの一層良好なものが得られる。
また、配線パターンは、接地用パターンと信号用パターンを有し、信号用パターンは、接地用パターンよりも上方に位置する多層基板の積層間に設けられたため、接地用パターンよりも上方に位置する多層基板の積層間に設けられた信号用パターンが金属膜によって電気的なシールドができ、シールド効果の良好なものが得られる。
また、多層基板の下面には、電子部品に接続された端子部が設けられたため、電子回路ユニットの面実装が可能であると共に、多層基板の下面には、他の接地用パターンが設けられたため、電気的なシールド効果の良好なものが得られる。
また、複数の多層基板を形成するための集合基板には、個々の前記多層基板に対応して搭載された電子部品と、互いに隣り合う前記多層基板間の位置に設けられ、積層間に位置する接地用パターンの上面を露出させるための切り込み条溝と、前記接地用パターンの上面に接続され、前記切り込み条溝内に充填された導体部と、前記集合基板の上面に、この導体部上を含み、前記電子部品を埋設する封止樹脂部とが設けられた後、互いに隣り合う前記多層基板間の位置で、前記集合基板と前記封止樹脂部には、複数の前記多層基板が前記集合基板の下部側に位置する連結部によって繋がった状態で、前記封止樹脂部の上面部から前記積層間に位置する前記接地用パターンの位置までスリット部が設けられて、前記封止樹脂部には互いに対向する側面部が、また、前記多層基板には互いに対向する側面の一部が前記スリット部によって形成されると共に、前記導体部は、前記スリット部によって分断されて、前記スリット部内には、前記接地用パターンの上面に接続された接続導体が形成され、しかる後、前記スリット部内を含む前記封止樹脂部と前記集合基板には、前記接続導体と前記接地用パターンに接続された金属膜が設けられ、その後、前記集合基板、又は前記集合基板と前記封止樹脂部には、互いに隣り合う前記多層基板間の位置に切断部が設けられて、前記集合基板が個々の前記多層基板に切り離されるようにした製造方法とした。
即ち、金属膜が封止樹脂部の上面部と互いに対向する側面部の全面に設けられると共に、多層基板の１対の側面における、多層基板の上面から接地用パターンまでの間に位置する部分の全面に設けられたため、金属膜による電気的なシールドの良好なものが得られると共に、封止樹脂部と集合基板には、スリット部が設けられたため、特に、金属膜がメッキによる形成時において、メッキ液の循環が良好で、接地用パターンへの金属膜の接続状態の確実なものが得られ、また、金属膜が接続導体に接続されるため、多層基板の側面における金属膜の保持が確実にできると共に、金属膜の剥がれの少ないものが得られる。
また、切断部は、スリット部の幅より小さい幅寸法で形成されたため、集合基板の切断時、スリット部の側壁面に設けられた金属膜の剥がれの無いものが得られる。
また、スリット部は、互いに隣り合う多層基板間に位置した状態で格子状に形成され、スリット部の位置に対応して設けられた連結部には切断部が設けられて、電子回路ユニットが個々に切り離されるようにしたため、電子回路ユニットを切り離しする際の集合基板の切断が連結部のみで良く、生産性の良好なものが得られる。
また、金属膜は、メッキによって形成されたため、金属膜の形成が容易で、生産性の良好なものが得られる。
本発明の電子回路ユニット、及びその製造方法に係る図面を説明すると、図１は本発明の電子回路ユニットの第１実施例に係る平面図、図２は図１の２−２線における断面図、図３は本発明の電子回路ユニットの第１実施例に係る製造方法の第１工程を示す平面図、図４は本発明の電子回路ユニットの第１実施例に係る製造方法の第１工程を示す断面図、図５は本発明の電子回路ユニットの第１実施例に係る製造方法の第２工程を示す断面図、図６は本発明の電子回路ユニットの第１実施例に係る製造方法の第３工程を示す平面図、図７は本発明の電子回路ユニットの第１実施例に係る製造方法の第３工程を示す断面図、図８は本発明の電子回路ユニットの第１実施例に係る製造方法の第４工程を示す断面図、図９は本発明の電子回路ユニットの第１実施例に係る製造方法の第５工程を示す断面図である。
また、図１０は本発明の電子回路ユニットの第２実施例に係る平面図、図１１は図１０の１１−１１線における断面図、図１２は図１０の１２−１２線における断面図、図１３は本発明の電子回路ユニットの第２実施例に係る製造方法の第３工程を示す平面図である。
また、図１４は本発明の電子回路ユニットの第３実施例に係る平面図、図１５は図１４の１５−１５線における断面図、図１６は本発明の電子回路ユニットの第３実施例に係る製造方法の第１工程を示す平面図、図１７は本発明の電子回路ユニットの第３実施例に係る製造方法の第１工程を示す断面図、図１８は本発明の電子回路ユニットの第３実施例に係る製造方法の第２工程を示す平面図、図１９は本発明の電子回路ユニットの第３実施例に係る製造方法の第２工程を示す断面図、図２０は本発明の電子回路ユニットの第３実施例に係る製造方法の第３工程を示す断面図、図２１は本発明の電子回路ユニットの第３実施例に係る製造方法の第４工程を示す平面図、図２２は本発明の電子回路ユニットの第３実施例に係る製造方法の第４工程を示す断面図、図２３は本発明の電子回路ユニットの第３実施例に係る製造方法の第５工程を示す断面図、図２４は本発明の電子回路ユニットの第３実施例に係る製造方法の第６工程を示す断面図である。
また、図２５は本発明の電子回路ユニットの第４実施例に係る平面図、図２６は図２５の２６−２６線における断面図、図２７は本発明の電子回路ユニットの第４実施例に係る製造方法の第１工程を示す平面図、図２８は本発明の電子回路ユニットの第４実施例に係る製造方法の第１工程を示す断面図、図２９は本発明の電子回路ユニットの第４実施例に係る製造方法の第２工程を示す平面図、図３０は本発明の電子回路ユニットの第４実施例に係る製造方法の第２工程を示す断面図、図３１は本発明の電子回路ユニットの第４実施例に係る製造方法の第３工程を示す断面図、図３２は本発明の電子回路ユニットの第４実施例に係る製造方法の第４工程を示す平面図、図３３は本発明の電子回路ユニットの第４実施例に係る製造方法の第４工程を示す断面図、図３４は本発明の電子回路ユニットの第４実施例に係る製造方法の第５工程を示す断面図、図３５は本発明の電子回路ユニットの第４実施例に係る製造方法の第６工程を示す断面図である。
次に、本発明の電子回路ユニットの構成を図１，図２に基づいて説明すると、セラミック材等の絶縁材からなる多層基板１は、四角形の積層基板で形成され、ここでは符号を省略するが、上面、下面、互いに対向する２対の側面、及び積層間（積層内）を有した構成となっている。
配線パターンＰは、信号用パターン２と接地用パターン３を有し、この配線パターンＰの信号用パターン２は、多層基板１の上面と積層間（積層内）に設けられ、且つ、多層基板１の下面に設けられた複数の端子部２ａを有し、また、接地用パターン３は、多層基板１の積層間（積層内）と下面に設けられ、且つ、多層基板１の下面に設けられた端子部３ａを有すると共に、積層間に位置する接地用パターン３は、多層基板１の互いに対向する側面に露出した状態となっている。
そして、信号用パターン２の端子部２ａは、ここでは図示しないが、スルーホール等の接続体によって、上面や積層間に設けられた信号用パターン２に接続され、また、接地用パターン３の端子部３ａは、ここでは図示しないが、スルーホールやサイド電極等の接続体によって、積層間に設けられた接地用パターン３に接続されている。
なお、図２では、信号用パターン２と接地用パターン３が積層間に設けられているが、この信号用パターン２と接地用パターン３が何層の積層間にあっても良く、また、積層間に信号用パターン２と接地用パターン３が無く、上面及び下面の２層に信号用パターン２と接地用パターン３を有する両面基板でも良い。
チップ部品等からなる電子部品４は、多層基板１の上面に載置された状態で、信号用パターン２に半田付けされて、多層基板１の上面に搭載され、これによって、所望の電気回路が形成されている。
絶縁材からなる封止樹脂部５は、電子部品４の全体を覆い、この電子部品４を埋設した状態で、多層基板１の上面全体に設けられており、この封止樹脂部５は、四角柱状をなし、ここでは符号を省略するが、上面部と互いに対向する２対の側面部を有した構成となって、封止樹脂部５の側面部と多層基板１の側面は、面一状態に形成されている。
メッキ等によって形成された金属膜６は、封止樹脂部５の上面部の全面と、封止樹脂部５の互いに対向する１対の側面部の全面と、多層基板１の上面から積層間の接地用パターン３までの間に位置する多層基板１の互いに対向する１対の側面の全面に設けられている。
そして、金属膜６は、多層基板１の側面の位置で、接地用パターン３に接続された状態となって、多層基板１の上面に位置する電子部品４や信号用パターン２の電気的なシールドを行う構成となって、本発明の電子回路ユニットが形成されている。
このような構成を有する本発明の電子回路ユニットは、ここでは図示しないが、多層基板１の下面がマザー基板に載置され、多層基板１の下面に設けられた端子部２ａ、３ａがマザー基板に設けられた導電パターンに半田付けされて、本発明の電子回路ユニットは、マザー基板に面実装されるようになっている。
なお、上記実施例では、金属膜６が積層間に設けられた接地用パターン３に接続されたもので説明したが、接地用パターン３が多層基板１の上面に設けられ、この接地用パターン３が多層基板１の側面の位置で、金属膜６に接続するようにしても良い。
また、上記実施例では、積層間に位置する信号用パターン２が積層間に位置する接地用パターン３よりも下方（下面側）に位置したもので説明したが、積層間に位置する信号用パターン２が積層間に位置する接地用パターン３よりも上方（上面側）に位置し、金属膜６によって、積層間に位置する信号用パターン２も電気的にシールドするようにしても良い。
次に、本発明の電子回路ユニットの第１実施例に係る製造方法を図３〜図９に基づいて説明すると、先ず、図３，図４に示すように、複数の多層基板１を形成するための集合基板１１を用意し、次に、図３，図４に示す第１工程において、集合基板１１には、電子部品４が個々の多層基板１に対応して搭載（取付）される。
次に、図５に示す第２工程において、集合基板１１の上面の全面には、電子部品４を埋設するように封止樹脂部５が設けられた後、図６，図７の第３工程では、互いに隣り合う多層基板１間（切断線Ｓ１）の位置で、集合基板１１と封止樹脂部５には、複数の多層基板１が集合基板１１の下部側に位置する連結部１１ａによって繋がった状態で、封止樹脂部５の上面部から積層間に位置する接地用パターン３を露出する位置までスリット部１２が設けられて、封止樹脂部５には互いに対向する１対の側面部が、また、多層基板１には互いに対向する１対の側面の一部がスリット部１２によって形成される。
この第３工程では、複数のスリット部１２が並列状態に形成されたものとなっている。
次に、図８の第４工程において、スリット部１２内を含む封止樹脂部５と集合基板１１には、積層間に位置する接地用パターン３に接続された金属膜６がメッキによって形成される。
この第４工程での金属膜６は、スリット部１２内の全面（封止樹脂部５の側面部と多層基板１の一部の側面、及びスリット部１２の底面）と封止樹脂部５の上面部に形成される。
次に、図９の第５工程において、互いに隣り合う多層基板１間（図６の切断線Ｓ１，Ｓ２を参照）の位置に切断部１３が設けられて、電子回路ユニットが個々に切り離されるようになる。
この第５工程における切断部１３は、スリット部１２の幅より小さい幅寸法で形成され、スリット部１２の底面の位置で切断されるようになると共に、切断線Ｓ１の位置では、連結部１１ａが切断され、また、切断線Ｓ２の位置では、封止樹脂部５と集合基板１１（スリット部１２の無い連結部１１ａ）とが切断されるようになって、本発明の電子回路ユニットの製造が完了する。
また、図１０〜図１２は本発明の電子回路ユニットの第２実施例を示し、この第２実施例について説明すると、金属膜６は、封止樹脂部５の上面部の全面と、封止樹脂部５の互いに対向する２対の側面部の全面と、多層基板１の上面から積層間の接地用パターン３までの間に位置する多層基板１の互いに対向する２対の側面の全面に設けられている。
即ち、金属膜６は、封止樹脂部５の露出した外表面の全面と、多層基板１の上面から接地用パターン３までの間の側面の全面に設けられた構成となっており、金属膜６によって、多層基板１の上面や積層間の信号用パターン２の電気的なシールドを行うようになっている。
その他の構成は、上記第１実施例と同様の構成を有し、同一部品に同一番号を付し、ここではその説明を省略する。
なお、上記第２実施例では、接地用パターン３が多層基板１の２対の側面のそれぞれから露出したもので説明したが、接地用パターン３は、多層基板１の１つの側面、或いは互いに対向する１対の側面から露出したものでも良い。
次に、本発明の電子回路ユニットの第２実施例に係る製造方法を図１３，及び第１実施例である図３〜図９に基づいて説明すると、先ず、図３，図４に示すように、複数の多層基板１を形成するための集合基板１１を用意し、次に、図３，図４に示す第１工程において、集合基板１１には、電子部品４が個々の多層基板１に対応して搭載（取付）され、次に、図５に示す第２工程において、集合基板１１の上面の全面には、電子部品４を埋設するように封止樹脂部５が設けられる。
即ち、第１，第２工程は、第１実施例と同様である。
次に、第３工程の図１３では、互いに隣り合う多層基板１間（切断線Ｓ１、Ｓ２）の位置で、集合基板１１と封止樹脂部５には、複数の多層基板１が集合基板１１の下部側に位置する連結部１１ａによって繋がった状態で、封止樹脂部５の上面部から積層間に位置する接地用パターン３を露出する位置までスリット部１２が設けられて、封止樹脂部５には互いに対向する２対の側面部が、また、多層基板１には互いに対向する２対の側面の一部がスリット部１２によって形成される。
この第２実施例での第３工程では、スリット部１２が格子状に形成されたものとなっている。
次に、図８の第４工程において、スリット部１２内を含む封止樹脂部５と集合基板１１には、積層間に位置する接地用パターン３に接続された金属膜６がメッキによって形成される。
この第４工程での金属膜６は、スリット部１２内の全面（封止樹脂部５の側面部と多層基板１の一部の側面、及びスリット部１２の底面）と封止樹脂部５の上面部に形成される。
即ち、この第４工程は、第１実施例と同様である。
次に、第５工程の図９では、互いに隣り合う多層基板１間（図１３の切断線Ｓ１，Ｓ２を参照）の位置に切断部１３が設けられて、電子回路ユニットが個々に切り離されるようになる。
この第５工程における切断部１３は、スリット部１２の幅より小さい幅寸法で形成され、スリット部１２の底面の位置で切断されるようになると共に、切断線Ｓ１、Ｓ２の位置の連結部１１ａが切断されるようになって、本発明の電子回路ユニットの製造が完了する。
また、図１４，図１５は本発明の電子回路ユニットの第３実施例を示し、この第３実施例について説明すると、多層基板１には、上面から側面の接地用パターン３が位置する間にわたって設けられ、側面の位置で接地用パターン３に接続された接続導体７を有し、この接続導体７には、金属膜６が接続されたものである。
その他の構成は、上記第１実施例と同様の構成を有し、同一部品に同一番号を付し、ここではその説明を省略する。
なお、この第３実施例では、金属膜６が封止樹脂部５の上面部と１対の側面部、及び多層基板１の１対の側面に設けたもので説明したが、図１０〜図１２の第２実施例のように、金属膜６が封止樹脂部５の露出した外表面の全面と、多層基板１の上面から接地用パターン３までの間の側面の全面に設けられたものでも良い。
次に、本発明の電子回路ユニットの第３実施例に係る製造方法を図１６〜図２４に基づいて説明すると、先ず、図１６，図１７に示すように、積層間に位置する接地用パターン３を露出するために互いに隣り合う多層基板１間（切断線Ｓ１）に設けられた切り込み条溝１１ｂを有して、複数の多層基板１を形成するための集合基板１１を用意し、次に、図１６，図１７に示す第１工程において、集合基板１１には、電子部品４が個々の多層基板１に対応して搭載（取付）される。
次に、図１８，図１９に示す第２工程では、導電材からなる導体部１４が切り込み条溝１１ｂ内に充填されて、この導体部１４は、接地用パターン３に接続される。
この導体部１４は、並列状態に形成されると共に、後述する接続導体７を形成するためのものである。
次に、図２０の第３工程において、集合基板１１の上面の全面と導体部１４の上面には、電子部品４を埋設するように封止樹脂部５が設けられる。
次に、図２１，図２２の第４工程において、互いに隣り合う多層基板１間（切断線Ｓ１）の位置で、集合基板１１と封止樹脂部５、及び導体部１４には、複数の多層基板１が集合基板１１の下部側に位置する連結部１１ａによって繋がった状態で、封止樹脂部５の上面部から積層間に位置する接地用パターン３を露出する位置までスリット部１２が設けられる。
この第４工程では、導体部１４がスリット部１２によって分断されて、スリット部１２内には、接地用パターン３に接続された接続導体７が形成されると共に、封止樹脂部５には互いに対向する１対の側面部が、また、多層基板１には互いに対向する１対の側面の一部がスリット部１２によって形成される。
次に、図２３の第５工程において、スリット部１２内を含む封止樹脂部５と集合基板１１には、積層間に位置する接地用パターン３に接続された金属膜６がメッキによって形成される。
この第５工程での金属膜６は、接続導体７の表面に付着すると共に、スリット部１２内の全面（封止樹脂部５の側面部と多層基板１の一部の側面、及びスリット部１２の底面）と封止樹脂部５の上面部に形成される。
次に、第６工程の図２４では、互いに隣り合う多層基板１間（図２１の切断線Ｓ１，Ｓ２を参照）の位置に切断部１３が設けられて、電子回路ユニットが個々に切り離されるようになる。
この第６工程における切断部１３は、スリット部１２の幅より小さい幅寸法で形成され、スリット部１２の底面の位置で切断されるようになると共に、切断線Ｓ１の位置では、連結部１１ａが切断され、また、切断線Ｓ２の位置では、封止樹脂部５と集合基板１１（スリット部１２の無い連結部１１ａ）とが切断されるようになって、本発明の電子回路ユニットの製造が完了する。
なお、この第３実施例は、図１３の第２実施例のように、スリット部１２が格子状に形成されたものでも良い。
また、図２５，図２６は本発明の電子回路ユニットの第４実施例を示し、この第４実施例について説明すると、多層基板１には、上面から多層基板１の下面に至る凹状の側面に設けられ、凹状の側面の位置で接地用パターン３に接続されたサイド電極８を有し、このサイド電極８には、金属膜６が接続されたものである。
その他の構成は、上記第１実施例と同様の構成を有し、同一部品に同一番号を付し、ここではその説明を省略する。
なお、この第４実施例では、金属膜６が封止樹脂部５の上面部と１対の側面部、及び多層基板１の１対の側面に設けたもので説明したが、図１０〜図１２の第２実施例のように、金属膜６が封止樹脂部５の露出した外表面の全面と、多層基板１の上面から接地用パターン３までの間の側面の全面に設けられたものでも良い。
次に、本発明の電子回路ユニットの第４実施例に係る製造方法を図２７〜図３５に基づいて説明すると、先ず、図２７，図２８に示すように、積層間に位置する接地用パターン３を露出するために互いに隣り合う多層基板１間（切断線Ｓ１）に設けられた貫通孔１１ｃを有して、複数の多層基板１を形成するための集合基板１１を用意し、次に、図２７，図２８に示す第１工程において、集合基板１１には、電子部品４が個々の多層基板１に対応して搭載（取付）される。
次に、図２９，図３０に示す第２工程では、導電体１５が貫通孔１１ｃの壁面に設けられ、この導電体１５は、接地用パターン３に接続される。
この導電体１５は、互いに隣り合う多層基板１間に設けられた貫通孔１１ｃの壁面に設けられて、後述するサイド電極８を形成するためのものである。
次に、図３１の第３工程において、集合基板１１の上面の全面と貫通孔１１ｃの上面には、電子部品４を埋設するように封止樹脂部５が設けられる。
この第３工程では、貫通孔１１ｃ内に治具（図示せず）が挿入されて、貫通孔１１ｃが塞がれた状態で、封止樹脂部５が形成されるようになっている。
次に、図３２，図３３の第４工程において、互いに隣り合う多層基板１間（切断線Ｓ１）の位置で、集合基板１１と封止樹脂部５、及び導電体１５には、複数の多層基板１が集合基板１１の下部側に位置する連結部１１ａによって繋がった状態で、封止樹脂部５の上面部から積層間に位置する接地用パターン３を露出する位置（積層間に位置する接地用パターン３までの位置）までスリット部１２が設けられる。
この第４工程では、スリット部１２の幅が貫通孔１１ｃの径より小さい幅寸法となっており、導電体１５の上部の一部がスリット部１２によって分断されて、スリット部１２内には、接地用パターン３に接続されたサイド電極８が形成されると共に、封止樹脂部５には互いに対向する１対の側面部が、また、多層基板１には互いに対向する１対の側面の一部がスリット部１２によって形成される。
次に、図３４の第５工程において、スリット部１２内、及び貫通孔１１ｃ内を含む封止樹脂部５と集合基板１１には、積層間に位置する接地用パターン３に接続された金属膜６がメッキによって形成される。
この第５工程での金属膜６は、サイド電極８の表面に付着すると共に、スリット部１２内の全面（封止樹脂部５の側面部と多層基板１の一部の側面、及びスリット部１２の底面）と封止樹脂部５の上面部に形成される。
次に、第６工程の図３５では、互いに隣り合う多層基板１間（図３２の切断線Ｓ１，Ｓ２を参照）の位置に切断部１３が設けられて、電子回路ユニットが個々に切り離されるようになる。
この第６工程における切断部１３は、スリット部１２の幅より小さい幅寸法で形成され、スリット部１２の底面の位置で切断されるようになると共に、切断線Ｓ１の位置では、連結部１１ａが切断され、また、切断線Ｓ２の位置では、封止樹脂部５と集合基板１１（スリット部１２の無い連結部１１ａ）とが切断されるようになって、本発明の電子回路ユニットの製造が完了する。
なお、この第４実施例は、図１３の第２実施例のように、スリット部１２が格子状に形成されたものでも良い。
本発明の電子回路ユニットの第１実施例に係る平面図。 図１の２−２線における断面図。 本発明の電子回路ユニットの第１実施例に係る製造方法の第１工程を示す平面図。 本発明の電子回路ユニットの第１実施例に係る製造方法の第１工程を示す断面図。 本発明の電子回路ユニットの第１実施例に係る製造方法の第２工程を示す断面図。 本発明の電子回路ユニットの第１実施例に係る製造方法の第３工程を示す平面図。 本発明の電子回路ユニットの第１実施例に係る製造方法の第３工程を示す断面図。 本発明の電子回路ユニットの第１実施例に係る製造方法の第４工程を示す断面図。 本発明の電子回路ユニットの第１実施例に係る製造方法の第５工程を示す断面図。 本発明の電子回路ユニットの第２実施例に係る平面図。 図１０の１１−１１線における断面図。 図１０の１２−１２線における断面図。 本発明の電子回路ユニットの第２実施例に係る製造方法の第３工程を示す平面図。 本発明の電子回路ユニットの第３実施例に係る平面図。 図１４の１５−１５線における断面図。 本発明の電子回路ユニットの第３実施例に係る製造方法の第１工程を示す平面図。 本発明の電子回路ユニットの第３実施例に係る製造方法の第１工程を示す断面図。 本発明の電子回路ユニットの第３実施例に係る製造方法の第２工程を示す平面図。 本発明の電子回路ユニットの第３実施例に係る製造方法の第２工程を示す断面図。 本発明の電子回路ユニットの第３実施例に係る製造方法の第３工程を示す断面図。 本発明の電子回路ユニットの第３実施例に係る製造方法の第４工程を示す平面図。 本発明の電子回路ユニットの第３実施例に係る製造方法の第４工程を示す断面図。 本発明の電子回路ユニットの第３実施例に係る製造方法の第５工程を示す断面図。 本発明の電子回路ユニットの第３実施例に係る製造方法の第６工程を示す断面図。 本発明の電子回路ユニットの第４実施例に係る平面図。 図２５の２６−２６線における断面図。 本発明の電子回路ユニットの第４実施例に係る製造方法の第１工程を示す平面図。 本発明の電子回路ユニットの第４実施例に係る製造方法の第１工程を示す断面図。 本発明の電子回路ユニットの第４実施例に係る製造方法の第２工程を示す平面図。 本発明の電子回路ユニットの第４実施例に係る製造方法の第２工程を示す断面図。 本発明の電子回路ユニットの第４実施例に係る製造方法の第３工程を示す断面図。 本発明の電子回路ユニットの第４実施例に係る製造方法の第４工程を示す平面図。 本発明の電子回路ユニットの第４実施例に係る製造方法の第４工程を示す断面図。 本発明の電子回路ユニットの第４実施例に係る製造方法の第５工程を示す断面図。 本発明の電子回路ユニットの第４実施例に係る製造方法の第６工程を示す断面図。 従来の電子回路ユニットの要部断面図。 従来の電子回路ユニットの製造方法を示す要部断面図。
符号の説明
１：多層基板
Ｐ：配線パターン
２：信号用パターン
２ａ：端子部
３：接地用パターン
３ａ：端子部
４：電子部品
５：封止樹脂部
６：金属膜
７：接続導体
８：サイド電極
１１：集合基板
１１ａ：連結部
１１ｂ：切り込み条溝
１１ｃ：貫通孔
１２：スリット部
１３：切断部
１４：導体部
１５：導電体
Ｓ１，Ｓ２：切断線

Claims (8)

  1. 集合基板を切断して得られた多層基板であって、配線パターンが設けられ、互いに対向する２対の側面を有する多層基板と、この多層基板の上面に搭載された電子部品と、この電子部品を埋設した状態で前記多層基板の上面に設けられた絶縁材からなり、上面部及び前記多層基板の側面に対応する互いに対向する２対の側面部を有する封止樹脂部とを備え、前記配線パターンは、前記多層基板の積層間に設けられて前記多層基板の側面のうち少なくとも１つの側面に位置する端部を有する接地用パターンを有し、前記接地用パターンの端部が位置する前記多層基板の側面には、前記多層基板の上面から前記接地用パターンの端部が位置する間にわたって、前記接地用パターンの上面に接続された接続導体が設けられ、前記接続導体を含む前記多層基板の互いに対向する１対の側面並びに前記封止樹脂部の前記上面部及び前記側面部のうち前記多層基板の前記１対の側面に対応する互いに対向する側面部には、金属膜が設けられ、前記金属膜は、前記接続導体を含む前記多層基板の前記側面の位置で前記接地用パターン及び前記接続導体に接続されたことを特徴とする電子回路ユニット。
  2. 前記金属膜は、前記封止樹脂部の前記上面部と互いに対向する前記側面部の全面に設けられると共に、前記多層基板の前記１対の側面における、前記多層基板の上面から前記接地用パターンまでの間に位置する部分の全面に設けられたことを特徴とする請求項１記載の電子回路ユニット。
  3. 前記配線パターンは、前記接地用パターンと信号用パターンを有し、前記信号用パターンは、前記接地用パターンよりも上方に位置する前記多層基板の積層間に設けられたことを特徴とする請求項２記載の電子回路ユニット。
  4. 前記多層基板の下面には、前記電子部品に接続された端子部と、他の接地用パターンが設けられたことを特徴とする請求項１から３の何れかに記載の電子回路ユニット。
  5. 複数の多層基板を形成するための集合基板には、個々の前記多層基板に対応して搭載された電子部品と、互いに隣り合う前記多層基板間の位置に設けられ、積層間に位置する接地用パターンの上面を露出させるための切り込み条溝と、前記接地用パターンの上面に接続され、前記切り込み条溝内に充填された導体部と、前記集合基板の上面に、この導体部上を含み、前記電子部品を埋設する封止樹脂部とが設けられた後、互いに隣り合う前記多層基板間の位置で、前記集合基板と前記封止樹脂部には、複数の前記多層基板が前記集合基板の下部側に位置する連結部によって繋がった状態で、前記封止樹脂部の上面部から前記積層間に位置する前記接地用パターンの位置までスリット部が設けられて、前記封止樹脂部には互いに対向する側面部が、また、前記多層基板には互いに対向する側面の一部が前記スリット部によって形成されると共に、前記導体部は、前記スリット部によって分断されて、前記スリット部内には、前記接地用パターンの上面に接続された接続導体が形成され、しかる後、前記スリット部内を含む前記封止樹脂部と前記集合基板には、前記接続導体と前記接地用パターンに接続された金属膜が設けられ、その後、前記集合基板、又は前記集合基板と前記封止樹脂部には、互いに隣り合う前記多層基板間の位置に切断部が設けられて、前記集合基板が個々の前記多層基板に切り離されるようにしたことを特徴とする電子回路ユニットの製造方法。
  6. 前記切断部は、前記スリット部の幅より小さい幅寸法で形成されたことを特徴とする請求項５に記載の電子回路ユニットの製造方法。
  7. 前記スリット部は、互いに隣り合う前記多層基板間に位置した状態で格子状に形成され、前記スリット部の位置に対応して設けられた前記連結部には前記切断部が設けられて、前記集合基板が個々の多層基板に切り離されるようにしたことを特徴とする請求項５又は６に記載の電子回路ユニットの製造方法。
  8. 前記金属膜は、メッキによって形成されたことを特徴とする請求項５から７の何れかに記載の電子回路ユニットの製造方法。
JP2005152561A 2005-05-25 2005-05-25 電子回路ユニット、及びその製造方法 Expired - Fee Related JP4614278B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005152561A JP4614278B2 (ja) 2005-05-25 2005-05-25 電子回路ユニット、及びその製造方法
TW095112861A TW200701879A (en) 2005-05-25 2006-04-11 Shielded electronic circuit unit and method of manufacturing the same
US11/408,541 US7478474B2 (en) 2005-05-25 2006-04-20 Method of manufacturing shielded electronic circuit units
CN2006100850425A CN1870857B (zh) 2005-05-25 2006-05-22 被屏蔽的电子电路单元及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005152561A JP4614278B2 (ja) 2005-05-25 2005-05-25 電子回路ユニット、及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006332255A JP2006332255A (ja) 2006-12-07
JP4614278B2 true JP4614278B2 (ja) 2011-01-19

Family

ID=37444379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005152561A Expired - Fee Related JP4614278B2 (ja) 2005-05-25 2005-05-25 電子回路ユニット、及びその製造方法

Country Status (4)

Country Link
US (1) US7478474B2 (ja)
JP (1) JP4614278B2 (ja)
CN (1) CN1870857B (ja)
TW (1) TW200701879A (ja)

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005099331A1 (ja) * 2004-03-30 2005-10-20 Matsushita Electric Industrial Co., Ltd. モジュール部品およびその製造方法
US8959762B2 (en) 2005-08-08 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
US8053872B1 (en) 2007-06-25 2011-11-08 Rf Micro Devices, Inc. Integrated shield for a no-lead semiconductor device package
US8062930B1 (en) 2005-08-08 2011-11-22 Rf Micro Devices, Inc. Sub-module conformal electromagnetic interference shield
US8434220B2 (en) 2007-06-27 2013-05-07 Rf Micro Devices, Inc. Heat sink formed with conformal shield
DE102007020656B4 (de) 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
FI20070415L (fi) * 2007-05-25 2008-11-26 Elcoteq Se Suojamaadoitus
US7576415B2 (en) * 2007-06-15 2009-08-18 Advanced Semiconductor Engineering, Inc. EMI shielded semiconductor package
JP2009033114A (ja) * 2007-06-29 2009-02-12 Tdk Corp 電子モジュール、及び電子モジュールの製造方法
US20090002967A1 (en) * 2007-06-29 2009-01-01 Tdk Corporation Electronic module and fabrication method thereof
EP2043149A1 (en) * 2007-09-27 2009-04-01 Oticon A/S Assembly comprising an electromagnetically screened smd component, method of manufacturing the same and use
US8212339B2 (en) 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US7989928B2 (en) * 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8022511B2 (en) * 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8350367B2 (en) * 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
WO2009113267A1 (ja) * 2008-03-14 2009-09-17 パナソニック株式会社 半導体装置および半導体装置の製造方法
US8008753B1 (en) * 2008-04-22 2011-08-30 Amkor Technology, Inc. System and method to reduce shorting of radio frequency (RF) shielding
US8410584B2 (en) * 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US20100110656A1 (en) 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US20100207257A1 (en) * 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
US8110902B2 (en) 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
JP2010219210A (ja) * 2009-03-16 2010-09-30 Renesas Electronics Corp 半導体装置およびその製造方法
CN101930969B (zh) * 2009-06-22 2012-06-13 日月光半导体制造股份有限公司 具有电磁干扰防护罩的半导体封装件
US8212340B2 (en) 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8030750B2 (en) 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8368185B2 (en) 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
JP2011216849A (ja) 2010-03-17 2011-10-27 Tdk Corp 電子回路モジュール部品及び電子回路モジュール部品の製造方法
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
TWI420644B (zh) * 2010-04-29 2013-12-21 Advanced Semiconductor Eng 具有遮蔽電磁干擾的半導體裝置封裝件
US8659912B2 (en) * 2010-05-10 2014-02-25 Biotronik Se & Co. Kg Shielding device for shielding an electronic component
KR101153536B1 (ko) * 2010-06-07 2012-06-11 삼성전기주식회사 고주파 패키지
TWI540698B (zh) 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
US9137934B2 (en) 2010-08-18 2015-09-15 Rf Micro Devices, Inc. Compartmentalized shielding of selected components
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
KR101179399B1 (ko) * 2010-10-04 2012-09-04 삼성전기주식회사 크로스토크를 저감하기 위한 인쇄회로기판
US8654537B2 (en) * 2010-12-01 2014-02-18 Apple Inc. Printed circuit board with integral radio-frequency shields
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
TWI525782B (zh) * 2011-01-05 2016-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
JP5365647B2 (ja) * 2011-02-09 2013-12-11 株式会社村田製作所 高周波モジュールの製造方法および高周波モジュール
JP5522080B2 (ja) * 2011-02-18 2014-06-18 コニカミノルタ株式会社 プリントシステムおよび画像形成装置
US8835226B2 (en) 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
US9627230B2 (en) 2011-02-28 2017-04-18 Qorvo Us, Inc. Methods of forming a microshield on standard QFN package
KR20120131530A (ko) * 2011-05-25 2012-12-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN103025137A (zh) 2011-09-26 2013-04-03 新科实业有限公司 电子部件模块及其制造方法
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
JP2013161831A (ja) * 2012-02-01 2013-08-19 Mitsumi Electric Co Ltd 電子モジュール及びその製造方法
JP5974642B2 (ja) 2012-02-08 2016-08-23 ミツミ電機株式会社 電子部品モジュール及び製造方法
US9030841B2 (en) * 2012-02-23 2015-05-12 Apple Inc. Low profile, space efficient circuit shields
US8937376B2 (en) 2012-04-16 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor packages with heat dissipation structures and related methods
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8704341B2 (en) 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US8653634B2 (en) 2012-06-11 2014-02-18 Advanced Semiconductor Engineering, Inc. EMI-shielded semiconductor devices and methods of making
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
TWI448224B (zh) * 2012-09-24 2014-08-01 Universal Scient Ind Shanghai 電子模組以及其製造方法
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9837701B2 (en) 2013-03-04 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna substrate and manufacturing method thereof
US9129954B2 (en) 2013-03-07 2015-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna layer and manufacturing method thereof
US9172131B2 (en) 2013-03-15 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor structure having aperture antenna
JP6160147B2 (ja) * 2013-03-19 2017-07-12 Tdk株式会社 電子部品モジュールの製造方法、無電解メッキ方法及び無電解メッキ装置
KR101994714B1 (ko) * 2013-05-21 2019-07-01 삼성전기주식회사 고주파 모듈
US9807890B2 (en) 2013-05-31 2017-10-31 Qorvo Us, Inc. Electronic modules having grounded electromagnetic shields
CN103400825B (zh) * 2013-07-31 2016-05-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US9232686B2 (en) * 2014-03-27 2016-01-05 Intel Corporation Thin film based electromagnetic interference shielding with BBUL/coreless packages
JP6091460B2 (ja) * 2014-04-11 2017-03-08 シマネ益田電子株式会社 電子部品の製造方法
US10729001B2 (en) * 2014-08-31 2020-07-28 Skyworks Solutions, Inc. Devices and methods related to metallization of ceramic substrates for shielding applications
DE112014007248T5 (de) * 2014-12-12 2017-08-31 Meiko Electronics Co., Ltd. Gekapseltes Schaltungsmodul und Herstellungsverfahren dafür
TWI651830B (zh) * 2015-02-17 2019-02-21 立昌先進科技股份有限公司 多功能小型化表面黏著型電子元件及其製法
US10321569B1 (en) * 2015-04-29 2019-06-11 Vpt, Inc. Electronic module and method of making same
JP6332190B2 (ja) * 2015-07-31 2018-05-30 株式会社村田製作所 セラミック配線基板、電子回路モジュールおよび電子回路モジュールの製造方法
TWI656543B (zh) * 2015-10-16 2019-04-11 日商村田製作所股份有限公司 Electronic parts
EP3407379A4 (en) * 2016-01-22 2019-10-09 Toppan Printing Co., Ltd. SUBSTRATE FOR PACKAGING AND METHOD FOR PRODUCING THE SAID SUBSTRATE
US20170263565A1 (en) * 2016-03-14 2017-09-14 Stmicroelectronics Pte Ltd Integrated circuit (ic) package with a grounded electrically conductive shield layer and associated methods
US9907179B2 (en) * 2016-04-25 2018-02-27 Tdk Corporation Electronic circuit package
CN109845413B (zh) * 2016-08-19 2022-07-05 奈科斯特金技术私人有限公司 用于制造印刷电路板的方法
US10825780B2 (en) * 2016-11-29 2020-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with electromagnetic interference protection and method of manufacture
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
WO2018211883A1 (ja) * 2017-05-18 2018-11-22 株式会社村田製作所 樹脂多層基板の製造方法、樹脂多層基板、および樹脂多層基板の実装構造
US10403582B2 (en) * 2017-06-23 2019-09-03 Tdk Corporation Electronic circuit package using composite magnetic sealing material
US11127689B2 (en) 2018-06-01 2021-09-21 Qorvo Us, Inc. Segmented shielding using wirebonds
US11219144B2 (en) 2018-06-28 2022-01-04 Qorvo Us, Inc. Electromagnetic shields for sub-modules
WO2020017547A1 (ja) * 2018-07-20 2020-01-23 株式会社村田製作所 モジュール
US11114363B2 (en) 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
US11515282B2 (en) 2019-05-21 2022-11-29 Qorvo Us, Inc. Electromagnetic shields with bonding wires for sub-modules
CN112449494B (zh) * 2019-08-27 2022-04-12 深南电路股份有限公司 一种印制电路板的制作方法
CN115312561A (zh) * 2019-12-24 2022-11-08 群创光电股份有限公司 电子装置
US11756894B2 (en) * 2020-05-20 2023-09-12 Qualcomm Incorporated Radio-frequency (RF) integrated circuit (IC) (RFIC) packages employing a substrate sidewall partial shield for electro-magnetic interference (EMI) shielding, and related fabrication methods
TWI774008B (zh) * 2020-06-19 2022-08-11 啟碁科技股份有限公司 封裝結構及其製造方法
RU2748423C1 (ru) * 2020-08-10 2021-05-25 федеральное государственное бюджетное образовательное учреждение высшего образования «Томский государственный университет систем управления и радиоэлектроники» Полосковая структура, защищающая от сверхкоротких импульсов в дифференциальном и синфазном режимах
RU2767975C1 (ru) * 2021-06-18 2022-03-22 федеральное государственное бюджетное образовательное учреждение высшего образования «Томский государственный университет систем управления и радиоэлектроники» Меандровая линия с лицевой связью и пассивным проводником, защищающая от сверхкоротких импульсов
RU2769104C1 (ru) * 2021-06-21 2022-03-28 федеральное государственное бюджетное образовательное учреждение высшего образования «Томский государственный университет систем управления и радиоэлектроники» Меандровая микрополосковая линия с двумя пассивными проводниками, защищающая от сверхкоротких импульсов

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163583A (ja) * 1997-11-25 1999-06-18 Citizen Electronics Co Ltd 電子部品パッケージ及びその製造方法
JP2000100983A (ja) * 1998-09-24 2000-04-07 Kyocera Corp 電子部品収納用パッケージ
JP2003152287A (ja) * 2001-11-15 2003-05-23 Murata Mfg Co Ltd 電子部品および集合電子部品ならびに電子部品の製造方法
JP2004172176A (ja) * 2002-11-18 2004-06-17 Taiyo Yuden Co Ltd 回路モジュール
JP2004297054A (ja) * 2003-03-13 2004-10-21 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2005109306A (ja) * 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 電子部品パッケージおよびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355016A (en) * 1993-05-03 1994-10-11 Motorola, Inc. Shielded EPROM package
JP3714088B2 (ja) * 1999-02-18 2005-11-09 株式会社村田製作所 電子部品及びその製造方法
JP2001244688A (ja) 2000-02-28 2001-09-07 Kyocera Corp 高周波モジュール部品及びその製造方法
JP2003017851A (ja) * 2001-06-29 2003-01-17 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP4178880B2 (ja) * 2002-08-29 2008-11-12 松下電器産業株式会社 モジュール部品
US7187060B2 (en) * 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163583A (ja) * 1997-11-25 1999-06-18 Citizen Electronics Co Ltd 電子部品パッケージ及びその製造方法
JP2000100983A (ja) * 1998-09-24 2000-04-07 Kyocera Corp 電子部品収納用パッケージ
JP2003152287A (ja) * 2001-11-15 2003-05-23 Murata Mfg Co Ltd 電子部品および集合電子部品ならびに電子部品の製造方法
JP2004172176A (ja) * 2002-11-18 2004-06-17 Taiyo Yuden Co Ltd 回路モジュール
JP2004297054A (ja) * 2003-03-13 2004-10-21 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2005109306A (ja) * 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 電子部品パッケージおよびその製造方法

Also Published As

Publication number Publication date
CN1870857A (zh) 2006-11-29
TW200701879A (en) 2007-01-01
US20060266547A1 (en) 2006-11-30
TWI311904B (ja) 2009-07-01
JP2006332255A (ja) 2006-12-07
CN1870857B (zh) 2011-06-15
US7478474B2 (en) 2009-01-20

Similar Documents

Publication Publication Date Title
JP4614278B2 (ja) 電子回路ユニット、及びその製造方法
US9402307B2 (en) Rigid-flexible substrate and method for manufacturing the same
CN103458628B (zh) 多层电路板及其制作方法
CN104349575B (zh) 柔性电路板及其制作方法
CN102111952B (zh) 多层布线基板
CN104854969A (zh) 多层布线基板以及其制造方法
US10321560B2 (en) Dummy core plus plating resist restrict resin process and structure
CN103517582B (zh) 多层电路板及其制作方法
JP5182448B2 (ja) 部品内蔵基板
CN109769344B (zh) 电路板及该电路板的制造方法
CN101160016A (zh) 布线电路基板
JP2007095927A (ja) 配線基板およびその製造方法
CN104244582A (zh) 埋入式高密度互连印刷电路板及其制作方法
TW202014070A (zh) 復合電路板及其製造方法
CN103871996A (zh) 封装结构及其制作方法
US9198296B1 (en) Double sided board with buried element and method for manufacturing the same
CN104425286A (zh) Ic载板、具有该ic载板的半导体器件及制作方法
JP2008153441A (ja) 配線基板およびその製造方法
CN101316476A (zh) 配线电路基板
TW201419955A (zh) 具有埋入式連接桿之電路板及其製造方法
CN106358369A (zh) 电路板及其制作方法
KR20140073758A (ko) 인쇄회로기판
JP2009099837A (ja) フレキシブル配線基板
JP6804115B1 (ja) プリント基板
WO2021200820A1 (ja) 印刷配線板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071011

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101014

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4614278

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees