JP5365647B2 - 高周波モジュールの製造方法および高周波モジュール - Google Patents

高周波モジュールの製造方法および高周波モジュール Download PDF

Info

Publication number
JP5365647B2
JP5365647B2 JP2011025832A JP2011025832A JP5365647B2 JP 5365647 B2 JP5365647 B2 JP 5365647B2 JP 2011025832 A JP2011025832 A JP 2011025832A JP 2011025832 A JP2011025832 A JP 2011025832A JP 5365647 B2 JP5365647 B2 JP 5365647B2
Authority
JP
Japan
Prior art keywords
substrate
via conductor
conductive layer
frequency module
sealing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011025832A
Other languages
English (en)
Other versions
JP2012164913A (ja
Inventor
隆之 堀邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011025832A priority Critical patent/JP5365647B2/ja
Priority to US13/367,393 priority patent/US8772088B2/en
Publication of JP2012164913A publication Critical patent/JP2012164913A/ja
Application granted granted Critical
Publication of JP5365647B2 publication Critical patent/JP5365647B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

本発明は、高周波モジュールの製造方法および高周波モジュールに関し、詳しくは、電子部品を実装した個基板の部品実装面が絶縁性材料からなる封止層により封止され、かつ、封止層を覆うように、グランド電位と導通するシールド導電層が配設された構造を有する高周波モジュールの製造方法および該製造方法で製造することが可能な高周波モジュールに関する。
高周波モジュールの一つに、基板の部品実装面上に電子部品を搭載するとともに、該部品実装面および電子部品を絶縁性の樹脂などの封止層により封止し、封止層の表面（モジュールの表面）をグランド電位に導通する、導電性材料からなるシールド導電層で覆うことにより、外部からの電磁波の侵入や、外部への電磁波の漏洩を低減することができるようにした高周波モジュールがある。
そして、このような構造を有するモジュールの製造方法として、以下に説明するような電子モジュールの製造方法が提案されている（特許文献１参照）。
この特許文献１の方法においては、まず、図１６に示すように、グランド電位（グランド電極Ｇ）と導通する電極（ビア導体）１０１を備えた複数の個基板１１０の集合体である集合基板１１０ａに電子部品１０２，１０３を実装するとともに、部品実装面および電子部品１０２，１０３を封止層（封止樹脂）１０４で封止する。
それから、図１７に示すように、封止樹脂１０４により封止された集合基板１１０ａを、基準ラインＳに沿って、封止層（封止樹脂）１０４側から切削し、封止層（封止樹脂）１０４を貫通して、集合基板１１０ａの厚み方向の途中にまで達するハーフカット溝１０５を形成し、該ハーフカット溝１０５の側面１０５ａ、および底面１０５ｂに、ビア導体１０１を露出させ、下記のシールド導電層１０６との接触面積を十分に確保できるようにする。
それから、図１８に示すように、封止層（封止樹脂）１０４を覆うとともに、ハーフカット溝１０５の側面１０５ａおよび底面１０５ｂに露出したビア導体１０１と導通するようにシールド導電層１０６を形成する。
そして、その後、さらに必要な工程を経て、個々の個基板（電子モジュール）１１０に分割する。
特許文献１の電子モジュールの製造方法では、このようにして、基板（個基板）１１０上に電子部品１０２，１０３が搭載され、かつ、電子部品１０２，１０３およびその搭載面が封止層（封止樹脂）１０４により封止されているとともに、封止層（樹脂樹脂）１０４の表面が、グランド電位に導通するシールド層により覆われた電子モジュールを得るようにしている。
そして、この特許文献１の方法によれば、集合基板１１０ａをハーフカットする際に、ビア導体１０１の側部をカットして、ハーフカット溝１０５の側面１０５ａに、切削により形成されたビア導体１０１の側面１０１ａを露出させるとともに、ハーフカット溝１０５の底面１０５ｂにビア導体１０１の水平面（切削により形成されたビア導体の水平面）１０１ｂを露出させることにより、シールド導電層とグランド電位のビア導体１０１との接触面積が大きくなり、その点では高い接続信頼性を確保することが可能になる。
しかしながら、特許文献１の方法の場合、シールド導電層１０６との接触面積を大きくするために、ビア導体１０１の側面１０１ａと水平面１０１ｂを露出させるようにしていることから、ビア導体１０１が集合基板１１０ａ側から、ハーフカット溝１０５側に脱落する懸念があり、信頼性が低下するという問題点がある。
また、他のモジュールの製造方法として、集合基板をハーフカットすることにより、内部のグランド電位の内部電極層（面内電極）を、ハーフカット溝の側面に露出させた後、シールド導電層とハーフカット溝の側面に露出した面内電極とを接続させるようにした回路モジュールの製造方法が開示されている（特許文献２、図３参照）。
しかしながら、特許文献２の方法の場合、シールド導電層と導通させる内部電極層（面内電極）の厚みが、ハーフカット溝の深さ寸法に比べて、著しく小さい（薄い）ため、ハーフカット溝の深さ精度によっては、ハーフカット溝の側面に内部電極層（面内電極）を露出させることができない場合が生じる。例えば、内部電極層（面内電極）が集合基板の下面に近い位置に形成されているような場合には、集合基板を切断してしまわないようにハーフカット溝を形成して、ハーフカット溝の側面に内部電極層（面内電極）を露出させることが困難になる。
また、内部電極層（面内電極）をハーフカット溝の側面に露出させることができたとしても、内部電極層（面内電極）の厚みは薄いため、シールド導電層と内部電極層（面内電極）の接触面積が小さく、接続信頼性が不十分になりやすいという問題点がある。
特開２００９−２１８４８４号公報 特開２００８−２８８６１０号公報
本発明は、上記課題を解決するものであり、シールド導電層が接続されるビア導体が脱落することを防止しつつ、シールド導電層とグランド電位のビア導体を確実に接続することが可能で、外部からの電磁波の侵入や、外部への電磁波の漏洩を低減することが可能な、信頼性の高い高周波モジュールの製造方法および該製造方法で製造することが可能な信頼性の高い高周波モジュールを提供することを目的とする。
上記の課題を解決するため、本発明の高周波モジュールの製造方法は、
グランド電位と導通するビア導体を備えた個基板の部品実装面に電子部品が実装され、前記部品実装面が前記電子部品とともに絶縁性材料からなる封止層により封止され、かつ、前記封止層を覆うとともに上記ビア導体と導通するようにシールド導電層が配設された構造を有する高周波モジュールの製造方法であって、
それぞれが周縁部にグランド電位と導通するビア導体を備えた複数の個基板がマトリックス状に連設された集合基板を準備する工程と、
前記集合基板の部品実装面上に所定の電子部品を実装する工程と、
前記集合基板の前記部品実装面と前記電子部品を、絶縁性材料からなる封止層により封止する工程と、
前記封止層が配設された前記集合基板を、前記封止層が形成された面側から切削することにより、前記封止層を貫通して分断し、さらに、前記集合基板の厚み方向の途中にまで達するハーフカット溝を形成して、前記ハーフカット溝の底面のみに、前記ビア導体を露出させる工程と、
前記封止層を覆うとともに、前記ハーフカット溝の底面に露出した前記ビア導体と導通するようにシールド導電層を形成する工程と、
前記集合基板をカットすることにより、それぞれが、前記ビア導体を備え、前記シールド導電層が前記ビア導体を介してグランド電位と導通する個々の個基板であって、前記ビア導体が該個基板の側面から露出していない個基板に分割する工程と
を備えていることを特徴としている。
また、本発明の高周波モジュールの製造方法においては、前記ビア導体が、前記集合基板を貫通して形成されていることが好ましい。
また、本発明の高周波モジュールは、
部品実装面に電子部品が実装され、周縁部が前記部品実装面より標高の低い段差部とされた基板と、
前記基板の底面に配設され、グランド電位にある外部電極と、
絶縁性材料からなり、前記電子部品を前記部品実装面とともに封止する封止層と、
前記封止層を覆うシールド導電層と、
前記シールド導電層と前記外部電極とが導通するように、前記基板の周縁部の前記段差部を貫通し、かつ、前記基板の側面から露出しないように形成されたビア導体と
を備え、
前記ビア導体は、前記基板の前記段差部の表面に露出している端面のみで前記シールド導電層と接続されていること
を特徴としている。
本発明の高周波モジュールの製造方法は、電子部品が実装され、封止層により封止された集合基板を、封止層が形成された面側から切削し、封止層を貫通して分断し、さらに、集合基板の厚み方向の途中にまで達するハーフカット溝を形成して該ハーフカット溝の底面のみにビア導体を露出させ、封止層を覆うとともに、ハーフカット溝の底面に露出したビア導体と導通するシールド導電層を形成した後、所定の位置で集合基板をカットして、それぞれが、ビア導体を介してシールド導電層がグランド電位と導通する個々の個基板であって、前記ビア導体が該個基板の側面から露出していない個基板に分割するようにしているので、上述の従来技術（特許文献１）のように、ビア導体がハーフカット溝の側面から露出することがなく、該側面からビア導体が脱落することもないので、シールド導電層とグランド電位のビア導体を確実に接続して、信頼性の高い高周波モジュールを効率よく製造することが可能になる。
また、ビアホールは、基板内に配設される内部電極層などに比べて、厚みが大きいため、事実上、ハーフカット溝の深さ精度に影響されることなく、確実にシールド導電層をグランド電位のビア導体に接続することができる。
なお、本発明において用いられている集合基板についての、「……周縁部にグランド電位と導通するビア導体を備えた複数の個基板において……」の記載における周縁部とは、集合基板を平面視した場合のそれぞれの個基板の外周に近い領域であって、高周波モジュールを構成する要素が存在せず、ハーフカット溝を形成することに支障のない領域をいう。
また、ビア導体が、集合基板を貫通して形成されている場合、ビア導体の、集合基板の厚み方向の寸法を最大化することが可能になり、ハーフカット溝の深さ寸法の精度に影響されることなく、ビア導体をハーフカット溝の底面に確実に露出させて、シールド導電層とグランド電位のビア導体とを確実に導通させることが可能になり、本発明をさらに実効あらしめることができる。
また、集合基板を貫通してビア導体を形成することにより、ビア導体を個基板に強固に固定することが可能になる。
さらに、個基板の底面に、ビア導体と接続する外部電極を形成することにより、この外部電極をグランド電位にすることが可能になり、構成の自由度を向上させることができる。
また、本発明の高周波モジュールは、基板（個基板）の周縁部の段差部を貫通し、かつ、基板の側面から露出しないように形成されたビア導体により、グランド電位にある外部電極とシールド導電層とを導通させるようにしているので、シールド導電層を短い距離でグランド電位にある外部電極に接続することが可能になり、シールド導電層のシールド性能を向上させることができる。
なお、この高周波モジュールは、本発明の請求項２の方法を適用することにより製造することができる。
本発明の一実施例である実施例１の方法により製造される高周波モジュールの構成を示す正面断面図である。 (ａ)は図１の高周波モジュールの製造に用いられる、電子部品を実装した状態の集合基板の要部を示す平面図であり、(ｂ)は(ａ)の集合基板の部品実装面を封止層により封止した状態を示す正面断面図である。 図２(ｂ)の封止層が形成された集合基板にハーフカット溝を形成した状態を示す正面断面図である。 ハーフカット溝が形成された図３の集合基板にシールド導電層を形成した状態を示す正面断面図である。 図４の集合基板を所定の位置でカットして個々の個基板に分割した状態を示す正面断面図である。 (ａ)は本発明が関連する発明の実施例である実施例２において用いた集合基板に電子部品を実装した状態を示す図であり、(ｂ)は(ａ)の集合基板の部品実装面を封止層により封止した状態を示す正面断面図である。 図６(ｂ)の封止層が形成された集合基板にハーフカット溝を形成した状態を示す正面断面図である。 ハーフカット溝が形成された図７の集合基板にシールド導電層を形成した状態を示す正面断面図である。 図８の集合基板を所定の位置でカットして個々の個基板に分割した状態を示す正面断面図である。 実施例２の方法により製造される高周波モジュールの構成を示す正面断面図である。 (ａ)は本発明の他の実施例である実施例３において用いた集合基板に電子部品を実装した状態を示す図であり、(ｂ)は(ａ)の集合基板の部品実装面を封止層により封止した状態を示す正面断面図である。 実施例３の方法により製造される高周波モジュールの構成を示す正面断面図である。 (ａ)は本発明が関連する発明の実施例である実施例４において用いた集合基板に電子部品を実装した状態を示す図であり、(ｂ)は(ａ)の集合基板の部品実装面を封止層により封止した状態を示す正面断面図である。 実施例４の方法により製造される高周波モジュールの構成を示す正面断面図である。 本発明の実施例にかかる高周波モジュールの構成を示す正面断面図である。 従来の電子モジュールの製造方法の一工程を示す図である。 従来の電子モジュールの製造方法の他の工程を示す図である。 従来の電子モジュールの製造方法のさらに他の工程を示す図である。
以下に本発明の実施例を示して、本発明の特徴とするところをさらに詳しく説明する。
この実施例では、図１に示すように、グランド電位（グランド電極Ｇ）と導通するビア導体１（この実施例１ではビア導体１は、個基板１０を貫通するように配設されている）、外部電極１３を備えた個基板１０の部品実装面に電子部品（例えば半導体装置１１や積層セラミックコンデンサ１２など）が実装され、部品実装面が電子部品１１，１２とともに絶縁性材料からなる封止層３０により封止され、かつ、封止層３０を覆うとともに上記ビア導体１と導通するようにシールド導電層５０が配設された構造を有する高周波モジュールＭを製造する場合を例にとって説明する。
なお、図１における個基板１０の内部に配設されたグランド電極Ｇなどの内部電極の配設態様や、電子部品１１，１２の配設態様などはあくまで模式的なものであり、必要に応じて種々の態様とすることが可能である。
以下、図１の高周波モジュールＭの製造方法について説明する。
(１)まず、図２(ａ)，(ｂ)に示すように、それぞれが周縁部にビア導体１、すなわち、グランド電位（グランド電極Ｇ）と導通するビア導体１、外部電極１３を備えた複数の個基板１０がマトリックス状に連設された集合基板２０を準備する。なお、図２(ａ)は、図１の高周波モジュールの製造に用いられる集合基板２０に電子部品１１，１２を実装した状態を示す図であり、(ｂ)は(ａ)の集合基板の部品実装面を封止層により封止した状態を示す正面断面図である。
なお、この実施例１で用いた集合基板２０において、ビア導体１は集合基板２０を構成する各個基板１０を上面側から下面側まで貫通して配設されている。
ただし、本発明においては、ビア導体１を、各個基板１０に分割される集合基板２０を貫通しないような態様で、集合基板２０の内部に配設することも可能である。
(２)そして、集合基板２０を構成する各個基板１０上に所定の電子部品１１，１２を実装する（図２(ａ)参照）。
なお、本発明において、実装する電子部品の種類に特別の制約はなく、高周波モジュールを構成するのに必要な種々の電子部品を実装することができる。
(３)それから、集合基板２０の部品実装面および部品実装面上に実装された電子部品１１，１２を封止する、絶縁性材料からなる封止層（絶縁層）３０を形成する（図２(ｂ)参照）。
なお、封止層を構成する材料としては、例えばエポキシ樹脂などの絶縁性樹脂や、絶縁性樹脂に、シリカ、水酸化アルミニウムなどの無機フィラーを配合したものなどが用いられる。そして、これらの材料を塗布して、硬化させることにより、図２(ｂ)に示すように、封止層３０が形成される。
(４)次に、図３に示すように、封止層３０を配設した集合基板２０を、ダイシングブレードを用いて、封止層３０が形成された面側から切削して、封止層３０を貫通して分断し、さらに、集合基板２０の厚み方向の途中にまで達するハーフカット溝４０を形成することにより、ハーフカット溝４０の底面４０ａに、ビア導体１を露出させる。ここで、ビア導体１は、その上端面がハーフカット溝４０の底面４０ａに露出しているのみで、他の部分は露出せず、集合基板２０の内部に位置している。そのため、ビア導体１は脱落したりすることなく、確実に集合基板２０に保持されることになる。
なお、実施例１では、隣り合う個基板１０間に位置する２つのビア導体１の両方が位置する領域（図２(ａ)，(ｂ)など参照）を一度に切削して、両方のビア導体１を、ハーフカット溝４０の底面４０ａに露出させることが可能な幅を有するダイシングブレードを用いてハーフカットを行った。このようにハーフカットを行うことにより、一回のハーフカットを実施するだけで、ハーフカット溝４０の底面４０ａに、隣り合う個基板１０間に位置する２つのビア導体１の両方を効率よく露出させることが可能になる。
(５)それから、図４に示すように、封止層３０を覆うとともに、ハーフカット溝４０の底面４０ａに露出したビア導体１と導通するようにシールド導電層５０を形成する。
なお、この実施例では、シールド導電層５０を形成するにあたって、導電成分（通常は金属粉末）と樹脂を主たる成分とする導電性樹脂を、封止層３０を覆うとともに、ハーフカット溝４０に充填されるような態様で塗布して、硬化させることによりシールド導電層５０を形成した。このシールド導電層５０は、封止層３０を被覆し、かつ、ハーフカット溝４０の底面４０ａに露出した、グランド電位（グランド電極Ｇ）と導通するビア導体１に接続されることにより、シールド機能を果たす。なお、シールド導電層を構成する材料としては、上述のように、導電成分と樹脂とを主たる成分とする種々の導電樹脂や、めっき金属などの導電性金属材料などを用いることが可能である。
(６)次に、所定のカットライン（基準位置）Ｓに沿って集合基板２０をカットして、図５に示すように、集合基板２０を個々の個基板１０に分割する。このとき、ブレードとして、上述のハーフカット工程で用いたダイシングブレードよりも幅が狭いブレードを用いて集合基板２０をカットし、分割されたそれぞれの個基板１０にビア導体１が存在するようにして、シールド導電層５０がビア導体１を介してグランド電極Ｇと確実に導通した個基板（高周波モジュール）が得られるようにした。
これにより、図１に示す、ビア導体１を備え、シールド導電層５０がビア導体１を介してグランド電極Ｇと導通した構造を有する個々の個基板（高周波モジュールＭ）が得られる。
なお、この実施例１の高周波モジュールにおいては、図１に示すように、左右それぞれ１つのビア導体１（合計２つのビア導体１）がシールド導電層５０に接続されているが、シールド導電層５０に接続されるビア導体１の数に特別の制約はない。ただし、複数のビア導体１をシールド導電層５０と接続するようにした場合、より確実にグランドに接続することが可能になり、信頼性を向上させることができる。
上記実施例１では、集合基板２０として、各個基板１０のうち、隣り合う一対の個基板１０間には、集合基板２０を貫通する２つのビア導体１が配設されており、分割後には、上記２つのビア導体１のうちの一つが、一対の個基板１０のうちの一方の個基板１０に位置し、上記２つのビア導体のうちの他の１つが、他方の個基板１０に位置するように構成された集合基板２０を用いたが、本発明が関連する発明の実施例であるこの実施例２では、図６(ａ)，(ｂ)に示すように、隣り合う個基板１０間には、集合基板２０を貫通する１つのビア導体（分割される前のビア導体）１ａが配設され、集合基板２０を各個基板に分割する際に、該１つのビア導体１ａが２つに分割されて、隣り合う各個基板のそれぞれに存在するビア導体１となるように構成された集合基板２０を用いた。
そして、この集合基板２０を用いて、上記実施例１と同様の方法および手順により、
(ａ)電子部品１１，１２の実装、
(ｂ)集合基板２０の部品実装面と該部品実装面上に実装された電子部品１１，１２を封止する封止層３０の形成、
(ｃ)封止層３０が形成された面側からハーフカットを行うことによる、底面にビア導体１ａが露出したハーフカット溝４０の形成（図７参照）、
(ｄ)シールド導電層５０の形成（図８参照）、
(ｅ)集合基板２０をカットすることによる個々の個基板１０への分割（図９参照）
の各工程を経て、１つのビア導体１ａが前記(ｅ)の工程で分割されることにより、図１０に示すように、隣り合う一対の個基板１０のそれぞれに位置するビア導体１となり、シールド導電層５０が、このビア導体１を介してグランド電極Ｇと導通した構造を有する高周波モジュールＭを得た。
なお、ハーフカット溝４０を形成した後に、シールド導電層５０を形成し、その後に集合基板２０をカットするようにしているので、集合基板２０をカットする工程で一つのビア導体１ａを２つに分割する際にも、分割されたビア導体１が脱落するおそれはない。
上述の実施例１では、隣り合う一対の個基板１０間に、分割後にそれぞれの個基板１０のビア導体１として機能する２個のビア導体１を配設していたが、この実施例２では、隣り合う一対の個基板１０間に１つのビア導体１ａを配設するだけで、分割後に、それぞれがビア導体１を備えた個基板（高周波モジュールＭ）を効率よく製造することができる。
図１１(ａ)は本発明の他の実施例（実施例３）で用いた集合基板を示す図、本図１１(ｂ)は図１１(ａ)の集合基板の部品実装面を封止層により封止した状態を示す正面断面図である。
上記実施例１では、集合基板２０として、各個基板１０のうち、隣り合う一対の個基板１０間には、集合基板２０を貫通する２つのビア導体１が配設されており、分割後には、上記２つのビア導体１のうちの一つが、一対の個基板１０のうちの一方の個基板１０に位置し、上記２つのビア導体１のうちの他の１つが、他方の個基板１０に位置するように構成された集合基板２０を用いたが、本発明においては、図１１に示すように、ビア導体１が、集合基板２０（個基板）の上面側から、集合基板２０の厚み方向の途中にまで達するような、集合基板２０を貫通していない状態で配設されている集合基板２０を用いることも可能である。
図１１(ａ)，(ｂ)に示すように、集合基板２０を貫通していないビア導体１を備えた集合基板２０を用いた場合にも、上記実施例１と同様の方法および手順により、図１２に示すような構造を有する、シールド導電層５０が、個基板１０を貫通していないビア導体１を介してグランド電極Ｇに接続された高周波モジュールＭを得ることができる。
図１３(ａ)は本発明が関連する発明の実施例（実施例４）で用いた集合基板を示す図、本図１３(ｂ)は図１３(ａ)の集合基板の部品実装面を封止層により封止した状態を示す正面断面図である。
上記実施例２では、図６(ａ)，(ｂ)に示すように、隣り合う個基板１０間には、集合基板２０を貫通する１つのビア導体（分割される前のビア導体）１ａが配設され、集合基板２０を各個基板１０に分割する際に、該１つのビア導体１ａが２つに分割されて、隣り合う各個基板１０のそれぞれに存在するビア導体１となるように構成された集合基板２０を用いているが、本発明においては、図１３に示すように、１つのビア導体（分割される前のビア導体）１ａが、集合基板２０の厚み方向の途中にまで達するような貫通していない状態で配設されている集合基板２０を用いることも可能である。
図１３(ａ)，(ｂ)に示すように、集合基板２０を貫通していないビア導体１ａを備えた集合基板２０を用いた場合にも、上記実施例２と同様の方法および手順により、図１４に示すような構造を有する、シールド導電層５０が、個基板１０を貫通していないビア導体１を介してグランド電極Ｇに接続された高周波モジュールＭを得ることができる。
なお、上記の実施例３および４では、集合基板を貫通していないビア導体１あるいはビア導体１ａが、上面側に露出した集合基板２０を用いているが、ハーフカット溝を形成する工程で露出させることが可能でありさえすれば、集合基板２０の上面側および下面側のいずれにも露出しないような態様でビア導体１あるいはビア導体１ａが集合基板２０の内部に配設されていてもよい。
図１５は、本発明の実施例にかかる高周波モジュールを示す正面断面図である。
この高周波モジュールＭは、上述の外部電極１３を、特に図示しないグランド電極と接続される電極とし、この外部電極１３をビア導体１の下端面に直接接続するように配設した構造を有している。その他の構成は、上述の実施例１の方法で製造した、図１に示す高周波モジュールＭと同一であり、図１５において、図１と同一符号を付した部分は同一部分を示している。
この実施例５の高周波モジュールは、上述のように、基板（個基板）の周縁部の、部品実装面よりも標高が一段低い段差部を貫通するように形成されたビア導体により、グランド電位にある外部電極とシールド導電層とを導通させるようにしているので、シールド導電層を短い距離でグランド電位にある外部電極に接続することが可能になり、シールド導電層のシールド性能を向上させることができる。
なお、この実施例５の高周波モジュールは、例えば、上記実施例１の方法を適用し、外部電極の配設位置を調整することにより、効率よく製造することができる。
なお、本発明は、上記実施例に限定されるものではなく、ビア導体の具体的な配設態様、集合基板および個基板の具体的な構成、封止層およびシールド導電層を構成する材料、ハーフカット溝を形成する際に用いる治具の種類、集合基板をカットして個基板に分割する方法などに関し、発明の範囲内において、種々の応用、変形を加えることができる。
１ ビア導体
１ａ 分割される前のビア導体
１０ 個基板
１１，１２ 電子部品
１３ 外部電極
２０ 集合基板
３０ 封止層
４０ ハーフカット溝
４０ａ ハーフカット溝の底面
５０ シールド導電層
Ｇ グランド電位（グランド電極）
Ｍ 高周波モジュール
Ｓ カットライン（基準位置）

Claims (3)

  1. グランド電位と導通するビア導体を備えた個基板の部品実装面に電子部品が実装され、前記部品実装面が前記電子部品とともに絶縁性材料からなる封止層により封止され、かつ、前記封止層を覆うとともに上記ビア導体と導通するようにシールド導電層が配設された構造を有する高周波モジュールの製造方法であって、
    それぞれが周縁部にグランド電位と導通するビア導体を備えた複数の個基板がマトリックス状に連設された集合基板を準備する工程と、
    前記集合基板の部品実装面上に所定の電子部品を実装する工程と、
    前記集合基板の前記部品実装面と前記電子部品を、絶縁性材料からなる封止層により封止する工程と、
    前記封止層が配設された前記集合基板を、前記封止層が形成された面側から切削することにより、前記封止層を貫通して分断し、さらに、前記集合基板の厚み方向の途中にまで達するハーフカット溝を形成して、前記ハーフカット溝の底面のみに、前記ビア導体を露出させる工程と、
    前記封止層を覆うとともに、前記ハーフカット溝の底面に露出した前記ビア導体と導通するようにシールド導電層を形成する工程と、
    前記集合基板をカットすることにより、それぞれが、前記ビア導体を備え、前記シールド導電層が前記ビア導体を介してグランド電位と導通する個々の個基板であって、前記ビア導体が該個基板の側面から露出していない個基板に分割する工程と、
    を備えていることを特徴とする高周波モジュールの製造方法。
  2. 前記ビア導体が、前記集合基板を貫通して形成されていることを特徴とする請求項１記載の高周波モジュールの製造方法。
  3. 部品実装面に電子部品が実装され、周縁部が前記部品実装面より標高の低い段差部とされた基板と、
    前記基板の底面に配設され、グランド電位にある外部電極と、
    絶縁性材料からなり、前記電子部品を前記部品実装面とともに封止する封止層と、
    前記封止層を覆うシールド導電層と、
    前記シールド導電層と前記外部電極とが導通するように、前記基板の周縁部の前記段差部を貫通し、かつ、前記基板の側面から露出しないように形成されたビア導体と
    を備え、
    前記ビア導体は、前記基板の前記段差部の表面に露出している端面のみで前記シールド導電層と接続されていること
    を特徴とする高周波モジュール。
JP2011025832A 2011-02-09 2011-02-09 高周波モジュールの製造方法および高周波モジュール Active JP5365647B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011025832A JP5365647B2 (ja) 2011-02-09 2011-02-09 高周波モジュールの製造方法および高周波モジュール
US13/367,393 US8772088B2 (en) 2011-02-09 2012-02-07 Method of manufacturing high frequency module and high frequency module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011025832A JP5365647B2 (ja) 2011-02-09 2011-02-09 高周波モジュールの製造方法および高周波モジュール

Publications (2)

Publication Number Publication Date
JP2012164913A JP2012164913A (ja) 2012-08-30
JP5365647B2 true JP5365647B2 (ja) 2013-12-11

Family

ID=46600095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011025832A Active JP5365647B2 (ja) 2011-02-09 2011-02-09 高周波モジュールの製造方法および高周波モジュール

Country Status (2)

Country Link
US (1) US8772088B2 (ja)
JP (1) JP5365647B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI497679B (zh) * 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
JP2014123619A (ja) * 2012-12-20 2014-07-03 Hitachi Chemical Co Ltd 電子部品の製造方法及び電子部品
CN104576617B (zh) * 2013-10-14 2017-10-03 海华科技股份有限公司 模块集成电路封装结构及其制作方法
CN104576616B (zh) * 2013-10-14 2017-10-17 纮华电子科技（上海）有限公司 模块集成电路封装结构及其制作方法
US20150130033A1 (en) * 2013-11-10 2015-05-14 Azurewave Technologies, Inc. Module ic package structure with electrical shielding function and method for manufacturing the same
TWI552290B (zh) * 2014-04-22 2016-10-01 矽品精密工業股份有限公司 封裝基板及其製法
TWI575676B (zh) * 2014-11-17 2017-03-21 矽品精密工業股份有限公司 電子封裝結構及其製法
WO2016121491A1 (ja) * 2015-01-30 2016-08-04 株式会社村田製作所 電子回路モジュール
US9570406B2 (en) * 2015-06-01 2017-02-14 Qorvo Us, Inc. Wafer level fan-out with electromagnetic shielding
US10264664B1 (en) * 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
US10485103B1 (en) * 2016-02-22 2019-11-19 Apple Inc. Electrical components attached to fabric
US10622318B2 (en) * 2017-04-26 2020-04-14 Advanced Semiconductor Engineering Korea, Inc. Semiconductor package device and method of manufacturing the same
CN111477611B (zh) * 2020-06-28 2020-09-29 甬矽电子(宁波)股份有限公司 电磁屏蔽结构和电磁屏蔽结构制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7633170B2 (en) * 2005-01-05 2009-12-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method thereof
JP4614278B2 (ja) * 2005-05-25 2011-01-19 アルプス電気株式会社 電子回路ユニット、及びその製造方法
JP2006332225A (ja) 2005-05-25 2006-12-07 Sony Corp 窒化物系発光ダイオード
US7626247B2 (en) * 2005-12-22 2009-12-01 Atmel Corporation Electronic package with integral electromagnetic radiation shield and methods related thereto
JP2009218484A (ja) * 2008-03-12 2009-09-24 Tdk Corp 電子モジュール、および電子モジュールの製造方法
US7906371B2 (en) * 2008-05-28 2011-03-15 Stats Chippac, Ltd. Semiconductor device and method of forming holes in substrate to interconnect top shield and ground shield
JP2008288610A (ja) 2008-07-17 2008-11-27 Taiyo Yuden Co Ltd 回路モジュールの製造方法
JP5324191B2 (ja) * 2008-11-07 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
US8110902B2 (en) * 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8212340B2 (en) * 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof

Also Published As

Publication number Publication date
US8772088B2 (en) 2014-07-08
US20120199958A1 (en) 2012-08-09
JP2012164913A (ja) 2012-08-30

Similar Documents

Publication Publication Date Title
JP5365647B2 (ja) 高周波モジュールの製造方法および高周波モジュール
US10535581B2 (en) Module for heat generating electronic component
US8030750B2 (en) Semiconductor device packages with electromagnetic interference shielding
US8368185B2 (en) Semiconductor device packages with electromagnetic interference shielding
US10849257B2 (en) Module
JP5480923B2 (ja) 半導体モジュールの製造方法及び半導体モジュール
US20200281102A1 (en) High-frequency module
TWI540698B (zh) 半導體封裝件與其製造方法
TWI358116B (en) Packaging structure and packaging method thereof
JP2010225620A (ja) 回路モジュール
JP2012253190A (ja) 半導体パッケージ及びその実装方法
JP2018170416A (ja) 電子部品モジュールの製造方法
TW200935577A (en) Packaging structure and packaging method thereof
US10573591B2 (en) Electronic component mounting board, electronic device, and electronic module
TW201340261A (zh) 半導體裝置及其製造方法
US8508023B1 (en) System and method for lowering contact resistance of the radio frequency (RF) shield to ground
US20130107469A1 (en) Insulating Ring for Packaging, Insulating Ring Assembly and Package
CN102044532A (zh) 无线通信模块及其制造方法
US9793241B2 (en) Printed wiring board
JP2012165329A (ja) 通信モジュール
WO2014188632A1 (ja) 放熱構造を有する半導体装置および半導体装置の積層体
US20220302355A1 (en) Mounting board and electronic device
US20080048310A1 (en) Carrier Board Structure Embedded with Semiconductor Component and Method for Fabricating the Carrier Board Structure
JP7130958B2 (ja) モジュール
JP6495701B2 (ja) 電子部品収納用パッケージおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130813

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130826

R150 Certificate of patent or registration of utility model

Ref document number: 5365647

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150