JP5480923B2 - 半導体モジュールの製造方法及び半導体モジュール - Google Patents

半導体モジュールの製造方法及び半導体モジュール Download PDF

Info

Publication number
JP5480923B2
JP5480923B2 JP2012029803A JP2012029803A JP5480923B2 JP 5480923 B2 JP5480923 B2 JP 5480923B2 JP 2012029803 A JP2012029803 A JP 2012029803A JP 2012029803 A JP2012029803 A JP 2012029803A JP 5480923 B2 JP5480923 B2 JP 5480923B2
Authority
JP
Japan
Prior art keywords
semiconductor module
ground wiring
substrate
module
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012029803A
Other languages
English (en)
Other versions
JP2012256842A (ja
Inventor
孝江 坂井
雅啓 村上
正彦 櫛野
義久 天野
真一 得能
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012029803A priority Critical patent/JP5480923B2/ja
Priority to BRBR102012011304-0A priority patent/BR102012011304A2/pt
Priority to US13/470,029 priority patent/US9076892B2/en
Priority to CN201210158325.3A priority patent/CN102779762B/zh
Publication of JP2012256842A publication Critical patent/JP2012256842A/ja
Application granted granted Critical
Publication of JP5480923B2 publication Critical patent/JP5480923B2/ja
Priority to US14/728,675 priority patent/US9230924B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01065—Terbium [Tb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、樹脂封止された半導体モジュールの製造方法及び半導体モジュールに関するものである。
従来、携帯電話等の電子機器に用いられる半導体モジュールは、高周波半導体素子と、周辺回路とを含む高周波回路が形成されている。そのため、高周波ノイズ等の遮蔽（シールド）が必要であり、前記半導体モジュールはモジュール全体を金属製シールドケースで覆う構成を有している。また、近年、前記電子機器の小型化の要求が高まっており、それに伴って、前記半導体モジュールの小型化、低背化の要求も高まっている。
しかしながら、従来の半導体モジュールの場合、モジュール基板に前記金属製シールドケースを取り付けるためのパット（ランド）を設ける必要があり、モジュールの小型化、低背化の妨げになっていた。
そこで、前記金属製シールドケースを省略した（金属シールドケースレス構造の）改良型の半導体モジュールが提案されている。次に、改良型の半導体モジュールについて図面を参照して説明する。図３４は従来の半導体モジュールの改良型の概略断面図であり、図３５〜図３９は図３４に示す半導体モジュールの製造工程を示す概略断面図である。
図３４に示すように、改良型の半導体モジュールＧは、モジュール基板９１と、モジュール基板９１の上面（部品実装面）に実装された半導体素子、コンデンサ、抵抗等の電子部品９２と、エポキシ樹脂等で形成され電子部品９２を封止する封止樹脂層９３と、封止樹脂層９３の表面に形成された外装シールド９４とを備えている。
モジュール基板９１の部品実装面には、信号導体９１１が形成されており、電子部品９２はボンディングワイヤＢｗを介して又は端子を直接、信号導体９１１に接続されている。モジュール基板９１の内部には接地ライン９１３が形成されており、接地ライン９１３は、下面に露出した部分を含んでいる。外装シールド９４は導電性を有する材料で構成されており、封止樹脂層９３の上面及び側面を覆うように形成されている。そして、外装シールド９４は側面のモジュール基板９１と対向する部分で、接地ライン９１３と接触している。外装シールド９４は接地ライン９１３と接触することで、接地される。これにより、電磁界、静電による影響（高周波ノイズ等）を遮断（シールド）できる。
改良型の半導体モジュールの製造工程は次のとおりである。モジュール基板９１に切断する前の集合基板９１０の上面に電子部品９２を実装する実装工程を行う（図３５参照）。そして、印刷手法等の従来よく知られた方法で、エポキシ樹脂等の絶縁性樹脂で集合基板９１０の上面を封止する封止樹脂層９３を形成する封止工程を行う（図３６参照）。このとき、集合基板９１０は、複数個のモジュール個片区画（切断、分離後、モジュール基板９１となる）が配列された構成を有している。
そして、封止樹脂層９３の隣り合うモジュール同士の境界部分に、ダイシングブレードを用いて上面側よりスリットを形成する第１ダイシング工程を行う。第１ダイシング工程では、封止樹脂層９３にスリットを形成すると同時に、集合基板９１０の一部も削り、集合基板９１０の内部に形成された接地ライン９１３を上面側に露出させる（図３７参照）。
印刷手法等の従来よく知られた方法を用いて、封止樹脂層９３に形成されたスリットに導電性ペーストを充填する（充填工程）。このとき、スリットに充填された導電性ペーストは集合基板９１０の接地ライン９１３と接触する。さらに、スリットに導電性ペーストが充填された封止樹脂層９３の上面に導電性ペーストを被覆する（被覆工程、図３８参照）。図３８に示すように、導電性ペーストは、接地ライン９１３と接触するように充填、被覆されることで、接地される。なお、この導電性ペーストの層は、半導体モジュールＧの外装シールド９４になる部分である。
集合基板９１０のモジュール同士の境界部分、すなわち、導電性ペーストが充填されたスリットの中央部分を、スリットの幅より薄い（第１ダイシング工程で用いたものよりも薄い）ダイシングブレードを用いて切断する、第２ダイシング工程を行う（図３９参照）。このように、第２ダイシング工程で用いるダイシングブレードを第１ダイシング工程で用いるものよりも薄くすることで、第２ダイシング工程の後、完成した半導体モジュールＧ（図３４参照）の側面に外装シールド９４が形成され、外装シールド９４を確実に接地することが可能である（特開２００４−１７２１７６号公報参照）。
図４０は第２ダイシング工程にて半導体モジュールが切り離される前の集合基板を示す平面図である。モジュールが２次元配列された集合基板９１０をダイシングブレード（第２ダイシング工程）で切断することで、複数個の半導体モジュールＧが製造される。
特開２００４−１７２１７６号公報
しかしながら、上述の方法で半導体モジュールを製造する場合、第１ダイシング工程で形成されたスリットに導電性ペーストを充填しているため、第２ダイシング工程において、ダイシングブレードと導電性ペーストとの接触面積が大きくなる。前記スリットに充填された導電性ペーストは金属成分を含むので、第２ダイシング工程において、導電性ペーストを切断するとき、ダイシングブレードにかかる負荷が大きくなる。
また、ダイシングブレードとの摩擦によって導電性ペーストから形成された外装シールドが剥離したり、欠けたり等の不良が発生する可能性が高くなる。さらに、第２ダイシング工程で除去される導電性ペーストの量が多くなる。以上のことより、生産性が低下しやすく、コストアップにつながる。
そこで本発明は、外装シールドを確実に接地するとともに、ダイシングブレード、外装シールにかかる負担を抑えることができる半導体モジュールの製造方法を提供することを目的とする。
さらに本発明は、小型・低背化を達成しつつ、生産性の高い半導体モジュールを提供することを目的とする。
上記目的を達成するために本発明は、集合基板上面のモジュール個片区画に電子部品を実装する実装工程と、前記電子部品が実装された上面を絶縁性の封止樹脂層で封止する封止工程と、前記封止樹脂層の上面から前記集合基板に備えられた接地配線に到達する穴を形成する穴あけ工程と、少なくとも、前記封止樹脂層の上面、前記穴の内面及び前記接地配線を覆うように導電材からなる導電膜を形成する成膜工程と、前記モジュール個片区画ごとに分割する分割工程とを備えていることを特徴とする。
この構成によると、分割工程時導電膜とダイシングブレード等の切断手段とが接触する面積を減らすことができるので、それだけ、切断手段の負担を減らし、生産性を高めることができる。また、成膜工程で封止樹脂層の上面と前記穴の内周とに同時に導電膜を成膜することで、導電膜を確実に接地することができ、それだけ、電磁波等の遮蔽性（シールド性）を高めることができる。
上記構成において、前記接地配線が、前記モジュール個片区画内に収まって配置されている集合基板を利用してもよい。
これにより、分割工程時に基板等を切断するダイシングブレードが接地配線と接触しないため、切断による金属破片の飛散を抑制するとともに、金属で形成された（硬い）配線を切断しないので、ダイシングブレードの負担を抑制することができる。
上記構成において、前記接地配線が、１個片につき複数個備えられた集合基板を利用し、前記穴あけ工程は、各接地配線に到達する複数の穴を形成してもよい。
この構成によると、作成された半導体モジュールの導電膜は複数箇所で接地配線に接続される。これにより、導電膜を確実に設置することが可能である。
上記構成において、前記接地配線が、最外層の配線層に配置された集合基板を利用してもよい。
上記構成において、前記接地配線上にソルダレジストが形成された集合基板を利用し、前記穴あけ工程時に前記封止樹脂層と前記ソルダレジストを除去するようにしてもよい。
上記構成において、前記接地配線が内層の配線層に配置されている集合基板を利用してもよい。
上記構成において、前記接地配線と前記封止樹脂層の間の前記穴が形成される領域に他の配線が形成されていない集合基板を利用してもよい。
上記目的を達成するため本発明は、集合基板上面のモジュール個片区画に電子部品を実装する実装工程と、前記電子部品が実装された上面を絶縁性の封止樹脂層で封止する封止工程と、前記集合基板と前記封止樹脂層とを貫通する穴を形成する穴あけ工程と、前記封止樹脂層の上面及び前記穴の内面を覆うように導電材からなる導電膜を形成する成膜工程と、前記モジュール個片区画ごとに分割する分割工程とを備えていることを特徴とする。
上記構成において、前記穴あけ工程は、前記集合基板上の配線が形成されていない部分を貫通するように前記穴を形成してもよい。
上記構成において、前記穴あけ工程は、少なくともひとつが前記モジュール個片区画の外周上に前記穴を形成してもよい。
上記構成において、前記モジュール個片区画が矩形状であり、前記穴あけ工程は、モジュール個片区画の角に少なくとも１つの前記穴を形成してもよい。
上記構成において、前記穴あけ工程は、複数のモジュール個片区画にまたがるよう少なくとも１つの前記穴を形成してもよい。
上記構成において、前記成膜工程は、前記穴全体に導電材を充填しないように、前記穴の内面に導電膜を形成してもよい。
これにより、分割工程時に用いられるダイシングブレード等の切断手段と導電膜との接触面積を減らし、導電部材の削りかすが飛散するのを抑制することができる。また、配線の削れかすが飛散するのも抑制することができる。
上記構成において、前記封止工程の後で前記成膜工程の前に、封止樹脂層に前記集合基板に到達しない深さの溝を形成する溝形成工程を備えていてもよい。
上記構成において、前記封止工程の後で前記成膜工程の前に、封止樹脂層及び前記集合基板に前記集合基板の一部まで削る深さの溝を形成する溝形成工程を備えていてもよい。
上記構成において、前記成膜工程は、前記溝全体に導電材を充填しないように、前記溝の内面にも導電膜を形成してもよい。
この構成によると、分割工程時に用いられるダイシングブレード等の切断手段と導電膜との接触面積を減らし、導電部材の削りかすが飛散するのを抑制することができる。また、配線の削りかすが飛散するのも抑制することができる。
さらに、導電膜が封止樹脂層に湿気の流入を抑制する効果も持ち、基板の一部まで削る深さまで導電膜を形成することより、湿気等の水分が浸入するのを抑制する効果を奏するので、リフロー時の樹脂クラック等を抑制することができる。
そして、分割工程時に用いられるダイシングブレード等の切断手段と導電膜との接触面積を減らし、導電部材の削りかすが飛散するのを抑制することができる。また、配線の削りかすが飛散するのも抑制することができる。
上記半導体モジュールの製造方法で製造される半導体モジュールとして、前記溝を境界として、独立して動作する複数のモジュール部を備えているものを挙げることができる。
本発明によると、外装シールドを確実に接地するとともに、ダイシングブレード、外装シールドにかかる負担を抑えることができる半導体モジュールの製造方法を提供することができる。
さらに本発明によると、小型・低背化を達成しつつ、生産性の高い半導体モジュールを提供することができる。
本発明にかかる半導体モジュールの一例の概略斜視図である。 図１に示す半導体モジュールをＩＩ−ＩＩである。 図１に示す半導体モジュールをＩＩＩ−ＩＩＩ線断面図である。 集合基板に電子部品を実装した状態の平面図である。 図４に示す集合基板の断面図である。 封止工程後の集合基板を示す平面図である。 図６の集合基板のＶＩＩ−ＶＩＩ線断面図である。 図６に示す集合基板のＶＩＩＩ−ＶＩＩＩ線断面図である。 穴あけ工程を模式的に示す平面図である。 図９に示す穴あけ工程後の集合基板の断面図である。 成膜工程により金属膜が形成された状態の集合基板の平面図である。 図１１に示す集合基板のＸＩＩ−ＸＩＩ線断面図である。 図１１に示す集合基板のＸＩＩＩ−ＸＩＩＩ線断面図である。 ダイシング工程にて切断した集合基板を示す平面図である。 図１４に示す集合基板のＸＶ−ＸＶ線断面図である。 図１４に示す集合基板のＸＶＩ−ＸＶＩ線断面図である。 本発明にかかる半導体モジュールの他の例の斜視図である。 図１７に示す半導体モジュールのＸＶＩＩ−ＸＶＩＩＩ線断面図である。 図１７に示す半導体モジュールのＸＩＸ−ＸＩＸ線断面図である。 封止工程後の封止樹脂の表面に溝を形成した集合基板の平面図である。 図２０に示す集合基板のＸＸＩ−ＸＸＩ断面図である。 穴あけ工程を模式的に示す平面図である。 図２２に示す穴あけ工程後の集合基板の断面図である。 成膜後の集合基板の正面図である。 図２４に示す集合基板のＸＸＶ−ＸＸＶ線断面図である。 図２４に示す集合基板のＸＸＶＩ−ＸＸＶＩ線断面図である。 ダイシング工程にて切断した集合基板を示す断面図である。 本発明にかかる半導体モジュールのさらに他の例の斜視図である。 図２８に示す半導体モジュールのＸＸＩＸ−ＸＸＩＸ線断面図である。 図２８に示す半導体モジュールのＸＸＸ−ＸＸＸ線断面図である。 本発明にかかる半導体モジュールのさらに他の例の斜視図である。 図３１に示す半導体モジュールの断面図である。 図３２に示す半導体モジュールを搭載基板に実装した状態の断面図である。 従来の半導体モジュールの改良型の概略断面図である。 従来の半導体モジュールの製造における実装工程を示す概略断面図である。 従来の半導体モジュールの製造における封止工程を示す概略断面図であるである。 従来の半導体モジュールの製造における第１ダイシング工程を示す概略図である。 従来の半導体モジュールの製造における充填工程を示す概略断面図である。 従来の半導体モジュールの製造における第２ダイシング工程を示す概略図である。 従来の集合基板を示す概略平面図である。 本発明にかかる半導体モジュールのさらに他の例の斜視図である。 図４１に示す半導体モジュールのＸＬＩＩ−ＸＬＩＩ線断面図である。 図４１に示す半導体モジュールのＸＬＩＩＩ−ＸＬＩＩＩ線断面図である。 封止工程後の封止樹脂の表面に凹穴を形成した集合基板の平面図である。 図４４に示す集合基板のＸＬＶ−ＸＬＶ断面図である。 溝形成工程を模式的に示す平面図である。 図４６に示す集合基板のＸＬＶＩＩ−ＸＬＶＩＩ断面図である。 成膜後の集合基板の正面図である。 図４８に示す集合基板のＸＬＩＸ−ＸＬＩＸ線断面図である。 図４８に示す集合基板のＬ−Ｌ線断面図である。 ダイシング工程にて切断した集合基板を示す断面図である。 本発明にかかる半導体モジュールのさらに他の例の斜視図である。 図５２に示す半導体モジュールのＬＩＩＩ−ＬＩＩＩ線断面図である。 図５２に示す半導体モジュールのＬＩＶ−ＬＩＶ線断面図である。 封止工程後の封止樹脂の表面に溝を形成した集合基板の平面図である。 図５５に示す集合基板のＬＶＩ−ＬＶＩ断面図である。 穴あけ工程を模式的に示す平面図である。 図５７に示す穴あけ工程後の集合基板の断面図である。 成膜後の集合基板の正面図である。 図５９に示す集合基板のＬＸ−ＬＸ線断面図である。 図５９に示す集合基板のＬＸＩ−ＬＸＩ線断面図である。 ダイシング工程にて切断した集合基板を示す断面図である。
以下に本発明の実施形態について図面を参照して説明する。なお、便宜上、部材符号及び（又は）ハッチングを省略する場合もあるが、かかる場合、他の図面を参照するものとする。
（第１の実施形態）
図１は本発明にかかる半導体モジュールの一例の概略斜視図であり、図２は図１に示す半導体モジュールをＩＩ−ＩＩ線断面図であり、図３は図１に示す半導体モジュールをＩＩＩ−ＩＩＩ線断面図である。まず、図１、図２及び図３を参照して、本発明にかかる半導体モジュールＡの構造について説明する。
図１〜図３に示すように、本発明にかかる半導体モジュールＡは、平面的に見て（平面視）正方形形状を有している。半導体モジュールＡは、モジュール基板１と、モジュール基板１の上面（一主面であり以下において部品実装面と称する場合もある）に実装された複数個の電子部品２と、これらの電子部品２を含むモジュール基板１の上面を封止する封止樹脂層３と、封止樹脂層３の上面を覆う外装シールド４と、外装シールド４と一体に形成された接続部５とを備えている。モジュール基板１は、本発明の「基板」の一例であり、後述の集合基板１００を切り分けることで得られる基板である。なお、実際の製造工程では、集合基板１００は、電子部品２の実装、封止樹脂層３、外装シールド４、接続部５等の形成が終了した後に切断されるものであり、詳細は後述する。
モジュール基板１は、所定の厚みを有する多層基板であり、平面視で正方形形状を有している。モジュール基板１の上面に所定のパターンで形成された導電膜であり、電子部品２の端子と電気的に接続される表面配線１１が形成されている。また、モジュール基板１の下面には、表面配線１１と同様、所定パターンの導電膜である下面配線１２が形成されている。さらに、モジュール基板１は複数の層を備えた基板であり、層と層との間に内層配線１３が形成されている。なお、上面配線１１、下面配線１２及び配送配線１３は低抵抗の金属薄膜、例えば、銅の薄膜で構成されている。
また、上面配線１１は、電子部品２の接地端子と接続される上面接地配線１１１を備えている。また、下面配線１２も同様に、半導体モジュールＡを不図示の搭載基板に実装したとき、搭載基板の接地線と接続する下面接地配線１２１を備えている。そして、上面接地配線１１１と下面接地配線１２１とは、ビアホール１４を介して接続されており、半導体モジュールＡを搭載基板に実装することで、下面接地配線１２１が接地されるとともに、上面接地配線１１１も接地される。
なお、内層配線１３にも、接地配線（不図示）が含まれていてもよい。内層配線１３に含まれる接地配線は、配置されている層のできるだけ広い部分に形成されることが好ましい。このように、内層配線１３の接地配線を大きくすることで、モジュール基板１の下面側からの電磁界、静電等による影響（高周波ノイズ等）を遮断（シールド）する効果を得ることが可能である。
また、上面配線１１、下面配線１２及び内層配線１３は、電気信号を送信するための配線でもある。半導体モジュールＡを搭載基板に実装したとき、半導体モジュールＡの外部の機器と、実装された電子部品２との間の信号の送受信を上面配線１１、下面配線１２及び内層配線１３を介して行っている。
モジュール基板１の上面に実装された複数個の電子部品２は、図２に示すように、半導体素子２１、及び、抵抗、インダクタ、コンデンサなどの受動部品２２等を含んでいる。これら複数個の電子部品２は、目的とする機能を発揮するように適宜選択され、モジュール基板１の部品実装面に実装されている。例えば、半導体モジュールＡが携帯電話の無線送受信用のモジュールとして用いられる場合には、半導体素子２１として、ＲＦ−ＩＣ（Radio Frequency Integrated Circuit）などが用いられる。
受動部品２２は、チップ型電子部品（チップ部品）である。受動部品２２は、例えば、セラミックス焼成体を素体とし、その両端部に外部端子電極を備えた構成を有している。
上述した複数個の電子部品２は、モジュール基板１の上面の所定の位置に実装されることで、モジュール基板１の上面配線１１（図２参照）等を介して互いに接続されたり、或いは、接地されたりする。このことによって、半導体モジュールＡは集積回路を構成している。なお、半導体モジュールＡにおいて、モジュール基板１の上面に実装される半導体素子２１は、ＷＬ−ＣＳＰ（Wafer Level Chip Size Package）に構成されたＩＣである。また、モジュール基板１には、必要に応じて、ＢＰＦ（Band Pass Filter）、水晶振動子などの部品が実装される場合もある。
そして、電子部品２が実装されたモジュール基板１の上面は、上述しているように電子部品２とともに封止樹脂層３で覆われている。この封止樹脂層３は、電子部品２を封止して絶縁層を成すものであり、モジュール基板１の上面の全体を覆うように形成されている。封止樹脂層３が形成されていることで、電子部品２や上面配線１１が外部からの応力、湿気や汚染物質から保護されている。封止樹脂層３は絶縁性の樹脂で構成されており、例えば、エポキシ樹脂で構成されている。なお、封止樹脂層３はこの構成に限定されるものではなく、モジュール基板１の上面及び電子部品２を封止できる樹脂等を広く採用することができる。
半導体モジュールＡには、四隅に上面から下面に向かって延びる断面扇形形状の凹溝Ｃｇが形成されている。凹溝Ｃｇは半導体モジュールＡの上面から、封止樹脂層３を貫通し、モジュール基板１の上面に到達している。
そして、封止樹脂層３の上面を覆うように、外装シールド４が形成されている。外装シールド４は、導電性を有する金属膜であり、例えば、銅やニッケル等で構成されている。半導体モジュールＡでは、外装シールド４は封止樹脂層３の上面全体を覆っており、封止樹脂層３の上面にしっかり固着している。また、凹溝Ｃｇの内部には、外装シールド４と同じ金属膜で、外装シールド４と一体に（導通状態で）形成された接続部５を備えている。
また、接続部５は、凹溝Ｃｇの内周面を覆うように配置された内周部分５１と、内周部分の外装シールド４と反対側の端部に形成され、モジュール基板１の上面に形成された上面接地配線１１１と電気的に接続する接触部分５２とを有している。上面接地配線１１１と接続部５とが電気的に接続されることで、接続部５（内周部分５１）と一体的に形成された外装シールド４も、上面接地配線１１１と電気的に接続される。なお、図３に示しているように、上面接地配線１１１は、モジュール基板１の下面に形成された下面接地配線１２１とビアホール１４を介して接続されている。そして、下面接地配線１２１が接地される（例えば、搭載基板の接地線と接続される）ことで外装シールド４が接地される。
このことから、外装シールド４が電磁シールドを構成し、電磁界、静電による影響（高周波ノイズ等）を遮断（シールド）することが可能である。なお、半導体モジュールＡでは、外装シールド４で半導体モジュールＡの側面を覆っていない構成となっているが、半導体モジュールＡが薄いので、外装シールド４（側面を覆わない構成）で十分なシールド効果を得ることが可能である。
また、半導体モジュールＡでは、接触部分５２がモジュール基板１の上面に配置された上面接地配線１１１と接触する構成となっている。上面接地配線１１１と接触部分５２とが平板状に形成されているので、上面接地配線１１１と接触部分５２との接触面積を広くすることができる。このことから、外装シールド４を確実に接地することが可能である。
また、図３の右側の接続部５と接続する上面接地配線１１２のように、モジュール基板１の端部より内側に形成されるものであってもよい。この上面接地配線１１２についての特徴、効果については後述の製造方法で詳しく説明する。また、半導体モジュールＡでは、接続部５が四隅に形成されているものを示しているが、外装シールド４を確実にシールドできるものであれば四隅に限定されるものではない。例えば、四隅のうちのいずれか１つ以上の場所に形成されていてもよいし、四隅ではない部分に形成されていてもよい。
次に、本発明にかかる半導体モジュールＡの製造方法について新たな図面を参照して説明する。図４〜図１６は半導体モジュールＡを製造するときの各工程を模式的に示す図である。
図４は集合基板に電子部品を実装した状態の平面図であり、図５は図４に示す集合基板の断面図である。なお、図４では配線パターンである上面配線１１の記載を省略しているが、実際には集合基板１００のモジュール基板１を構成する部分に、それぞれ同一の上面配線１１が形成されているものとする。また、図４において、水平方向をＸ方向、紙面内でＸ方向と直交する方向をＹ方向とする。また、図４に示す集合基板１００では、便宜上、上面配線１１のうち、接地線として用いられる上面接地配線のみ表示している。
まず、モジュール基板１を並べて組み合わせた形状の集合基板１００を準備する。この集合基板１００は、多層基板であり、集合基板１００は、同じ形状及び大きさのモジュール個片区画１０１を備えている。ここで、図４では、モジュール個片区画１０１を特定するため、境界部分を一点鎖線（境界線）で示しているが、実際の集合基板１００には、モジュール個片区画１０１の境界線が形成されているわけではない。
なお、モジュール個片区画１０１は切断後モジュール基板１となる部分であり、正方形形状を有している。後のダイシング工程において、モジュール個片区画１０１の隣り合う部分に設けられたダイシングライン（不図示）でＸ方向又はＹ方向に切断することで、モジュール個片区画１０１は個々のモジュール基板１に分離される。なお、ダイシングラインは、集合基板１００に実際に形成されていてもよく、ダイサーの制御部に位置情報（座標、長さ等）として備えられた仮想のラインであってもよい。
集合基板１００には、上面配線１１、下面配線１２及び内層配線１３が備えられている。なお、上面配線１１、下面配線１２及び内層配線１３は全てのモジュール個片区画１０１で共通した形状及び大きさを有している。
図４、図５に示すように、モジュール基板１を並べて組み合わせた形状の集合基板１００の上面（部品実装面）に、半導体素子２１、受動部品２２等の複数個の電子部品２をはんだ付けにて実装する（実装工程）。上面配線１１は複数の配線パターンで形成されており、複数個の電子部品２の端子はそれぞれ予め決められた上面配線１１と接続するように実装される。また、上面接地配線１１１は、モジュール個片区画１０１の一部に入る位置に形成されている。上面接地配線１１１について詳しく説明する。
図４に示すように、上面接地配線１１１は平面視円形状であり、上面接地配線１１１はモジュール個片区画１０１の四隅に配置されている。集合基板１００では、モジュール個片区画１０１が２次元に等間隔に配列されているので、全てのモジュール個片区画１０１の隅部が集合する部分に上面接地配線１１１が形成されている。なお、上面接地配線１１１とモジュール個片区画１０１とが重なる部分は扇形状になっている。上面接地配線１１１を配置した状態で、後述のダイシング工程で集合基板１００を切断することで、モジュール基板１の四隅には、平面視扇形状の上面接地配線１１１が残る。
また、集合基板１００に配置された上面接地配線のうち、図中中央の段の右から２つ目に、モジュール個片区画１０１の角部の内部に分割して形成された上面接地配線１１２を備えていてもよい。なお、図４に示すように、上面接地配線１１１と上面接地配線１１２との両方を含む構成であってもよいし、上面接地配線１１１又は上面接地配線１１２のいずれか一方のみを含む構成であってもよい。
半導体モジュールＡでは、電子部品２は表面実装されるので、例えば、次の手順で電子部品が実装される。まず、集合基板１００の上面に形成された上面配線１１に印刷手法を用いてクリームはんだを塗布する。そして、マウンターを利用して、複数個の電子部品２（半導体素子２１、受動部品２２）のそれぞれの端子が、予め決められた上面配線１１と接続するように配置する。そして、電子部品２が配置された集合基板１００をリフロー炉で加熱し、はんだを溶かすことで電子部品２を上面配線１１に固定する。なお、このリフロー工程での上面接地配線１１１又は上面接地配線１１２の酸化を抑制するため、上面接地配線１１１、１１２にソルダレジストが形成されていてもよい。また、接地配線を内層に置くことによっても同様の効果を得ることが可能である。
実装工程により複数個の電子部品２が実装された集合基板１００の上面に絶縁性樹脂の封止樹脂層３を形成する（封止工程）。図６は封止工程後の集合基板を示す平面図であり、図７は図６の集合基板のＶＩＩ−ＶＩＩ線断面図であり、図８は図６に示す集合基板のＶＩＩＩ−ＶＩＩＩ線断面図である。
図６に示すように、電子部品２が実装された集合基板１００の上面には、例えば、トランスファーモールド法によって形成された絶縁性樹脂の封止樹脂層３が形成されている。封止工程では、絶縁性樹脂として、例えば、エポキシ樹脂が用いられる。エポキシ樹脂は熱硬化性の樹脂であり、集合基板１００の上面を覆うように配置した後、加熱されることで硬化する。なお、エポキシ樹脂の硬化前の流動性（粘性）を調整するために、無機質フィラーが添加される場合もある。図６に示すように、封止樹脂層３は、集合基板１００の上面の全体を覆う。トランスファーモールド法では、集合基板１００に成形型（金属、カーボン等）を取り付け、成形型の内部にエポキシ樹脂が注入される。このとき、成形型を加熱することで、エポキシ樹脂を加熱する。熱硬化性樹脂であるエポキシ樹脂は、金型からの熱を受けて硬化する。
封止工程ののち、集合基板１００の封止樹脂層３に断面円形の凹穴３０を形成する（穴あけ工程）。図９は穴あけ工程を模式的に示す平面図であり、図１０は図９に示す穴あけ工程後の集合基板の断面図である。穴あけ工程は、レーザー光Ｌｓを所定の位置に照射し、上面接地配線１１１、上面接地配線１１２の上部の封止樹脂層３に凹穴３０を形成する。なお、不図示の加工装置は、凹穴３０を形成する場所（レーザー光Ｌｓを照射する場所）のＸ座標値及びＹ座標値に基づいて、上面接地配線１１１の上部にレーザー光Ｌｓを照射し、凹穴３０を形成する。
なお、凹穴３０の内径は円形状の上面接地配線１１１の外径よりも小さい円筒形状の穴であり、底面は上面接地配線１１１に到達するように形成される。すなわち、凹穴３０を形成することで、封止樹脂層３の上面接地配線１１１の上側部分を取り除いている。また、レーザー光Ｌｓを用いて凹穴３０を形成しているが、これに限定されるものではなく、ドリル等の機械的な工作装置を利用してもよいし、エッチング法等を用いることも可能である。また、これら以外にも、封止樹脂層３を精度良く形成することができる方法を採用することができる。また、上面接地配線１１２の上部に形成される凹穴３０は、４個の上面接地配線１１２の外周部で形成される四角形の内部に収まる形状、大きさである。
上面接地配線１１１、上面接地配線１１２にソルダレジストが形成されている場合、封止工程で封止樹脂層３を形成した後にソルダレジストを取り除くようにすれば、上面接地配線１１１と接続部５の接触部分５２とを確実に導通状態にすることができる。ソルダレジストは、穴あけ工程のとき、レーザー光で封止樹脂層３を除去するときにソルダレジストを同時に除去することが可能である。
図９に示すように、凹穴３０はモジュール個片区画１０１の角部が集まる部分、換言すると、ダイシングラインが交差する部分に形成されている。これにより、１つの凹穴３０で４個のモジュール個片区画１０１のすべての角部に凹溝Ｃｇを形成することができるので製造効率を高めることが可能である。なお、凹穴３０は必ずしも、ダイシングラインが交差する部分に形成する必要はなく、一つのモジュール個片区画１０１の内部に完全に収まるように形成されていてもよいし、２個のモジュール個片区画１０１にまたがるように形成されていてもよい。また、凹穴３０として断面円形状のものとしているが、これに限定されるものではなく、楕円形であってもよく、正方形、ひし形等の多角形であってもよい。
穴あけ工程にて凹穴３０が形成された後、封止樹脂層３の上面に金属膜を成形する（成膜工程）。図１１は成膜工程により金属膜が形成された状態の集合基板の平面図であり、図１２は図１１に示す集合基板のＸＩＩ−ＸＩＩ線断面図であり、図１３は図１１に示す集合基板のＸＩＩＩ−ＸＩＩＩ線断面図である。図１１〜図１３に示すように、上面に封止樹脂層３が形成され、凹穴３０が形成された集合基板１００の上面、すなわち、封止樹脂層３の上面から、めっき手法により金属膜を形成する。成膜工程によって、形成された金属膜は、封止樹脂層３の上面全体を均一又は略均一にカバーするように形成される。
成膜工程において、金属膜は、封止樹脂層３の上面だけでなく、凹穴３０の内周面にも形成される（図１３参照）。そして、金属膜は凹穴３０の底面にも形成される。すなわち、成膜工程によって形成された金属膜は、凹穴３０の底面及び内周面に形成され、凹穴３０の底面に形成された金属膜は上面接地配線１１１、上面接地配線１１２と接触する。なお、この成膜工程によって形成された金属膜が、図１、図３等に示される外装シールド４及び接続部５を構成する。
図１２、図１３に示すように、外装シールド４は、封止樹脂層３の上面、すなわち、電子部品２が実装されたモジュール基板１（ダイシング工程前のときは集合基板１００）の上面を覆う。そして、外装シールド４は、凹穴３０に形成された接続部５の内周部分５１及び接触部分５２を介して、上面接地配線１１１、上面接地配線１１２と電気的に接続される。そして、上面接地配線１１１、上面接地配線１１２と下面接地配線１２１とがビアホール１４で電気的に接続されているので、例えば、分離後の半導体モジュールＡが搭載基板に実装されたとき、下面接地配線１２１が接地され、下面接地配線１２１と接続された上面接地配線１１１、上面接地配線１１２と接続された外装シールド４も接地される。なお、外装シールド４は、例えば、銅のような、低抵抗の金属で形成されていることが好ましい。
成膜工程において外装シールド４及び接続部５が形成された集合基板１００を、切断、分離する（ダイシング工程：分割工程）。図１４はダイシング工程にて切断した集合基板を示す平面図であり、図１５は図１４に示す集合基板のＸＶ−ＸＶ線断面図であり、図１６は図１４に示す集合基板のＸＶＩ−ＸＶＩ線断面図である。ダイシング工程では、高速回転するダイシングブレードＤｂを、モジュール個片区画１０１の境界部分に形成されたダイシングラインに沿って移動することで、切断、分離し、個々の半導体モジュールＡに個片化する。
詳しく説明すると、ダイシング工程では、集合基板１００の上面に配置された複数個の円形の上面接地配線１１１のすべてを４等分する。そのため、ダイシング工程でダイシングブレードＤｂが移動する線（ダイシングライン）はＸ方向或いはＹ方向に延び、隣り合う上面接地配線１１１の中心を通るように設定される。このようにダイシングラインを設定することで、回転しているダイシングブレードＤｂをダイシングラインに沿って移動させることで、四隅に平面視扇形状の上面接地配線１１１を備えた半導体モジュールＡに個片化することができる。
以上示した複数の工程を経て形成された半導体モジュールＡは、側面がダイシングブレードＤｂによる切断端面となっている。このことから、ダイシング工程において、金属膜（外装シールド４）とダイシングブレードとの接触面積を小さくすることができる。これにより、金属膜とダイシングブレードとの摩擦による外装シールドの剥離、欠け等の不具合を抑制することができる。また、金属膜（外装シールド４）とダイシングブレードとの接触面積を小さくすることで、ダイシングブレードに大きな負担がかかるのを抑制することができ、ダイシングブレードの寿命を延ばすことができ、それだけ、半導体モジュールの生産性を高めることが可能である。
また、上面接地配線１１２は、モジュール個片区画１０１内部に配置されているのでダイシング工程でダイシングブレードＤｂに切断されない。これにより、ダイシングブレードＤｂの負担を減らすことができる。
また、封止樹脂層３の側面に形成された凹溝Ｃｇに接続部５が形成されており、接続部５を介して外装シールド４がモジュール基板１の上面接地配線１１１又は上面接地配線１１２に接続されるので、ケースを用いる場合に比べて低背化、小型化が可能である。また、接続部５の接触部分５２と上面接地配線１１１とが面接触していることで接触が不安定になりにくい。また、四隅に接続部５が形成されていることで、外装シールド４を確実に接地することができ、電磁界、静電等による影響（高周波ノイズ等）を遮断（シールド）する効果を高めることができる。
以上のことから、本発明の半導体モジュールＡは、小型、低背であるとともに、製造に要する材料も減らすことができ、生産性が高い。
（第２の実施形態）
本発明にかかる半導体モジュールの他の例について図面を参照して説明する。図１７は本発明にかかる半導体モジュールの他の例の斜視図であり、図１８は図１７に示す半導体モジュールのＸＶＩＩ−ＸＶＩＩＩ線断面図であり、図１９は図１７に示す半導体モジュールのＸＩＸ−ＸＩＸ線断面図である。なお、図１７等に示す半導体モジュールＢは、外装シールド４ｂ及び図１９中右側の接続部５がモジュール基板１の内層配線１３の接地配線（内層接地配線１３１）に接続されている以外は、半導体モジュールＡと同じ構成を有している。半導体モジュールＢを構成する部分のうち、半導体モジュールＡを構成する部分と実質上同じ部分には、同じ符号を付すとともに、詳細な説明は省略する。
図１７に示しているように、外装シールド４ｂは、封止樹脂層３の上面を覆う上面シールド４１ｂと、封止樹脂層３の側面を覆う側面シールド４２ｂとを備えている。さらに詳しく説明すると、上面シールド４１ｂは半導体モジュールＡの外装シールド４と同様の形状である、すなわち、四隅に扇形の切り欠きが形成された正方形状の板材である。図１７等に示すように、側面シールド４２ｂは、長方形状の板部材であり、長手方向両端部が接続部５とつながるように封止樹脂層３の側面を覆う板状の部材である。また、側面シールド４２ｂは一方の長辺で上面シールド４１ｂとつながっている（図１７、図１８参照）。なお、図１７等に示す外装シールド４ｂでは上面シールド４１ｂと側面シールド４２とは一体に形成されている。また、同様に側面シールド４２ｂと接続部５とが一体に形成されている。
半導体モジュールＢでは半導体モジュールＡと同様に、接続部５がモジュール基板１の上面に形成された上面接地配線１１１と電気的に接続される。これにより、外装シールド４ｂが接地される、すなわち、上面シールド４１ｂ及び側面シールド４２ｂが接地される。このことから、外装シールド４ｂの電磁界、静電による影響（高周波ノイズ等）を遮断（シールド）する効果を高めることが可能である。また、モジュール基板１と側面シールド４２ｂとの間に絶縁樹脂である封止樹脂層３が配置されるので、半導体モジュールＢを搭載基板（不図示）のはんだ付けを行ったとき、はんだが側面シールド４２ｂと接触するのを抑制することができ、回路が短絡するのを抑制することが可能である。
また、図１９に示すように、接続部５がモジュール基板１の内層配線１３のうち接地された配線（内層接地配線１３１）に接続されている。通常の多層基板では、層内に大面積の内層接地配線１３１を備えている場合が多い。このような内層接地配線１３１に接続部５を接続することで、大面積の接地線に最短距離で接続することができるので、外装シールド４ｂのシールド効果を高めることが可能である。また、上面接地配線１１１を省略することも可能であるので、半導体モジュールＢを小型化することが可能である。
なお、図１９の右側の接続部５のみが内層接地配線１３１と接続しているが、これに限定されるものではなく、四隅の接続部５の全てが内層接地配線１３１と接続していてもよく、或いは、四隅の接続部５の全てが上面接地配線１１１と接続していてもよい。また、内層接地配線１３１に接続する接続部５と上面接地配線１１１に接続する接続部５をそれぞれ１つ以上備えていてもよい。さらには、接続部５が下面接地配線１２１と接続してもよい。
次に図１７に示す半導体モジュールＢの製造工程について、新たな図面を参照して説明する。図２０〜図２６は図１２に示す半導体モジュールを製造する工程の一部を模式的に示す図である。半導体モジュールＢの製造工程では、実装工程及び封止工程までは半導体モジュールＡの製造工程と同じである。すなわち、集合基板１００上面に複数の電子部品２を実装し、絶縁性の樹脂で集合基板１００の上面を封止する。
図２０は封止工程後の封止樹脂の表面に溝を形成した集合基板の平面図であり、図２１は図２０に示す集合基板のＸＸＩ−ＸＸＩ断面図である。封止工程（図６参照）で集合基板１００の上面に封止樹脂層３を形成した状態で、封止樹脂層３の上面に、隣り合う上面接地配線１１１を通過するように直線状の溝３１を形成する。図２１に示すように、溝３１の深さは封止樹脂層３の上下方向の厚み未満、すなわち、溝３１の底面が集合基板１００に到達しないようになっている。これにより、集合基板１００の上面に形成された上面配線１１が溝３１から露出するのを抑制することができる。このことは、後述の成膜工程で形成された金属膜が上面配線１１と電気的に接続されるのを抑制する。
溝形成工程で溝３１を形成した後、溝の交差部分、すなわち、上面接地配線１１１の上部に断面円形の凹穴３０を形成する（穴あけ工程）。図２２は穴あけ工程を模式的に示す平面図であり、図２３は図２２に示す穴あけ工程後の集合基板の断面図である。穴あけ工程では、レーザー光Ｌｓを上面接地配線１１１の上部の封止樹脂層３に照射し、凹穴３０を形成する（図２３参照）。なお、凹穴３０は溝３１よりも深く、凹穴３０は上面接地配線１１１に到達するように形成される（図２３参照）。
穴あけ工程で凹穴３０を形成した後、集合基板１００の封止樹脂層３を含む上面を覆うように金属膜を成膜する。図２４は成膜後の集合基板の正面図であり、図２５は図２４に示す集合基板のＸＸＶ−ＸＸＶ線断面図であり、図２６は、図２４に示す集合基板のＸＸＶＩ−ＸＸＶＩ線断面図である。
上面に凹穴３０及び溝３１が形成されている封止樹脂層３の上面に、導電性を有する金属膜を形成する（成膜工程）。なお、成膜工程における金属膜の形成方法については、半導体モジュールＡの製造工程の成膜工程と同じ方法である。成膜工程において、金属膜は、封止樹脂層３の上面だけでなく、凹穴３０及び溝３１の底面及び内壁面にも形成される（図２４、２５、２６参照）。凹穴３０の底面に形成された金属膜は上面接地配線１１１と接触する。なお、この成膜工程によって形成された金属膜が、図１７、図１８、図１９等に示される外装シールド４及び接続部５を構成する。
成膜工程において外装シールド４及び接続部５が形成された集合基板１００を、切断、分離する（ダイシング工程）。図２７はダイシング工程にて切断した集合基板を示す断面図である。ダイシング工程では、半導体モジュールＡを個片化する工程と同じである。なお、ダイシングブレードＤｂが移動するダイシングラインは、溝３１の底面の中心部分であり、ダイシングブレードＤｂは、溝３１の底面及び凹穴３０の底面を切断する。
ダイシング工程では、溝３１の底面及び凹穴３０の底面を切断するものであり、ダイシングブレードＤｂと金属膜（外装シールド４ｂ）との接触面は、金属膜（外装シールド４ｂ）の厚み部分のみとなる。このことから、ダイシング工程において、金属膜（外装シールド４ｂ）とダイシングブレードとの接触面積を小さくすることができ、金属膜とダイシングブレードとの摩擦による外装シールドの剥離、欠け等の不具合を抑制することができる。また、金属膜（外装シールド４ｂ）とダイシングブレードとの接触面積を小さくすることで、ダイシングブレードに大きな負担がかかるのを抑制することができ、ダイシングブレードの寿命を延ばすことができ、それだけ、半導体モジュールの生産性を高めることが可能である。
また、溝形成工程において、溝３１が集合基板１００に到達しないように形成することで、溝３１の底面に形成される金属膜と集合基板１００との間には封止樹脂層３が残る。そして、ダイシング工程では、ダイシングブレードＤｂが溝３１の底面に形成された金属膜を切断するので、切断端面である半導体モジュールＢの側面の中間部分では、側面シールド４２ｂとモジュール基板１との間から封止樹脂層３が露出する。このように、封止樹脂層３が露出することで、上述しているように、半導体モジュールＢを搭載基板（不図示）に実装し、はんだ付けしたとき、半導体モジュールＢの側面に付着したはんだで外装シールド４ｂが接地線以外の信号線と接続される不具合を抑制することが可能である。
また、第２の実施形態のその他の効果は、上述の第１の実施形態と同様である。
（第３の実施形態）
本発明にかかる半導体モジュールのさらに他の例について新たな図面を参照して説明する。図２８は本発明にかかる半導体モジュールのさらに他の例の斜視図であり、図２９は図２８に示す半導体モジュールのＸＸＩＸ−ＸＸＩＸ線断面図であり、図３０は図２８に示す半導体モジュールのＸＸＸ−ＸＸＸ線断面図である。図２８、図２９、図３０に示す半導体モジュールＣは、第１モジュール部Ｃ１と第２モジュール部Ｃ２とを備えた複合型のモジュールであり、外装シールド４ｃ及び接続部５ｃ以外は、実質上、第２の実施形態の半導体モジュールＢと同じ構成を有しており、実質上同じ部分には同じ符号が付してある。また、実質上同じ部分の詳細な説明は省略する。
図２８に示すように、平面視長方形状を有しており、四隅に接続部５ｃが形成されている。半導体モジュールＣは、第１モジュール部Ｃ１及び第２モジュール部Ｃ２を備えており、第１モジュール部Ｃ１と第２モジュール部Ｃ２との間には、溝部６が形成されている。そして、溝部６の中間部分には、円筒形状の接続部７が形成されている。すなわち、半導体モジュールＣには、四隅と中央部分の５箇所に接続部５ｃ、７が形成されている。接続部５ｃ、７が形成されていることで、外装シールド４ｃを確実に接地することができる。また、中央部分に接続部７を形成することで、外装シールド４ｃの遮蔽性を高めることが可能となる。
図２９、図３０に示すように、溝部６の底面及び内壁には、金属膜（外装シールド４ｃの一部）が形成されており、例えば、第１モジュール部Ｃ１に実装されている電子部品２からの、電磁界、静電等による影響（高周波ノイズ等）を遮断（シールド）し、第２モジュール部Ｃ２に実装されている電子部品２の誤作動を低減する。また、逆に、第２モジュール部Ｃ２に実装された電子部品２からの、電磁界、静電による影響（高周波ノイズ等）を遮断（シールド）し、第１モジュール部Ｃ１に実装されている電子部品の誤作動を低減することができる。このように、複数の機能を１つのモジュールに集積することで、個々に形成する場合に比べて、小型化することが可能である。また、製造工程も減らすことができるのでタクトタイムを減らすことができ、それだけ、生産性が高くなる。
なお、製造方法は、第２の実施形態と同様である。すなわち、集合基板の第１モジュール部Ｃ１となる領域と第２モジュール部Ｃ２となる部分に電子部品を実装し、樹脂封止をした後、ダイシングライン上に溝３１を形成する。このとき、第１モジュール部Ｃ１及び第２モジュール部Ｃ２との境界部分にも溝３１を形成する。そして、上面に金属膜を形成した後、ダイシングラインに沿ってダイシングブレードを移動させ、半導体モジュールＣに分割する。このように、半導体モジュールＣを個片化することで、図２８に示すように、上面は上面シールド４１ｃで、側面は側面シールド４２ｃで、そして、第１モジュール部Ｃ１と第２モジュール部Ｃ２の境界部分は溝部６に形成された金属膜でそれぞれシールドするので、第１モジュール部Ｃ１及び第２モジュール部Ｃ２を確実に動作させることができる。
なお、図２８等に示す半導体モジュールＣでは、第１モジュール部Ｃ１と第２モジュール部Ｃ２との境界の中央部分に円筒形の接続部７を備えた構成となっているが、四隅の接続部５ｃで外装シールド４ｃを確実に接地することができる場合、接続部７を省略してもよい。また、図２４に示す集合基板１００の複数のモジュール個片区画の隣り合うモジュール個片区画の溝３１を切断しないようにしても製造することが可能である。さらに、本実施形態では、２個の独立した動作を行うモジュール部を備えているものを例にしているが、これに限定されるものではなく、３個以上のモジュール部を含む構成としてもよい。このとき、隣り合うモジュール部の境界の全てを、本実施形態と同様に溝部６を形成し、シールドできるようにしてもよいし、互いに影響を及ぼすモジュール部の境界部分にのみ溝部６を形成し、シールドするようにしてもよい。
第３の実施形態のその他の効果は、上述の第１、第２の実施形態と同様である。
（第４の実施形態）
本発明にかかる半導体モジュールのさらに他の例について図面を参照して説明する。図３１は本発明にかかる半導体モジュールのさらに他の例の斜視図であり、図３２は図３１に示す半導体モジュールの断面図であり、図３３は図３２に示す半導体モジュールを搭載基板に実装した状態の断面図である。図３１に示す半導体モジュールＤは、接続部５ｄが異なる以外、第１の実施形態に示す半導体モジュールＡと同じ構成を有するものであり、実質上同じ部分には同じ符号を付すとともに、同じ部分の詳細な説明は省略する。さらに製造工程についても、穴あけ工程で貫通孔を形成する以外は、同様の構成を有しているので、詳しい説明は省略する。
図３１、図３２に示すように、半導体モジュールＤは、上面から下面に繋がった溝Ｃｇｄが形成されており、その溝Ｃｇｄの側壁部に外装シールド４と同じ金属膜の接続部５ｄが形成されている。そして、図３３に示すように、接続部５ｄが搭載基板Ｔｂの接地配線Ｐｅとはんだ付けで直接はんだ付けされる。これにより、モジュール基板１の上面に上面接地配線１１１、下面に下面接地配線１２１及び上面接地配線１１１と下面接地配線１２１とを接続するビアホール１４を省略することができる。
このことから、モジュール基板１を上面接地配線１１１及び（又は）下面接地配線１２１を減らすので、小型化することができるとともに、簡略化することが可能である。また、製造工程において、穴あけ工程で貫通孔を形成すればよいので、深さの制御が不要であり、それだけ、製造が簡単である。また、平面状の底面を形成する必要がないので、ドリルを用いて穴あけ工程を行うことができる。
第４の実施形態のその他の効果は、上述の第１〜第３の実施形態と同様である。
（第５の実施形態）
本発明にかかる半導体モジュールの他の例について図面を参照して説明する。図４１は本発明にかかる半導体モジュールの他の例の斜視図であり、図４２は図４１に示す半導体モジュールのＸＬＩＩ−ＸＬＩＩ線断面図であり、図４３は図４１に示す半導体モジュールのＸＬＩＩＩ−ＸＬＩＩＩ線断面図である。なお、図４１等に示す半導体モジュールEは、外装シールド４ｅ及び図４３中右側の接続部５がモジュール基板１の内層配線１３の接地配線（内層接地配線１３１）に接続されている以外は、半導体モジュールＡと同じ構成を有している。半導体モジュールＥを構成する部分のうち、半導体モジュールＡを構成する部分と実質上同じ部分には、同じ符号を付すとともに、詳細な説明は省略する。
図４１に示しているように、外装シールド４ｅは、封止樹脂層３の上面を覆う上面シールド４１ｅと、封止樹脂層３の側面を覆う側面シールド４２ｅとを備えている。さらに詳しく説明すると、上面シールド４１ｅは半導体モジュールＡの外装シールド４と同様の形状である、すなわち、四隅に扇形の切り欠きが形成された正方形状の板材である。図４１等に示すように、側面シールド４２ｅは、長方形状の板部材であり、長手方向両端部が接続部５とつながるように封止樹脂層３の側面を覆う板状の部材である。また、側面シールド４２ｅは一方の長辺で上面シールド４１ｅとつながっている（図４１、図４２参照）。なお、図４１等に示す外装シールド４ｅでは上面シールド４１ｅと側面シールド４２ｅとが一体に形成されている。また、同様に、側面シールド４２ｅと接続部５とが一体に形成されている。そして、側面シールド４２ｅは、他方の長辺にシールド下端部４２１ｅを備えている。シールド下端部４２１ｅは外部に突出しているとともに、モジュール基板１と接続している。
半導体モジュールＥでは半導体モジュールＡと同様に、モジュール基板１の上面に形成された上面接地配線１１１と電気的に接続される。これにより、外装シールド４ｅが接地される、すなわち、上面シールド４１ｅ及び側面シールド４２ｅが接地される。このことから、外装シールド４ｅの電磁界、静電による影響（高周波ノイズ等）を遮断（シールド）する効果を高めることが可能である。また、モジュール基板１の一部まで側面シールド４２ｅを形成することにより、封止樹脂層３内への湿気等の水分の浸入を抑制し、リフロー時の封止樹脂層３のクラック等を抑制することができる。なお、実験の結果によると、モジュール基板１の一部まで側面シールド４２ｅを形成することにより、30℃/60%RH/192Hの放置試験で、放置前後の重量増加において、0.083%〜0.017%の抑制効果があった。
また、図４３に示すように、接続部５がモジュール基板１の内層配線１３のうち接地された配線（内層接地配線１３１）に接続されている。通常の多層基板では、層内に大面積の内層接地配線１３１を備えている場合が多い。内層接地配線１３１に接続部５を接続することで、大面積の接地線に最短距離で接続することができる。これにより、外装シールド４ｅのシールド効果を高めることが可能である。また、上面接地配線１１１を省略することも可能であるので、半導体モジュールＥを小型化することが可能である。
なお、図４３において右側の接続部５のみが内層接地配線１３１と接続しているが、これに限定されるものではない。例えば、四隅の接続部５の全てが内層接地配線１３１と接続していてもよく、或いは、四隅の接続部５の全てが上面接地配線１１１と接続していてもよい。また、内層接地配線１３１に接続する接続部５と上面接地配線１１１に接続する接続部５をそれぞれ１つ以上備えていてもよい。さらには、接続部５が下面接地配線１２１と接続してもよい。
次に図４１に示す半導体モジュールＥの製造工程について、新たな図面を参照して説明する。図４４〜図５０は図１２に示す半導体モジュールを製造する工程の一部を模式的に示す図である。半導体モジュールEの製造工程では、実装工程及び封止工程までは半導体モジュールＡの製造工程と同じである。すなわち、集合基板１００上面に複数の電子部品２を実装し、絶縁性の樹脂で集合基板１００の上面を封止する。
図４４は封止工程後の封止樹脂の表面に円形の穴を形成した集合基板の平面図であり、図４５は図４４に示す集合基板のＸＬＶ−ＸＬＶ断面図である。封止工程（図６参照）で封止樹脂層３を形成した集合基板１００の上面に、断面円形の凹穴３０を形成する（穴あけ工程）。穴あけ工程では、封止樹脂層３の上面から、後述する溝形成工程で形成する溝３１ (二点鎖線)の交差部分にレーザー光Ｌｓを照射する。モジュール基板１の上面の溝が交叉する部分には、上面接地配線１１１が配置されており（図４４参照）、レーザー光Ｌｓの照射によって、上面接地配線１１１に到達する凹穴３０が形成される（図４５参照）。なお、接続部５を内層接地配線１３１に直接接続する構成の場合、穴あけ工程では、凹穴３０を内層接地配線１３１に到達するように形成する。さらに、接続部５が下面接地配線１２１に直接接続する構成の場合、穴あけ工程では、凹穴３０を下面接地配線１２１に到達するように形成する。
図４６は溝形成工程を模式的に示す平面図であり、図４７は図４６に示す集合基板のＸＬＶＩＩ−ＸＬＶＩＩ断面図である。穴あけ工程（図４４、４５参照）で封止樹脂層３に凹穴３０を形成した後、封止樹脂層３の上面に、隣り合う上面接地配線１１１及び凹穴３０を通過するように直線状の溝３１を形成する。
図４７に示すように、溝３１の底面が集合基板１００（の内部）に到達している。なお、半導体モジュールＥの製造工程では半導体モジュールＢの製造工程とは異なり、穴あけ工程と溝形成工程の順序が入れ替わっている。穴あけ工程と溝形成程の順序を入れ替えた理由は以下のとおりである。
先に溝３１を形成すると上面接地配線１１１にも溝３１が形成される。穴あけ工程では、凹穴３０の内径と同じ照射径のレーザー光Ｌｓを照射し、上面接地配線１１１に到達するまで凹穴３０を形成する。レーザー光Ｌｓが照射される領域のうち溝３１が形成された部分は他の部分に比べて上面接地配線１１１までの長さが短くなっている。この状態で、レーザー光Ｌｓの照射によって、凹穴３０を形成すると、溝３１が形成された部分では、集合基板１００を貫通してしまう可能性がある。
レーザー光によって凹穴３０の一部が貫通してしまうと、後述の成膜工程において湿式めっき法等を用いるとき、めっき液が集合基板１００の裏面に達し、裏面が汚染されてしまう不具合が発生する。このような、裏面の汚染を抑制するため、本実施形態では、溝形成工程の前に穴あけ工程を行うようにしている。
そして、溝形成工程で溝３１を形成した後、集合基板１００の封止樹脂層３を含む上面を覆うように金属膜を形成（成膜）する。図４８は成膜後の集合基板の正面図であり、図４９は図４８に示す集合基板のＸＬＩＸ−ＸＬＩＸ線断面図であり、図５０は、図４８に示す集合基板のＬ−Ｌ線断面図である。
上面に凹穴３０及び溝３１が形成されている封止樹脂層３の上面に、導電性を有する金属膜を形成する（成膜工程）。なお、成膜工程における金属膜の形成方法については、半導体モジュールＡの製造工程の成膜工程と同じ方法である。成膜工程において、金属膜は、封止樹脂層３の上面だけでなく、凹穴３０及び溝３１の底面及び内壁面にも形成される（図４８、４９、５０参照）。凹穴３０の底面に形成された金属膜は上面接地配線１１１と接触する。なお、この成膜工程によって形成された金属膜が、図４１、図４２、図４３等に示される外装シールド４及び接続部５を構成する。
成膜工程において外装シールド４及び接続部５が形成された集合基板１００を、切断、分離する（ダイシング工程）。図５１はダイシング工程にて切断した集合基板を示す断面図である。ダイシング工程では、半導体モジュールＡを個片化する工程と同じである。なお、ダイシングブレードＤｂが移動するダイシングラインは、溝３１の底面の中心部分であり、ダイシングブレードＤｂは、溝３１の底面及び凹穴３０の底面を切断する。
ダイシング工程では、溝３１の底面及び凹穴３０の底面を切断するものであり、ダイシングブレードＤｂと金属膜（外装シールド４ｅ）との接触面は、金属膜（外装シールド４ｅ）の厚み部分のみとなる。このことから、ダイシング工程において、金属膜（外装シールド４ｅ）とダイシングブレードとの接触面積を小さくすることができ、金属膜とダイシングブレードとの摩擦による外装シールドの剥離、欠け等の不具合を抑制することができる。また、金属膜（外装シールド４ｅ）とダイシングブレードとの接触面積を小さくすることで、ダイシングブレードに大きな負担がかかるのを抑制することができ、ダイシングブレードの寿命を延ばすことができる。以上のことから、半導体モジュールＥの生産性を高めることが可能である。
また、溝形成工程において、溝３１を集合基板１００の一部まで形成することで、導電性を有する金属膜が封止樹脂層３が湿気等の水分の浸入を抑制する役割も果たす。さらに、基板の一部を削って金属膜を形成することより、半導体モジュールＥ側面のモジュール基板１と封止樹脂層３との境界部分を金属膜で覆う。これにより、水分の浸入を抑制する効果を大きくすることができ、リフロー時の樹脂クラック等を抑制することができる。
また、第５の実施形態のその他の効果は、上述の第１の実施形態と同様である。
（第６の実施形態）
本発明にかかる半導体モジュールの他の例について図面を参照して説明する。図５２は本発明にかかる半導体モジュールの他の例の斜視図であり、図５３は図５２に示す半導体モジュールのＬＩＩＩ−ＬＩＩＩ線断面図であり、図５４は図５２に示す半導体モジュールのＬＩＶ−ＬＩＶ線断面図である。なお、図５２等に示す半導体モジュールＦは、半導体モジュールＥと同じ構成を有している。半導体モジュールFを構成する部分のうち、半導体モジュールＥを構成する部分と実質上同じ部分には、詳細な説明は省略する。
図５２に示しているように、外装シールド４ｅは、封止樹脂層３の上面を覆う上面シールド４１ｅと、封止樹脂層３の側面を覆う側面シールド４２ｅとを備えている。なお、半導体モジュールＦは、半導体モジュールＥと同様の構成を有するため詳細な説明は省略する。
半導体モジュールFでは半導体モジュールＥと同様に、接続部５がモジュール基板１の上面に形成された上面接地配線１１１と電気的に接続される。これにより、外装シールド４ｅが接地される、すなわち、上面シールド４１ｅ及び側面シールド４２ｅが接地される。このことから、外装シールド４ｅの電磁界、静電による影響（高周波ノイズ等）を遮断（シールド）する効果を高めることが可能である。また、モジュール基板１の一部まで側面シールド４２ｅを形成することにより、封止樹脂層３内への湿気等の水分の浸入を抑制し、リフロー時の封止樹脂層３のクラック等を抑制することができる。なお、実験の結果によると、モジュール基板１の一部まで側面シールド４２ｅを形成することにより、30℃/60%RH/192Hの放置試験で、放置前後の重量増加において、0.083%〜0.017%の抑制効果があった。
また、図５４に示すように、接続部５がモジュール基板１の内層配線１３のうち接地された配線（内層接地配線１３１）に接続されている。通常の多層基板では、層内に大面積の内層接地配線１３１を備えている場合が多い。内層接地配線１３１に接続部５を接続することで、大面積の接地線に最短距離で接続することができる。このことから、外装シールド４ｅのシールド効果を高めることが可能である。また、上面接地配線１１１を省略することも可能であるので、半導体モジュールＦを小型化することが可能である。
なお、図５４において半導体モジュールＦは、右側の接続部５のみが内層接地配線１３１と接続しているが、これに限定されるものではない。例えば、四隅の接続部５の全てが内層接地配線１３１と接続していてもよく、或いは、四隅の接続部５の全てが上面接地配線１１１と接続していてもよい。また、内層接地配線１３１に接続する接続部５と上面接地配線１１１に接続する接続部５をそれぞれ１つ以上備えていてもよい。さらには、接続部５が下面接地配線１２１と接続してもよい。
次に図５２に示す半導体モジュールＦの製造工程について、新たな図面を参照して説明する。図５５〜図６１は図５２に示す半導体モジュールを製造する工程の一部を模式的に示す図である。半導体モジュールＦの製造工程では、実装工程及び封止工程までは半導体モジュールＥの製造工程と同じである。すなわち、集合基板１００上面に複数の電子部品２を実装し、絶縁性の樹脂で集合基板１００の上面を封止する。
図５５は封止工程後の封止樹脂の表面に溝を形成した集合基板の平面図であり、図５６は図５５に示す集合基板のＬＶＩ−ＬＶＩ断面図である。封止工程（図６参照）で集合基板１００の上面に封止樹脂層３を形成した状態で、封止樹脂層３の上面に、隣り合う上面接地配線１１１をつなぐとともに、上面接地配線１１１の上部を通過する直線状の溝３１を形成する。図５６に示すように、溝３１の底面が集合基板１００に到達している。
溝形成工程で溝３１を形成した後、溝の交差部分、すなわち、上面接地配線１１１の上部に断面円形の凹穴３０を形成する（穴あけ工程）。図５７は穴あけ工程を模式的に示す平面図であり、図５８は図５７に示す穴あけ工程後の集合基板の断面図である。穴あけ工程では、レーザー光Ｌｓを上面接地配線１１１の上部の封止樹脂層３に照射し、凹穴３０を形成する（図５８参照）。なお、凹穴３０は上面接地配線１１１に到達するように形成され、溝３１にはレーザー光Ｌｓを照射しないようにビーム径の小さなレーザー光Ｌｓを扇形の範囲に照射し凹穴３０を形成する。（図５８参照）。なお、接続部５が内層接地配線１３１と接触する構成の場合、穴あけ工程では、凹穴３０を内層接地配線１３１に到達するように形成する。さらに、接続部５が下面接地配線１２１に直接接続する構成の場合、穴あけ工程では、凹穴３０を下面接地配線１２１に到達するように形成する。
半導体モジュールＦの製造工程における穴あけ工程で形成する凹穴の形状は、半導体モジュールＢの製造工程の穴あけ工程で形成した凹穴と異なり、扇形形状としている。凹穴を扇形形状にすることで、溝３１の上面接地配線１１１と重なる部分にレーザー光が照射されるのを抑制し、溝３１の上面接地配線１１１と重なる部分がさらに深く掘り進まれるのを抑制することができる。すなわち、上面接地配線１１１の溝３１が形成された部分がレーザー光Ｌｓによりさらに深く穴が形成され、集合基板１１１を貫通してしまうのを抑制することができる。これにより、後述の成膜工程で湿式めっき法等を用いると、めっき液が集合基板１００の裏面に達し、裏面が汚染されてしまうのを抑制することができる。
溝形成工程で溝３１を形成した後、集合基板１００の封止樹脂層３を含む上面を覆うように金属膜を成膜する。図５９は成膜後の集合基板の正面図であり、図６０は図５９に示す集合基板のＬＸ−ＬＸ線断面図であり、図６１は、図５９に示す集合基板のＬＸＩ−ＬＸＩ線断面図である。
上面に凹穴３０及び溝３１が形成されている封止樹脂層３の上面に、導電性を有する金属膜を形成する（成膜工程）。なお、成膜工程における金属膜の形成方法については、半導体モジュールＡの製造工程の成膜工程と同じ方法である。成膜工程において、金属膜は、封止樹脂層３の上面だけでなく、凹穴３０及び溝３１の底面及び内壁面にも形成される（図５９、６０、６１参照）。凹穴３０の底面に形成された金属膜は上面接地配線１１１と接触する。なお、この成膜工程によって形成された金属膜が、図５２、図５３、図５４等に示される外装シールド４及び接続部５を構成する。
成膜工程において外装シールド４及び接続部５が形成された集合基板１００を、切断、分離する（ダイシング工程）。図６２はダイシング工程にて切断した集合基板を示す断面図である。ダイシング工程では、半導体モジュールＡを個片化する工程と同じである。なお、ダイシングブレードＤｂが移動するダイシングラインは、溝３１の底面の中心部分であり、ダイシングブレードＤｂは、溝３１の底面及び凹穴３０の底面を切断する。
ダイシング工程では、溝３１の底面及び凹穴３０の底面を切断するものであり、ダイシングブレードＤｂと金属膜（外装シールド４ｅ）との接触面は、金属膜（外装シールド４ｅ）の厚み部分のみとなる。このことから、ダイシング工程において、金属膜（外装シールド４ｅ）とダイシングブレードとの接触面積を小さくすることができ、金属膜とダイシングブレードとの摩擦による外装シールドの剥離、欠け等の不具合を抑制することができる。また、金属膜（外装シールド４ｅ）とダイシングブレードとの接触面積を小さくすることで、ダイシングブレードに大きな負担がかかるのを抑制することができ、ダイシングブレードの寿命を延ばすことができ、それだけ、半導体モジュールの生産性を高めることが可能である。
また、溝形成工程において、溝３１を集合基板１００の一部まで形成することで、導電性を有する金属膜が封止樹脂層３が湿気等の水分の浸入を抑制する役割も果たす。さらに、基板の一部を削って金属膜を形成することより、半導体モジュールＥ側面のモジュール基板１と封止樹脂層３との境界部分を金属膜で覆う。これにより、水分の浸入を抑制する効果を大きくすることができ、リフロー時の樹脂クラック等を抑制することができる。
また、第６の実施形態では第５の実施形態と異なり、溝形成工程が穴あけ工程の前段となっている。第６の実施形態では、溝形成工程で、集合基板１００の一部まで溝３１を形成するため、上接地配線１１１と重なる部分にも溝３１が形成される。その後凹穴３０と同じ径のレーザー光Ｌｓを照射すると溝３１の部分にもレーザー光Ｌｓが照射される。その状態で溝部３１以外の部分が上接地配線１１１に到達するまで穴あけを行うと、溝部３１の部分で基板を貫通する可能性がある。そのため、第６の実施形態では、穴あけ工程において、溝３１に照射しないようスポット径の小さなレーザー光Lsを用い、照射範囲を限定している。なお、第５の実施形態では、上述しているように、穴あけ工程を先に実施し、その後溝形成工程を実施することにより、上記の不具合の発生を回避している。
また、第６の実施形態のその他の効果は、上述の第１の実施形態と同様である。
以上、本発明の実施形態について説明したが、本発明はこの内容に限定されるものではない。また本発明の実施形態は、発明の趣旨を逸脱しない限り、種々の改変を加えることが可能である。
本発明にかかる半導体モジュールは、ナビゲーション装置、携帯電話、デジタルカメラ、携帯情報端末等の電子機器に実装することが可能である。
１ モジュール基板
１１ 上面配線
１１１ 上面接地配線
１２ 下面配線
１２１ 下面接地配線
１３ 内層配線
１３１ 内層接地配線
２ 電子部品
２１ 半導体素子
２２ 受動部品
３ 封止樹脂層
４ 外装シールド
５ 接続部
５１ 内周部分
５２ 接触部分

Claims (15)

  1. 集合基板上面のモジュール個片区画に電子部品を実装する実装工程と、
    前記電子部品が実装された上面を絶縁性の封止樹脂層で封止する封止工程と、
    封止樹脂層に前記集合基板に到達しない深さの溝を形成する溝形成工程と、
    前記封止樹脂層の上面から前記集合基板に備えられた接地配線に到達する穴を形成する穴あけ工程と、
    少なくとも、前記封止樹脂層の上面、前記溝の内面、前記溝の底面、前記穴の内面及び前記接地配線を覆うように導電材からなる導電膜を形成する成膜工程と、
    前記溝の底面を切断することで前記モジュール個片区画ごとに分割する分割工程とを備えていることを特徴とする半導体モジュールの製造方法。
  2. 前記接地配線が、前記モジュール個片区画内に収まって配置されている集合基板を利用する請求項１に記載の半導体モジュールの製造方法。
  3. 前記接地配線が、１個片につき複数個備えられた集合基板を利用し、前記穴あけ工程は、各接地配線に到達する複数の穴を形成する請求項１又は請求項２に記載の半導体モジュールの製造方法。
  4. 前記接地配線が、最外層の配線層に配置された集合基板を利用する請求項１から請求項３のいずれかに記載の半導体モジュールの製造方法。
  5. 前記接地配線上にソルダレジストが形成された集合基板を利用し、前記穴あけ工程時に前記封止樹脂層と前記ソルダレジストを除去する請求項４に記載の半導体モジュールの製造方法。
  6. 前記接地配線が内層の配線層に配置されている集合基板を利用する請求項１から請求項３のいずれかに記載の半導体モジュールの製造方法。
  7. 前記接地配線と前記封止樹脂層の間の前記穴が形成される領域に他の配線が形成されていない集合基板を利用する請求項６に記載の半導体モジュールの製造方法。
  8. 前記穴あけ工程は、少なくともひとつが前記モジュール個片区画の外周上に前記穴を形成する請求項１から請求項７のいずれかに記載の半導体モジュールの製造方法。
  9. 前記モジュール個片区画が矩形状であり、
    前記穴あけ工程は、モジュール個片区画の角に少なくとも１つの前記穴を形成する請求項８に記載の半導体モジュールの製造方法。
  10. 前記穴あけ工程は、複数のモジュール個片区画にまたがるよう少なくとも１つの前記穴を形成する請求項８又は請求項９に記載の半導体モジュールの製造方法。
  11. 前記穴あけ工程は、前記封止樹脂層に前記集合基板に到達しない深さの溝を避けて、モジュール個片区画の角に少なくとも１つの前記穴を形成する請求項１から請求項１０に記載の半導体モジュールの製造方法。
  12. 前記成膜工程は、前記溝全体に導電材を充填しないように、前記溝の内面及び底面に導電膜を形成する請求項１から請求項１１のいずれかに記載の半導体モジュールの製造方法。
  13. 前記成膜工程は、前記穴全体に導電材を充填しないように、前記穴の内面に導電膜を形成する請求項１から請求項１２のいずれかに記載の半導体モジュールの製造方法。
  14. 請求項１〜請求項１３のいずれかに記載の半導体モジュールの製造方法で製造され、前記封止樹脂層の上面及び側面に外装シールドが形成されていることを特徴とする半導体モジュール。
  15. 前記溝を境界として、独立して動作する複数のモジュール部を備えている請求項１４に記載の半導体モジュール。
JP2012029803A 2011-05-13 2012-02-14 半導体モジュールの製造方法及び半導体モジュール Expired - Fee Related JP5480923B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012029803A JP5480923B2 (ja) 2011-05-13 2012-02-14 半導体モジュールの製造方法及び半導体モジュール
BRBR102012011304-0A BR102012011304A2 (pt) 2011-05-13 2012-05-11 mÉtodo para produzir um màdulo de semicondutor e um màdulo de semicondutor
US13/470,029 US9076892B2 (en) 2011-05-13 2012-05-11 Method of producing semiconductor module and semiconductor module
CN201210158325.3A CN102779762B (zh) 2011-05-13 2012-05-11 制造半导体模块的方法以及半导体模块
US14/728,675 US9230924B2 (en) 2011-05-13 2015-06-02 Method of producing semiconductor module and semiconductor module

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011108159 2011-05-13
JP2011108159 2011-05-13
JP2012029803A JP5480923B2 (ja) 2011-05-13 2012-02-14 半導体モジュールの製造方法及び半導体モジュール

Publications (2)

Publication Number Publication Date
JP2012256842A JP2012256842A (ja) 2012-12-27
JP5480923B2 true JP5480923B2 (ja) 2014-04-23

Family

ID=47124630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012029803A Expired - Fee Related JP5480923B2 (ja) 2011-05-13 2012-02-14 半導体モジュールの製造方法及び半導体モジュール

Country Status (4)

Country Link
US (2) US9076892B2 (ja)
JP (1) JP5480923B2 (ja)
CN (1) CN102779762B (ja)
BR (1) BR102012011304A2 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5480923B2 (ja) * 2011-05-13 2014-04-23 シャープ株式会社 半導体モジュールの製造方法及び半導体モジュール
US9117807B2 (en) * 2013-07-26 2015-08-25 Infineon Technologies Ag Integrated passives package, semiconductor module and method of manufacturing
US9144183B2 (en) 2013-07-31 2015-09-22 Universal Scientific Industrial (Shanghai) Co., Ltd. EMI compartment shielding structure and fabricating method thereof
CN104347595B (zh) * 2013-07-31 2017-04-12 环旭电子股份有限公司 电子封装模块及其制造方法
TWI554196B (zh) * 2013-07-31 2016-10-11 環旭電子股份有限公司 電子封裝模組及其製造方法
JP5756500B2 (ja) * 2013-08-07 2015-07-29 太陽誘電株式会社 回路モジュール
JP5622906B1 (ja) * 2013-08-09 2014-11-12 太陽誘電株式会社 回路モジュールの製造方法
KR101541035B1 (ko) * 2013-08-16 2015-08-03 (주)포인트엔지니어링 절단에 따른 버를 방지하는 칩원판 및 이를 제조하는 방법
US9791470B2 (en) * 2013-12-27 2017-10-17 Intel Corporation Magnet placement for integrated sensor packages
US9368455B2 (en) * 2014-03-28 2016-06-14 Intel Corporation Electromagnetic interference shield for semiconductor chip packages
US10163687B2 (en) * 2015-05-22 2018-12-25 Qualcomm Incorporated System, apparatus, and method for embedding a 3D component with an interconnect structure
JP2017162989A (ja) * 2016-03-09 2017-09-14 イビデン株式会社 電子部品内蔵基板およびその製造方法
JP6728917B2 (ja) * 2016-04-12 2020-07-22 Tdk株式会社 電子回路モジュールの製造方法
CN107424974A (zh) * 2016-05-24 2017-12-01 胡迪群 具有埋入式噪声屏蔽墙的封装基板
CN107660112B (zh) * 2016-07-25 2019-12-27 鹏鼎控股(深圳)股份有限公司 电磁屏蔽罩及其制造方法
CN106328610B (zh) * 2016-09-25 2018-12-07 绍兴柯桥东进纺织有限公司 一种多模式集成电路封装装置
CN209607723U (zh) * 2016-11-11 2019-11-08 株式会社村田制作所 基板模块
JP6579289B2 (ja) 2017-03-06 2019-09-25 株式会社村田製作所 シールド付きモジュールのプリント配線板への実装構造及び実装方法、並びにシールド付きモジュール
WO2018168591A1 (ja) * 2017-03-13 2018-09-20 株式会社村田製作所 モジュール
JP6890885B2 (ja) * 2017-04-04 2021-06-18 株式会社ディスコ 加工方法
JP2018181903A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP2018181909A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP2018181899A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 板状被加工物の加工方法
JP2018181901A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP6824582B2 (ja) * 2017-04-04 2021-02-03 株式会社ディスコ 加工方法
JP2018181908A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP2018181900A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 板状被加工物の加工方法
JP2018181902A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
CN210897246U (zh) * 2017-04-28 2020-06-30 株式会社村田制作所 电路模块
WO2018221131A1 (ja) * 2017-06-01 2018-12-06 株式会社村田製作所 電子部品
JP2019054216A (ja) * 2017-09-19 2019-04-04 東芝メモリ株式会社 半導体装置
US10546817B2 (en) * 2017-12-28 2020-01-28 Intel IP Corporation Face-up fan-out electronic package with passive components using a support
US11127689B2 (en) 2018-06-01 2021-09-21 Qorvo Us, Inc. Segmented shielding using wirebonds
US11219144B2 (en) 2018-06-28 2022-01-04 Qorvo Us, Inc. Electromagnetic shields for sub-modules
US11114363B2 (en) 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
US11515282B2 (en) * 2019-05-21 2022-11-29 Qorvo Us, Inc. Electromagnetic shields with bonding wires for sub-modules
TWI749860B (zh) * 2020-11-10 2021-12-11 菱生精密工業股份有限公司 晶片封裝方法
CN115000050B (zh) * 2022-08-08 2022-11-04 江苏长晶浦联功率半导体有限公司 一种电磁屏蔽封装结构及制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181223A (ja) * 1995-12-27 1997-07-11 Sony Corp 半導体装置
JP3417247B2 (ja) 1996-05-28 2003-06-16 株式会社デンソー 樹脂封止型電子装置の製造方法
US6946554B2 (en) * 1996-12-10 2005-09-20 Biocryst Pharmaceuticals, Inc. Process for the preparation of 9-deazaguanine derivatives
JP4477202B2 (ja) * 2000-07-12 2010-06-09 ローム株式会社 半導体装置およびその製造方法
JP2002118201A (ja) * 2000-10-05 2002-04-19 Hitachi Ltd 半導体装置およびその製造方法
JP3718131B2 (ja) * 2001-03-16 2005-11-16 松下電器産業株式会社 高周波モジュールおよびその製造方法
JP4963148B2 (ja) * 2001-09-18 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4662324B2 (ja) 2002-11-18 2011-03-30 太陽誘電株式会社 回路モジュール
JP4288252B2 (ja) * 2005-04-19 2009-07-01 パナソニック株式会社 半導体チップの製造方法
CN101300911B (zh) * 2005-11-28 2010-10-27 株式会社村田制作所 电路模块以及制造电路模块的方法
CN101401206B (zh) 2006-03-29 2011-04-13 京瓷株式会社 电路组件和无线通信设备、以及电路组件的制造方法
KR100772016B1 (ko) * 2006-07-12 2007-10-31 삼성전자주식회사 반도체 칩 및 그 형성 방법
US7648891B2 (en) * 2006-12-22 2010-01-19 International Business Machines Corporation Semiconductor chip shape alteration
KR100877551B1 (ko) * 2008-05-30 2009-01-07 윤점채 전자파 차폐 기능을 갖는 반도체 패키지, 그 제조방법 및 지그
US8410584B2 (en) * 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
CN102034796B (zh) * 2009-10-01 2014-08-27 精材科技股份有限公司 晶片封装体及其制造方法
JP5480923B2 (ja) * 2011-05-13 2014-04-23 シャープ株式会社 半導体モジュールの製造方法及び半導体モジュール
TWI485818B (zh) * 2011-06-16 2015-05-21 Xintec Inc 晶片封裝體及其形成方法

Also Published As

Publication number Publication date
BR102012011304A2 (pt) 2013-06-18
JP2012256842A (ja) 2012-12-27
US9230924B2 (en) 2016-01-05
US9076892B2 (en) 2015-07-07
CN102779762B (zh) 2015-08-12
US20150303155A1 (en) 2015-10-22
US20120286415A1 (en) 2012-11-15
CN102779762A (zh) 2012-11-14

Similar Documents

Publication Publication Date Title
JP5480923B2 (ja) 半導体モジュールの製造方法及び半導体モジュール
US10916496B2 (en) Circuit module
TWI520661B (zh) 電路模組及其製造方法
US10665936B2 (en) Wireless module and method for manufacturing wireless module
JP4530110B2 (ja) 電子部品モジュールの製造方法
US9055682B2 (en) Circuit module
US8772088B2 (en) Method of manufacturing high frequency module and high frequency module
JP5622906B1 (ja) 回路モジュールの製造方法
JP2012151353A (ja) 半導体モジュール
US10468316B2 (en) Electronic component mounting board, electronic device, and electronic module
US20170098637A1 (en) Circuit module and method for manufacturing the same
US8897019B1 (en) Circuit module
US10573591B2 (en) Electronic component mounting board, electronic device, and electronic module
US9370092B2 (en) Multilayer wiring board
JP5738109B2 (ja) 多数個取り配線基板
JP3838935B2 (ja) 多数個取り配線基板
JP2009277954A (ja) 回路モジュールの製造方法及び回路モジュール
JP6495701B2 (ja) 電子部品収納用パッケージおよびその製造方法
JP3842683B2 (ja) 多数個取り配線基板
JP4206184B2 (ja) 電子部品搭載用基板およびその多数個取り配列基板
JP2018137353A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP2003249589A (ja) 多数個取り配線基板
JP2007299832A (ja) 半導体装置およびその製造方法
JP2012164931A (ja) 配線基板および多数個取り配線基板ならびに配線基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140214

R150 Certificate of patent or registration of utility model

Ref document number: 5480923

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

LAPS Cancellation because of no payment of annual fees