JP2003249589A - 多数個取り配線基板 - Google Patents

多数個取り配線基板

Info

Publication number
JP2003249589A
JP2003249589A JP2002048669A JP2002048669A JP2003249589A JP 2003249589 A JP2003249589 A JP 2003249589A JP 2002048669 A JP2002048669 A JP 2002048669A JP 2002048669 A JP2002048669 A JP 2002048669A JP 2003249589 A JP2003249589 A JP 2003249589A
Authority
JP
Japan
Prior art keywords
wiring board
external connection
wiring
metallized
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002048669A
Other languages
English (en)
Inventor
Kotaro Nakamoto
孝太郎 中本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002048669A priority Critical patent/JP2003249589A/ja
Publication of JP2003249589A publication Critical patent/JP2003249589A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 各配線基板領域をセラミック母基板中に並べ
た状態で電気チェックを効率良く行なうことが可能な多
数個取り配線基板を提供すること。 【解決手段】 セラミック母基板1中に、上面に電子部
品の電極が接続される電子部品接続用メタライズパッド
5を、下面の外周部に外部電気回路基板の配線導体に接
続される外部接続用メタライズパッド6を形成して成る
略四角形状の多数の配線基板領域2を縦横の並びに一体
的に配列形成して成るとともに、各配線基板領域2を区
切る境界線3上に、内壁に前記外部電気回路基板の前記
配線導体に接続される外部接続用側面メタライズ層8を
被着させた貫通孔4を形成して成る多数個取り配線基板
であって、電子部品接続用メタライズパッド5は、外部
接続用側面メタライズ層8とは電気的に独立した状態で
外部接続用メタライズパッド6に電気的に接続されてい
る。

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、略四角平板状のセラミ
ック母基板の中央部に、上面に電子部品が搭載される略
四角形状の多数の配線基板領域を縦横の並びに一体的に
配列形成して成る多数個取り配線基板に関するものであ
る。 【0002】 【従来の技術】従来、例えば半導体素子や水晶振動子等
の電子部品を収容するための電子部品収納用パッケージ
に用いられる小型の配線基板は、酸化アルミニウム質焼
結体等のセラミックスから成り、上面に電子部品を収容
するための凹部を有する略四角形状の絶縁基体の前記凹
部内の上面に電子部品の電極が接続される電子部品接続
用メタライズパッドと前記絶縁基体の下面の各外周角部
に外部電気回路基板の配線導体に接続される外部接続用
メタライズパッドとを被着形成して成る。さらに前記絶
縁基体の各外周角部にはその上面から下面にかけて上面
視で円弧状の側面を有する切欠き部が形成されており、
この切欠き部内の側面には前記外部接続用メタライズパ
ッドとともに前記外部電気回路基板の前記配線導体に接
続される外部接続用側面メタライズ層が被着されてい
る。また、前記電子部品接続用メタライズパッドおよび
前記外部接続用メタライズパッドは前記外部接続用側面
メタライズ層に電気的に接続されており、それにより前
記電子部品接続用メタライズパッドと前記外部接続用メ
タライズパッドとが前記外部接続用側面メタライズ層を
介して互いに電気的に接続されている。 【0003】そして、この配線基板によれば、絶縁基体
の凹部内に電子部品を収容するとともに、電子部品の電
極を電子部品接続用メタライズパッドに導電性接着剤を
介して接続し、しかる後、絶縁基体の上面に凹部を塞ぐ
ようにして金属やガラス等から成る蓋体やエポキシ樹脂
等から成る樹脂製充填材を接合させ、凹部の内部に電子
部品を気密に収容することによって製品としての電子装
置となり、この電子装置は、切欠き部に被着させた外部
接続用側面メタライズ層および絶縁基体の下面外周角部
に被着させた外部接続用メタライズパッドを外部の電気
回路基板の配線導体に半田を介して接続することにより
外部電気回路基板に実装されるとともに収容する電子部
品の電極が外部電気回路に電気的に接続されることとな
る。 【0004】ところで、このような配線基板は近時の電
子装置の小型化の要求に伴い、その大きさが数mm角程
度の極めて小さなものとなってきており、多数個の配線
基板の取り扱いを容易とするために、また配線基板およ
び電子装置の製作を効率よくするために、1枚の広面積
のセラミック母基板中から多数個の配線基板を同時集約
的に得るようになした、いわゆる多数個取り配線基板の
形態で製作されている。 【0005】この多数個取り配線基板は、略平板状のセ
ラミック母基板の中央部に、各々がその上面側に電子部
品を収容するための凹部およびその凹部内に前記電子部
品接続用メタライズパッド有し、その下面外周角部に前
記外部接続用メタライズパッドを有する略四角形の多数
の配線基板領域を縦横の並びに一体的に配列形成して成
るとともに、各基板領域を区切る境界線の交点上に各配
線基板領域の外周角部を切り欠くようにして円形の貫通
孔が形成されており、それらの貫通孔内壁には各貫通孔
に隣接する各配線基板領域の電子部品接続用メタライズ
パッドや外部接続用メタライズパッドに電気的に接続さ
れた外部接続用側面メタライズ層がその全周にわたり被
着されている。そして、各配線基板領域の凹部内に電子
部品をその各電極と電子部品接続用メタライズパッドと
が電気的に接続されるようにして収容した後、セラミッ
ク母基板を各配線基板領域に分割することによって多数
個の電子装置が同時集約的に製作されるのである。 【0006】 【発明が解決しようとする課題】しかしながら、この従
来の多数個取り配線基板によると、各配線基板領域の電
子部品接続用メタライズパッドは、各配線基板領域の境
界線上の貫通孔内に被着された外部接続用側面メタライ
ズ層に電気的に接続されていることから、隣接する配線
基板領域の電子部品接続用メタライズパッド同士が貫通
孔内に被着された外部接続用側面メタライズ層を介して
互いに電気的に接続された状態となっている。そのた
め、例えばこの多数個取り配線基板の各配線基板領域の
凹部内に電子部品をその電極が電子部品接続用メタライ
ズパッドと電気的に接続するようにして収容した後に、
個々の配線基板領域の電気的なチェックをしようとする
と、セラミック母基板を各配線基板領域に分割した後で
なければチェックすることができず、そのため各配線基
板領域の電気的なチェックが煩雑となってしまうという
問題点を有していた。 【0007】本発明は、かかる従来の問題点に鑑み案出
されたものであり、その目的は、各配線基板領域をセラ
ミック母基板中に配列したままで各配線基板領域の電気
的なチェックを効率良く行なうことが可能な多数個取り
配線基板を提供することにある。 【0008】 【課題を解決するための手段】本発明の多数個取り配線
基板は、略四角平板状のセラミック母基板中に、上面に
電子部品の電極が接続される電子部品接続用メタライズ
パッドを、下面の外周部に外部電気回路基板の配線導体
に接続される外部接続用メタライズパッドを形成して成
る略四角形状の多数の配線基板領域を縦横の並びに一体
的に配列形成して成るとともに、前記各配線基板領域を
区切る境界線上に、内壁に前記外部電気回路基板の前記
配線導体に接続される外部接続用側面メタライズ層を被
着させた貫通孔を形成して成る多数個取り配線基板であ
って、前記電子部品接続用メタライズパッドと前記外部
接続用メタライズパッドとを、前記外部接続用側面メタ
ライズ層とは電気的に独立した状態で互いに電気的に接
続して成ることを特徴とするものである。 【0009】本発明の多数個取り配線基板によれば、各
配線基板領域に設けた電子部品接続層用メタライズパッ
ドは各配線基板領域の境界線上に設けた貫通孔内の外部
接続用側面メタライズ層と電気的に接続されていないこ
とから、各配線基板領域に設けた電子部品接続用メタラ
イズパッドが隣接する配線基板領域同士で電気的に独立
した状態となり、そのため各配線基板領域をセラミック
母基板中に配列したままで各配線基板領域の電気的なチ
ェックを極めて効率よく行なうことが可能である。 【0010】 【発明の実施の形態】本発明の多数個取り配線基板につ
いて添付の図面を基に説明する。図1は本発明の多数個
取り配線基板の実施の形態の一例を示す上面図であり、
図2は図1に示す多数個取り配線基板のA−A線におけ
る断面図である。図中、1はセラミック母基板、2は配
線基板領域である。 【0011】セラミック母基板1は、例えば酸化アルミ
ニウム質焼結体や窒化アルミニウム質焼結体、ムライト
質焼結体、ガラス−セラミックス等のセラミックス材料
から成る2層の絶縁層1a、1bが積層されて成る略四
角形の平板であり、その中央部に多数の配線基板領域2
が縦横の並びに一体的に配列形成されており、各配線基
板領域2の境界線3の交点上には、円形の貫通孔4が形
成されている。 【0012】このようなセラミック母基板1は、セラミ
ックグリーンシート積層法によって製作され、具体的に
は、絶縁層1a、1b用のセラミックグリーンシートを
それぞれ準備するとともに、これらのセラミックグリー
ンシートに適当な打ち抜き加工を施した後に積層し、そ
れを高温で焼成することによって製作される。 【0013】セラミック母基板1の中央部に配列形成さ
れた各配線基板領域2は、それぞれが電子装置用の小型
の配線基板となる領域であり、それぞれの上面中央部に
電子部品を収容するための略四角形の凹部2aを有して
おり、凹部2a内の上面にはタングステンやモリブデ
ン、銅、銀等の金属粉末メタライズから成り、電子部品
の電極が電気的に接続される電子部品接続用メタライズ
パッド5が、下面外周角部には同じくタングステンやモ
リブデン、銅、銀等の金属粉末メタライズから成り、外
部電気回路基板の配線導体に電気的に接続される外部接
続用メタライズパッド6が被着形成されており、さらに
上面から下面にかけては電子部品接続用メタライズパッ
ド5と外部接続用メタライズパッド6とを電気的に接続
するタングステンやモリブデン、銅、銀等の金属粉末メ
タライズから成る貫通導体7が形成されている。 【0014】このような各配線基板領域2の凹部2a
は、絶縁層1b用のセラミックグリーンシートに凹部2
a用の略四角形の貫通孔を打ち抜いておくことによって
形成され、電子部品接続用メタライズパッド5や外部接
続用メタライズパッド6は、絶縁層1a用のセラミック
グリーンシートの上面や下面に電子部品接続用メタライ
ズパッド5用や外部接続用メタライズパッド6用のメタ
ライズペーストを所定のパターンに印刷塗布しておくこ
とによって形成される。また、貫通導体7は、絶縁層1
a用のセラミックグリーンシートに貫通孔を打ち抜くと
ともに該貫通孔内に貫通導体7用のメタライズペースト
を充填しておくことによって形成される。 【0015】そして、各配線基板領域2は、その凹部2
a内に半導体素子や水晶振動子等の電子部品が収容され
るとともに、電子部品接続用メタライズパッド5に電子
部品の各電極が例えばボンディングワイヤや半田バンプ
等の電気的接続手段を介して電気的に接続され、しかる
後、各配線基板領域2の上面に蓋体や樹脂充填材を電子
部品を覆うようにして接合することによって電子部品が
封止され、その後、セラミック母基板1を各配線基板領
域2の境界線3に沿って分割されることによって、多数
個の電子装置となる。そして、この半導体装置は、その
下面の外周角部に被着させた外部接続用メタライズパッ
ド6を後述する外部接続用側面メタライズ層8とともに
外部電気回路基板の配線導体に半田等の導電性接着剤を
介して接続することによって、外部電気回路基板に実装
されるとともに内部に収容する電子部品が外部電気回路
に電気的に接続されることとなる。なお、セラミック母
基板1を各配線基板領域2の境界線3に沿って分割する
には、セラミック母基板1の上下面の各配線基板領域2
の境界線3上に分割溝を形成しておき、その分割溝に沿
って撓折する方法や、セラミック母基板1を各配線基板
領域2の境界線3に沿ってダイアモンドカッターやレー
ザーカッター等により切断する方法が採用される。 【0016】また、各配線基板領域2の境界線3の交点
上に形成された貫通孔4は、各配線基板領域2の外周角
部側面に切欠き部を形成するためのものであり、その内
壁には、前述の外部接続用メタライズパッドとともに外
部電気回路基板の配線導体に接続されるタングステンや
モリブデン、銅、銀等の金属粉末メタライズから成る外
部接続用側面メタライズ層8が被着形成されている。こ
の場合、貫通孔3内には外部接続用側面メタライズ層8
が被着されていることから、各配線基板領域2の凹部内
に電子部品を収容した後、セラミック母基板1を各配線
基板領域2に分割して電子装置を得ると、得られた電子
装置にはその各外周角部の側面に外部接続用側面メタラ
イズ層8が残り、そして、この外部接続用側面メタライ
ズ8と外部接続用メタライズパッド6との両方を外部電
気回路基板の配線導体に半田等の導電性接着剤を介して
接続すると、電子装置の下面の外部接続用メタライズパ
ッド6および外周側面の外部接続用側面メタライズ層8
と外部電気回路基板の配線導体との間に導電性接着剤の
溜まりが立体的に大きく形成されることとなるので、電
子装置を外部電気回路基板に極めて強固に実装すること
ができる。 【0017】このような貫通孔4は、絶縁層1a、1b
用のセラミックグリーンシートに貫通孔4用の円形の孔
を打ち抜くことによって形成され、また外部接続用側面
メタライズ層8は、それらの孔の内壁に外部接続用側面
メタライズ層8用のメタライズペーストを吸引法等によ
り塗布しておくことによって形成される。 【0018】ところで、本発明の多数個取り配線基板に
おいては、各配線基板領域2の電子部品接続用メタライ
ズパッド5と外部接続用メタライズパッド6とを貫通導
体7により、貫通孔4内に被着された外部接続用側面メ
タライズ層8とは電気的に独立した状態で互いに電気的
に接続しており、そのことが重要である。このように、
各配線基板領域2の電子部品接続用メタライズパッド5
と外部接続用メタライズパッド6とが貫通孔4内に被着
された外部接続用側面メタライズ層8とは電気的に独立
した状態で互いに電気的に接続されていることから、隣
接する配線基板領域2の電子部品接続パッド5同士が貫
通孔4内に被着された外部接続用側面メタライズ層8を
介して電気的に互いに接続されることはなく互いに電気
的に独立したものとなる。したがって、本発明の多数個
取り配線基板によれば、例えば各配線基板領域2の凹部
2a内に電子部品を、その電極が電子部品接続用メタラ
イズパッド4に接続されるようにして収容した後に、配
線基板領域2をセラミック母基板1中に配列した状態で
個々の配線基板領域2の電気的なチェックを極めて効率
よく行なうことができる。なお、各配線基板領域2にお
ける電気的なチェックを行なう場合、各配線基板領域2
をセラミック母基板1に配列した状態で各配線基板領域
2の外部接続用メタライズパッド6にチェック装置の端
子を接続させてチェックすればよい。 【0019】かくして、本発明の多数個取り配線基板に
よれば、各配線基板領域2の凹部2a内に電子部品を搭
載固定するとともに、この電子部品の電極と電子部品接
続用メタライズパッド5とを電気的に接続した後、各配
線基板領域2の電気的なチェックを行ない、最後に各配
線基板領域2の上に金属やセラミックスから成る蓋体や
エポキシ樹脂等から成る樹脂製充填材を接合するととも
にセラミック母基板1を各配線基板領域に分割すること
により、多数個の電子装置が同時集約的に製作される。 【0020】なお、本発明は上述の実施の形態の一例に
限定されるものではなく、本発明の要旨を逸脱しない範
囲であれば、種々の変更は可能であり、例えば上述の実
施の形態の一例では、セラミック母基板1は2層の絶縁
層1a・1bを積層して形成されていたが、セラミック
母基板1は3層以上の絶縁層を積層することにより形成
されていてもよい。 【0021】 【発明の効果】本発明の多数個取り配線基板によれば、
各配線基板領域に設けた電子部品接続層用メタライズパ
ッドは各配線基板領域の境界線上に設けた貫通孔内の外
部接続用側面メタライズ層と電気的に接続されていない
ことから、各配線基板領域に設けた電子部品接続用メタ
ライズパッドが隣接する配線基板領域同士で電気的に独
立した状態となり、そのため各配線基板領域をセラミッ
ク母基板中に配列したままで各配線基板領域の電気的な
チェックを極めて効率よく行なうことが可能である。
【図面の簡単な説明】 【図1】 本発明の多数個取り配線基板の実施の形態の
一例を示す上面図である。 【図2】 図1に示す多数個取り配線基板のA−Aにお
ける断面図である。 【符号の説明】 1・・・・・・・セラミック母基板 2・・・・・・・配線基板領域 3・・・・・・・境界線 4・・・・・・・貫通孔 5・・・・・・・電子部品接続用メタライズパッド 6・・・・・・・外部接続用メタライズパッド 8・・・・・・・外部接続用側面メタライズ層

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 略四角平板状のセラミック母基板中に、
    上面に電子部品の電極が接続される電子部品接続用メタ
    ライズパッドを、下面の外周部に外部電気回路基板の配
    線導体に接続される外部接続用メタライズパッドを形成
    して成る略四角形状の多数の配線基板領域を縦横の並び
    に一体的に配列形成して成るとともに、前記各配線基板
    領域を区切る境界線上に、内壁に前記外部電気回路基板
    の前記配線導体に接続される外部接続用側面メタライズ
    層を被着させた貫通孔を形成して成る多数個取り配線基
    板であって、前記電子部品接続用メタライズパッドと前
    記外部接続用メタライズパッドとを、前記外部接続用側
    面メタライズ層とは電気的に独立した状態で互いに電気
    的に接続して成ることを特徴とする多数個取り配線基
    板。
JP2002048669A 2002-02-25 2002-02-25 多数個取り配線基板 Pending JP2003249589A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002048669A JP2003249589A (ja) 2002-02-25 2002-02-25 多数個取り配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002048669A JP2003249589A (ja) 2002-02-25 2002-02-25 多数個取り配線基板

Publications (1)

Publication Number Publication Date
JP2003249589A true JP2003249589A (ja) 2003-09-05

Family

ID=28661403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002048669A Pending JP2003249589A (ja) 2002-02-25 2002-02-25 多数個取り配線基板

Country Status (1)

Country Link
JP (1) JP2003249589A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11264967B2 (en) 2017-09-27 2022-03-01 Kyocera Corporation Multi-piece wiring substrate, electronic component housing package, electronic device, and electronic module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11264967B2 (en) 2017-09-27 2022-03-01 Kyocera Corporation Multi-piece wiring substrate, electronic component housing package, electronic device, and electronic module

Similar Documents

Publication Publication Date Title
CN109392245B (zh) 电子部件收纳用封装体、多连片布线基板、电子装置以及电子模块
CN109244045B (zh) 一种厚膜基板小型化金属管壳封装结构
JP2015109379A (ja) 部品内蔵モジュール
JP3838935B2 (ja) 多数個取り配線基板
JP2005294697A (ja) 電子部品及びその製造方法
JP3426988B2 (ja) 多数個取り配線基板
JP4605945B2 (ja) 多数個取り配線基板、電子装置の製造方法
JP2003249589A (ja) 多数個取り配線基板
JP3842683B2 (ja) 多数個取り配線基板
JP2002299520A (ja) 配線基板および多数個取り配線基板
JP2001274280A (ja) 多数個取りセラミック配線基板
CN110832773B (zh) 电子部件收纳用封装、电子装置以及电子模块
JP2004055985A (ja) セラミックパッケージ及び電子装置
JP3878842B2 (ja) 多数個取り配線基板
JP4206184B2 (ja) 電子部品搭載用基板およびその多数個取り配列基板
JP7433766B2 (ja) 回路基板、電子部品および電子モジュール
JPS58105546A (ja) 半導体パツケ−ジング方法
JP4272506B2 (ja) 多数個取り配線基板
JP2003347689A (ja) 多数個取り配線基板
JP4428883B2 (ja) 多数個取りセラミック配線基板
JP2015109380A (ja) 部品内蔵モジュール
JP2004023051A (ja) 多数個取り配線基板
JP2003303915A (ja) 多数個取り配線基板
JP2007258741A (ja) 電子部品、シールドカバー、多数個取り用母基板、配線基板及び電子機器
JP2002353573A (ja) 多数個取りセラミック配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060613