JP2015109379A - 部品内蔵モジュール - Google Patents

部品内蔵モジュール Download PDF

Info

Publication number
JP2015109379A
JP2015109379A JP2013252198A JP2013252198A JP2015109379A JP 2015109379 A JP2015109379 A JP 2015109379A JP 2013252198 A JP2013252198 A JP 2013252198A JP 2013252198 A JP2013252198 A JP 2013252198A JP 2015109379 A JP2015109379 A JP 2015109379A
Authority
JP
Japan
Prior art keywords
component
main surface
component built
core substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013252198A
Other languages
English (en)
Other versions
JP5958454B2 (ja
Inventor
喜人 大坪
Yoshito Otsubo
喜人 大坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013252198A priority Critical patent/JP5958454B2/ja
Priority to CN201410612268.0A priority patent/CN104701280B/zh
Publication of JP2015109379A publication Critical patent/JP2015109379A/ja
Application granted granted Critical
Publication of JP5958454B2 publication Critical patent/JP5958454B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】はんだ等の接合材による短絡を防止することができ、外部基板との接続性を向上することができる部品内蔵モジュールを提供する。
【解決手段】隣接する外部接続用の第1端子電極10どうしの中心間の間隔が、隣接する内部接続用の第2端子電極11どうしの中心間の間隔よりも大きく構成されているので、各第1端子電極10と外部基板との接合部分におけるはんだH等の接合材による短絡を防止することができる。また、各第1端子電極10が形成された樹脂多層基板71の下面71aの面積が、各第2端子電極11が形成された樹脂多層基板71の上面71bの面積よりも広く構成されているので、各第1端子電極10と外部基板との接合部分の面積を大きくすることができ、接合強度を向上することができるので、外部基板との接続性を向上することができる部品内蔵モジュール1を提供することができる。
【選択図】図1

Description

本発明は、コア基板に設けられた部品内蔵層に実装部品が内蔵された部品内蔵モジュールに関する。
図14に示す従来の部品内蔵モジュール500は、ビア導体501aおよび面内導体501bを有する内部電極501が設けられたセラミック多層基板から成るコア基板502を備え、コア基板502の両主面502a,502bに部品実装用のパッド電極503が形成されている。また、コア基板502の両主面502a,502bに部品内蔵層504,505が設けられている。
また、各部品内蔵層504,505は、各パッド電極503に実装された実装部品506と、各実装部品506を被覆する樹脂層507とを備えている。なお、IC、LSI等の能動素子や、チップコンデンサ、チップ抵抗、チップサーミスタ、チップインダクタ、フィルタ素子等の受動素子などの部品が実装部品506としてコア基板502に実装される。また、部品内蔵層504は、コア基板502と反対側の一主面に設けられた外部接続用の複数の外部端子電極508と、コア基板502に対向する他主面に設けられた内部接続用の複数の内部端子電極509と、外部端子電極508および内部端子電極509を接続する複数の接続導体510とを備えている。
また、部品内蔵層504の内部端子電極509がコア基板502の一方主面502aに形成された内部接続用の複数の接続電極511に接続されることにより、コア基板502と各外部端子電極508とが各接続導体510により接続されている。また、各接続導体510それぞれは、部品内蔵層504の樹脂層507を厚み方向に直線状に貫通する略ストレート形状の単一のビア導体により形成されている。なお、部品内蔵層504の他主面に露出する接続導体510(ビア導体)の端面により、部品内蔵層504をコア基板502に接続するための内部端子電極509が形成されている(例えば特許文献1参照)。
国際公開第2005/071745号(段落0023〜0025、図1,3など)
近年、部品内蔵モジュール500のコア基板502に実装される実装部品506の数が増大する一方で、部品内蔵モジュール500の小型化が進んでいる。そのため、コア基板502に実装された各実装部品506をコア基板502を介して外部接続するための接続導体510の数が増大すると共に、その小径化および狭ギャップ化が進んでいる。したがって、部品内蔵層504の一主面に露出する各接続導体510の端面も小径化すると共にその挟ギャップ化が進んでいる。そのため、部品内蔵層504の一主面に露出する各接続導体510の端面のそれぞれに接続された各外部端子電極508が狭ギャップ化すると共に、部品内蔵層504の一主面における各外部端子電極508の形成領域の小面積化も進んでいる。したがって、マザー基板等の外部基板と各外部端子電極508との接続部分において溶融はんだによる短絡が生じたり、部品内蔵モジュール500と外部基板との接続強度が低下したりするおそれがある。
本発明は、上記した課題に鑑みてなされたものであり、はんだ等の接合材による短絡を防止することができ、外部基板との接続性を向上することができる部品内蔵モジュールを提供することを目的とする。
上記した目的を達成するために、本発明の部品内蔵モジュールは、コア基板と、前記コア基板の一方主面に設けられた部品内蔵層とを備え、前記部品内蔵層は、前記コア基板の一方主面の実装領域に実装された実装部品と、前記部品内蔵層の前記コア基板と反対側の一主面に設けられた外部接続用の複数の第1端子電極と、前記部品内蔵層のコア基板に対向する他主面に設けられ、前記コア基板の一方主面に接続された内部接続用の複数の第2端子電極と、前記各第1端子電極と前記各第2端子電極とを接続する接続導体とを有し、前記部品内蔵層の一主面において前記各第1端子電極が形成された第1形成領域の面積が、前記部品内蔵層の他主面において前記各第2端子電極が形成された第2形成領域の面積よりも広く、隣接する前記第1端子電極どうしの中心間の間隔が、隣接する前記第2端子電極どうしの中心間の間隔よりも大きいことを特徴としている。
このように構成された発明では、部品内蔵層は、コア基板の一方主面の実装領域に実装された実装部品を備えている。また、コア基板の一方主面に設けられた部品内蔵層のコア基板と反対側の一主面に外部接続用の複数の第1端子電極が設けられ、部品内蔵層のコア基板に対向する他主面に内部接続用の複数の第2端子電極が設けられている。また、各第1端子電極と各第2端子電極とが、部品内蔵層に設けられた接続導体により接続されている。また、部品内蔵層の他主面に設けられた各第2端子電極がコア基板の一方主面に接続されている。なお、部品内蔵層の一主面に設けられた各第1端子電極がマザー基板等の外部基板にはんだ等の接合材を用いて接続される。
また、隣接する外部接続用の第1端子電極どうしの中心間の間隔が、隣接する内部接続用の第2端子電極どうしの中心間の間隔よりも大きく構成されている。したがって、各第1端子電極と外部基板との接合部分におけるはんだ等の接合材による短絡を防止することができる。また、部品内蔵層の一主面において各第1端子電極が形成された第1形成領域の面積が、部品内蔵層の他主面において各第2端子電極が形成された第2形成領域の面積よりも広く構成されている。したがって、各第1端子電極と外部基板との接合部分の面積を大きくすることができるので、接合強度を向上することができ、外部基板との接続性を向上することができる部品内蔵モジュールを提供することができる。
また、従来の構成と異なり、各第1端子電極が形成された第1形成領域の面積が、各第2端子電極が形成された第2形成領域の面積よりも広く、隣接する第1端子電極どうしの中心間の間隔が、隣接する第2端子電極どうしの中心間の間隔よりも大きく構成されることにより、各第1端子電極と外部基板との接続性を担保することができるので、コア基板に接続される各第2端子電極のさらなる小径化およびさらなる狭ギャップ化を図ることができる。また、コア基板に接続される各第2端子電極のさらなる小径化およびさらなる狭ギャップ化を図ることができるので、コア基板の小型(小面積)化を図ることができると共に、各第2端子電極が形成された第2形成領域の小面積化を図ることでコア基板の一方主面に大面積の実装領域を確保することができるので、実装部品の部品実装密度の向上を図ることができる。
また、前記実装領域が、前記コア基板の一方主面の少なくとも中央部分に配置され、前記第2形成領域の前記各第2端子電極は、前記コア基板の一方主面の前記実装領域の外側に接続され、前記第1形成領域は、平面視において、前記第2形成領域と一部が重なるように形成されているとよい。
このようにすると、コア基板の一方主面の少なくとも中央部分に配置された実装領域に実装部品をまとめて配置することができる。
また、前記コア基板の一方主面に実装されて前記部品内蔵層に設けられた接続用部品を備え、前記接続用部品に前記第1形成領域および前記第2形成領域が形成されると共に、前記接続用部品の内部に前記接続導体が設けられていてもよい。
このようにすれば、各第1端子電極が設けられた第1形成領域および各第2端子電極が設けられた第2形成領域が形成され、その内部に接続導体が設けられた接続用部品が、第2形成領域に設けられた各第2端子電極が接続されてコア基板の一方主面に実装されることにより、部品内蔵層の配線構造を簡単に形成することができる。また、部品内蔵層の配線構造を簡単に形成することができるので、部品内蔵モジュールの製造コストの低減を図ることができる。
また、前記接続用部品は、前記接続導体としてビア導体および面内導体がその内部に形成された樹脂多層基板により形成されているとよい。
このように構成すると、ビルドアップ工法や一括積層工法等の従来工法を用いて、その内部に接続導体としてビア導体および面内導体が形成された樹脂多層基板により接続用部品を簡単かつ低コストに形成することができる。また、樹脂多層基板に接続導体として設けられたビア導体および面内導体により部品内蔵層の配線構造が形成されることにより、部品内蔵層のコア基板の一方主面に対向する他主面の第2形成領域側から、コア基板の一方主面と反対側の一主面の第1形成領域側に向って各ビア導体間のギャップが広がるように構成された配線構造を部品内蔵層に簡単に形成することができる。
また、複数の前記接続用部品が前記コア基板の一方主面に実装されていてもよい。
このようにすると、実装部品が実装されたコア基板の一方主面の任意の位置に各接続用部品を実装することにより、部品内蔵層の配線構造を形成することができるので、部品内蔵モジュールの設計の自由度を高めることができる。
また、前記第1形成領域は、平面視において、前記第2形成領域および前記実装領域の双方と重なるように配置されているとよい。
このようにすれば、部品内蔵層における平面視で実装部品の配置位置に重なる領域の外部基板側の領域に接続導体を配置することにより、従来、デッドスペースとなっていた部品内蔵層の領域を有効利用して、各第1端子電極が形成された第1形成領域の大面積化を図ることができると共に、各第1端子電極どうしの中心間の間隔を広げることができる。
また、前記第1形成領域が、平面視で前記コア基板に一致して重なるように形成されていてもよい。
このようにすると、平面視でコア基板に一致して重なるように形成された大面積の第1形成領域に各第1端子電極が形成されることにより、各第1端子電極どうしの中心間の間隔をより広げることができる。
また、前記コア基板は平面視矩形状を有し、前記部品内蔵層の他主面において、前記コア基板の一方主面の各隅部部分のそれぞれに配置される4つの前記第2形成領域が分離して設けられているとよい。
このように構成すると、4つの第2形成領域それぞれがコア基板の一方主面の各隅部部分に配置されることにより、各第2形成領域のそれぞれに形成された各第2端子電極がコア基板の一方主面の各隅部部分にバランスよく配置されて接続される。したがって、コア基板と部品内蔵層との接続性の向上を図ることができる。また、コア基板の一方主面の各隅部部分を除く周縁部分を実装領域として実装部品を配置することができるので、実装部品の実装密度を高めることができると共に、実装部品の配置レイアウトの自由度を高めることができる。
また、前記第1端子電極の面積が、前記第2端子電極の面積よりも大きいとよい。
このようにすると、第1端子電極の面積を第2端子電極の面積よりも大きく形成することにより、第1端子電極と外部基板との接続強度を向上することができる。また、隣接する第1端子電極どうしの中心間の間隔が、隣接する第2端子電極どうしの中心間の間隔よりも大きく形成されているので、第1端子電極の面積を従来よりも大面積に形成することができる。
また、前記コア基板の他方主面に実装された他の実装部品をさらに備えていてもよい。
このようにすれば、部品内蔵モジュールに搭載された実装部品の実装密度を高めることができる。
また、前記部品内蔵層は、前記実装部品を被覆する樹脂層をさらに備えているとよい。
このようにすれば、樹脂層により部品内蔵層に設けられた実装部品を保護することができる。
本発明によれば、隣接する外部接続用の第1端子電極どうしの中心間の間隔が、隣接する内部接続用の第2端子電極どうしの中心間の間隔よりも大きく構成されているので、各第1端子電極と外部基板との接合部分におけるはんだ等の接合材による短絡を防止することができる。また、部品内蔵層の一主面において各第1端子電極が形成された第1形成領域の面積が、部品内蔵層の他主面において各第2端子電極が形成された第2形成領域の面積よりも広く構成されているので、各第1端子電極と外部基板との接合部分の面積を大きくすることができ、接合強度を向上することができるので、外部基板との接続性を向上することができる部品内蔵モジュールを提供することができる。
本発明の第1実施形態にかかる部品内蔵モジュールを示す断面図である。 図1の部品内蔵モジュールが備える接続用部品を示す図であって、(a)は斜視図、(b)は平面図、(c)は裏面図である。 本発明の第2実施形態にかかる部品内蔵モジュールを示す断面図である。 図3の部品内蔵モジュールが備える接続用部品を示す図であって、(a)は斜視図、(b)は平面図、(c)は裏面図である。 本発明の第3実施形態にかかる部品内蔵モジュールを示す断面図である。 図5の部品内蔵モジュールが備える接続用部品を示す図であって、(a)は斜視図、(b)は平面図、(c)は裏面図である。 本発明の第4実施形態にかかる部品内蔵モジュールを示す断面図である。 図7の部品内蔵モジュールが備える接続用部品を示す図であって、(a)は斜視図、(b)は平面図、(c)は裏面図である。 基板の一方主面における実装部品の配置状態を示す下面図である。 本発明の第5実施形態にかかる部品内蔵モジュールを示す断面図である。 図10の部品内蔵モジュールが備える接続用部品を示す図であって、(a)は斜視図、(b)は平面図、(c)は裏面図である。 基板の一方主面における実装部品の配置状態を示す下面図である。 本発明の第6実施形態にかかる部品内蔵モジュールが備える接続用部品を示す図であって、(a)は斜視図、(b)は平面図、(c)は裏面図である。 従来の部品内蔵モジュールの断面図である。
<第1実施形態>
本発明の第1実施形態について図1および図2を参照して説明する。図1は本発明の第1実施形態にかかる部品内蔵モジュールを示す断面図、図2は図1の部品内蔵モジュールが備える接続用部品を示す図であって、(a)は斜視図、(b)は平面図、(c)は裏面図である。
部品内蔵モジュール1は、コア基板2と、コア基板2の両主面2a,2bそれぞれに設けられた部品内蔵層3,4とを備えている。そして、ICやセラミック積層チップ部品等の実装部品5,6がコア基板2の両主面2a,2bに実装されて各部品内蔵層3,4に設けられることにより、部品内蔵モジュール1は、Bluetooth(登録商標)モジュール、無線LANモジュール、アンテナスイッチモジュールなどの高周波通信モジュールや、電源モジュールなどのモジュールとして形成される。図1に示すように、部品内蔵層3は、コア基板2の一方主面2aの中央部分に設定された実装領域21に実装された実装部品5および外部接続用の接続用部品7を備え、部品内蔵層4は、コア基板2の他方主面2bのほぼ全面に渡って設定された実装領域22に実装された実装部品6(本発明の「他の実装部品」に相当)を備えている。
また、コア基板2の一方主面2aの部品内蔵層3には、該一方主面2aおよび実装部品5と、接続用部品7の内側面とを被覆する樹脂層8が設けられ、コア基板2の他方主面2bの部品内蔵層4には、該他方主面2bおよび実装部品6を被覆する樹脂層9が設けられている。なお、樹脂層8,9は、エポキシ樹脂やシアネート樹脂等の一般的なモールド用の熱硬化樹脂により形成される。
コア基板2は、ガラスエポキシ樹脂や液晶ポリマー等の樹脂基板、セラミック(LTCC)基板、ガラス基板などの一般的な基板により構成されており、部品内蔵モジュール1の使用目的に応じて、コア基板2は、単層基板および多層基板のいずれに形成されてもよい。コア基板2の両主面2a,2bには、実装部品5,6等をはんだH等の接合材で接合したり超音波振動接合したりして実装するための複数の実装用電極2cが形成されている。また、コア基板2の内部にAgやCu、Au等を含む導電材料により、適宜、面内導体(図示省略)やビア導体(図示省略)等の配線電極が設けられており、各実装用電極2cはコア基板2内の配線電極を介して電気的に接続されている。また、面内導体およびビア導体が組み合わされることにより、各種の電気回路がコア基板2内に形成されていてもよい。
なお、例えば、コア基板2がLTCC(Low Temperature Co−Fired Ceramics)多層基板により形成される場合には、例えば、コア基板2は次のようにして形成される。すなわち、まず、アルミナおよびガラスなどの混合粉末が有機バインダおよび溶剤などと一緒に混合されたスラリーがシート状に形成されたセラミックグリーンシートが用意される。次に、このセラミックグリーンシートの所定位置にレーザー加工などにより形成されたビアホールにAgやCu、Auなどを含む導体ペーストが充填されることにより層間接続用のビア導体が形成され、導体ペーストを用いた印刷により種々の面内導体が形成される。そして、各セラミックグリーンシートが積層、圧着されて形成されたセラミック積層体が約1000℃前後の低い温度で、所謂、低温焼成されることによりコア基板2が形成される。
接続用部品7は、平面視矩形状のコア基板2とほぼ同一の外形状を有する樹脂多層基板71により形成されている。また、部品内蔵層3のコア基板2と反対側の一主面の一部を成す樹脂多層基板71の下面71a(本発明の「第1形成領域」に相当)には、外部接続用の複数の第1端子電極10が形成されている。また、部品内蔵層3のコア基板2に対向する他主面の一部を成す樹脂多層基板71の上面71b(本発明の「第2形成領域」に相当)には、内部接続用の複数の第2端子電極11が形成されている。
樹脂多層基板71は、コア基板2とほぼ同一の外形状を有する平板部72および枠部73を備えている。図1および図2(c)に示すように、平板部72は、平板状の中央部に矩形状の貫通孔72aが形成されて、その下面71aに複数の第1端子電極10が格子状に配列されて形成されている。また、図1および図2(a),(b)に示すように、枠部73は、平面視矩形状の平板の中央部分に矩形状の開口73aが形成された枠形状を有し、平板部72の上面に積層されると共に、その上面71bに複数の第2端子電極11が格子状に配列されて形成されている。なお、図1に示すように、開口73aは、接続用部品7(樹脂多層基板71)がコア基板2の一方主面2aに実装されたときに、該一方主面2aの実装領域21に対向する位置に形成されている。
また、図1および図2(a)〜(c)に示すように、平板部72の貫通孔72aは、平面視において、枠部73の開口73aよりもその面積が小さく形成されている。したがって、部品内蔵層3の一主面において各第1端子電極10が形成された樹脂多層基板71の下面71aの面積が、部品内蔵層3の他主面において各第2端子電極11が形成された樹脂多層基板71の上面71bの面積よりも広く形成されている。
また、樹脂多層基板71の内部に、各第1端子電極10と各第2端子電極11とを接続する接続導体12が設けられている。接続導体12は、樹脂多層基板71の内部に形成されたビア導体12aおよび面内導体12bを備えている。ビア導体12aは、AgやCu、Au等を含む導電ペーストがビア孔に充填されたり、ビア孔にビアフィルめっきが施されたり、Cu等の棒状の金属材料が配設されたりすることにより形成される。面内導体12bは、AgやCu、Au等を含む導電ペーストを用いたスクリーン印刷等の手法により形成されたり、金属箔や金属薄膜がフォトリソグラフィを用いてエッチング加工されることにより形成される。
また、この実施形態では、樹脂多層基板71の下面71aに露出するビア導体12aの端面により第1端子電極10が形成され、樹脂多層基板71の上面71bに露出するビア導体12aの端面により第2端子電極11が形成されている。また、第1端子電極10を形成する各ビア導体12aどうしの間隔(ギャップ)が、第2端子電極11を形成する各ビア導体12aどうしの間隔よりも大きくなるように、平板部72および枠部73のそれぞれにビア導体12aが配設されている。したがって図2(b),(c)に示すように、隣接する第1端子電極10どうしの中心間の間隔Aが、隣接する第2端子電極11どうしの中心間の間隔Bよりも大きく形成されている。
また、接続用部品7(樹脂多層基板71)は、枠部73の上面71bの各第2端子電極11がコア基板2の一方主面2aの実装領域21の外側に該実装領域21を囲むように接続されることにより、コア基板2の一方主面2aに実装される。そして、接続用部品7がコア基板2の一方主面2aに実装されたときに、樹脂多層基板71の下面71aは、平面視で、上面71bおよびコア基板2の実装領域21の双方と重なるように配置される。また、コア基板2の一方主面2aの実装領域21に実装された実装部品5が、樹脂多層基板71の枠部73の開口73a部分に配置される。
なお、樹脂多層基板71の上面71bに形成された各第2端子電極11が、コア基板2の一方主面2aに設けられた内部接続用の実装用電極(図示省略)にはんだ等の接合材を用いて接続されることにより、接続用部品7がコア基板2の一方主面2aに実装される。また、樹脂多層基板71の下面71aに形成された各第1端子電極10が、はんだH等の接合材を用いてマザー基板等の外部基板に外部接続されることにより、部品内蔵モジュール1(コア基板2)が外部基板に外部接続される。
なお、部品内蔵モジュール1が備える接続用部品7は例えば次のようにして形成される。
すなわち、一括積層工法で樹脂多層基板71が形成される場合には、まず、それぞれその内部にビア導体12aおよび面内導体12bが形成された平板部72および枠部73が準備される。そして、平板部72および枠部73がプリプレグ等の接着層を介して積層されることにより、樹脂多層基板71が形成される。また、ビルドアップ工法で樹脂多層基板71が形成される場合には、まず、支持基板が準備され、支持基板の両面にプリプレグ等の接着層を介して導電層が形成される。そして、フォトリソグラフィを用いた導電層のパターニングによる面内導体12bの形成およびビア孔形成によるビア導体12aの形成と、樹脂絶縁層の積層とが繰り返し実行されることにより、樹脂多層基板71が形成される。
なお、上記した製造方法以外にも、例えば、平板部72と枠部73とを別々に形成するのではなく、樹脂多層基板71となるべき構造物を形成後、ルーターなどで研削することによって、平板部72および枠部73に相当する部分を形成する方法でもよい。また、接続用部品7は、熱硬化性樹脂とガラスクロス等からなるプリント基板により形成されていてもよい。
以上のように、この実施形態では、部品内蔵層3は、コア基板2の一方主面2aの実装領域21に実装された実装部品5と、実装部品5を被覆する樹脂層8とを備えている。また、接続用部品7の下面71aに外部接続用の複数の第1端子電極10が設けられ、接続用部品7の上面71bに内部接続用の複数の第2端子電極11が設けられている。また、各第1端子電極10と各第2端子電極11とが、接続用部品7に設けられた接続導体12により接続されている。また、接続用部品7の上面71bの各第2端子電極11がコア基板2の一方主面2aに接続されることにより、コア基板2の一方主面2aに接続用部品7が実装されて部品内蔵層3に接続用部品7が設けられている。なお、接続用部品7の下面71aに設けられた各第1端子電極10がマザー基板等の外部基板にはんだH等の接合材を用いて接続される。また、隣接する外部接続用の第1端子電極10どうしの中心間の間隔Aが、隣接する内部接続用の第2端子電極11どうしの中心間の間隔Bよりも大きく構成されている。
したがって、各第1端子電極10と外部基板との接合部分におけるはんだH等の接合材による短絡を防止することができる。また、部品内蔵層3の一主面において各第1端子電極10が形成される第1形成領域を成す接続用部品7の下面71aの面積が、部品内蔵層3の他主面において各第2端子電極11が形成される第2形成領域を成す接続用部品7の上面71bの面積よりも広く構成されている。これにより、各第1端子電極10と外部基板との接合部分の面積を大きくすることができるので、接合強度を向上することができ、外部基板との接続性を向上することができる部品内蔵モジュール1を提供することができる。
また、従来の構成と異なり、各第1端子電極10が形成された接続用部品7の下面71aの面積が、各第2端子電極11が形成された接続用部品7の上面71bの面積よりも広く、隣接する第1端子電極10どうしの中心間の間隔Aが、隣接する第2端子電極11どうしの中心間の間隔Bよりも大きく構成されることにより、各第1端子電極10と外部基板との接続性を担保することができるので、コア基板2に接続される各第2端子電極11のさらなる小径化およびさらなる狭ギャップ化を図ることができる。また、コア基板2に接続される各第2端子電極11のさらなる小径化およびさらなる狭ギャップ化を図ることができるので、コア基板2の小型(小面積)化を図ることができると共に、各第2端子電極11が形成された接続用部品7の上面71bの小面積化を図ることでコア基板2の一方主面2aに大面積の実装領域21を確保することができるので、実装部品5の部品実装密度の向上を図ることができる。
また、実装領域21が、コア基板2の一方主面2aの中央部分に配置されているので、コア基板2の一方主面2aの中央部分に実装部品5をまとめて配置することができる。
また、各第1端子電極10が設けられた下面71aおよび各第2端子電極11が設けられた上面71bが形成され、その内部に接続導体12が設けられた接続用部品7が、上面71bの各第2端子電極11が接続されてコア基板2の一方主面2aに実装されることにより、部品内蔵層3の配線構造を簡単に形成することができる。また、部品内蔵層3の配線構造を簡単に形成することができるので、部品内蔵モジュール1の製造コストの低減を図ることができる。
また、接続用部品7は、接続導体12としてビア導体12aおよび面内導体12bがその内部に形成された樹脂多層基板71により形成されているので、ビルドアップ工法や一括積層工法等の従来工法を用いて、接続用部品7を簡単かつ低コストに形成することができる。また、樹脂多層基板71に接続導体12として設けられたビア導体12aおよび面内導体12bにより部品内蔵層3の配線構造が形成されることにより、部品内蔵層3のコア基板2の一方主面2aに対向する他主面の第2形成領域(樹脂多層基板71の上面71b)側から、コア基板2の一方主面2aと反対側の一主面の第1形成領域(樹脂多層基板71の下面71a)側に向って各ビア導体12a間のギャップが広がるように構成された配線構造を部品内蔵層3に簡単に形成することができる。
また、図1に示すように、部品内蔵層3における実装部品5の下方の外部基板側の領域に接続導体12が配置されることにより、接続用部品7(樹脂多層基板71)の下面71a(第1形成領域)が、平面視において、接続用部品7(樹脂多層基板71)の上面71b(第2形成領域)およびコア基板2の一方主面2aに設定された実装領域21の双方と重なるように配置されている。したがって、従来、デッドスペースとなっていた部品内蔵層3の実装部品5の下方の領域を有効利用して、各第1端子電極10が形成された接続用部品7の下面71aの大面積化を図ることができると共に、各第1端子電極10どうしの中心間の間隔Aを広げることができる。
また、コア基板2の他方主面2bに実装部品6がさらに実装されているので、部品内蔵モジュール1に搭載された実装部品5,6の部品実装密度をさらに高めることができる。
<第2実施形態>
本発明の第2実施形態について図3および図4を参照して説明する。図3は本発明の第2実施形態にかかる部品内蔵モジュールを示す断面図、図4は図3の部品内蔵モジュールが備える接続用部品を示す図であって、(a)は斜視図、(b)は平面図、(c)は裏面図である。
この実施形態が上記した第1実施形態と異なるのは、図3および図4(a)〜(c)に示すように、接続用部品7を形成する樹脂多層基板71の平板部72に貫通孔72aが形成されていない点である。したがって、この実施形態では、第1端子電極10が形成される接続用部品7(樹脂多層基板71)の下面71aが、平面視でコア基板2に一致して重なるように形成されている。その他の構成は上記した第1実施形態と同様であるので、同一符号を付すことによりその構成の説明は省略する。
以上のように、この実施形態によれば、上記した第1実施形態と同様の効果を奏することができると共に、次のような効果を奏することができる。すなわち、平面視でコア基板2に一致して重なるように形成された大面積の樹脂多層基板71の下面71aに各第1端子電極10が形成されることにより、各第1端子電極10どうしの中心間の間隔Aをより広げることができる。
<第3実施形態>
本発明の第3実施形態について図5および図6を参照して説明する。図5は本発明の第3実施形態にかかる部品内蔵モジュールを示す断面図、図6は図5の部品内蔵モジュールが備える接続用部品を示す図であって、(a)は斜視図、(b)は平面図、(c)は裏面図である。
この実施形態が上記した第2実施形態と異なるのは、図5および図6(a)〜(c)に示すように、接続用部品7を形成する樹脂多層基板71の枠部73が、枠形状の1辺が除去された形状を備え、第2端子電極11が形成された枠部73の上面71bが、コア基板2の一方主面2aの周縁部分のうち3辺に沿った部分に対向するように形成されている点である。また、コア基板2の一方主面2aの周縁部分のうち枠部73の上面71bが対向しない1辺に沿う部分が、コア基板2の一方主面2aの中央部分と共に実装領域21に設定されている。そして、実装部品5が、コア基板2の一方主面2aの中央部分とこれに延設された周縁部分とに設定された実装領域21に実装されている。その他の構成は上記した第1および第2実施形態と同様であるので、同一符号を付すことによりその構成の説明は省略する。
以上のように、この実施形態によれば、上記した第2実施形態と同様の効果を奏することができると共に、以下の効果を奏することができる。すなわち、また、コア基板2の一方主面2aの周縁部分の一部に設定された実装領域21にさらに実装部品5を配置することができるので、実装部品5の実装密度を高めることができると共に、実装部品5の配置レイアウトの自由度を高めることができる。
<第4実施形態>
本発明の第4実施形態について図7〜図9を参照して説明する。図7は本発明の第4実施形態にかかる部品内蔵モジュールを示す断面図、図8は図7の部品内蔵モジュールが備える接続用部品を示す図であって、(a)は斜視図、(b)は平面図、(c)は裏面図である。また、図9は基板の一方主面における実装部品の配置状態を示す下面図である。
この実施形態が上記した第3実施形態と異なるのは、図7および図8(a)〜(c)に示すように、接続用部品7を形成する樹脂多層基板71が、平面視矩形状の平板部72と、平板部72の各隅部部分に積層された4つの支持部74とにより形成されている点である。したがって、コア基板2の一方主面2aに対向する部品内蔵層3の他主面において、コア基板2の一方主面2aの各隅部部分のそれぞれに配置される樹脂多層基板71の4つの上面71b(第2形成領域)が分離して設けられている。なお、この実施形態では、それぞれ個別に作製された平板部72および各支持部74がプリプレグ等の接着層を介して積層されることにより樹脂多層基板71が形成されている。以下では、上記した各実施形態と異なる構成についてのみ説明を行い、その他の構成は上記した第1および第3実施形態と同様であるので、同一符号を付すことによりその構成の説明は省略する。
樹脂多層基板71の各支持部74は、平面視略L字状を有し、その内部にビア導体12aおよび面内導体12bを有する接続導体12が設けられている。また、図8(a)に示すように、支持部74が、その屈曲部分と平板部72の隅部とが重なるように、平板部72の各隅部のそれぞれに積層されることにより、樹脂多層基板71が形成されている。また、図9に示すように、この実施形態では、コア基板2の一方主面2aのうち、樹脂多層基板71の4つの上面71bの第2端子電極11が接続される同図中の点線で囲まれた各隅部部分を除く部分が実装領域21に設定されて、実装部品5が実装されている。
また、この実施形態では、図7および図8(c)に示すように、各第1端子電極10は、樹脂多層基板71の下面71aに露出するビア導体12aの端面上に矩形状の電極パッドが設けられることにより形成されている。なお、電極パッドの平面視形状は矩形状に限らず、円形状や多角形状など、どのような形状であってもよい。
以上のように、この実施形態によれば、上記した第3実施形態と同様の効果を奏することができると共に、以下の効果を奏することができる。すなわち、樹脂多層基板71の4つの上面71bそれぞれがコア基板2の一方主面2aの各隅部部分に配置されることにより、各上面71bのそれぞれに形成された各第2端子電極11がコア基板2の一方主面2aの各隅部部分にバランスよく配置されて接続される。そのため、コア基板2と部品内蔵層3との接続性の向上を担保した状態で、コア基板2の一方主面2aの各隅部部分を除く周縁部分を実装領域21として実装部品5をさらに配置することができる。したがって、実装部品5の実装密度を高めることができると共に、実装部品5の配置レイアウトの自由度を高めることができる。
また、電極パッドを用いて第1端子電極10の面積を第2端子電極11の面積よりも大きく形成することにより、第1端子電極10と外部基板との接続強度を向上することができる。また、隣接する第1端子電極10どうしの中心間の間隔Aが、隣接する第2端子電極11どうしの中心間の間隔Bよりも大きく形成されているので、電極パッドを第1端子電極10の面積を従来よりも大面積に形成することができる。
なお、この実施形態では、各第1端子電極10を形成する各電極パッドが、樹脂多層基板71の下面71aに設けられているが、各電極パッドの表面が樹脂多層基板71の下面71aを成すように、その表面のみが露出するように各電極パッドが樹脂多層基板71の下面71aに陥没して設けられていてもよい。
<第5実施形態>
本発明の第5実施形態について図10〜図12を参照して説明する。図10は本発明の第5実施形態にかかる部品内蔵モジュールを示す断面図、図11は図10の部品内蔵モジュールが備える接続用部品を示す図であって、(a)は斜視図、(b)は平面図、(c)は裏面図である。また、図12は基板の一方主面における実装部品の配置状態を示す下面図である。
この実施形態が上記した第4実施形態と異なるのは、図10および図11(a)〜(c)に示すように、接続用部品7を形成する樹脂多層基板71の平板部72の中央部分に矩形状の開口72bが形成されると共に、同図に向って左右方向に開口72bに連通する切込72cが形成されている点である。また、この実施形態では、平面視矩形状の支持部74が平板部72の各隅部部分に積層されている。また、樹脂多層基板71の下面71aに露出するビア導体12aの端面により第1接続端子10が形成されている。その他の構成は上記した第1および第4実施形態と同様であるので、同一符号を付すことによりその構成の説明は省略する。
以上のように、この実施形態によれば、上記した第4実施形態と同様の効果を奏することができると共に、以下の効果を奏することができる。すなわち、図12に示すように、上記した第4実施形態と同様に、コア基板2の一方主面2aのうち、樹脂多層基板71の4つの上面71bの第2端子電極11が接続される同図中の点線で囲まれた各隅部部分を除く部分が実装領域21に設定されているが、樹脂多層基板71の平板部72の中央部分に開口72bが設けられている。したがって、開口72bに対応する部分において、その他の部分に実装される実装部品5よりも高背の実装部品5aをコア基板2の一方主面2aに実装することができる(図10参照)。
<第6実施形態>
本発明の第6実施形態について図13を参照して説明する。図13は本発明の第6実施形態にかかる部品内蔵モジュールが備える接続用部品を示す図であって、(a)は斜視図、(b)は平面図、(c)は裏面図である。
この実施形態が上記した第5実施形態と異なるのは、図13(a)〜(c)に示すように、部品内蔵層3に4個の接続用部品7が設けられており、各接続用部品7それぞれが、コア基板2の一方主面2aの各隅部部分のそれぞれに島状に配置されて実装されている点である。以下では、上記した各実施形態と異なる構成についてのみ説明を行い、その他の構成は上記した第1および第5実施形態と同様であるので、同一符号を付すことによりその構成の説明は省略する。
図13(a)〜(c)に示すように、各接続用部品7を形成する樹脂多層基板71は、その内部にビア導体12aおよび面内導体12bを有する接続導体12が設けられた平面視矩形状の基部75と、基部75の上面に積層された支持部74とを備えている。また、基部75の下面71aに露出するビア導体12aの端面により第1接続端子10が形成されている。また、各樹脂多層基板71それぞれの上面71bの各第2端子電極11が、コア基板2の一方主面2aの各隅部部分に接続されることにより、各接続用部品7それぞれがコア基板の一方主面2aの各隅部部分に島状に配置されて実装される。なお、各樹脂多層基板71それぞれの基部75は、平面視においてコア基板2が幅方向および高さ方向のそれぞれにおいて2分割されることにより4分割された形状よりも小さく形成されている。
以上のように、この実施形態によれば、上記した第5実施形態と同様の効果を奏することができると共に、以下の効果を奏することができる。すなわち、複数の接続用部品7がコア基板2の一方主面2aに実装されているが、実装部品5,5aが実装されるコア基板2の一方主面2aの任意の位置に各接続用部品7を実装することにより、部品内蔵層3の配線構造を形成することができるので、部品内蔵モジュール1の設計の自由度を高めることができる。
なお、この実施形態において、コア基板2の一方主面2aにおける各接続用部品7の実装位置は上記した例に限定されるものではなく、コア基板の一方主面2aの中央位置など、部品内蔵モジュール1の構成に応じて、一方主面の2aの任意の位置に各接続用部品7を実装すればよい。また、コア基板2の一方主面2aに実装される接続用部品7の数は4個に限定されるものではなく、2個以上の複数の接続用部品7が一方主面2aに実装されていればよい。また、1個の接続用部品7がコア基板2の一方主面2aに実装されていてもよい。また、島状に配置された複数の接続用部品7が、上記した第5実施形態のように棒状の連結部材により連結されていてもよい。
なお、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能であり、上記した各構成をどのように組み合わせてもよい。例えば、上記した各実施形態では、接続用部品7は樹脂多層基板71により形成されているが、コア基板2と同様に、ガラスエポキシ樹脂や液晶ポリマー等の樹脂基板、セラミック(LTCC)基板、ガラス基板などの一般的な基板により接続用部品7が形成されていればよい。また、接続用部品7を形成する各基板は、単層基板および多層基板のいずれに形成されてもよい。
また、コア基板2の平面視形状は矩形状に限定されるものではなく、円形状や多角形状など、どのような形状であってもよい。また、上記した各実施形態における各接続用部品7の平面視形状や、樹脂多層基板71の下面71aおよび上面71bの形状やその配置位置などは、コア基板2の平面視形状に応じて適宜変更すればよい。
また、上記した各実施形態では、第1端子電極10が形成される第1形成領域(樹脂多層基板71の下面71a)が、第2形成領域(樹脂多層基板71の上面71b)および実装領域21の双方と平面視で重なるように配置されている。しかしながら、第1形成領域の配置位置は上記した例に限定されるものではなく、第1形成領域は、その面積が第2形成領域の面積よりも広く形成されていればよい。
また、上記した各実施形態では、接続用部品7がコア基板2の一方主面2aに実装されることにより、部品内蔵層3の配線構造が形成されているが、接続用部品7をコア基板2の一方主面2aに実装せずに、部品内蔵層3の樹脂層8に、ビア導体12aや面内導体12bを設けることにより接続導体12を形成してもよい。
また、上記した各実施形態では、面内導体12bを用いて樹脂多層基板71の積層方向に配置される複数のビア導体12aの平面視における配置位置を所定方向に順次ずらしていくことにより、各ビア導体12aの間隔(ギャップ)を広げるように構成されているが、以下のように構成することにより、各ビア導体12aの間隔が広がるようにしてもよい。すなわち、樹脂多層基板71の積層方向に接続される複数のビア導体12aを、平面視における各ビア導体12aの中心軸の配置位置を所定方向に順次若干ずらして配置する。そして、若干位置ずれした状態で各ビア導体12aの端面どうしを互いに接続することにより、各ビア導体12aの間隔を広げることができる。また、上記した各実施形態では、全ての隣接する第1端子電極10どうしの中心間の間隔Aが、隣接する第2端子電極11どうしの中心間の間隔Bよりも大きく構成されているが、隣接する第2端子電極11どうしの中心間の間隔よりも、隣接する端子どうしの間隔が大きくない外部接続用の端子電極をさらに備えていてもよい。
また、部品内蔵モジュールへの実装部品5,5a,6の実装密度を高めて使用目的に応じた機能を備えるように、適宜、どのような実装部品5,5a,6がコア基板2のどの位置に配置されて実装されてもよい。また、コア基板2の他方主面2bには実装部品6が必ずしも実装されていなくてもよい。
また、部品内蔵モジュール1のコア基板2の両主面2a,2bへの各実装部品5,5a,6の実装方法ははんだHを利用した方法に限らず、超音波振動技術やプラズマ等による表面活性化技術を利用した実装方法や、ボンディングワイヤーを利用した実装方法により各実装部品5,5a,6をコア基板2に実装するようにしてもよい。また、第4実施形態に記載の電極パッドを、他の実施形態にも適用して、他の実施形態にも同様に電極パッドを設ける構造としてもかまわない。また、樹脂層8は必ずしもコア基板2に設けられている必要はなく、樹脂層8が設けられていなくてもよい。
そして本発明は、コア基板に設けられた部品内蔵層に実装部品が内蔵された部品内蔵モジュールに広く適用することができる。
1 部品内蔵モジュール
2 コア基板
2a 一方主面
2b 他方主面
21 実装領域
3 部品内蔵層
5,5a 実装部品
6 実装部品(他の実装部品)
7 接続用部品
71 樹脂多層基板
71a 下面(第1形成領域)
71b 上面(第2形成領域)
8 樹脂層
10 第1端子電極
11 第2端子電極
12 接続導体
12a ビア導体
12b 面内導体
A,B 隣接する端子電極どうしの中心間の間隔

Claims (11)

  1. コア基板と、
    前記コア基板の一方主面に設けられた部品内蔵層とを備え、
    前記部品内蔵層は、
    前記コア基板の一方主面の実装領域に実装された実装部品と、
    前記部品内蔵層の前記コア基板と反対側の一主面に設けられた外部接続用の複数の第1端子電極と、
    前記部品内蔵層のコア基板に対向する他主面に設けられ、前記コア基板の一方主面に接続された内部接続用の複数の第2端子電極と、
    前記各第1端子電極と前記各第2端子電極とを接続する接続導体とを有し、
    前記部品内蔵層の一主面において前記各第1端子電極が形成された第1形成領域の面積が、前記部品内蔵層の他主面において前記各第2端子電極が形成された第2形成領域の面積よりも広く、
    隣接する前記第1端子電極どうしの中心間の間隔が、隣接する前記第2端子電極どうしの中心間の間隔よりも大きい
    ことを特徴とする部品内蔵モジュール。
  2. 前記実装領域が、前記コア基板の一方主面の少なくとも中央部分に配置され、
    前記第2形成領域の前記各第2端子電極は、前記コア基板の一方主面の前記実装領域の外側に接続され、前記第1形成領域は、平面視において、前記第2形成領域と一部が重なるように形成されている
    ことを特徴とする請求項1に記載の部品内蔵モジュール。
  3. 前記コア基板の一方主面に実装されて前記部品内蔵層に設けられた接続用部品を備え、
    前記接続用部品に前記第1形成領域および前記第2形成領域が形成されると共に、前記接続用部品の内部に前記接続導体が設けられていることを特徴とする請求項1または2に記載の部品内蔵モジュール。
  4. 前記接続用部品は、前記接続導体としてビア導体および面内導体がその内部に形成された樹脂多層基板により形成されていることを特徴とする請求項3に記載の部品内蔵モジュール。
  5. 複数の前記接続用部品が前記コア基板の一方主面に実装されていることを特徴とする請求項3または4に記載の部品内蔵モジュール。
  6. 前記第1形成領域は、平面視において、前記第2形成領域および前記実装領域の双方と重なるように配置されていることを特徴とする請求項1ないし5のいずれかに記載の部品内蔵モジュール。
  7. 前記第1形成領域が、平面視で前記コア基板に一致して重なるように形成されていることを特徴とする請求項1ないし6のいずれかに記載の部品内蔵モジュール。
  8. 前記コア基板は平面視矩形状を有し、
    前記部品内蔵層の他主面において、前記コア基板の一方主面の各隅部部分のそれぞれに配置される4つの前記第2形成領域が分離して設けられていることを特徴とする請求項1ないし7のいずれかに記載の部品内蔵モジュール。
  9. 前記第1端子電極の面積が、前記第2端子電極の面積よりも大きいことを特徴とする請求項1ないし8のいずれかに記載の部品内蔵モジュール。
  10. 前記コア基板の他方主面に実装された他の実装部品をさらに備えることを特徴とする請求項1ないし9のいずれかに記載の部品内蔵モジュール。
  11. 前記部品内蔵層は、前記実装部品を被覆する樹脂層をさらに備えることを特徴とする請求項1ないし10のいずれかに記載の部品内蔵モジュール。
JP2013252198A 2013-12-05 2013-12-05 部品内蔵モジュール Active JP5958454B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013252198A JP5958454B2 (ja) 2013-12-05 2013-12-05 部品内蔵モジュール
CN201410612268.0A CN104701280B (zh) 2013-12-05 2014-11-04 元器件内置模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013252198A JP5958454B2 (ja) 2013-12-05 2013-12-05 部品内蔵モジュール

Publications (2)

Publication Number Publication Date
JP2015109379A true JP2015109379A (ja) 2015-06-11
JP5958454B2 JP5958454B2 (ja) 2016-08-02

Family

ID=53348244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013252198A Active JP5958454B2 (ja) 2013-12-05 2013-12-05 部品内蔵モジュール

Country Status (2)

Country Link
JP (1) JP5958454B2 (ja)
CN (1) CN104701280B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016204209A1 (ja) * 2015-06-19 2016-12-22 株式会社村田製作所 積層配線基板およびこれを備えるプローブカード
WO2022185692A1 (ja) * 2021-03-02 2022-09-09 株式会社村田製作所 高周波モジュール及び通信装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6677318B2 (ja) * 2016-12-15 2020-04-08 株式会社村田製作所 電子モジュールおよび電子モジュールの製造方法
CN110506457B (zh) * 2017-03-31 2021-03-12 株式会社村田制作所 高频模块

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230515A (ja) * 2000-02-15 2001-08-24 Matsushita Electric Ind Co Ltd 電子部品の実装体、電子部品の実装体の製造方法、および実装体の二次実装構造。
JP2004165318A (ja) * 2002-11-12 2004-06-10 Ibiden Co Ltd 多層プリント配線板
WO2012056879A1 (ja) * 2010-10-26 2012-05-03 株式会社村田製作所 モジュール基板及びモジュール基板の製造方法
JP2013008821A (ja) * 2011-06-24 2013-01-10 Dainippon Printing Co Ltd 電子モジュール

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7894203B2 (en) * 2003-02-26 2011-02-22 Ibiden Co., Ltd. Multilayer printed wiring board
JP2006351565A (ja) * 2005-06-13 2006-12-28 Shinko Electric Ind Co Ltd 積層型半導体パッケージ
JP5042591B2 (ja) * 2006-10-27 2012-10-03 新光電気工業株式会社 半導体パッケージおよび積層型半導体パッケージ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230515A (ja) * 2000-02-15 2001-08-24 Matsushita Electric Ind Co Ltd 電子部品の実装体、電子部品の実装体の製造方法、および実装体の二次実装構造。
JP2004165318A (ja) * 2002-11-12 2004-06-10 Ibiden Co Ltd 多層プリント配線板
WO2012056879A1 (ja) * 2010-10-26 2012-05-03 株式会社村田製作所 モジュール基板及びモジュール基板の製造方法
JP2013008821A (ja) * 2011-06-24 2013-01-10 Dainippon Printing Co Ltd 電子モジュール

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016204209A1 (ja) * 2015-06-19 2016-12-22 株式会社村田製作所 積層配線基板およびこれを備えるプローブカード
KR20170132267A (ko) * 2015-06-19 2017-12-01 가부시키가이샤 무라타 세이사쿠쇼 적층 배선 기판 및 이것을 구비하는 프로브 카드
JPWO2016204209A1 (ja) * 2015-06-19 2018-04-05 株式会社村田製作所 積層配線基板およびこれを備えるプローブカード
KR102014111B1 (ko) * 2015-06-19 2019-08-26 가부시키가이샤 무라타 세이사쿠쇼 적층 배선 기판 및 이것을 구비하는 프로브 카드
WO2022185692A1 (ja) * 2021-03-02 2022-09-09 株式会社村田製作所 高周波モジュール及び通信装置

Also Published As

Publication number Publication date
CN104701280B (zh) 2018-06-29
CN104701280A (zh) 2015-06-10
JP5958454B2 (ja) 2016-08-02

Similar Documents

Publication Publication Date Title
JP6119845B2 (ja) 高周波部品およびこれを備える高周波モジュール
JP4453702B2 (ja) 複合型電子部品及びその製造方法
JP5436963B2 (ja) 配線基板及び半導体装置
WO2014017228A1 (ja) モジュール
JP2004095799A (ja) 半導体装置およびその製造方法
JP6791719B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP5958454B2 (ja) 部品内蔵モジュール
US10645798B2 (en) Composite component-embedded circuit board and composite component
TW201405726A (zh) 模組及其製造方法
JP2010123839A (ja) 半導体モジュール
JP5627391B2 (ja) 多数個取り配線基板
JPWO2016117122A1 (ja) 配線板の製造方法、および配線板
JPWO2017188253A1 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2023091083A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP5846187B2 (ja) 部品内蔵モジュール
TWI521655B (zh) High frequency module and high frequency module carrying device
JP2017152433A (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2010056202A (ja) 積層型半導体パッケージおよびそれに用いられるコンデンサ、並びに積層型半導体装置
JP5207854B2 (ja) 部品内蔵セラミックス基板およびその製造方法
JP2018049988A (ja) 配線基板、電子装置および電子モジュール
JP2017063093A (ja) 配線基板、電子装置および電子モジュール
JP2013080764A (ja) 回路モジュール
JP2017038085A (ja) 回路モジュール
JP2013110299A (ja) 複合モジュール
JP2009231480A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160606

R150 Certificate of patent or registration of utility model

Ref document number: 5958454

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150