JPWO2017188253A1 - 電子部品搭載用基板、電子装置および電子モジュール - Google Patents

電子部品搭載用基板、電子装置および電子モジュール Download PDF

Info

Publication number
JPWO2017188253A1
JPWO2017188253A1 JP2018514622A JP2018514622A JPWO2017188253A1 JP WO2017188253 A1 JPWO2017188253 A1 JP WO2017188253A1 JP 2018514622 A JP2018514622 A JP 2018514622A JP 2018514622 A JP2018514622 A JP 2018514622A JP WO2017188253 A1 JPWO2017188253 A1 JP WO2017188253A1
Authority
JP
Japan
Prior art keywords
via conductor
electronic component
component mounting
conductor group
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018514622A
Other languages
English (en)
Other versions
JP6698826B2 (ja
Inventor
三千男 今吉
三千男 今吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2017188253A1 publication Critical patent/JPWO2017188253A1/ja
Application granted granted Critical
Publication of JP6698826B2 publication Critical patent/JP6698826B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

電子部品搭載用基板は、主面に電子部品を搭載する搭載部を有する、平面視で矩形状の絶縁基板と、絶縁基板の厚み方向に貫くように設けられた、複数の第１ビア導体を有する第１ビア導体群および複数の第２ビア導体を有する第２ビア導体群とを有しており、第１ビア導体より第２ビア導体を多く有し、平面透視において、搭載部と第１ビア導体群と第２ビア導体群とが重ならないように配置されており、第１ビア導体群が搭載部と第２ビア導体群との間に位置している。

Description

本発明は、電子部品搭載用基板、電子装置および電子モジュールに関するものである。
従来、電子部品搭載用基板は、絶縁基板の一方主面に設けられ、電子部品を搭載する搭載部と、絶縁基板の他方主面に設けられた端子用電極と、搭載部から絶縁基板の内部に設けられたビア導体とを有するものがある。電子部品および電子部品搭載用基板を含む電子装置を半田等の接合材によって例えばモジュール用基板に接合する場合、端子用電極が半田等の接合材を介しモジュール用基板に接合される（特開2015−043374号公報参照）。
近年、電子装置の高機能化および小型化が求められてきている。電子装置の高機能化のために、平面透視で搭載部に重なるように複数のビア導体を密集して設けると、電子装置の作動時に、電子部品が発する熱と密集した複数のビア導体が発する熱とが集中して偏ってしまい、電子部品搭載用基板の変形およびひずみが大きくなりやすく、長期間使用時に電子部品と電子部品搭載用基板との間、あるいは電子部品搭載用基板とモジュール用基板との間で接続不良が発生することが懸念される。
本発明の一つの態様によれば、電子部品搭載用基板は、主面に電子部品を搭載する搭載部を有する、平面視で矩形状の絶縁基板と、該絶縁基板の厚み方向に貫くように設けられた、複数の第１ビア導体を有する第１ビア導体群および複数の第２ビア導体を有する第２ビア導体群とを有しており、前記第１ビア導体より前記第２ビア導体を多く有し、平面透視において、前記搭載部と前記第１ビア導体群と前記第２ビア導体群とが重ならないように配置されており、前記第１ビア導体群が前記搭載部と前記第２ビア導体群との間に位置している。
本発明の他の態様によれば、電子装置は、上記構成の電子部品搭載用基板と、前記搭載部に搭載された電子部品とを有している。
本発明の他の態様によれば、電子モジュールは、接続パッドを有するモジュール用基板と、前記接続パッドにはんだを介して接続された上記構成の電子装置とを有している。
本発明の一つの態様による電子部品搭載用基板は、電子部品搭載用基板は、主面に電子部品を搭載する搭載部を有する、平面視で矩形状の絶縁基板と、絶縁基板の厚み方向に貫くように設けられた、複数の第１ビア導体を有する第１ビア導体群および複数の第２ビア導体を有する第２ビア導体群とを有しており、第１ビア導体より前記第２ビア導体を多く有し、平面透視において、搭載部と第１ビア導体群と第２ビア導体群とが重ならないように配置されており、第１ビア導体群が搭載部と第２ビア導体群との間に位置している。この構成により、搭載部と第２ビア導体群とが離れたものとなり、例えば電子装置の作動時に、電子部品が発する熱と第２ビア導体群が発する熱とが集中しにくく、熱の偏りが抑制されたものとなり、電子部品搭載用基板の変形およびひずみを抑制することができるので、電子部品と電子部品搭載用基板との間、あるいは電子部品搭載用基板とモジュール用基板との間の接続を良好なものとし、信頼性に優れた電子部品搭載用基板とすることができる。
本発明の他の態様による電子装置は、上記構成の電子部品搭載用基板と、搭載部に搭載された電子部品とを有していることによって、長期信頼性に優れた電子装置とすることができる。
本発明の他の態様による電子モジュールは、接続パッドを有するモジュール用基板と、接続パッドにはんだを介して接続された上記構成の電子装置とを有していることによって、長期信頼性に優れたものとすることができる。
（ａ）は、本発明の第１の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）の下面図である。 図１に示された電子装置における電子部品搭載用基板の内部上面図である。 （ａ）は、図１（ａ）に示された電子装置のＡ−Ａ線における縦切断部端面図であり、（ｂ）は、図１（ａ）に示された電子装置のＢ−Ｂ線における縦断面図、（ｃ）は、図１（ａ）に示された電子装置のＣ−Ｃ線における縦切断部端面図である。 図１における電子装置を用いたモジュール用基板に実装した電子モジュールを示す縦断面図である。 （ａ）は、本発明の第２の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）の下面図である。 図５に示された電子装置における電子部品搭載用基板の内部上面図である。

（ａ）は、図５（ａ）に示された電子装置のＡ−Ａ線における縦切断部端面図であり、（ｂ）は、図５（ａ）に示された電子装置のＢ−Ｂ線における縦断面図、（ｃ）は、図５（ａ）に示された電子装置のＣ−Ｃ線における縦切断部端面図である。 （ａ）は、本発明の第２の実施形態の他の例における電子装置を示す上面図であり、（ｂ）は（ａ）の下面図である。 図８に示された電子装置における電子部品搭載用基板の内部上面図である。 （ａ）は、図８（ａ）に示された電子装置のＡ−Ａ線における縦切断部端面図であり、（ｂ）は、図８（ａ）に示された電子装置のＢ−Ｂ線における縦断面図、（ｃ）は、図８（ａ）に示された電子装置のＣ−Ｃ線における縦切断部端面図である。 （ａ）は、本発明の第３の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）の下面図である。 図11に示された電子装置における電子部品搭載用基板の内部上面図である。 （ａ）は、図11（ａ）に示された電子装置のＡ−Ａ線における縦切断部端面図であり、（ｂ）は、図11（ａ）に示された電子装置のＢ−Ｂ線における縦切断部端面図、（ｃ）は、図11（ａ）に示された電子装置のＣ−Ｃ線における縦切断部端面図である。 （ａ）〜（ｃ）は、本発明の第４の実施形態における電子装置を示す縦切断端面図である。
本発明のいくつかの例示的な実施形態について、添付の図面を参照しつつ説明する。
（第１の実施形態）
本発明の第１の実施形態における発光装置は、図１〜図４に示された例のように、電子部品搭載用基板１と、電子部品搭載用基板１の上面に設けられた電子部品２とを含んでいる。電子装置は、図４に示された例のように、例えば電子モジュールを構成するモジュール用基板５上の接続パッド51に接合材６を用いて接続される。
本実施形態における電子部品搭載用基板１は、主面に電子部品を搭載する搭載部12を有する、平面視で矩形状の絶縁基板11と、絶縁基板11の厚み方向に貫くように設けられた、複数の第１ビア導体13を有する第１ビア導体群13ａおよび複数の第２ビア導体14を有する第２ビア導体群14ａとを有している。電子部品搭載用基板１は、第１ビア導体13より第２ビア導体14ａを多く有し、平面透視において、搭載部12と第１ビア導体群13ａと第２ビア導体群14ａとが重ならないように配置されている。第１ビア導体群13ａは、搭載部12と第２ビア導体群14ａとの間に位置している。また、電子部品搭載用基板１は、絶縁基板11の表面に、搭載用電極15と端子用電極16とを有しており、絶縁基板11の表面および内部に配線導体17を有している。図１〜図４において、電子装置は仮想のｘｙｚ空間におけるｘｙ平面に実装されている。図１〜図４において、上方向とは、仮想のｚ軸の正方向のことをいう。なお、以下の説明における上下の区別は便宜的なものであり、実際に電子部品搭載用基板１等が使用される際の上下を限定するものではない。
図１（ａ）に示す例において、第１ビア導体13が、平面透視において、搭載用電極15と重なる領域を破線にて示している。また、図１（ｂ）に示す例において、第２ビア導体14が、平面透視において、端子用電極16と重なる領域を破線にて示している。図２に示す例において、第１ビア導体13および第２ビア導体14が、平面透視において、配線導体17と重なる領域を破線にて示している。
図１〜図３に示す例において、第１ビア導体群13Ｇは、３つの第１ビア導体13を有しており、第２ビア導体群14Ｇは、５つの第２ビア導体14を有している。電子部品搭載用基板１は、搭載部12を挟んでは相対して配置されている一対の第１ビア導体群13Ｇおよび１対の第２ビア導体群14Ｇを有している。
絶縁基板11は、一方主面（図１〜図３では上面）および他方主面（図１〜図３では下面）を有している。絶縁基板11は、平面視において、一方主面および他方主面のそれぞれに対して二組の対向する辺（４辺）を有した矩形の板状の形状を有している。絶縁基板11は、電子部品２を支持するための支持体として機能し、絶縁基板11の一方主面に設けられた搭載用電極15上に電子部品２が半田バンプ等の接続部材３を介して接着され固定される。
絶縁基板11は、例えば、酸化アルミニウム質焼結体（アルミナセラミックス），窒化アルミニウム質焼結体，ムライト質焼結体またはガラスセラミックス焼結体等のセラミックスを用いることができる。絶縁基板11は、例えば酸化アルミニウム質焼結体である場合であれば、酸化アルミニウム（Ａｌ２Ｏ３），酸化珪素（ＳｉＯ２），酸化マグネシウム（ＭｇＯ），酸化カルシウム（ＣａＯ）等の原料粉末に適当な有機バインダーおよび溶剤等を添加混合して泥漿物を作製する。この泥漿物を、従来周知のドクターブレード法またはカレンダーロール法等を採用してシート状に成形することによってセラミックグリーンシートを作製する。次に、このセラミックグリーンシートに適当な打ち抜き加工を施すとともに、セラミックグリーンシートを必要に応じて複数枚積層して生成形体を形成し、この生成形体を高温（約1600℃）で焼成することによって複数の絶縁層11ａからなる絶縁基板11が製作される。
第１ビア導体13、第２ビア導体14、搭載用電極15、端子用電極16、配線導体17は、電子部品搭載用基板１の搭載部12に搭載された電子部品２とモジュール用基板５とを電気的に接続するためのものである。また、搭載用電極15は、電子部品搭載用基板１と電子部品２とを接合するためのものである。端子用電極16は、電子部品搭載用基板１とモジュール用基板５とを接合するためのものである。複数の第１ビア導体13（第１ビア導体群13Ｇ）は、搭載用電極15に接続しており、複数の第２ビア導体14（第２ビア導体14Ｇ）は、端子用電極16に接続している。配線導体17は、絶縁基板11内、すなわち絶縁層11ａ間に設けられており、複数の第１ビア導体13と複数の第２ビア導体14（第２ビア導体群14Ｇ）とを接続している。
第１ビア導体13Ｇは、３〜５個の第１ビア導体13を有しており、第２ビア導体群14Ｇは、４〜８個の第２ビア導体14を有している。第２ビア導体群14Ｇを構成する第２ビア導体14は、第１ビア導体群13Ｇを構成する第１ビア導体13よりもビア導体を１〜３個程度多く有している。第１ビア導体群13Ｇと第２ビア導体群14Ｇとは、平面透視および平面方向（側面透視）において、重ならないように、また互いに異なる絶縁層11ａに配置されている。第１ビア導体群13Ｇは、平面透視において、搭載部12と第２ビア導体群14Ｇとの間に配置されている。また、第１ビア導体群13Ｇは、平面透視において、搭載部12と第２ビア導体群14Ｇとの間の領域の30％〜70％の領域に位置している。第１ビア導体群13Ｇは、平面透視において、搭載部12と第２ビア導体群14Ｇとの間の領域の中央領域に、すなわち、搭載部12と第２ビア導体群14Ｇとの間の仮想中心線上に、第１ビア導体13（第１ビア導体群13Ｇ）が位置していることが好ましい。
第１ビア導体13、第２ビア導体14、搭載用電極15、端子用電極16、配線導体17の材料は、例えばタングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銀（Ａｇ）または銅（Ｃｕ）等を主成分とする金属粉末メタライズである。第１ビア導体13および第２ビア導体14は、例えば、絶縁基板11用のセラミックグリーンシートに金型またはパンチングによる打ち抜き加工またはレーザー加工等の加工方法によって第１ビア導体13または第２ビア導体14用の貫通孔を形成し、この貫通孔に第１ビア導体13または第２ビア導体14用のメタライズペーストをスクリーン印刷法等の印刷手段によって充填しておき、絶縁基板11用のセラミックグリーンシートとともに焼成することによって形成される。また、搭載用電極15、端子用電極16、配線導体17は、例えば絶縁基板11用のセラミックグリーンシートに搭載用電極15、端子用電極16、配線導体17用のメタライズペーストをスクリーン印刷法等の印刷手段によって印刷塗布し、絶縁基板11用のセラミックグリーンシートとともに焼成することによって形成される。上述のメタライズペーストは、上述の金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、絶縁基板11との接合強度を高めるために、ガラス粉末、セラミック粉末を含んでいても構わない。
搭載用電極15、端子用電極16、配線導体17の絶縁基板11から露出した表面には、ニッケル，金等の耐蝕性に優れる金属めっき層が被着される。搭載用電極15、端子用電極16、配線導体17が腐食することを低減できるとともに、搭載用電極15と電子部品２との接合、搭載用電極15と接続部材３との接続、またはモジュール用基板５と端子用電極16とを強固に接合することができる。例えば、搭載用電極15、端子用電極16、配線導体17の絶縁基板11から露出した表面には、厚さ１〜10μｍ程度のニッケルめっき層と厚さ0.1〜３μｍ程度の金めっき層とが順次被着される。
また、めっき層は、ニッケルめっき層／金めっき層に限られるものではなく、ニッケルめっき層／金めっき層／銀めっき層、あるいはニッケルめっき層／パラジウムめっき層／金めっき層等を含むその他のめっき層であっても構わない。
また、電子部品２が搭載される搭載用電極15上では、例えば上述のニッケルめっき層と金めっき層の下地層に、例えば、厚さ10〜80μｍ程度の銅めっき層を金属めっき層として被着させておくことにより、電子部品２の熱を銅めっき層を介して電子部品搭載用基板１側に良好に放熱させやすくしてもよい。
また、端子用電極16上では、例えば上述のニッケルめっき層と金めっき層の下地層に、例えば、厚さ10〜80μｍ程度の銅めっき層を金属めっき層として被着させておくことにより、電子部品搭載用基板１の熱を銅めっき層を介してモジュール用基板５側に良好に放熱させやすくしてもよい。
電子部品搭載用基板１の一方主面に設けられた搭載用電極15上に、電子部品２が搭載されることによって電子装置を作製できる。電子部品搭載用基板１に搭載される電子部品２は、ＩＣチップまたはＬＳＩチップ等の半導体素子，発光素子，水晶振動子または圧電振動子等の圧電素子および各種センサ等である。例えば、電子部品２がフリップチップ型の半導体素子である場合には、半導体素子は、はんだバンプ、金バンプまたは導電性樹脂（異方性導電樹脂等）等の接続部材３を介して、半導体素子の電極と搭載用電極15的および機械的に接続されることによって電子部品搭載用基板１に搭載される。また、例えば、電子部品２がワイヤボンディング型の半導体素子である場合には、半導体素子は、低融点ろう材または導電性樹脂等の接合部材によって、電子部品２を搭載する一方の搭載用電極15上に固定された後、ボンディングワイヤ等の接続部材３を介して半導体素子の電極と他方の搭載用電極15とが電気的に接続されることによって電子部品搭載用基板１に搭載される。また、電子部品搭載用基板１には、複数の電子部品２を搭載しても良いし、必要に応じて、抵抗素子、容量素子、ツェナーダイオード等の他の電子部品を搭載しても良い。また、電子部品２は必要に応じて、樹脂、ガラス等からなる封止材４、樹脂、ガラス、セラミックス、金属等からなる蓋体等により封止される。
本実施形態の電子装置が、図４に示された例のように、モジュール用基板５の接続パッド51に半田等の接合材６を介して接続されて、電子モジュールとなる。
本実施形態の電子部品搭載用基板１によれば、主面に電子部品２を搭載する搭載部12を有する、平面視で矩形状の絶縁基板11と、絶縁基板11の厚み方向に貫くように設けられた、複数の第１ビア導体13を有する第１ビア導体群13Ｇおよび複数の第２ビア導体14を有する第２ビア導体群14Ｇとを有しており、第１ビア導体13より第２ビア導体14を多く有し、平面透視において、搭載部12と第１ビア導体群13Ｇと第２ビア導体群14Ｇとが重ならないように配置されており、第１ビア導体群13Ｇが搭載部12と第２ビア導体群14Ｇとの間に位置していることにより、搭載部12と第２ビア導体群14Ｇとが離れたものとなり、例えば電子装置の作動時に、電子部品２が発する熱と第２ビア導体群14Ｇが発する熱とが集中しにくく、熱の偏りが抑制されたものとなり、電子部品搭載用基板１の変形およびひずみを抑制することができるので、電子部品２と電子部品搭載用基板１との間、あるいは電子部品搭載用基板１とモジュール用基板５との間の接続を良好なものとし、信頼性に優れた電子部品搭載用基板１とすることができる。
また、平面透視および平面方向（側面透視）において、第２ビア導体14より数が少ない第１ビア導体13を有する第１ビア導体群13Ｇが搭載部12と第２ビア導体群14Ｇとの間に位置していることにより、例えば電子装置の作動時に、電子部品２および第１ビア導体群13Ｇおよび第２ビア導体群14Ｇが発する熱とが集中しにくく、熱の偏りが抑制されたものとなる。また、平面透視および平面方向（側面透視）において、発熱量が比較的小さい第１ビア導体群13Ｇが搭載部12と第２ビア導体群14Ｇとの間に位置しているため、熱の偏りがより抑制されたものとなり、電子部品搭載用基板１の変形およびひずみを抑制することができるので、電子部品２と電子部品搭載用基板１との間、あるいは電子部品搭載用基板１とモジュール用基板５との間の接続をより良好なものとし、信頼性に優れた電子部品搭載用基板１とすることができる。
本実施形態における電子部品搭載用基板１は、薄型で高出力の電子装置において好適に使用することができ、電子部品搭載用基板１における信頼性を向上することができる。例えば、電子部品２として、発光素子を搭載する場合、薄型で高輝度の発光装置用の電子部品搭載用基板１として好適に用いることができる。
また、絶縁基板11内における第１ビア導体13の数が第２ビア導体14の数よりも少ないので、搭載部12側の主面に延出するビア導体の数を少なくし、搭載部12への電子部品２の搭載を良好にしやすくなるので、小型の電子部品搭載用基板１として好適に用いることができる。
また、平面透視において、第２ビア導体群14Ｇが絶縁基板11の外縁に沿って帯状に設けられていると、第２ビア導体群14Ｇが発する熱を絶縁基板11の側面側に放出させやすくすることができる。また、搭載部12と第２ビア導体群14Ｇとがより離れたものとなり、電子部品２が発する熱と第２ビア導体群14Ｇが発する熱とがより集中しにくく、熱が部分的に偏るのがより抑制されたものとなり、電子部品搭載用基板１の変形およびひずみを抑制することができる。
なお、第２ビア導体群14Ｇが帯状に設けられているとは、第２ビア導体群14Ｇを構成する複数の第２ビア導体14が並んで配置されていることを示している。
また、平面透視において、第１ビア導体群13Ｇが帯状に設けられていると、複数の第１ビア導体13が発する熱が部分的に偏るのを抑制することができ、電子部品搭載用基板１の変形およびひずみを抑制することができる。さらに、平面透視において、第１ビア導体群13Ｇが絶縁基板11の外縁に平行となるように設けられていると、複数の第１ビア導体13が発する熱が部分的に偏るのをより抑制することができ、電子部品搭載用基板１の変形およびひずみをより抑制することができる。
なお、第１ビア導体群13Ｇが帯状に設けられているとは、第１ビア導体群13Ｇを構成する複数の第１ビア導体13が、並んで配置されていることを示している。
また、平面透視において、図２に示すように、第２ビア導体群14Ｇが相対するように位置していると、それぞれの第２ビア導体群14Ｇが発する熱の偏りを抑制することで、電子部品搭載用基板１の変形およびひずみを抑制することができる。
また、平面透視において、図２に示すように、第１ビア導体群13Ｇが相対するように位置していると、それぞれの第１ビア導体群13Ｇが発する熱の偏りを抑制することで、電子部品搭載用基板１の変形およびひずみを抑制することができる。
第１ビア導体13は、平面透視において、隣接する第１ビア導体13同士が等間隔で配置されていると、複数の第１ビア導体13が発する熱の集中を抑制し、電子部品搭載用基板１の変形およびひずみを抑制することができるので好ましい。第２ビア導体14は、同様に、平面透視において、隣接する第２ビア導体14同士が等間隔で配置されていることが好ましい。
また、平面透視において、図２に示す例のように、隣接する第１ビア導体13同士の間隔は、第１ビア導体13と第２ビア導体14との間隔よりも大きいと、複数の第１ビア導体13に熱が滞ることを抑制し、第１ビア導体13Ｇに部分的に熱が偏ること抑制することができるので、電子部品搭載用基板１の変形およびひずみを抑制することができる。
また、配線導体17は、図２に示す例のように、平面透視において、接続する第１ビア導体群13Ｇの領域および第２ビア導体群14Ｇの領域よりも大きく形成し、複数の第１ビア導体13と複数の第２ビア導体14との全体の接続を良好なものとし、熱の偏りを抑制し、電子部品搭載用基板１の変形およびひずみを抑制することができる。
本実施形態の電子装置によれば、上記構成の電子部品搭載用基板１と、搭載部12に搭載された電子部品２とを有していることによって、電気的信頼性に関して向上されている。
本実施形態の電子モジュールによれば、接続パッド51を有するモジュール用基板５と、接続パッド51にはんだ６を介して接続された上記記載の電子装置とを有することから、長期信頼性に優れたものとすることができる。
（第２の実施形態）
次に、本発明の第２の実施形態による電子装置について、図５〜図７を参照しつつ説明する。
本発明の第２の実施形態における電子装置において、上記した実施形態の電子装置と異なる点は、図５〜図７に示された例のように、第２ビア導体群14Ｇの一端が絶縁基板11の角部側に設けられている点である。
図５〜図７に示す例において、第１ビア導体群13Ｇは、３つの第１ビア導体13を有しており、第２ビア導体群14Ｇは、４つの第２ビア導体14を有している。電子部品搭載用基板１は、一対の第１ビア導体群13Ｇおよび１対の第２ビア導体群14Ｇを有している。
本発明の第２の実施形態の電子部品搭載用基板１によれば、第１の実施形態と同様に、搭載部12と第２ビア導体群14Ｇとが離れたものとなり、例えば電子装置の作動時に、電子部品２が発する熱と第２ビア導体群14Ｇが発する熱とが集中しにくく、熱の偏りが抑制されたものとなり、電子部品搭載用基板１の変形およびひずみを抑制することができるので、電子部品２と電子部品搭載用基板１との間、あるいは電子部品搭載用基板１とモジュール用基板５との間の接続を良好なものとし、信頼性に優れた電子部品搭載用基板１とすることができる。
なお、第２ビア導体群14Ｇの一端が絶縁基板11の角部側に設けられている場合には、平面透視において、第２ビア導体群14Ｇの中心部が、第２ビア導体群14Ｇの周囲の絶縁基板11の外縁（一辺）の中心部よりも絶縁基板11の角部側に偏倚して設けられている。
また、図８〜図10に示された例のように、電子部品２を挟んで相対する一対の第２ビア導体群14Ｇの一端が絶縁基板11の対角側の角部に位置するようにそれぞれ設けておくと、相対する一対の第２ビア導体群14Ｇの一端が絶縁基板11の同一辺側の角部に偏倚して設ける場合と比較して、絶縁基板11の一辺側に熱が集中しにくく、熱の偏りが抑制されたものとなり、電子部品搭載用基板１の変形およびひずみを抑制することができる。
また、図８〜図10に示された例のように、第１ビア導体群13Ｇが、第２ビア導体群14Ｇが設けられた角部側とは異なる角部側に設けていると、第２ビア導体群14Ｇが発する熱を絶縁基板11の両側面側に放出させやすくするとともに、第１ビア導体13Ｇが発する熱と第２ビア導体群14Ｇが発する熱とが集中しにくく、熱の偏りが抑制されたものとなり、電子部品搭載用基板１の変形およびひずみを抑制することができる。
また、第１ビア導体群13Ｇが、絶縁基板11の角部側に設けていると、ボンディングワイヤ等の接続部材３を介して電子部品２と搭載用電極15とを接続する場合の電子装置において、複数の第１ビア導体13が一方の角部に偏倚して設けられ、第１ビア導体13の非形成領域、すなわち、他方の角部にボンディングワイヤ等の接続部材３の接続領域を広くしやすくなるので、接続部材３と搭載用電極15との接続信頼性に優れた電子装置とすることができる。
また、図６、図７、図９、図10に示すように、配線導体17は、絶縁基板11の側面に延出する延出部17ａを有していると、第１ビア導体群13Ｇおよび第２ビア導体群14Ｇが発する熱が絶縁基板11の側面側への放熱されやすくなるので、熱の偏りが抑制されたものとなり、電子部品搭載用基板１の変形およびひずみを抑制することができる。
なお、図６および図７に示す例において、延出部17ａは、複数の第１ビア導体13または複数の第２ビア導体14の配置（並び）と同じ方向に設けている（図７ではＹ方向）が、さらに第２ビア導体14の配置（並び）に直交する側（図７ではＸ方向）の絶縁基板11の側面に延出させても構わない。
これらの延出部17ａは、配線導体17と同様の材料および方法により形成され、配線導体17の幅よりも小さく形成される。
第２の実施形態における電子部品搭載用基板１は、薄型で高出力の電子装置において好適に使用することができ、電子部品搭載用基板１における信頼性を向上することができる。例えば、電子部品２として、発光素子を搭載する場合、薄型で高輝度の発光装置用の電子部品搭載用基板１として好適に用いることができる。
第２の実施形態の電子部品搭載用基板１は、上述の第１の実施形態の電子部品搭載用基板１と同様の製造方法を用いて製作することができる。
（第３の実施形態）
次に、本発明の第３の実施形態による電子装置について、図11〜図13を参照しつつ説明する。
本発明の第３の実施形態における電子装置において、上記した実施形態の電子装置と異なる点は、図11〜図13に示された例のように、第１ビア導体13の径と第２ビア導体14の径とが異なる点である。図11〜図13に示す例において、第１ビア導体13の径は、第２ビア導体14の径よりも大きくなっている。
本発明の第３の実施形態の電子部品搭載用基板１によれば、第１の実施形態と同様に、搭載部12と第２ビア導体群14Ｇとが離れたものとなり、例えば電子装置の作動時に、電子部品２が発する熱と第２ビア導体群14Ｇが発する熱とが集中しにくく、熱の偏りが抑制されたものとなり、電子部品搭載用基板１の変形およびひずみを抑制することができるので、電子部品２と電子部品搭載用基板１との間、あるいは電子部品搭載用基板１とモジュール用基板５との間の接続を良好なものとし、信頼性に優れた電子部品搭載用基板１とすることができる。
また、第１ビア導体13の径は第２ビア導体14の径より大きくなっていることから、第１ビア導体13の熱抵抗が小さいものとなり、第１ビア導体群13Ｇが発する熱をより抑制し、熱の偏りが抑制されたものとなり、電子部品搭載用基板１の変形およびひずみを抑制することができる。
上述の場合、第１ビア導体13の径は、第２ビア導体14の径の1.05倍〜2倍程度に大きくすることが好ましい。
また、絶縁基板11の外縁寄りに配置される複数の第２ビア導体14の径が小さくなるので、第２ビア導体14の径を第１ビア導体13の径と同等の大きさにて配置した場合と比較して、隣接する第２ビア導体14同士の間、あるいは第２ビア導体14と絶縁基板11の外縁との間に、クラックを生じにくくし、電子部品搭載用基板１内に第２ビア導体14をより多く配置したり、小型の電子部品搭載用基板１として構成しやすくすることができる。
また、第３の実施形態の電子部品搭載用基板１において、平面透視における第１ビア導体群13Ｇの面積（平面透視における第１ビア導体13の合計面積）は、平面透視における第２ビア導体群14Ｇの面積（平面透視における第２ビア導体14の合計面積）よりも大きくしておくと、第１ビア導体群13Ｇ側の熱抵抗が小さいものとなり、第１ビア導体群13Ｇが発する熱をより抑制し、熱の偏りが抑制されたものとなり、電子部品搭載用基板１の変形およびひずみを抑制することができる。
第３の実施形態における電子部品搭載用基板１は、薄型で高出力の電子装置において好適に使用することができ、電子部品搭載用基板１における信頼性を向上することができる。例えば、電子部品２として、発光素子を搭載する場合、薄型で高輝度の発光装置用の電子部品搭載用基板１として好適に用いることができる。
第３の実施形態の電子部品搭載用基板１は、上述の実施形態の電子部品搭載用基板１と同様の製造方法を用いて製作することができる。
（第４の実施形態）
次に、本発明の第４の実施形態による電子装置について、図14を参照しつつ説明する。
本発明の第４の実施形態における電子装置において、上記した実施形態の電子装置と異なる点は、図14に示された例のように、第１ビア導体13Ｇが設けられた絶縁層11ａと第２ビア導体群14Ｇが設けられた絶縁層11ａとの厚みが異なる点である。図14に示す例において、第２ビア導体群14Ｇが設けられた絶縁層11ａの厚みは、第１ビア導体群13Ｇが設けられた絶縁層11ａの厚みよりも小さくなっている。
本発明の第４の実施形態の電子部品搭載用基板１によれば、第１の実施形態と同様に、搭載部12と第２ビア導体群14Ｇとが離れたものとなり、例えば電子装置の作動時に、電子部品２が発する熱と第２ビア導体群14Ｇが発する熱とが集中しにくく、熱の偏りが抑制されたものとなり、電子部品搭載用基板１の変形およびひずみを抑制することができるので、電子部品２と電子部品搭載用基板１との間、あるいは電子部品搭載用基板１とモジュール用基板５との間の接続を良好なものとし、信頼性に優れた電子部品搭載用基板１とすることができる。
また、第２ビア導体群14Ｇが設けられた絶縁層11ａの厚みは、第１ビア導体群13Ｇが設けられた絶縁層11ａの厚みよりも小さいことから、第２ビア導体群14Ｇを構成する第２ビア導体14の長さが、第１ビア導体群13Ｇを構成する第１ビア導体13の長さより小さくなり、第２ビア導体群14Ｇを構成する第２ビア導体14の熱抵抗が小さいものとなり、第２ビア導体群14Ｇが発する熱をより抑制し、熱の偏りが抑制されたものとなり、電子部品搭載用基板１の変形およびひずみを抑制することができる。
上述の場合、第２ビア導体群14Ｇが設けられた絶縁層11ａの厚みは、第１ビア導体群13Ｇが設けられた絶縁層11ａの厚みの0.8倍〜0.95倍程度に小さくすることが好ましい。
第４の実施形態における電子部品搭載用基板１は、薄型で高出力の電子装置において好適に使用することができ、電子部品搭載用基板１における信頼性を向上することができる。例えば、電子部品２として、発光素子を搭載する場合、薄型で高輝度の発光装置用の電子部品搭載用基板１として好適に用いることができる。
第４の実施形態の電子部品搭載用基板１は、上述の実施形態の実施形態の電子部品搭載用基板１と同様の製造方法を用いて製作することができる。
本開示は、上述の実施の形態の例に限定されるものではなく、種々の変更は可能である。例えば、絶縁基板11の角部に、面取り部あるいは円弧状の切欠き部が絶縁基板11の厚み方向に形成された電子部品搭載用基板１であっても構わない。
絶縁基板11の一方主面または他方主面に設けられた搭載用電極15および端子用電極16は、上述の例では、コファイア法により形成しているが、従来周知のポストファイア法あるいは薄膜法等を用いて形成した金属層からなるものであっても構わない。この場合、位置精度に優れた電子部品搭載用基板１および電子装置とすることができる。
また、上述の例では、絶縁基板11は、２層の絶縁層11ａより形成しているが、３層以上の絶縁層11ａより形成していても構わない。例えば、絶縁基板11が３層の絶縁層11ａからなる場合、一方主面側の２つの絶縁層11ａに複数の第１ビア導体13を形成し、他方主面側の１つの絶縁層11ａに複数の第２ビア導体14を形成しても構わない。この場合、一方主面側の複数の第１ビア導体13と他方主面側の複数の第１ビア導体13とを接続する広領域の配線導体17を、絶縁層11ａ間に設けていても構わない。
また、端子用電極16は、絶縁基板11の他方主面に設けられているが、絶縁基板11の側面と他方主面との間に穴が設けられており、絶縁基板11の他方主面から穴の内面にかけて端子用電極16が延出された、いわゆるキャスタレーション導体を有していてもよい。
また、搭載用電極15または端子用電極16は、搭載用電極15または端子用電極16のそれぞれの長さまたは幅が異なっていても構わない。
また、第１〜第４の実施形態の電子部品搭載用基板１の形態を組み合わせても構わない。例えば、第２の実施形態の電子部品搭載用基板１において、絶縁基板11の他方主面側に設けられた端子用電極16を３つ以上設けても良いし、第３の実施形態の電子部品搭載用基板１において、絶縁基板11の一方主面に設けられた搭載用電極15を３つ以上設けても構わない。
第１の実施形態の電子部品搭載用基板１、第３の実施形態の電子部品搭載用基板１または第４の実施形態の電子部品搭載用基板１において、第２の実施形態の電子部品搭載用基板１のように、配線導体17の延出部17ａを有していても構わない。

Claims (9)

  1. 主面に電子部品を搭載する搭載部を有する、平面視で矩形状の絶縁基板と、
    該絶縁基板の厚み方向に貫くように設けられた、複数の第１ビア導体を有する第１ビア導体群および複数の第２ビア導体を有する第２ビア導体群とを有しており、
    前記第１ビア導体より前記第２ビア導体を多く有し、
    平面透視において、前記搭載部と前記第１ビア導体群と前記第２ビア導体群とが重ならないように配置されており、前記第１ビア導体群が前記搭載部と前記第２ビア導体群との間に位置していることを特徴とする電子部品搭載用基板。
  2. 平面透視において、前記第２ビア導体群が前記絶縁基板の外縁に沿って帯状に設けられていることを特徴とする請求項１に記載の電子部品搭載用基板。
  3. 平面透視において、前記第２ビア導体群の一端が前記絶縁基板の角部側に設けられていることを特徴とする請求項２に記載の電子部品搭載用基板。
  4. 平面透視において、前記第１ビア導体群が帯状に設けられていることを特徴とする請求項１乃至請求項３のいずれかに記載の電子部品搭載用基板。
  5. 平面透視において、前記第２ビア導体群が相対するように位置していることを特徴とする請求項１乃至請求項４のいずれかに記載の電子部品搭載用基板。
  6. 平面透視において、前記第１ビア導体群が相対するように位置していることを特徴とする請求項１乃至請求項５のいずれかに記載の電子部品搭載用基板。
  7. 前記第１ビア導体の径が前記第２ビア導体の径より大きくなっていることを特徴とする請求項１乃至請求項６のいずれかに記載の電子部品搭載用基板。
  8. 請求項１乃至請求項７のいずれかに記載の電子部品搭載用基板と、
    前記搭載部に搭載された電子部品とを有することを特徴とする電子装置。
  9. 接続パッドを有するモジュール用基板と、
    前記接続パッドにはんだを介して接続された請求項８に記載の電子装置とを有することを特徴とする電子モジュール。
JP2018514622A 2016-04-25 2017-04-25 電子部品搭載用基板、電子装置および電子モジュール Active JP6698826B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016087154 2016-04-25
JP2016087154 2016-04-25
PCT/JP2017/016386 WO2017188253A1 (ja) 2016-04-25 2017-04-25 電子部品搭載用基板、電子装置および電子モジュール

Publications (2)

Publication Number Publication Date
JPWO2017188253A1 true JPWO2017188253A1 (ja) 2019-02-14
JP6698826B2 JP6698826B2 (ja) 2020-05-27

Family

ID=60159650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018514622A Active JP6698826B2 (ja) 2016-04-25 2017-04-25 電子部品搭載用基板、電子装置および電子モジュール

Country Status (5)

Country Link
US (1) US10985098B2 (ja)
EP (1) EP3451371A4 (ja)
JP (1) JP6698826B2 (ja)
CN (1) CN109075133B (ja)
WO (1) WO2017188253A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113474884A (zh) * 2019-02-27 2021-10-01 京瓷株式会社 布线基板、电子装置以及电子模块
JP7449768B2 (ja) * 2020-04-23 2024-03-14 新光電気工業株式会社 セラミックス基板及びその製造方法、静電チャック、基板固定装置、半導体装置用パッケージ
WO2021246389A1 (ja) * 2020-06-03 2021-12-09 日亜化学工業株式会社 面状光源及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185653A (ja) * 1999-10-12 2001-07-06 Fujitsu Ltd 半導体装置及び基板の製造方法
JP3546961B2 (ja) * 2000-10-18 2004-07-28 日本電気株式会社 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
US7109573B2 (en) 2003-06-10 2006-09-19 Nokia Corporation Thermally enhanced component substrate
JP4271590B2 (ja) * 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
JP2006310783A (ja) * 2005-03-30 2006-11-09 Sanyo Electric Co Ltd 回路装置
US8031484B2 (en) * 2006-06-16 2011-10-04 Hong Kong Applied Science And Technology Research Institute Co., Ltd. IC packages with internal heat dissipation structures
JP5223571B2 (ja) * 2008-09-30 2013-06-26 富士通株式会社 半導体装置、基板設計方法、基板設計装置
US9082806B2 (en) * 2008-12-12 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8373073B2 (en) * 2009-05-29 2013-02-12 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8421213B2 (en) * 2009-08-24 2013-04-16 Unimicron Technology Corporation Package structure
JP5357706B2 (ja) * 2009-11-10 2013-12-04 パナソニック株式会社 半導体実装構造体
JP5670250B2 (ja) * 2011-04-18 2015-02-18 イビデン株式会社 Ｌｅｄ基板、発光モジュール、発光モジュールを有する機器、ｌｅｄ基板の製造方法、発光モジュールの製造方法、及び発光モジュールを有する機器の製造方法
JP6423141B2 (ja) 2013-08-26 2018-11-14 京セラ株式会社 発光素子搭載用部品および発光装置
EP3042402A4 (en) * 2013-09-04 2017-05-31 Dyesol Ltd A photovoltaic device
JP2015122351A (ja) * 2013-12-20 2015-07-02 京セラ株式会社 電子部品搭載基板および回路基板
US9232686B2 (en) * 2014-03-27 2016-01-05 Intel Corporation Thin film based electromagnetic interference shielding with BBUL/coreless packages

Also Published As

Publication number Publication date
CN109075133B (zh) 2022-08-09
US10985098B2 (en) 2021-04-20
WO2017188253A1 (ja) 2017-11-02
JP6698826B2 (ja) 2020-05-27
EP3451371A4 (en) 2019-10-23
EP3451371A1 (en) 2019-03-06
CN109075133A (zh) 2018-12-21
US20190148278A1 (en) 2019-05-16

Similar Documents

Publication Publication Date Title
US11145587B2 (en) Electronic component mounting substrate, electronic device, and electronic module
CN107993985B (zh) 电子部件搭载用基板、电子装置以及电子模块
US10699993B2 (en) Wiring board, electronic device, and electronic module
JP6698826B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6626735B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6408423B2 (ja) パッケージおよび電子装置
JP6698301B2 (ja) 配線基板、電子装置および電子モジュール
JP6595580B2 (ja) 配線基板、電子装置および電子モジュール
CN110326101B (zh) 布线基板、电子装置及电子模块
US10937707B2 (en) Wiring substrate, electronic device, and electronic module
JP6737646B2 (ja) 配線基板、電子装置および電子モジュール
JP2018049988A (ja) 配線基板、電子装置および電子モジュール
CN109997220B (zh) 布线基板、电子装置以及电子模块
JP6595308B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6633381B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200428

R150 Certificate of patent or registration of utility model

Ref document number: 6698826

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150