CN109997220B - 布线基板、电子装置以及电子模块 - Google Patents

布线基板、电子装置以及电子模块 Download PDF

Info

Publication number
CN109997220B
CN109997220B CN201780071696.9A CN201780071696A CN109997220B CN 109997220 B CN109997220 B CN 109997220B CN 201780071696 A CN201780071696 A CN 201780071696A CN 109997220 B CN109997220 B CN 109997220B
Authority
CN
China
Prior art keywords
electrode
insulating substrate
thickness
wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780071696.9A
Other languages
English (en)
Other versions
CN109997220A (zh
Inventor
海野英久
森山阳介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN109997220A publication Critical patent/CN109997220A/zh
Application granted granted Critical
Publication of CN109997220B publication Critical patent/CN109997220B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/875—Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/119—Details of rigid insulating substrates therefor, e.g. three-dimensional details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09163—Slotted edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09272—Layout details of angles or corners
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Abstract

布线基板包括：绝缘基板，具有在主面以及侧面开口的切口部；内表面电极，位于所述切口部的内表面；以及外部电极，位于所述绝缘基板的主面，该布线基板具有连接了所述内表面电极和所述外部电极的连接部，该连接部的厚度大于所述内表面电极的厚度以及所述外部电极的厚度。

Description

布线基板、电子装置以及电子模块
技术领域
本发明涉及布线基板、电子装置以及电子模块。
背景技术
现有技术中，已知如下的布线基板，该布线基板包括：具有在主面以及侧面开口的切口部的绝缘基板；位于切口部的内表面的内表面电极；以及位于绝缘基板的主面的外部电极。在通过焊料等接合材料将包括布线基板的电子装置接合于例如模块用基板的情况下，该内表面电极以及外部电极经由焊料等接合材料与外部电路基板接合(参照JP特开2002-158509号公报)。
发明内容
本公开的布线基板包括：具有在主面以及侧面开口的切口部的绝缘基板；位于所述切口部的内表面的内表面电极；以及位于所述绝缘基板的主面的外部电极，该布线基板具有将所述内表面电极和所述外部电极连接的连接部，该连接部的厚度大于所述内表面电极的厚度以及所述外部电极的厚度。
本公开的电子装置具有上述结构的布线基板和搭载于该布线基板的电子部件。
本公开的电子模块具有：具有连接焊盘的模块用基板；以及经由焊料连接于所述连接焊盘的上述结构的电子装置。
附图说明
图1中，(a)是表示第1实施方式的电子装置的顶视图，(b)是(a)的底视图。
图2是图1的(a)所示的电子装置的A-A线处的纵截面图。
图3中，(a)是图1的(b)的A部的主要部分放大底视图，(b)是(a)的A-A线处的主要部分放大纵截面图。
图4是图1的(a)的A方向的侧视图。
图5中，(a)～(e)是表示第1实施方式的布线基板的内表面电极、外部电极、连接部和布线导体的第1制造方法的截面图。
图6是表示安装于使用了图1的电子装置的模块用基板的电子模块的纵截面图。
图7中，(a)是表示第2实施方式的电子装置的顶视图，(b)是(a)的底视图。
图8是图7的(a)所示的电子装置的A-A线处的纵截面图。
图9中，(a)是图7的(b)的A部的主要部分放大底视图，(b)是(a)的A-A线处的主要部分放大纵截面图。
图10是图7的(a)的A方向的侧视图。
图11中，(a)～(e)是表示第2实施方式的布线基板的内表面电极、外部电极、连接部和布线导体的第2制造方法的截面图。
图12中，(a)是表示第3实施方式的电子装置的顶视图，(b)是(a)的底视图。
图13是图12的(a)所示的电子装置的A-A线处的纵截面图。
图14中，(a)是图12的(b)的A部的主要部分放大底视图，(b)是(a)的A-A线处的主要部分放大纵截面图。
图15是图12的(a)的A方向的侧视图。
图16中，(a)～(e)是表示第3实施方式的布线基板的内表面电极、外部电极、连接部和布线导体的第3制造方法的截面图。
图17中，(a)是表示第4实施方式的电子装置的顶视图，(b)是(a)的底视图。
图18是图17的(a)所示的电子装置的A-A线处的纵截面图。
图19中，(a)是表示第5实施方式的电子装置的顶视图，(b)是(a)的底视图。
图20是图19的(a)所示的电子装置的A-A线处的纵截面图。
具体实施方式
参照附图，说明本公开的几个例示性实施方式。
(第1实施方式)
第1实施方式的电子装置如图1～图6所示的例子那样包括布线基板1和设置在布线基板1的上表面的电子部件2。电子装置如图6所示的例子那样使用焊料6连接于例如构成电子模块的模块用基板5上的连接焊盘51。
本实施方式的布线基板1具有：具有在主面以及侧面开口的切口部12的绝缘基板11；位于切口部12的内表面的内表面电极13；以及位于绝缘基板11的主面的外部电极14。此外，布线导体16位于绝缘基板11的表面以及内部。布线基板1具有将内表面电极13和外部电极14连接的连接部15。连接部15的厚度大于内表面电极13的厚度以及外部电极14的厚度。在图1～图6中，电子装置被安装在虚拟的xyz空间中的xy平面上。在图1～图6中，上方指虚拟的z轴的正方向。另外，以下说明中的上下的区别是为了便于说明，实际上并不对使用布线基板1等时的上下进行限定。
另外，在图1的(b)以及图3的(a)所示的例子中，用虚线示出了内表面电极13的侧面在俯视透视下与连接部15重叠的区域。
绝缘基板11具有一个主面(图1～图6中是下表面)以及另一个主面(图1～图6中是上表面)和侧面。绝缘基板11由多个绝缘层11a构成，且具有在主面以及侧面开口的切口部12。绝缘基板11作为用于支承电子部件2的支承体起作用，在绝缘基板11的主面经由焊料凸块、金属凸块或者导电性树脂(各向异性导电树脂等)、树脂等连接构件粘接固定电子部件2。
绝缘基板11例如能够使用氧化铝质烧结体(氧化铝陶瓷)、氮化铝质烧结体、莫来石质烧结体或者玻璃陶瓷烧结体等陶瓷。对于绝缘基板111来说，在例如是氧化铝质烧结体的情况下，将适当的有机粘合剂以及溶剂等添加混合到氧化铝(Al2O3)、氧化硅(SiO2)、氧化镁(MgO)、氧化钙(CaO)等原料粉末中来制作泥浆物。通过将该泥浆物采用现有技术中周知的刮刀法或者压延辊法等成形为片状来制作陶瓷生片。接着，对该陶瓷生片实施适当的冲压加工，并且根据需要将陶瓷生片层叠多片来形成生成形体，在高温(约1600℃)下对该生成形体进行烧成，由此制作由多个绝缘层11a构成的绝缘基板11。
在图1～图6所示的例子中，绝缘基板11由两层绝缘层11a形成。切口部12形成在绝缘基板11的两层绝缘层11a当中的一个主面侧的绝缘层11a。切口部12在绝缘基板11的主面以及侧面被开口。切口部12在图1～图4所示的例子中在绝缘基板11的一个主面和侧面开口，且成为对俯视下角部为圆弧状且形成为矩形状的柱状进行切割而成的形状。切口部12在内表面形成了内表面电极13。切口部12可以是对俯视下半圆形状、半椭圆形状或者半长圆形状、或者多个大小的切口重叠的柱状进行切割而成的形状。在图1所示的例子中，通过在绝缘基板11的对置的两个侧面开口而分别设置了切口部12，切口部12是相向的。
例如，能够对绝缘基板11用的陶瓷生片中的若干片采用激光加工、基于模具的冲压加工等，在各个陶瓷生片形成会成为切口部12的贯通孔，从而形成切口部12。如图1～图4所示的例子那样，在绝缘基板11的一个主面以及侧面开口的切口部12能够将上述陶瓷生片和未形成贯通孔的其他陶瓷生片层叠而形成。
在绝缘基板11的表面以及内部设置有内表面电极13、外部电极14、连接部15和布线导体16。内表面电极13位于切口部12的内表面。外部电极14位于绝缘基板11的一个主面。内表面电极13和外部电极14通过位于切口部12的开口的连接部15被连接。连接部15覆盖内表面电极13的下表面和内表面电极13的侧面端面。布线导体16设置在绝缘基板11的表面以及内部，且具有设置在绝缘层11a的表面的布线层和设置在绝缘层11a的厚度方向(图1～图6中为z方向)上的贯通导体。布线导体16的一个端部在图1以及图2所示的例子中被导出到绝缘基板11的另一个主面，布线导体16的另一个端部在切口部12的最底部与内表面电极13连接。内表面电极13、外部电极14、连接部15个布线导体16用于电连接电子部件2和模块用基板5。
连接部15的厚度T3大于内表面电极13的厚度T1以及外部电极14的厚度T2(T3＞T1，T3＞T2)。另外，内表面电极13的厚度T1是从切口部12的内表面到内表面电极13的表面为止的厚度。外部电极14的厚度T2是从绝缘基板11的主面到外部电极14的表面为止的厚度。连接部15的厚度T3是从切口部12的内表面或者绝缘基板11的主面到连接部15的表面为止的厚度。连接部15的厚度T3形成为1.1T1≤T3≤3T1且1.1T2≤T3≤3T2的程度。
内表面电极13、外部电极14、连接部15和布线导体16例如是以钨(W)、钼(Mo)、锰(Mn)、银(Ag)或者铜(Cu)等为主成分的金属粉末金属化物。例如，在绝缘基板11由氧化铝质烧结体构成的情况下，在W、Mo或者Mn等高熔点金属粉末中添加混合适当的有机粘合剂以及溶剂等来获得金属化膏，将该得到的金属化膏预先通过丝网印刷法等以给定的图案印刷涂布到绝缘基板11用的陶瓷生片，并与绝缘基板11用的陶瓷生片同时烧成，由此在绝缘基板11的给定位置以被覆方式形成。内表面电极13以及连接部15以如下方式形成：在形成于绝缘基板11用的陶瓷生片的切口部12用的贯通孔的内表面，通过丝网印刷法等印刷手段印刷涂布内表面电极13用的金属化膏，并与绝缘基板11用的陶瓷生片一起烧成，由此来形成。外部电极14、连接部15和布线导体16的布线层以如下方式形成：在绝缘基板11用的陶瓷生片的表面，通过丝网印刷法等印刷手段印刷涂布外部电极14、连接部15和布线导体16的布线层用的金属化膏，并与绝缘基板11用的陶瓷生片一起烧成，由此来形成。在布线导体16是贯通导体的情况下，贯通导体以如下方式形成：例如在绝缘基板11用的陶瓷生片通过基于模具或冲孔的冲压加工、或者激光加工等加工方法形成贯通导体用的贯通孔，在该贯通孔中通过上述印刷手段填充贯通导体用的金属化膏，并与绝缘基板11用的陶瓷生片一起烧成，由此来形成。金属化膏是通过在上述的金属粉末中加入适当的溶剂以及粘合剂并进行混合搅拌而调整成适度的粘度来制作的。另外，为了提高与绝缘基板11的接合强度，也可以包括玻璃粉末、陶瓷粉末。
在内表面电极13、外部电极14、连接部15和布线导体16的从绝缘基板11露出的表面，通过电镀法或者无电解镀法被覆金属镀覆层。金属镀覆层由镍、铜、金或者银等耐腐蚀性以及与连接构件3的连接性优异的金属构成，例如依次被覆厚度为0.5～5μm程度的镍镀覆层和厚度为0.1～3μm程度的金镀覆层。由此，能有效抑制内表面电极13、外部电极14、连接部15和布线导体16发生腐蚀，并且能够使布线导体16与电子部件2之间的接合、布线导体16与接合线等连接构件3之间的接合、以及内表面电极13、外部电极14、连接部15与形成于模块用基板5的连接用的连接焊盘51之间的接合牢固。
此外，金属镀覆层并不限于镍镀覆层/金镀覆层，也可以是包括镍镀覆层/钯镀覆层/金镀覆层等的其他金属镀覆层。
在布线基板1的搭载部搭载电子部件2，由此能够制作电子装置。搭载于布线基板1的电子部件2是IC芯片或者LSI芯片等半导体元件、发光元件、晶体振子或者压电振子等压电元件以及各种传感器等。例如，在电子部件2是引线接合型的半导体元件的情况下，通过低熔点钎料或者导电性树脂等接合构件被固定在搭载部上后，经由接合线等连接构件3将半导体元件的电极和布线导体16电连接，由此将半导体元件搭载在布线基板1。由此，将电子部件2与布线导体16电连接。此外，例如在电子部件2是倒装芯片型的半导体元件的情况下，经由焊料凸块、金属凸块或者导电性树脂(各向异性导电树脂等)等连接构件3将半导体元件的电极和布线导体16以电方式以及机械方式连接，由此将半导体元件搭载在布线基板1。此外，可以在布线基板1搭载多个电子部件2，也可以根据需要搭载电阻元件或者电容元件等小型的电子部件。此外，根据需要，使用由树脂或者玻璃等构成的密封材料4，通过由树脂、玻璃、陶瓷或者金属等构成的盖体等密封电子部件2。
本实施方式的电子装置的外部电极14例如如图6所示那样经由焊料6连接于模块用基板5的连接焊盘51，从而成为电子模块。电子装置例如如图6所示那样将位于布线基板1的上表面侧的外部电极14连接于模块用基板5的连接焊盘51。
本实施方式的布线基板1包括：具有在主面以及侧面开口的切口部12的绝缘基板11；位于切口部12的内表面的内表面电极13；以及位于绝缘基板11的主面的外部电极14，且具有将内表面电极13和外部电极14连接的连接部15，若连接部1的厚度大于内表面电极13的厚度以及外部电极14的厚度，则接合了布线基板1和模块用基板5时，通过在内表面电极13与外部电极14之间的边界的连接部15设为厚壁，从而成为具有在与布线基板1的平面方向正交的方向上的与焊料6的卡止部的结构，可提高布线基板1与模块用基板5的连接可靠性，并能够容易在内表面电极13与外部电极14之间的边界的连接部15进行散热。
在使用发光元件作为电子部件2的情况下，能够提高布线基板1与模块用基板5的连接可靠性，并且能够容易在内表面电极13与外部电极14之间的边界的连接部15进行散热，可实现亮度优异的发光装置用的布线基板1。
此外，如图1以及图2所示的例子那样，若连接部15在绝缘基板11的相对的两边以相互相向的方式存在，则能够良好地提高布线基板1与模块用基板5的连接可靠性，并能够容易在内表面电极13与外部电极14之间的边界的连接部15良好地进行散热。另外，该结构也能够应用在后述的第2～5实施方式的布线基板1中。
此外，如图1～图4所示的例子那样，若连接部15沿着切口部12的主面侧的开口而存在，则成为沿着切口部12的开口具有在与布线基板1的平面方向正交的方向上的与焊料6的卡止部的结构，能够更加良好地提高布线基板1与模块用基板5的连接可靠性，能够容易沿着切口部12的开口在内表面电极13与外部电极14之间的边界的连接部15更加良好地进行散热。另外，该结构也能够应用在后述的第2～5实施方式的布线基板1中。
另外，若连接部15具有沿着切口部12的内表面的方向上的、与内表面电极13的宽度相等的长度，则成为跨整个内表面电极13的宽度具有在与布线基板1的平面方向正交的方向上的与焊料6的卡止部的结构，能够更加良好地提高布线基板1与模块用基板5的连接可靠性，并能够容易地跨整个内表面电极13的宽度在内表面电极13与外部电极14之间的边界的连接部15更加良好地进行散热。另外，该结构也能够应用在后述的第2～5实施方式的布线基板1中。
另外，如图2所示的例子那样，若连接部15在沿着绝缘基板11的主面的方向上使厚度变大，则成为具有在与布线基板1的平面方向正交的方向上的与焊料6的卡止部的结构，能够更加良好地提高连接可靠性，并能够容易在内表面电极13与外部电极14之间的边界的连接部15更加良好地进行散热。另外，该结构也能够应用在后述的第2～5实施方式的布线基板1中。
此外，若如图2以及图3的(b)所示的例子那样，连接部15在沿着绝缘基板11的主面的方向上变厚，且露出于切口部12的侧面为凸曲面状，则容易跨内表面电极13与外部电极14之间的边界的连接部15整体而使焊料6扩展润湿来进行粘接，成为具有在与布线基板1的平面方向正交的方向上的与焊料6的卡止部的结构，能够更加良好地提高连接可靠性，并能够容易在内表面电极13与外部电极14之间的边界的连接部15更加良好地进行散热。另外，该结构也能够应用在后述的第2～5实施方式的布线基板1中。另外，连接部15若在沿着绝缘基板11的主面的方向上变厚，且露出于切口部12的侧面沿着切口部12的主面侧的开口呈凸曲面状，则能够容易沿着切口部12的开口跨内表面电极13与外部电极14之间的边界的连接部15整体地扩展润湿来进行粘接。
第1实施方式的布线基板1例如可通过以下制造方法来制作。
第1制造方法如图5的(a)所示的例子那样，在会成为绝缘基板11的陶瓷生片111形成布线导体16用的贯通孔112。此外，在会成为绝缘基板11的陶瓷生片211的表面形成切口部12用的贯通孔212。并且，如图5的(b)所示的例子那样，在会成为绝缘基板11的陶瓷生片111的布线导体16用的贯通孔112中填充布线导体16用的导体膏116。此外，在陶瓷生片211的会成为切口部12的贯通孔212的内表面，通过丝网印刷法，涂布印刷内表面电极13用的导体膏113。并且，如图5的(c)所示的例子那样，在会成为绝缘基板11的陶瓷生片111的表面，印刷涂布布线导体16用的导体膏116。此外，在会成为绝缘基板11的陶瓷生片211的表面，印刷涂布外部电极14用的导体膏114和布线导体16用的导体膏116，并将各个导体膏和内表面电极13用的导体膏113连接。此时，以外部电极14用的导体膏114的端部与内表面电极13用的导体膏113的表面重叠的方式，使外部电极14用的导体膏114延伸出会成为切口部12的贯通孔212的内表面，由此进行印刷涂布。并且，通过将陶瓷生片111和陶瓷生片211层叠并进行加压，从而形成在内表面电极13用的导体膏113与外部电极14用的导体膏114的连接部内表面电极13用的导体膏113的厚度较厚的会成为绝缘基板11的陶瓷生层叠体，通过对该陶瓷生层叠体进行烧成，从而如图5的(d)所示的例子那样，形成连接部15的厚度比内表面电极13的厚度以及外部电极14的厚度大的具有凹部312的绝缘基板11。进一步地，如图5的(e)所示的例子那样，通过对凹部312进行切割，能够制作位于切口部12的内侧面的内表面电极13与外部电极14的连接部15的厚度大于内表面电极13的厚度以及外部电极14的厚度的布线基板1。
根据本公开的电子装置，通过具有上述结构的布线基板和搭载于布线基板的电子部件，能够成为长期可靠性优异的电子装置。
根据本公开的电子模块，通过具备具有连接焊盘的模块用基板和经由焊料连接于连接焊盘的上述结构的电子装置，能够成为长期可靠性优异的电子模块。
本实施方式的布线基板1能够适合用在小型电子装置中。在电子部件2是发光元件的情况下，能够适合用作高亮度的发光装置用的布线基板1。
(第2实施方式)
接着，参照图7～图11，说明第2实施方式的电子装置。
在第2实施方式的电子装置中，与上述的第1实施方式的电子装置的不同点在于，连接部15在绝缘基板11的厚度方向(图7～图11中为z方向)上使厚度变大。另外，第2实施方式的切口部12如图7所示的例子那样是对多个大小的切口重叠的柱状或者锥台进行切割而成的形状。另外，在图7的(b)以及图9的(a)所示的例子中，用虚线示出了内表面电极13的侧面在俯视透视下与连接部15重叠的区域。第2实施方式的布线基板1的绝缘基板11在图7～图11所示的例子中由两层绝缘层11a形成。切口部12形成在绝缘基板11的两层绝缘层11a当中的一个主面(图7～图11中为下表面)侧的绝缘层11a。
第2实施方式的布线基板1的连接部15的厚度T3与第1实施方式的布线基板1同样地，大于内表面电极13的厚度T1以及外部电极14的厚度T2(T3＞T1，T3＞T2)。连接部15的厚度T3形成为1.1T1≤T3≤3T1且1.1T2≤T3≤3T2的程度。
在第2实施方式的布线基板1中，连接部15在绝缘基板11的厚度方向上使厚度变大，且成为具有在与布线基板1的厚度方向正交的方向上的与焊料6的卡止部的结构，能够更加良好地提高布线基板1与模块用基板5的连接可靠性，并能够容易在内表面电极13与外部电极14之间的边界的连接部15更加良好地进行散热。
此外，能够增大布线基板1与模块用基板5之间的间隔，可大量配置焊料6，能够提高布线基板1与模块用基板5的连接可靠性，并且能够容易在内表面电极13与外部电极14之间的边界的连接部15更加良好地进行散热。
此外，若如图8以及图9所示的例子那样，若在绝缘基板11的厚度方向上厚度变大的连接部15在绝缘基板11的相对的两边上相向，则能够降低布线基板1与模块用基板5接合时的倾斜，在使用发光元件作为电子部件2的情况下，能够成为视觉辨认性以及亮度优异的发光装置用的布线基板1。另外，该结构也能够应用在后述的第3～5实施方式的布线基板1中。
此外，如图8以及图9的(b)所示的例子那样，连接部15在绝缘基板11的厚度方向上变厚，且连接部15的下表面呈凸曲面状，则容易跨内表面电极13与外部电极14之间的边界的连接部15整体，使得焊料6扩展润湿来进行粘接，且成为具有在与布线基板1的厚度方向正交的方向上的与焊料6的卡止部的结构，能够更加良好地提高连接可靠性，并能够容易在内表面电极13与外部电极14之间的边界的连接部15更加良好地进行散热。另外，该结构也能够应用在后述的第3～5实施方式的布线基板1中。
另外，连接部15若在沿着绝缘基板11的主面的方向上变厚且连接部15的下表面沿着切口部12的主面侧的开口呈凸曲面状，则能够容易沿着切口部12的开口跨内表面电极13与外部电极14之间的边界的连接部15整体地扩展润湿来进行粘接。
第2实施方式的布线基板1例如能够通过以下制造方法来制作。
第2制造方法如图11的(a)所示的例子那样在会成为绝缘基板11的陶瓷生片111形成布线导体16用的贯通孔112。此外，在会成为绝缘基板11的陶瓷生片211的表面，形成切口部12用的贯通孔212。并且，如图11的(b)所示的例子那样，在会成为绝缘基板11的陶瓷生片111的布线导体16用的贯通孔111中填充布线导体16用的导体膏116。此外，在陶瓷生片211的会成为切口部12的贯通孔212的内表面，通过丝网印刷法，涂布印刷内表面电极13用的导体膏113。此时，进行印刷涂布，使得内表面电极13用的导体膏的端部延伸出陶瓷生片211的表面。并且，如图11的(c)所示的例子那样，在会成为绝缘基板11的陶瓷生片111的表面，印刷涂布布线导体16用的导体膏116。此外，在会成为绝缘基板11的陶瓷生片211的表面，印刷涂布外部电极14用的导体膏114和布线导体16用的导体膏116，并连接各个导体膏和内表面电极13用的导体膏113。此时，进行印刷涂布，使得外部电极14用的导体膏114的端部与延伸出陶瓷生片211的表面的内表面电极13用的导体膏113的表面重叠。并且，通过将陶瓷生片111和陶瓷生片211层叠并进行加压，从而形成在内表面电极13用的导体膏113与外部电极14用的导体膏114的连接部外部电极14用的导体膏114的厚度较厚的会成为绝缘基板11的陶瓷生层叠体，通过对该陶瓷生层叠体进行烧成，从而如图11的(d)所示的例子那样，形成连接部15的厚度大于内表面电极13的厚度以及外部电极14的厚度的具有凹部312的绝缘基板11。进一步地，如图11的(e)所示的例子那样，通过对凹部312进行切割，从而能够制作位于切口部12的内侧面的内表面电极13与外部电极14的连接部15的厚度大于内表面电极13的厚度以及外部电极14的厚度的布线基板1。
第2实施方式的布线基板1除此以外可采用与上述的第1实施方式的布线基板1同样的制造方法来制作。
(第3实施方式)
接着，参照图12～图16，说明第3实施方式的电子装置。另外，在图12的(b)所示的例子中，用虚线示出了内表面电极13在俯视透视下与连接部15重叠的区域。
在第3实施方式的电子装置中，与上述的实施方式的电子装置的不同点在于，连接部15在沿着绝缘基板11的主面的方向(图12～图16中为xy平面方向)以及绝缘基板11的厚度方向(图12～图16中为z方向)上使厚度变大。另外，在图12的(b)以及图14的(a)所示的例子中，用虚线示出了内表面电极13的侧面在俯视透视下与连接部15重叠的区域。第3实施方式的布线基板1的绝缘基板11在图12～图16所示的例子中由两层绝缘层11a形成。切口部12形成在绝缘基板11的两层绝缘层11a当中的一个主面(图12～图16中为下表面)侧的绝缘层11a。
第3实施方式的布线基板1的连接部15的厚度T3与上述的实施方式的布线基板1同样地，大于内表面电极13的厚度T1以及外部电极14的厚度T2(T3＞T1，T3＞T2)。连接部15的厚度T3形成为1.1T1≤T3≤3T1且1.1T2≤T3≤3T2的程度。
在第3实施方式的布线基板1中，通过连接部15在沿着绝缘基板11的主面的方向以及绝缘基板11的厚度方向上使厚度变大，从而成为具有在与布线基板1的平面方向以及厚度方向的各方向正交的两个方向上的与焊料6的卡止部的结构，能够更加良好且更加有效地提高布线基板1与模块用基板5的连接可靠性，并能够容易在内表面电极13与外部电极14之间的边界的连接部15更加良好地进行散热。
另外，连接部15若从沿着绝缘基板11的主面的方向一直到绝缘基板11的厚度方向使厚度变大，则成为具有从布线基板1的平面方向一直到厚度方向在正交的方向上的与焊料6的卡止部的结构，能够更有效地提高布线基板1与模块用基板5的连接可靠性，并且能够容易在内表面电极13与外部电极14之间的边界的连接部15更加良好地进行散热。
此外，若如图13以及图14的(b)所示的例子那样，连接部15在沿着绝缘基板11的主面的方向以及绝缘基板11的厚度方向上变厚，且连接部15的露出于切口部12的侧面以及下表面呈凸曲面状，则容易跨内表面电极13与外部电极14之间的边界的连接部15整体地使焊料6扩展润湿来进行粘接，成为具有在与布线基板1的平面方向以及厚度方向的各方向正交的两个方向上的与焊料6的卡止部的结构，能够更加良好地提高连接可靠性，并能够容易在内表面电极13与外部电极14之间的边界的连接部15更加良好地进行散热。另外，该结构也能够应用到后述的第3～5实施方式的布线基板1中。
另外，若连接部15在沿着绝缘基板11的主面的方向以及绝缘基板11的厚度方向上变厚，且连接部15的露出于切口部12的侧面以及下表面沿着切口部12的主面侧的开口呈凸曲面状，则能够容易沿着切口部12的开口跨内表面电极13与外部电极14之间的边界的连接部15整体地扩展润湿来进行粘接。
第3实施方式的布线基板1例如能够通过以下制造方法来制作。
第3制造方法如图16的(a)所示的例子那样，在会成为绝缘基板11的陶瓷生片111形成布线导体16用的贯通孔112。此外，在会成为绝缘基板11的陶瓷生片211的表面形成切口部12用的贯通孔212。并且，如图16的(b)所示的例子那样，在会成为绝缘基板11的陶瓷生片111的布线导体16用的贯通孔111中填充布线导体16用的导体膏116。此外，在陶瓷生片211的会成为切口部12的贯通孔212的内表面，通过丝网印刷法，涂布印刷内表面电极13用的导体膏113。此时，进行印刷涂布，使得内表面电极13用的导体膏113的端部延伸出陶瓷生片211的表面。并且，如图16的(c)所示的例子那样，在会成为绝缘基板11的陶瓷生片111的表面印刷涂布布线导体16用的导体膏116。此外，在会成为绝缘基板11的陶瓷生片211的表面，印刷涂布外部电极14用的导体膏114和布线导体16用的导体膏116，并将各个导体膏和内表面电极13用的导体膏113连接。此时，通过使外部电极14用的导体膏114延伸出会成为切口部12的贯通孔212的内表面来印刷涂布外部电极14用的导体膏114，从而在陶瓷生片211的表面侧和切口部12用的贯通孔212的内表面，使内表面电极13用的导体膏和外部电极14的导体膏分别重叠。并且，通过将陶瓷生片111和陶瓷生片211层叠并进行加压，从而形成在内表面电极13用的导体膏113与布线导体16用的导体膏114的连接部内表面电极13用的导体膏113以及外部电极14用的导体膏114的厚度较厚的会成为绝缘基板11的陶瓷生层叠体，通过对该陶瓷生层叠体进行烧成，从而如图15的(d)所示的例子那样形成连接部15的厚度大于内表面电极13的厚度以及外部电极14的厚度的具有凹部312的绝缘基板11。进一步地，如图16的(e)所示的例子那样，通过对凹部312进行切割，从而能够制作位于切口部12的内侧面且内表面电极13与外部电极14的连接部15的厚度大于内表面电极13的厚度以及外部电极14的厚度的布线基板1。
第3实施方式的布线基板1除此以外，能够采用与上述的实施方式的布线基板1同样的制造方法来制作。
(第4实施方式)
接着，参照图17以及图18，说明第4实施方式的电子装置。在第4实施方式的电子装置中，与上述的实施方式的电子装置的不同点在于：切口部12在绝缘基板11的两主面以及侧面开口。此外，绝缘基板11在另一个主面(图17以及图18中为上表面)具有凹部17。另外，在图17的(b)所示的例子中，用虚线示出了内表面电极13的侧面在俯视透视下与连接部15重叠的区域。
第4实施方式的布线基板1的连接部15的厚度T3与上述的实施方式的布线基板1同样地大于内表面电极13的厚度T1以及外部电极14的厚度T2(T3＞T1，T3＞T2)。连接部15的厚度T3形成为1.1T1≤T3≤3T1且1.1T2≤T3≤3T2的程度。
第4实施方式的布线基板1与第3实施方式的布线基板1同样地，在接合了布线基板1和模块用基板5时，通过在内表面电极13与外部电极14之间的边界的连接部15设为厚壁，从而成为具有在与布线基板1的平面方向以及厚度方向的各方向正交的两方向上的与焊料6的卡止部的结构，能够更加有效地提高布线基板1与模块用基板5的连接可靠性，并能够容易在内表面电极13与外部电极14之间的边界的连接部15进行散热。
此外，连接部15从沿着绝缘基板11的主面的方向一直到绝缘基板11的厚度方向使厚度变大，成为具有从布线基板1的平面方向一直到厚度方向在正交的方向上的与焊料6的卡止部的结构，能够更有效地提高布线基板1与模块用基板5的连接可靠性，并且能够容易在内表面电极13与外部电极14之间的边界的连接部15更加良好地进行散热。
凹部17例如用于在底面搭载电子部件2。在凹部17的底面导出了用于与电子部件2电连接的布线导体16。凹部17在俯视下是角部为圆弧状的矩形状，位于绝缘基板11的中央部。在图17以及图18所示的例子中，绝缘基板11由三层绝缘层11a形成，凹部17位于一个主面侧的第1～第2个绝缘层11a。
例如，能够对绝缘基板11用的陶瓷生片中的若干片通过激光加工、基于模具的冲压加工等，在各个陶瓷生片形成会成为凹部17的贯通孔，将该陶瓷生片与未形成贯通孔的其他陶瓷生片层叠，由此来形成凹部17。
第4实施方式的布线基板1能够采用与上述的实施方式的布线基板1同样的制造方法来制作。
(第5实施方式)
接着，参照图19以及图20，说明第5实施方式的电子装置。在第5实施方式的电子装置中，与上述的第1实施方式的电子装置的不同点在于，在绝缘基板11的内部具有沿着绝缘基板11的厚度方向形成的连接外部电极14和布线导体16的过孔18。另外，在图19的(b)所示的例子中，用虚线示出了内表面电极13的侧面在俯视透视下与连接部15重叠的区域。此外，在图19的(b)所示的例子中，用虚线示出了过孔18的侧面在俯视透视下与外部电极14重叠的区域。
第5实施方式的布线基板1的连接部15的厚度T3与上述的实施方式的布线基板1同样地大于内表面电极13的厚度T1以及外部电极14的厚度T2(T3＞T1，T3＞T2)。连接部15的厚度T3形成为1.1T1≤T3≤3T1且1.1T2≤T3≤3T2的程度。
第5实施方式的布线基板1与第3实施方式的布线基板1同样地，在接合了布线基板1和模块用基板5时，通过在内表面电极13与外部电极14之间的边界的连接部15设为厚壁，从而成为具有在与布线基板1的平面方向以及厚度方向正交的两方向上的与焊料6的卡止部的结构，能够更加有效地提高布线基板1与模块用基板5的连接可靠性，并能够容易在内表面电极13与外部电极14之间的边界的连接部15进行散热。
此外，连接部15从沿着绝缘基板11的主面的方向一直到绝缘基板11的厚度方向使厚度变大，成为具有从布线基板1的平面方向一直到厚度方向在正交的方向上的与焊料6的卡止部的结构，能够更加有效地提高布线基板1与模块用基板5的连接可靠性，能够容易在内表面电极13与外部电极14之间的边界的连接部15更加良好地进行散热。
此外，在图19以及图20所示的例子中，在一个外部电极14连接了一个过孔18，但是也可以是在一个外部电极14连接多个过孔18的布线基板1。
过孔18能够通过与布线导体16的贯通导体同样的制造方法来制作。
第5实施方式的布线基板1能够采用与上述的实施方式的布线基板1同样的制造方法来制作。
本公开并不限于上述的实施的方式的例子，能够进行各种变更。例如，绝缘基板11在俯视下可以是在侧面或者角部具有切口部、倒角部的矩形状。
此外，在上述的实施方式的布线基板1中，在绝缘基板11的下表面侧形成了外部电极14，但是也可以在绝缘基板11的上表面侧、即与电子部件2的搭载部相同的主面侧，具有外部电极14。
此外，也可以将第1～第5实施方式的布线基板1的结构组合。例如，在第1实施方式的布线基板1或者第3～第5实施方式的布线基板1中，布线基板1也可以具有凹部17。此外，在第1～第4实施方式的布线基板1中，也可以具备过孔18。
此外，在上述的实施方式中，切口部12、内表面电极13、外部电极14和连接部15位于绝缘基板11的相对的两边，但是例如在绝缘基板11为矩形状的情况下，也可以相互位于绝缘基板11的四边。
此外，在连接部15使厚度在绝缘基板11的厚度方向上变大的布线基板1中，可以在外部电极14的表面以与连接部15同等的大小(≈T3)具有部分比周围区域厚的区域。由此，可更加降低布线基板1和模块用基板5接合时的倾斜，在使用发光元件作为电子部件2的情况下，能够成为视觉辨认性以及亮度优异的发光装置用的布线基板1。例如，在第5实施方式的布线基板1中，可以使俯视下与过孔18重叠的外部电极14的表面比周围的外部电极14厚。
在上述的实施方式中，示出了绝缘基板11由两层或者三层绝缘层11a构成的例子，但是绝缘基板11也可以由四层以上的绝缘层11a构成。
此外，布线基板1可以以多连片布线基板的方式来制作。

Claims (8)

1.一种布线基板，其特征在于，包括：
绝缘基板，具有在主面以及侧面开口的切口部；
内表面电极，位于所述切口部的内表面，向所述主面延伸出；以及
外部电极，从所述绝缘基板的主面设置到所述内表面电极的侧面，
该布线基板具有连接了所述内表面电极和所述外部电极的连接部，
该连接部的厚度大于所述内表面电极的厚度以及所述外部电极的厚度，
在所述连接部，所述外部电极覆盖所述内表面电极的侧面，
所述绝缘基板的厚度方向上的、所述外部电极的长度比延伸出的所述内表面电极的长度大。
2.根据权利要求1所述的布线基板，其特征在于，
所述连接部的位置沿着所述切口部中的所述主面侧的开口。
3.根据权利要求2所述的布线基板，其特征在于，
所述连接部具有沿着所述切口部的内表面的方向上的、与所述内表面电极的宽度同等的长度。
4.根据权利要求1至3中任一项所述的布线基板，其特征在于，
所述连接部在沿着所述主面的方向上使厚度变大。
5.根据权利要求1至3中任一项所述的布线基板，其特征在于，
所述连接部在所述绝缘基板的厚度方向上使厚度变大。
6.根据权利要求1至3中任一项所述的布线基板，其特征在于，
所述连接部是凸曲面状。
7.一种电子装置，其特征在于，具有：
权利要求1至6中任一项所述的布线基板；以及
搭载于该布线基板的电子部件。
8.一种电子模块，其特征在于，具有：
具有连接焊盘的模块用基板；以及
经由焊料连接于所述连接焊盘的权利要求7所述的电子装置。
CN201780071696.9A 2016-11-28 2017-11-28 布线基板、电子装置以及电子模块 Active CN109997220B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-230215 2016-11-28
JP2016230215 2016-11-28
PCT/JP2017/042618 WO2018097313A1 (ja) 2016-11-28 2017-11-28 配線基板、電子装置および電子モジュール

Publications (2)

Publication Number Publication Date
CN109997220A CN109997220A (zh) 2019-07-09
CN109997220B true CN109997220B (zh) 2023-09-12

Family

ID=62195122

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780071696.9A Active CN109997220B (zh) 2016-11-28 2017-11-28 布线基板、电子装置以及电子模块

Country Status (5)

Country Link
US (1) US11024572B2 (zh)
EP (1) EP3547357A4 (zh)
JP (3) JP6923554B2 (zh)
CN (1) CN109997220B (zh)
WO (1) WO2018097313A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11910530B2 (en) 2022-03-25 2024-02-20 Tactotek Oy Method for manufacturing electronics assembly and electronics assembly

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159083A (ja) * 2003-11-27 2005-06-16 Kyocera Corp 多数個取り配線基板
CN103828038A (zh) * 2011-07-25 2014-05-28 京瓷株式会社 布线基板、电子装置及电子模块
WO2014115766A1 (ja) * 2013-01-22 2014-07-31 京セラ株式会社 電子素子搭載用パッケージ、電子装置および撮像モジュール
WO2014119729A1 (ja) * 2013-01-31 2014-08-07 京セラ株式会社 電子素子搭載用基板、電子装置および撮像モジュール
WO2015060387A1 (ja) * 2013-10-23 2015-04-30 京セラ株式会社 配線基板および電子装置
JP2015159139A (ja) * 2014-02-21 2015-09-03 京セラ株式会社 配線基板、電子装置および電子モジュール
JP2015225963A (ja) * 2014-05-28 2015-12-14 京セラ株式会社 配線基板、電子装置および電子モジュール

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994648A (en) * 1997-03-27 1999-11-30 Ford Motor Company Three-dimensional molded sockets for mechanical and electrical component attachment
JP2002158509A (ja) 2000-11-21 2002-05-31 Mitsubishi Electric Corp 高周波回路モジュールおよびその製造方法
US7266869B2 (en) * 2003-07-30 2007-09-11 Kyocera Corporation Method for manufacturing a piezoelectric oscillator
JP4424420B2 (ja) 2005-04-18 2010-03-03 株式会社村田製作所 電子部品モジュール
JP4436336B2 (ja) * 2006-03-15 2010-03-24 日本特殊陶業株式会社 多数個取り配線基板およびその製造方法
WO2009044737A1 (ja) 2007-10-01 2009-04-09 Murata Manufacturing Co., Ltd. 電子部品
TWI527280B (zh) * 2009-04-03 2016-03-21 Daishinku Corp A manufacturing method of a package body assembly, a package body assembly, a package member, and a method of manufacturing a piezoelectric vibration element using a package member
WO2011002031A1 (ja) * 2009-06-30 2011-01-06 三洋電機株式会社 素子搭載用基板および半導体モジュール
JP5289582B2 (ja) * 2009-11-26 2013-09-11 京セラ株式会社 撮像装置および撮像装置モジュール
WO2012137714A1 (ja) * 2011-04-04 2012-10-11 ローム株式会社 半導体装置および半導体装置の製造方法
CN104335345B (zh) * 2012-05-30 2018-01-26 京瓷株式会社 布线基板以及电子装置
JP6224473B2 (ja) 2014-02-03 2017-11-01 京セラ株式会社 配線基板、電子装置および電子モジュール
JP6194104B2 (ja) * 2014-04-22 2017-09-06 京セラ株式会社 配線基板、電子装置および電子モジュール
CN107251245A (zh) 2015-02-25 2017-10-13 京瓷株式会社 发光元件搭载用封装体、发光装置以及发光模块
JP6408423B2 (ja) 2015-04-24 2018-10-17 京セラ株式会社 パッケージおよび電子装置
WO2018216801A1 (ja) * 2017-05-26 2018-11-29 京セラ株式会社 電子部品搭載用基板、電子装置および電子モジュール

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159083A (ja) * 2003-11-27 2005-06-16 Kyocera Corp 多数個取り配線基板
CN103828038A (zh) * 2011-07-25 2014-05-28 京瓷株式会社 布线基板、电子装置及电子模块
WO2014115766A1 (ja) * 2013-01-22 2014-07-31 京セラ株式会社 電子素子搭載用パッケージ、電子装置および撮像モジュール
WO2014119729A1 (ja) * 2013-01-31 2014-08-07 京セラ株式会社 電子素子搭載用基板、電子装置および撮像モジュール
WO2015060387A1 (ja) * 2013-10-23 2015-04-30 京セラ株式会社 配線基板および電子装置
JP2015159139A (ja) * 2014-02-21 2015-09-03 京セラ株式会社 配線基板、電子装置および電子モジュール
JP2015225963A (ja) * 2014-05-28 2015-12-14 京セラ株式会社 配線基板、電子装置および電子モジュール

Also Published As

Publication number Publication date
JP2023071984A (ja) 2023-05-23
EP3547357A1 (en) 2019-10-02
JP6923554B2 (ja) 2021-08-18
CN109997220A (zh) 2019-07-09
EP3547357A4 (en) 2020-07-01
US20200075472A1 (en) 2020-03-05
JPWO2018097313A1 (ja) 2019-10-17
JP2021184481A (ja) 2021-12-02
WO2018097313A1 (ja) 2018-05-31
US11024572B2 (en) 2021-06-01
JP7244587B2 (ja) 2023-03-22

Similar Documents

Publication Publication Date Title
CN110622300B (zh) 电子部件搭载用基板、电子装置以及电子模块
CN107993985B (zh) 电子部件搭载用基板、电子装置以及电子模块
US10699993B2 (en) Wiring board, electronic device, and electronic module
CN109075133B (zh) 电子部件搭载用基板、电子装置以及电子模块
JP2023071984A (ja) 配線基板、電子装置および電子モジュール
EP3370254B1 (en) Wiring substrate, electronic device and electronic module
CN110291628B (zh) 布线基板、电子装置及电子模块
JP6698301B2 (ja) 配線基板、電子装置および電子モジュール
CN110326101B (zh) 布线基板、电子装置及电子模块
CN111033771B (zh) 电子部件搭载用基板、电子装置及电子模块
US11742278B2 (en) Wiring substrate, electronic device, and electronic module
CN113474884A (zh) 布线基板、电子装置以及电子模块
CN107431047B (zh) 布线基板、电子装置以及电子模块
JP6595308B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant