JP5482788B2 - パッケージ部材集合体、パッケージ部材集合体の製造方法、パッケージ部材、およびパッケージ部材を用いた圧電振動デバイスの製造方法 - Google Patents

パッケージ部材集合体、パッケージ部材集合体の製造方法、パッケージ部材、およびパッケージ部材を用いた圧電振動デバイスの製造方法 Download PDF

Info

Publication number
JP5482788B2
JP5482788B2 JP2011507301A JP2011507301A JP5482788B2 JP 5482788 B2 JP5482788 B2 JP 5482788B2 JP 2011507301 A JP2011507301 A JP 2011507301A JP 2011507301 A JP2011507301 A JP 2011507301A JP 5482788 B2 JP5482788 B2 JP 5482788B2
Authority
JP
Japan
Prior art keywords
package member
main surface
back main
bottomed hole
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011507301A
Other languages
English (en)
Other versions
JPWO2010114115A1 (ja
Inventor
俊介 佐藤
直樹 幸田
宏樹 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daishinku Corp
Original Assignee
Daishinku Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daishinku Corp filed Critical Daishinku Corp
Priority to JP2011507301A priority Critical patent/JP5482788B2/ja
Publication of JPWO2010114115A1 publication Critical patent/JPWO2010114115A1/ja
Application granted granted Critical
Publication of JP5482788B2 publication Critical patent/JP5482788B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1035—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by two sealing substrates sandwiching the piezoelectric layer of the BAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0595—Holders; Supports the holder support and resonator being formed in one body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/071—Mounting of piezoelectric or electrostrictive parts together with semiconductor elements, or other circuit elements, on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09272—Layout details of angles or corners
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、電子機器等に用いられる圧電振動デバイスのパッケージ部材、複数のパッケージ部材が一体形成されたパッケージ部材集合体、パッケージ部材集合体の製造方法、およびパッケージ部材を用いた圧電振動デバイスの製造方法に関するものである。
従来より、電子機器等に用いられる圧電振動デバイスとして、水晶振動子が広く使用されている。例えば、表面実装型の水晶振動子は、上部が開口した凹部を有する容器体（パッケージ部材）の内部（凹部の内底面）に、水晶振動板を導電性接着材等を介して接合し、容器体の開口部分を平板状の蓋で気密封止した構造が一般的である。ここでいう水晶振動子のパッケージは、容器体と蓋体とで構成されている。容器体について、例えばセラミックシートを積層して焼成によって複数の容器体を一体成形し、所定ラインに沿って切断することによって複数の容器体を得ることができる。
容器体の底面には外部端子が形成されており、外部端子が半田等を介して、電子機器等の内部の基板と接続される。この電子機器等を、例えば車載用機器として用いた場合、各種振動や衝撃を受けたり、高温環境下で使用したりすることが想定されるので、水晶振動子と基板との接合について高い接合強度が求められる。そこで、接合強度を向上させるための従来の方法として、容器体の側面に容器体の深さ方向に伸長し、外部端子と繋がった側面導体をキャスタレーションに形成し、この導体部分にも半田を被着させる方法がある（例えば特許文献１および特許文献２参照）。
側面導体は、容器体がセラミックからなる場合、まずセラミックシートの状態において、縦横に隣接する容器体（形成領域）の境界線の交点に、交点を中心とした貫通孔（スルーホール）を形成する。その後、スクリーン印刷やメッキ処理によって貫通孔周辺および貫通孔内壁面に導体を被着させる。そしてセラミックシートの積層焼成後に、貫通孔の中心を通るように縦横にセラミックシートを切断する。これによって側面導体が形成された容器体を得ることができる。しかしながら、容器体側面の任意の位置に側面導体を形成する場合、セラミックシートの積層数を増加させる必要が生じる。この場合、容器体の全高が高くなってしまう。また、セラミックシートの場合、焼成後にセラミックシートの収縮によって僅かな積層ずれが発生することがある。積層ずれの影響は、水晶振動子が超小型化になると無視できないレベルになってくる。つまり、積層ずれによって、所望の形状の側面導体を形成することが困難になってくる。これによって、側面導体形成による前述の接合強度向上の効果が薄れてしまう。
前述の積層ずれの問題を解決する方法として、容器体にガラスや水晶等の材料を用いる方法がある。しかしながら、このような材料を用いた容器体の側面に、側面導体を形成するのは困難であった。出願人は係る構成の先行技術文献を調査した結果、出願時において同一のものを発見することができなかった。
特開２００６−５０２７号 特許３４１３６５７号
本発明は、かかる点に鑑みてなされたものであり、ガラスまたは水晶を基材とするパッケージ部材において、側面導体を確実に形成することができるパッケージ部材集合体、パッケージ部材集合体の製造方法、パッケージ部材、およびパッケージ部材を用いた圧電振動デバイスの製造方法を提供することを目的とするものである。
上記目的を達成するために本発明は、複数のパッケージ部材が一体形成されたパッケージ部材集合体であって、ガラスまたは水晶からなるウエハの少なくとも裏主面に、複数の有底孔が形成され、前記ウエハの裏主面に、複数の外部端子が形成され、前記外部端子は、前記裏主面の有底孔の内壁面に被着された側面導体と繋がり、前記有底孔は、前記パッケージ部材の前記裏主面の少なくとも２辺に亘って成形されたことを特徴とする。
上記構成によれば、前記側面導体が形成された複数の前記パッケージ部材が一体形成された状態で取り扱うことができる。具体的に、前記有底孔の内壁面に被着された導体が前記パッケージ部材の側面導体となっている。なお、前記有底孔を通るラインで前記パッケージ部材集合体を切断することによって、前記側面導体が形成された個片状態の前記パッケージ部材を複数得ることができる。本発明によれば、前記有底孔は、前記パッケージ部材の前記裏主面の少なくとも２辺に亘って成形されるので、前記外部端子および前記側面導体の前記パッケージ部材の基体に対する接合強度を向上させ、前記パッケージ部材の信頼性を向上させることができる。
また、上記目的を達成するために、ガラスまたは水晶を基材とする平面視矩形のパッケージ部材であって、前記パッケージ部材は、底面に複数の外部端子を有し、パッケージ部材の外側面あるいは外周稜部に切り欠かれた複数の切り欠き部を備え、前記切り欠き部の内壁面には側面導体が被着または充填され、前記側面導体は前記外部端子と接続され、前記切り欠き部は、前記裏主面の少なくとも２辺に亘って成形されたことを特徴とする。
上記構成によれば、前記パッケージ部材は、その外側面あるいは外周稜部に切り欠かれた前記切り欠き部を備え、前記切り欠き部の内壁面には前記側面導体が被着または充填されている。これにより、例えば、前記パッケージ部材を使用した圧電振動デバイスを、電子機器内部の基板と半田を介して接合する際に、前記パッケージ部材の底面の前記外部端子に加え、前記側面導体にも半田が付着する。つまり、リフロー工程で、基板上の溶融した半田によって、前記外部端子と基板が接合されるだけでなく、前記側面導体には半田のフィレット（這い上がり部）が形成される。これにより、前記圧電振動デバイスと半田との接触面積が増大するとともに、二方向（前記外部端子と前記側面導体とのそれぞれ面方向であって、二つの方向）で前記圧電振動デバイスを支持することができる。また、本発明によれば、前記切り欠き部は、前記裏主面の少なくとも２辺に亘って成形されるので、前記外部端子および前記側面導体の前記パッケージ部材の基体に対する接合強度を向上させ、前記パッケージ部材の信頼性を向上させることができる。したがって、前記圧電振動デバイスと基板との接合強度を向上させることができる。
本発明において前記切り欠き部の形成位置は、前記パッケージ部材の外側面あるいは外周稜部の側面から、前記パッケージ部材の底面までとなっている。前記パッケージ部材の底面における形成位置は、平面視矩形の前記パッケージ部材の底面の角部または辺部、あるいは角部を含んで辺部（長短辺の双方）に及ぶ位置であってもよい。
また、上記目的を達成するために本発明は、前記構成において、前記パッケージ部材の底面に対向辺が形成され、前記対向辺に沿って、矩形状の前記外部端子が少なくとも２つ以上形成され、少なくとも２つ以上の前記外部端子が、前記底面の中心を基準として点対称で配置されているとともに、一側面視で（前記対向辺と直交する方向において）互いの外部端子の一部が重なるように配置されてもよい。
上記構成によれば、少なくとも２つ以上の前記外部端子が、前記底面の中心を基準として点対称となるように配置されている。さらに、少なくとも２つ以上の前記外部端子が、一側面視で互いの外部端子の一部が重なるように配置されている。このような位置関係で前記外部端子が配置されることによって、前記圧電振動デバイスと電子機器等の内部の基板との接合信頼性を向上させることができる。これは、前記パッケージ部材と基板との熱膨張係数の相違により、これらを接合する半田に応力が発生し、クラックが発生するのを抑制することができるためである。具体的には、従来のセラミック材料からなるパッケージ部材と、本発明における前記パッケージ部材とを比較しながら以下に説明する。
前記パッケージ部材が例えばアルミナ等のセラミック材料からなり、前記基板が一般的に使用されるガラスエポキシ基板からなる組合せの場合、前記パッケージ部材の熱膨張係数よりも基板の熱膨張係数が大きい。そして、これらの材料の組み合わせからなる前記パッケージ部材（前記圧電振動デバイスのパッケージ部材）と基板とを車載用などの耐熱用途向けに使用すると、高温環境下に晒されるため、前述の熱膨張係数差が拡大して半田に亀裂（クラック）が発生しやすくなり、前記クラックの部分から前記圧電振動デバイスが剥離することがある。これに対し、本発明における前記パッケージ部材はガラスまたは水晶で構成されており、熱膨張係数はアルミナよりも大きくなっている。これにより熱膨張係数差を小さくすることができる。また、本発明の前記パッケージ部材の外部端子は、前記パッケージ部材の一側面視で互いの前記外部端子の一部が重なるように前記パッケージ部材の底面に配置されている。つまり、少なくとも２つ以上の前記外部端子において対向する領域と対向しない領域が形成されている。前記対向する領域によって、前記圧電振動デバイス（前記パッケージ部材）と基板との接合強度を高めつつ、前記圧電振動デバイス（前記パッケージ部材）が基板上で三次元的にねじれることを抑制することができる。一方、前記対向しない領域によって、前記パッケージ部材と基板との熱膨張係数差に起因する応力を逃すことができる。つまり前記パッケージ部材と基板との間隙に存在する半田への応力集中を抑制することができる。したがって、前記圧電振動デバイス（前記パッケージ部材）と電子機器等の内部基板との接合信頼性を向上させることができる。さらにリフロー工程において、基板上で溶融した半田が前記外部端子だけでなく、前記側面導体にも付着するため接合強度も向上する。
また、上記目的を達成するために本発明にかかるパッケージ部材集合体の製造方法は、前述の本発明にかかるパッケージ部材集合体の製造方法であって、ガラスまたは水晶からなるウエハの少なくとも裏主面に、複数の有底孔を形成する有底孔形成工程と、少なくとも前記裏主面の有底孔周辺と、前記裏主面の有底孔の内壁面および内底面に、蒸着層を形成する蒸着層形成工程と、前記裏主面の前記有底孔の内壁面の蒸着層と、当該蒸着層と繋がり、前記裏主面の有底孔周辺の蒸着層上にメッキ層を形成するメッキ層形成工程とを有することを特徴とする。
上記製造方法によれば、ガラスまたは水晶からなり、前記側面導体を有する複数のパッケージ部材が一体的に形成されたパッケージ部材集合体を高精度で成形することができる。具体的に、前記有底孔形成工程では、例えばドライエッチングやウエットエッチングによって前記有底孔を形成することができる。また、前記外部端子および前記側面導体の形成領域を、例えばフォトリソグラフィ技術を用いることによって高精度でパターニングすることが可能である。
また、上記製造方法によれば、ガラスまたは水晶からなるパッケージ部材において、任意の高さの前記側面導体を形成することが可能となる。これは本発明のパッケージ部材集合体の製造方法であれば、従来のセラミックパッケージのようにセラミックシートの積層焼成によってパッケージ部材を形成する必要が無くなるためである。具体的には、前記有底孔をドライエッチングまたはウエットエッチングによって任意の深さで形成し、前記有底孔の内壁面へ導体を被着した後、隣接する前記パッケージ部材間を切断することによって、任意の高さの前記側面導体を形成することができる。
また、上記目的を達成するために本発明にかかる圧電振動デバイスの製造方法は、パッケージ部材と圧電振動板と蓋体とを有する圧電振動デバイスの製造方法であって、前述の本発明にかかるパッケージ部材集合体の表主面側に、励振電極が形成された複数の圧電振動板を搭載する搭載工程と、複数の蓋体を、前記パッケージ部材集合体、あるいは前記複数の圧電振動板に接合することによって前記励振電極を気密封止する封止工程と、前記パッケージ部材集合体の裏主面の有底孔を通る仮想ラインに沿って、前記パッケージ部材集合体を切断することによって複数の前記圧電振動デバイスを得る分割工程と、を有することを特徴する。
上記製造方法によれば、前記搭載工程後に、複数の前記蓋体を、前記パッケージ部材集合体に接合することによって、前記励振電極を気密封止する封止工程を有している。これは、例えば、上方に凹部を備えた箱状の容器体（前記パッケージ部材）の、前記凹部を平板状の前記蓋体で気密封止する構成の場合に該当する。前記構成においては、前述の側面導体を有するとともに、より全高が低い圧電振動デバイスを得ることができる。
あるいは、前記搭載工程後に、複数の前記蓋体を、複数の前記圧電振動板に接合することによって、前記励振電極を気密封止する封止工程であってもよい。これは例えば、前記圧電振動板が、前記振動部と、前記振動部を包囲する枠部とが一体となった構造で、前記枠部の表裏主面に略平板状の前記パッケージ部材を接合することによって、前記励振電極を気密封止する構成に該当する。前記構成においては、前記パッケージ部材に前記圧電振動板を収容するための前記有底孔を形成する必要が無くなるため、前記パッケージ部材集合体の製造効率に優れる。
さらに上記構成であれば、多数の前記圧電振動デバイスが一体的に形成された状態であるため、取り扱いがしやすくなる。また、ダイシングによって一括で複数の前記圧電振動デバイスを得ることができるので生産効率に優れる。
以上のように、本発明によれば、ガラスまたは水晶を基材とするパッケージ部材において、側面導体を確実に形成することができるパッケージ部材集合体、パッケージ部材集合体の製造方法、パッケージ部材、およびパッケージ部材を用いた圧電振動デバイスの製造方法を提供することができる。
本発明の第１の実施形態にかかるパッケージ部材集合体の断面模式図 本発明の第１の実施形態にかかるパッケージ部材の断面模式図 本発明の第１の実施形態にかかるパッケージ部材の斜視図 本発明の第１の実施形態にかかる水晶振動子の製造手順を示す断面模式図 本発明の第１の実施形態にかかる水晶振動子の製造手順を示す断面模式図 本発明の有底孔の変形例にかかる断面模式図 本発明の第１の実施形態にかかる水晶振動子の製造手順を示す断面模式図 本発明の第１の実施形態にかかる水晶振動子の製造手順を示す断面模式図 本発明の第１の実施形態にかかる水晶振動子の製造手順を示す断面模式図 本発明の第１の実施形態にかかる水晶振動子の製造手順を示す断面模式図 本発明の第１の実施形態にかかる水晶振動子の製造手順を示す断面模式図 本発明の第１の実施形態にかかる水晶振動子の製造手順を示す断面模式図 本発明の第１の実施形態にかかる水晶振動子の製造手順を示す断面模式図 本発明の第１の実施形態にかかる水晶振動子の製造手順を示す断面模式図 本発明の第１の実施形態にかかる水晶振動子の製造手順を示す断面模式図 本発明の第１の実施形態にかかる水晶振動子の製造手順を示す断面模式図 本発明の第１の実施形態にかかる水晶振動子の製造手順を示す断面模式図 本発明の第１の実施形態にかかる側面導体の部分拡大断面図 本発明の第２の実施形態にかかる水晶振動子の断面模式図 本発明の外部端子の配置の一例を示すパッケージ部材の斜視図 本発明の外部端子の配置の一例を示すパッケージ部材の底面斜視図 本発明の外部端子の配置の一例を示すパッケージ部材の底面斜視図 本発明の外部端子の配置の一例を示すパッケージ部材の底面斜視図 本発明の外部端子の配置の一例を示すパッケージ部材の底面斜視図 本発明の外部端子の配置の一例を示すパッケージ部材の底面斜視図 本発明の外部端子の配置の一例を示すパッケージ部材の底面斜視図 本発明の外部端子の配置の一例を示すパッケージ部材の底面斜視図 本発明の外部端子の配置の一例を示すパッケージ部材の底面斜視図 本発明の外部端子の配置の一例を示すパッケージ部材の底面斜視図 本発明の外部端子の配置の一例を示すパッケージ部材の底面斜視図 本発明の外部端子の配置の一例を示すパッケージ部材の底面斜視図 本発明の外部端子の配置の一例を示すパッケージ部材の底面斜視図 本発明の外部端子の配置の一例を示すパッケージ部材の底面斜視図 本発明の水晶振動子の変形例を示す断面模式図 本発明の水晶振動子の変形例を示す断面模式図 本発明の水晶振動子の変形例を示す断面模式図
−第１の実施形態−
以下、本発明の第１の実施形態について図面を参照しながら説明する。なお、後述する本発明の全ての実施形態において、圧電振動片として水晶振動板が使用された水晶振動子を例に挙げて説明する。
図１は、第１の実施形態を示すパッケージ部材集合体の断面模式図である。パッケージ部材集合体１０は、複数のパッケージ部材１が一体形成された集合体である。なお、図１の「１区画」で示す領域を単体のパッケージ部材１（図２参照）とする。
次に、単体の状態におけるパッケージ部材１について、図２，３を用いて説明する。図２は第１の実施形態を示すパッケージ部材１の断面模式図であり、図３は第１の実施形態を示すパッケージ部材１の斜視図である。図２に示すように、パッケージ部材１はホウケイ酸ガラス等のガラスからなり、上部に開口部（有底孔１５）を有する断面視凹形状となっている。有底孔１５の内底面１１０の周囲には、有底孔１５の内底面１１０を周状に包囲する堤部１７が形成されている。有底孔１５の内底面１１０は平滑平坦面となっており、一対の搭載電極１３，１３が整列して形成されている。
パッケージ部材１には、内底面１１０からパッケージ部材の底面１２にかけて貫通孔が形成されている。そして、前記貫通孔の内部には導体が充填され、ビア２０が形成されている。
パッケージ部材１の底面１２は平滑平坦面となっており、外部端子１４が形成されている。なお、図２に示すように、搭載電極１３と外部端子１４は、ビア２０を介して導通接続されている。外部端子１４は、パッケージ部材１の外側面に側面導体１８を有している（図２，３参照）。側面導体１８は、本実施形態ではパッケージ部材１の外側面を内側に僅かに掘り込み（切り欠き部６）、その表面に導体が被着された状態になっている（図３参照）。
パッケージ部材１は、パッケージ部材１の外側面（具体的に４箇所の外周稜部）の途中から、パッケージ部材１の底面まで切り欠かれた切り欠き部６を備え、切り欠き部６の内壁面には側面導体１８が充填されている。これにより、前記パッケージ部材１を使用した圧電振動デバイスを、電子機器内部の基板と半田を介して接合する際に、パッケージ部材１の底面の外部端子１４に加え、側面導体１８にも半田が付着する。つまり、リフロー工程で、基板上の溶融した半田によって、外部端子１４と基板が接合されるだけでなく、側面導体１８には半田のフィレット（這い上がり部）が形成される。これにより、圧電振動デバイスと半田との接触面積が増大するとともに、二方向（外部端子１４と側面導体１８とのそれぞれ面方向であって、二つの方向）で圧電振動デバイスを支持することができる。したがって、圧電振動デバイスと基板との接合強度を向上させることができる。
次に本第１の実施の形態にかかるパッケージ部材集合体１０の製造方法、および該パッケージ部材集合体１０を用いた水晶振動子の製造方法について図面を参照しながら説明する。
まず、パッケージ部材集合体１０の製造方法について説明する。はじめに、図４に示すようにウエハを用意する。ウエハはガラスからなり、ウエハの表主面１１および裏主面１２は平滑平坦面となっている。なお、第１の実施の形態ではガラスウエハを用いているが、水晶ウエハやシリコンウエハを用いてもよい。
（有底孔形成工程）
ウエハの表裏主面（表主面１１と裏主面１２）に、蒸着膜（図示省略）を真空蒸着法によって形成する。ここで蒸着膜はクロムを下地層とし、その上に金層が積層された膜構成となっている。次に、ウエハの表裏主面１１，１２にレジスト（本実施形態ではポジ型レジストを使用）を形成する（図示省略）。そして、所定パターンに描かれたマスクを介して露光を行った後、現像を行う（図示省略）。次にレジストを保護膜として、露光および現像によって露出した蒸着膜の部分をメタルエッチングによって溶解させる。これにより、ガラス素地（ウエハの表主面１１と裏主面１２）が露出する（図示省略）。なお、前述の露光・現像・メタルエッチングによって開口するウエハの表裏主面１１，１２の領域は、図５で示す有底孔１５および有底孔１６を形成する領域となっている。
メタルエッチング後にレジストを剥離し、ドライエッチングを行う（図示省略）。本第１の実施の形態においてドライエッチングは反応性イオンエッチング（いわゆるＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を用いている。なお有底孔１５，１６の形成は、ドライエッチング以外に湿式エッチング（ウエットエッチング）によって行ってもよい。これにより、ウエハの表主面１１に複数の有底孔１５を、ウエハの裏主面１２に複数の有底孔１６を、それぞれ対向しない位置に形成する。以上のようにしてウエハの表裏主面１１，１２に複数の有底孔１５，１６を形成した後、蒸着膜を除去した状態が図５に示す状態となっている。なお、前述の有底孔１６は、図５で示す内壁面と内底面とで構成されている。
本第１の実施の形態の有底孔１６の変形例として、図６に示すような形状の有底孔１６’であってもよい。図６において、有底孔１６’は開口部がテーパー状に拡大した断面形状となっている。図６に示す有底孔１６’は、図５における有底孔１６よりも開口径が大きくなっている。これにより、例えば電解メッキ時の新しいメッキ液の有底孔１６’内部への循環状態を良好にすることができる。つまり、後述するメッキ層形成工程において、有底孔１６’内部へメッキ層をより安定した状態で成膜することができる。なお、図６に示す有底孔１６’のような形状だけでなく、例えば断面視で有底孔の内底面から裏主面１２に向かって、一定深さを略矩形状で成形し、そこから裏主面１２にかけてテーパー状に開口径が拡大するような形状としてもよい。
（ビア形成工程）
次に、図７に示すように、内底面１１０と裏主面１２とを貫通する貫通孔１９を、１区画のパッケージ部材１の形成領域に対して２箇所形成する。貫通孔１９は、本第１の実施の形態ではドライエッチングによって形成されている。なお貫通孔１９の形成に、ドライエッチング以外に湿式エッチングを用いてもよい。
次に、貫通孔１９の内壁面に電解メッキ時のシード層（図示省略）として、クロムを下地とし、その上に金層が形成された金属膜をスパッタリングによって形成する。なお、本第１の実施の形態ではシード層の形成をスパッタリングによって行っているが、真空蒸着法を用いてもよい。そして、これらの膜の上に電解メッキ法によって、錫メッキ層と金メッキ層を積層形成する（図示省略）。ここで錫メッキ層と金メッキ層は別々の層で形成されるだけでなく、金錫合金のメッキ層として形成してもよい。なお、本実施形態のように錫メッキ層の上に金メッキ層を積層する場合は、錫メッキ層の上にシード層として極薄の金メッキ層（金ストライクメッキ層）を形成しておく。
前述の蒸着膜およびメッキ層を、所定温度に加熱された雰囲気中にて、加熱溶融によって一体化させる。これにより、導体が貫通孔１９の内部に充填されることになる（図８参照）。これによってビア２０が形成される。
（蒸着層形成工程）
次に、裏主面１２全体（有底孔１６の内壁面および内底面を含む）に、蒸着層１４０を一括形成する。また、表主面１１全体（有底孔１５の内底面１１０を含む）についても蒸着層１３０を形成する（図９参照）。蒸着層１３０，１４０は真空蒸着法によって形成され、クロムを下地層とし、その上に金層が積層された膜構成となっている。蒸着層１３０，１４０はビア２０の上端部および下端部の上に形成され、ビア２０を介して蒸着層１３０と蒸着層１４０とが導通接続されている。
（部分除去工程）
次に、図１０に示すように、裏主面１２の有底孔１６の内底面の蒸着層１４０を除去する。本第１の実施の形態において、有底孔１６の内底面の蒸着層１４０の除去にはフォトリソグラフィ技術を用いている。この部分除去工程では、内底面の蒸着層１４０を全て除去しているが、内底面の蒸着層１４０の一部だけを除去してもよい。すなわち、後述する分割工程において、パッケージ部材集合体１０をダイシングによって切断する際の目安となる仮想ライン上（あるいはダイシングブレード幅以上）に位置する内底面の蒸着層１４０だけを除去してもよい。
次に、図１１に示すように表主面１１側の有底孔１５の上と、裏主面１２側の蒸着層１４０の一部にレジストを形成する。
（メッキ層形成工程）
そして、電解メッキ法によって蒸着層１４０（最終的に外部端子となる領域の蒸着層）の上にメッキ層１４１を形成する（図１２参照）。本第１の実施の形態ではメッキ層１４１は金となっている。
次に、蒸着層１３０および蒸着層１４０上のレジストを除去する。そして、有底孔１５の内底面１１０に形成された蒸着層１３０について、フォトリソグラフィ技術を用いてビア２０の上端部および該上端部付近の領域の蒸着層１３０だけが残存するようにパターニングする。これによって搭載電極１３が形成される。また、裏主面１２側のレジスト下の蒸着層１４０についてはメタルエッチングによって除去する。
以上のようにして、パッケージ部材１がマトリクス状に複数整列して一体形成されたパッケージ部材集合体１０が完成となる（図１３参照）。なお、本第１の実施の形態では、メッキ層形成工程後にレジスト除去およびメタルエッチングを行っているが、メッキ層形成前に露光および現像によって蒸着層をパターニングし、その後にレジストを除去し、メッキ層を形成する領域が露出するようにレジストを再形成してから電解メッキを行ってもよい。
次に、パッケージ部材集合体１０を用いた水晶振動子５（図１７参照）の製造方法について説明する。
（搭載工程）
パッケージ部材集合体１０の表主面側に、複数の水晶振動板２を搭載する。具体的には、パッケージ部材集合体１０の各パッケージ部材１の領域（有底孔１５の内部）に、それぞれ水晶振動板２を、画像認識手段によって一対一となる位置で位置決め載置する（図１４参照）。水晶振動板２は所定の角度で切り出されたＡＴカット水晶片であり、励振電極および引出電極等が形成されている。図１４では励振電極および引出電極等の記載は省略している。
（仮止工程）
前記位置決め載置の後、超音波ホーンを水晶振動板２に接触させた状態で加圧しながら超音波を印加する。これにより、水晶振動板２（引出電極の端部の接合用電極）を搭載電極１３上に仮止め接合させる。なお、前記仮止め接合では、水晶振動板２と搭載電極１３とを金属ロウ材（図示省略）を介して接合する。本第１の実施の形態では、金錫合金が用いられている。
（本接合工程）
仮止工程の後、所定温度に加熱された雰囲気中にて、加熱溶融によって前記金属ロウ材と金属膜（搭載電極１３および水晶振動板２の前記接合用電極）とを一体化させる。
（封止工程）
図１５に示すように、複数の蓋体３を、パッケージ部材集合体１０の堤部の上面１７０（図１４参照）に、前記金属ロウ材（図１５乃至１７では記載省略）を介して接合する。本実施形態では前記金属ロウ材に金錫合金が用いられている。なお、蓋体３はガラスまたは水晶からなり、平面視では矩形となっている。蓋体３をパッケージ部材集合体１０の堤部の上面１７０に接合することによって、水晶振動板２に形成された励振電極を気密封止する。本第１の実施の形態では、真空雰囲気下においてパッケージ部材集合体１０と水晶振動板２との仮止め接合および、パッケージ部材集合体１０と蓋体３との接合を行っているが、窒素などの不活性ガス雰囲気中で前記接合を行ってもよい。
（分割工程）
前記本接合工程の後、図１６に示すようにパッケージ部材集合体１０の裏主面側（ウエハの裏主面１２側）の有底孔１６を通り、ウエハの表主面１１から裏主面１２にかけて形成される仮想ライン（境界線）に沿って、パッケージ部材集合体１０をダイシングによって切断する。具体的に、パッケージ部材集合体１０内において隣接するパッケージ部材１間をダイシングによって個割り切断することによって、側面導体１８を有する複数の水晶振動子５を一括同時に得ることができる（図１７参照）。
上記製造方法によれば、ガラスからなり、側面導体１８を有する複数のパッケージ部材１が一体的に形成されたパッケージ部材集合体１０を高精度で成形することができる。具体的に、前記有底孔形成工程では、例えばドライエッチングやウエットエッチングによって有底孔１５，１６を形成することができる。また、外部端子１４および側面導体１８の形成領域を、例えばフォトリソグラフィ技術を用いることによって高精度でパターニングすることが可能である。
さらに上記製造方法によれば、ガラスまたは水晶からなるパッケージ部材１において、任意の高さの側面導体１８を形成することが可能となる。これは本第１の実施の形態のパッケージ部材集合体１０の製造方法であれば、従来のセラミックパッケージのようにセラミックシートの積層焼成によってパッケージ部材１を形成する必要が無くなるためである。具体的には、有底孔１６をドライエッチングまたはウエットエッチングによって任意の深さで形成し、有底孔１６の内壁面へ導体を被着した後、隣接するパッケージ部材１間を切断することによって、任意の高さの側面導体１８を形成することができる。
また上記製造方法によれば、前記搭載工程後に複数の蓋体３，３，・・・，３を、パッケージ部材集合体１０に接合することによって、水晶振動板２に形成された励振電極を気密封止する封止工程を有している。これは例えば前述の実施形態のように、凹部（有底孔１５）に水晶振動板２を収容した後、平板状の蓋体３で前記凹部を気密封止する構成においては、側面導体を有し、より全高が低い圧電振動デバイスを得ることができる。
さらに上記製造方法であれば、多数の水晶振動子５が一体的に形成された状態であるため、取り扱いがしやすくなる。また、ダイシングによって一括で複数の水晶振動子５を得ることができるので生産効率に優れる。
また、本第１の実施形態にかかる水晶振動子５の構成によれば、パッケージ部材１は、パッケージ部材１の外側面（の途中）から、パッケージ部材１の底面まで切り欠かれた複数の切り欠き部６を備え、切り欠き部６の内壁面には側面導体１８が充填されている。これにより、パッケージ部材１を使用した水晶振動子５を、電子機器内部の基板と半田を介して接合する際に、図１７に示すように、パッケージ部材１の底面の外部端子１４に加え、側面導体１８にも半田が付着する。つまり、リフロー工程で、基板上の溶融した半田によって、外部端子１４と基板が接合されるだけでなく、側面導体１８に半田のフィレット（這い上がり部）が形成される。これにより、水晶振動子５と半田との接触面積が増大するとともに、二方向（外部端子１４と側面導体１８とのそれぞれ面方向であって、二つの方向）で水晶振動子５を支持することができる。したがって、水晶振動子５と基板との接合強度を向上させることができる。
なお、本第１の実施形態において、側面導体１８は、図２，３，１７に示すようにパッケージ部材１の外側面（堤部１７の外側面）と、鉛直方向において略同一ライン上に形成されている。しかし本構造に限定されるものではなく、例えば図１８に示すように、パッケージ部材１の外側面（堤部１７の外側面）が、側面導体１８よりも外側に張り出した構成であってもよい。また、図１８に示すように、側面導体１８は有底孔１６の内壁面だけでなく、内底面上にも形成されていてもよい。このような構造の側面導体１８であれば、リフロー工程で基板に水晶振動子５を接合する場合、側面導体１８に付着する半田８の量が図２のような構成に比べて増大するとともに、より多くの面（具体的に内底面）に半田８が付着する。これにより、水晶振動子５と基板７との接合強度をより向上させることができる。なお、図１８では説明の便宜上、側面導体１８が形成される面を、分割工程前の状態における有底孔１６の内底面および内壁面で表している。
−第２の実施形態−
以下、本発明の第２の実施形態について説明する。なお、第１の実施形態と同様の構成については説明を割愛するとともに、第１の実施形態と同一の効果を有する。図１９は、本第２の実施形態を示す水晶振動子５’の断面模式図である。
図１９に示す水晶振動子５’は、枠部２８を有する水晶振動板２’と、水晶振動板２’の表裏に接合されるパッケージ部材１’および蓋体３’（パッケージ部材）と、が主要構成部材となっている。パッケージ部材１’および蓋体３’は、水晶振動板２’の枠部２８の表裏主面２０１，２０２と、金属ロウ材および金属膜からなる接合材４を介して接合されている。なお、図１９においてパッケージ部材１’および蓋体３’では、Ｚ板水晶が基材として用いられている。
水晶振動板２’は、ＡＴカット水晶片であり、励振電極２３が形成された薄肉領域の振動部２９と、振動部２９の一主面２１の外周領域に形成された突起部２６と、薄肉部２７と、枠部２８と、が一体的に成形されている。ここで、枠部２８は振動部２９を環状に包囲し、振動部２９よりも厚肉に形成されている。また、薄肉部２７は、振動部２９と枠部２８との間に形成され、振動部２９よりも薄肉に形成されている。
励振電極２３は、真空蒸着法によって形成され、振動部２９の主面側から順に、クロム，金の膜構成で形成されている。なお、励振電極２３の膜構成はこれに限定されるものではなく、その他の膜構成であってもよい。振動部２９の表裏主面（一主面２１，他主面２２）の励振電極２３からは、引出電極２４が各々導出されている。他主面２２側の励振電極２３から引き出された引出電極２４は、振動部２９を厚さ方向に貫いて一主面２１側へ導出されている。そして、一主面２１側へ導出された引出電極２４は、突起部２６（図１９では左側にある突起部２６）の表面を覆うように導出されている。一方、一主面２１側の励振電極２３から引き出された引出電極２４は、突起部２６（図１９では右側にある突起部２６）の表面を覆うように導出されている。突起部２６上に引き出された引出電極２４の端部は、パッケージ部材１’の表主面１１に形成された電極パターン２５と、金属ロウ材および金属膜の溶融処理によって接合されている。図１９において、外部端子１４は、平面視矩形であり、パッケージ部材１’の裏主面１２（底面）の各短辺縁部およびその近傍にそれぞれ形成されている。外部端子１４はビア２０と繋がって形成されており、電極パターン２５等を経由して最終的に励振電極２３に電気的に繋がった状態となっている。
図１９において、外部端子１４の外周端部は側面導体１８と繋がっている。外部端子１４の膜構成は、水晶素地上にクロム、金の順で蒸着層が積層され、さらにその上層に金メッキ層が積層された状態となっている。側面導体１８は、前述の本第１の実施形態における水晶振動子５の製造方法と、一部工程を除いて同様の方法で形成されている。具体的にはパッケージ部材集合体１０の構造が、前述の本第１の実施形態と異なっている。つまりパッケージ部材１’（第１の実施形態ではパッケージ部材１）に水晶振動板２’ （第１の実施形態では水晶振動板２）を収容するための有底孔１５を形成する工程が不要となっている（第１の実施形態と比較して、第２の実施形態では有底孔１６，貫通孔１９だけを形成している）。これによって、パッケージ部材集合体１０の製造効率が向上する。
本第２の実施形態にかかる水晶振動子５の構成によれば、振動部２９と枠部２８とが一体となった水晶振動板２’を、略平板状のパッケージ部材１’で接合材４を介して接合する構成の場合、パッケージ部材１’の一主面側に水晶振動板２’を収容するための凹部（第１の実施形態では有底孔１５）を形成する必要が無くなるため、パッケージ部材集合体１０の製造効率に優れる。
図１９において、側面導体１８はパッケージ部材集合体１０の表主面１１まで及ばない高さで形成されている。これは本発明のパッケージ部材集合体１０の製造方法を用いているためである。つまり、本発明のパッケージ部材集合体１０の製造方法であれば、ガラスまたは水晶からなるパッケージ部材１’において、任意の高さの側面導体１８を形成することが可能となる。つまり、本発明のパッケージ部材集合体１０の製造方法によれば、有底孔１６をドライエッチングまたはウエットエッチングによって任意の深さで形成し、有底孔１６の内壁面への導体被着後、隣接するパッケージ部材１’間を切断することによって、任意の高さの側面導体１８を形成することができるためである。
ところで、本発明を実施するための形態では、外部端子１４の形成数が、第１の実施形態では４つであり、第２の実施形態では２つとなっている。例えば２端子の場合、図２０に示すように、パッケージ部材１の一短辺全体に及ぶ長さの側面導体１８が形成されていてもよい。このように側面導体１８が帯状に伸長した構成の場合、半田の接触面積が増大するため、接合強度が向上する。
また、上述の第１の実施形態や第２の実施形態では、２端子に限定されるものではなく、図２１に示すように、４端子であってもよい。図２１に示す形態では、パッケージ部材１の一短辺全体に及ぶ長さの掘り込み（切り欠き部６）が形成され、切り欠き部６における外部端子１４の対向部分に側面導体１８が形成されている。また、図２０，２１では、パッケージ部材１の一短辺全体に及ぶ長さの掘り込み（切り欠き部６）が形成されているが、図２２に示すように、パッケージ部材１の一長辺全体に及ぶ長さの掘り込み（切り欠き部６）が形成され、切り欠き部６における外部端子１４の対向部分に側面導体１８が形成されてもよい。図２２に示す切り欠き部６では、その表面に膜状の側面導体１８が形成され、側面導体１８によって切り欠き部６が埋まることはない。また、パッケージ部材１の短辺に、小領域の切り欠き部６が形成され、この小領域の切り欠き部６にも膜状の側面導体１８が形成されている。このような構成によれば、側面導体１８を切り欠き部６に形成した場合であっても、側面導体１８によって切り欠き部６が埋まることなく、切り欠き部６の外形形状が現れ、アンカー効果による半田の接合性を向上させることができる。なお、図２２では、パッケージ部材１の一長辺全体に及ぶ長さの掘り込み（切り欠き部６）が形成されているが、図２３に示すように、パッケージ部材１の長辺に沿った外部端子１４を形成した領域において掘り込み（切り欠き部６）が形成されてもよい。
また、図２４乃至２８に示すような位置関係で外部端子を２つ配置してもよい。
なお、図２１乃至２８に示す水晶振動子５では、第１の実施形態のパッケージ部材１を用いているが、第２の実施形態のパッケージ部材１でも同様の構成を有することができる。
図２４、２５に示す外部端子１４の配置では、２つの外部端子１４は正対向している。図２４では、パッケージ部材１の基材を底面１２側から略直方体状に掘り込んで切り欠き部６（凹部）を形成し、当該凹部に導体を充填した外部端子１４および側面導体１８が形成されている。このように底面（裏主面１２）から直方体形状に掘り込んだ切り欠き部６に導体（外部端子１４および側面導体１８）が形成されることで、外部端子１４および側面導体１８のパッケージ部材１の基体に対する接合強度を向上させ、パッケージ部材１の信頼性を向上させることができる。一方、図２５では二短辺稜部の近傍部分だけが掘り込まれた状態となっている。この場合、パッケージ部材１の底面（裏主面１２）の厚さを厚くすることなく外部端子１４および側面導体１８を形成することができるので、パッケージ部材１の低背化（薄型化）に寄与できる。
図２６乃至２８においては、パッケージ部材１の底面１２の対向辺に沿って、矩形状の外部端子１４が２つ形成され、底面１２の中心を基準として点対称で配置されている。さらに一側面視（対向辺と直交する方向であり、図２６乃至２８の図中の矢印方向参照）で互いの外部端子１４の一部が重なるように配置されている。
また、上述の第１の実施形態や第２の実施形態にかかる切り欠き部６は、裏主面１２の１辺もしくは２辺に亘って成形されているが、これに限定されるものではなく、図２９に示すように、外部端子１４の配置に関して、２つの外部端子１４が正対向する。また、図２９に示す形態では、裏主面１２のそれぞれ短辺と、各短辺の両端に連続した対向する長辺とに亘る３辺を掘り込み、裏主面１２の外周に沿って［字状の切り欠き部６が形成されている。図２９に示す切り欠き部６には側面導体１８が形成され、側面導体１８は外部端子１４と一体的に形成されている。このような図２９に示す形態によれば、切り欠き部６が、各短辺と、各短辺の両端に連続した対向する長片とに亘る３辺に形成されているので、外部端子１４および側面導体１８のパッケージ部材１の基体に対する接合強度を向上させ、パッケージ部材１の信頼性を向上させることができる。
また、上述の第１の実施形態や第２の実施形態では、２端子を採用しているが、図３０に示すように、４端子を採用してもよい。
また、上述の第１の実施形態や第２の実施形態では、パッケージ部材１，１’の外側面を内側に掘り込み切り欠き部６を形成しているが、切り欠き部６の形状はこれらに限定されるものではなく、外部端子１４の側面導体１８を形成することができれば、図３１，３２に示すように、パッケージ部材１，１’の任意の位置に形成してもよい。
図３１，３２に示す形態では、パッケージ部材１の裏主面１２に形成された外部端子１４の外周に沿って掘り込み切り欠き部６を形成している。これらの構成では、パッケージ部材１の外側面に形成された切り欠き部６の切り欠き先端は平坦面となり、パッケージ部材１の裏主面１２のみに形成された切り欠き部６の切り欠き先端はＶ溝となっている。また、図３１，３２に示す形態に限定されるものではなく、図３３に示すようにパッケージ部材１の裏主面１２に形成された外部端子１４（の中央位置）に、短辺方向に沿って切り欠き部６がさらに形成されてもよい。また、外部端子１４の表面は平坦であってもよいし、凹凸のある構成でもよい。このように、裏主面１２に凹凸が成形される場合、アンカー効果により、半田による接合強度を向上させることができる。
上記のような位置関係で、底面１２上に一対の外部端子１４が配置されることにより、圧電振動デバイス（水晶振動子５）と電子機器等の内部の基板との接合信頼性を向上させることができる。これは、パッケージ部材１と前記基板との熱膨張係数の相違により、これらを接合する半田に応力が発生し、クラックが発生するのを抑制することができるためである。さらにリフロー工程で、基板上の溶融した半田によって、外部端子１４と基板が接合されるだけでなく、側面導体１８には半田のフィレット（這い上がり部）が形成される。これにより、水晶振動子５と半田との接触面積が増大するとともに、二方向（外部端子１４と側面導体１８とのそれぞれ面方向であって、二つの方向）で水晶振動子５を支持することができる。したがって、水晶振動子５と基板との接合強度を向上させることができる。したがって、水晶振動子５と基板との接合強度を向上させることができる。
上述の第１の実施形態や第２の実施形態では、水晶振動板２のパッケージ部材１，１’との接合領域に、金を用い、パッケージ部材１，１’における水晶振動板２との接合領域に、金および錫（または金錫合金）を用いている。しかしながら、本発明の適用は前記組み合わせに限定されるものではなく、他の組み合わせであってもよい。すなわち、共晶合金を形成する他の金属の組み合わせであってもよく、例えば金とゲルマニウム、金とシリコン、銀とゲルマニウム、銀とシリコン等の組み合わせであってもよい。また、第１の実施の形態において、水晶振動板２とパッケージ部材１とが、金属フィラーを含有した導電樹脂接着剤を用いて導電接合されてもよい。
また、上述の第１の実施形態や第２の実施形態では、パッケージ部材１，１’や蓋体３の主面（例えば裏主面１２参照）と側面とが直交した構成となっているが、これに限定されるものではなく、図３４に示すように、パッケージ部材１や蓋体３の主面と側面との少なくとも１面がテーパ状に成形され、テーパ状に成形された部位ではパッケージ部材１や蓋体３の主面（裏主面１２参照）と側面とが直交しない構成であってもよい。
また、図３４に示す形態に限定されるものではなく、図３５に示すように、パッケージ部材１に形成された切り欠き部６が段差を有する構成であってもよい。図３５に示す形態では、切り欠き部６はテーパ状に形成され、このテーパ状に形成された切り欠き部６の側面中間位置において段差が形成されている。切り欠き部６に側面導体１８が形成され、側面導体１８の表面も段差が形成されている。なお、切り欠き部６の段差は、テーパ状に形成されていなくてもよく、図１８に示すような垂直方向に立ち上がった内壁面と、これに続いて平行方向に延びる内底面とを有する直角構成の階段状の段差であってもよい。このように切り欠き部６に段差が形成されることで、アンカー効果が生じ、基板７への接合時に用いる半田８（金属ろう材）の接合信頼性を向上させることができる。
また、図３６に示すように、図３５に示すパッケージ部材１の外部端子１４上に、金属膜からなる導電性のバンプ９が形成されてもよい。この場合、切り欠き部６に段差が形成されることによってアンカー効果が生じるだけではなく、バンプ９が形成されることにより、半田８（金属ろう材）による加熱接合時に生じる応力を緩衝する作用が働き、基板７との接合時に用いる半田８の接合信頼性を向上させることができる。特に、図３６に示すように、切り欠き部６の段差に続いてバンプ９が形成されることにより、接合強度をより向上させ、仮に半田８にクラック等が生じたとしても、クラックの進展を防止することができ、高い接合信頼性を確保することができる。なお、バンプ９は切り欠き部６を設けた上記の実施形態全てに適用可能である。
本発明の実施形態では表面実装型水晶振動子を例にしているが、水晶フィルタ、集積回路等の電子部品に水晶振動子を組み込んだ水晶発振器など、電子機器等に用いられる他の表面実装型の圧電振動デバイスの製造方法にも適用可能である。
なお、本発明は、その精神または主要な特徴から逸脱することなく、他のいろいろな形で実施することができる。そのため、上述の実施の形態はあらゆる点で単なる例示にすぎず、限定的に解釈してはならない。本発明の範囲は特許請求の範囲によって示すものであって、明細書本文には、なんら拘束されない。さらに、特許請求の範囲の均等範囲に属する変形や変更は、全て本発明の範囲内のものである。
また、この出願は、２００９年４月３日に日本で出願された特願２００９−０９０６２３号に基づく優先権を請求する。これに言及することにより、その全ての内容は本出願に組み込まれるものである。
圧電振動デバイスの量産に適用できる。
１ パッケージ部材
１０ パッケージ部材集合体
１１０ 内底面
１１ 表主面（ウエハ）
１２ 裏主面（ウエハ）
１３ 搭載電極
１３０、１４０ 蒸着層
１４１ メッキ層
１４ 外部端子
１５、１６ 有底孔
１７０ 堤部上面
１７ 堤部
１８ 側面導体
１９ 貫通孔
２０ ビア
２ 水晶振動板
３ 蓋体
４ 接合材
５ 水晶振動子
６ 切り欠き部
７ 基板
８ 半田
９ バンプ

Claims (5)

  1. 複数のパッケージ部材が一体形成されたパッケージ部材集合体であって、
    ガラスまたは水晶からなるウエハの少なくとも裏主面に複数の有底孔が形成され、
    前記ウエハの裏主面に、複数の外部端子が形成され、
    前記外部端子は、前記裏主面の有底孔の内壁面に被着された側面導体と繋がり、
    前記有底孔は、前記パッケージ部材の前記裏主面の少なくとも２辺に亘って成形されたことを特徴とするパッケージ部材集合体。
  2. ガラスまたは水晶を基材とする平面視矩形のパッケージ部材であって、
    前記パッケージ部材は、底面に複数の外部端子を有し、
    パッケージ部材の外側面あるいは外周稜部に複数の切り欠き部を備え、
    前記切り欠き部の内壁面には側面導体が被着または充填され、前記側面導体は前記外部端子と接続され、
    前記切り欠き部は、前記裏主面の少なくとも２辺に亘って成形されたことを特徴とするパッケージ部材。
  3. 前記パッケージ部材の底面に対向辺が形成され、前記対向辺に沿って矩形状の外部端子が少なくとも２つ以上形成され、
    少なくとも２つ以上の前記外部端子が、前記底面の中心を基準として点対称で配置されているとともに、一側面視で互いの外部端子の一部が重なるように配置されていることを特徴とする請求項２に記載のパッケージ部材。
  4. 請求項１に記載のパッケージ部材集合体の製造方法であって、
    ガラスまたは水晶からなるウエハの少なくとも裏主面に、複数の有底孔を形成する有底孔形成工程と、
    少なくとも前記裏主面の有底孔周辺と、前記裏主面の有底孔の内壁面および内底面に、蒸着層を形成する蒸着層形成工程と、
    前記裏主面の有底孔の内壁面の蒸着層と、当該蒸着層と繋がり、前記裏主面の有底孔周辺の蒸着層上にメッキ層を形成するメッキ層形成工程とを有するパッケージ部材集合体の製造方法。
  5. パッケージ部材と圧電振動板と蓋体とを有する圧電振動デバイスの製造方法であって、
    請求項１に記載のパッケージ部材集合体の表主面側に、励振電極が形成された複数の圧電振動板を搭載する搭載工程と、
    複数の蓋体を、前記パッケージ部材集合体、あるいは前記複数の圧電振動板に接合することによって前記励振電極を気密封止する封止工程と、
    前記パッケージ部材集合体の裏主面の有底孔を通る仮想ラインに沿って、パッケージ部材集合体を切断することによって複数の圧電振動デバイスを得る分割工程と、を有する圧電振動デバイスの製造方法。
JP2011507301A 2009-04-03 2010-04-02 パッケージ部材集合体、パッケージ部材集合体の製造方法、パッケージ部材、およびパッケージ部材を用いた圧電振動デバイスの製造方法 Active JP5482788B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011507301A JP5482788B2 (ja) 2009-04-03 2010-04-02 パッケージ部材集合体、パッケージ部材集合体の製造方法、パッケージ部材、およびパッケージ部材を用いた圧電振動デバイスの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009090623 2009-04-03
JP2009090623 2009-04-03
PCT/JP2010/056055 WO2010114115A1 (ja) 2009-04-03 2010-04-02 パッケージ部材集合体、パッケージ部材集合体の製造方法、パッケージ部材、およびパッケージ部材を用いた圧電振動デバイスの製造方法
JP2011507301A JP5482788B2 (ja) 2009-04-03 2010-04-02 パッケージ部材集合体、パッケージ部材集合体の製造方法、パッケージ部材、およびパッケージ部材を用いた圧電振動デバイスの製造方法

Publications (2)

Publication Number Publication Date
JPWO2010114115A1 JPWO2010114115A1 (ja) 2012-10-11
JP5482788B2 true JP5482788B2 (ja) 2014-05-07

Family

ID=42828399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011507301A Active JP5482788B2 (ja) 2009-04-03 2010-04-02 パッケージ部材集合体、パッケージ部材集合体の製造方法、パッケージ部材、およびパッケージ部材を用いた圧電振動デバイスの製造方法

Country Status (5)

Country Link
US (1) US9035449B2 (ja)
JP (1) JP5482788B2 (ja)
CN (1) CN102362430B (ja)
TW (1) TWI527280B (ja)
WO (1) WO2010114115A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5970744B2 (ja) * 2011-01-28 2016-08-17 株式会社大真空 電子部品パッケージ用封止部材、電子部品パッケージ、及び電子部品パッケージ用封止部材の製造方法
JP5905264B2 (ja) * 2012-01-11 2016-04-20 セイコーインスツル株式会社 電子デバイスの製造方法
JP5972598B2 (ja) * 2012-02-22 2016-08-17 日本電波工業株式会社 圧電デバイス及び圧電デバイスの製造方法
JP5854123B2 (ja) * 2012-03-02 2016-02-09 富士通株式会社 水晶振動子及びその製造方法
JP6052870B2 (ja) * 2012-11-30 2016-12-27 京セラクリスタルデバイス株式会社 電子部品用パッケージ
TWI493868B (zh) * 2013-01-02 2015-07-21 Ind Tech Res Inst 微機電共振裝置
US9396398B2 (en) * 2013-05-21 2016-07-19 Transocean Secco Forex Ventures Limited Computer vision collision avoidance in drilling operations
EP3176818B1 (en) * 2014-07-29 2019-09-04 KYOCERA Corporation Wiring board, electronic device, and electronic module
EP3252950B1 (en) * 2015-01-29 2019-02-20 Daishinku Corporation Crystal oscillation plate, and crystal oscillation device
JP6677547B2 (ja) * 2016-03-23 2020-04-08 京セラ株式会社 電子部品収納用パッケージ、電子装置および電子モジュール
EP3547357A4 (en) * 2016-11-28 2020-07-01 Kyocera Corporation PCB, ELECTRONIC DEVICE AND ELECTRONIC MODULE
US10056303B1 (en) * 2017-04-21 2018-08-21 Globalfoundries Inc. Integration scheme for gate height control and void free RMG fill
US11056635B2 (en) * 2017-07-21 2021-07-06 Kyocera Corporation Electronic component housing package, electronic device, and electronic module
JP7125002B2 (ja) * 2018-04-26 2022-08-24 日清紡マイクロデバイス株式会社 電子部品パッケージの製造方法
CN110224684B (zh) * 2019-07-09 2024-01-30 成都泰美克晶体技术有限公司 一种凸块结构的高频抛光石英晶片
WO2021100506A1 (ja) * 2019-11-21 2021-05-27 株式会社村田製作所 電子部品
CN112994643B (zh) * 2021-05-18 2022-04-19 成都频岢微电子有限公司 一种高隔离度及防进胶saw双工器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537271A (ja) * 1991-07-26 1993-02-12 Matsushita Electric Ind Co Ltd チツプ部品の電極形成方法
JPH08195627A (ja) * 1995-01-17 1996-07-30 Toyo Commun Equip Co Ltd 発振器の構造
JP2006254427A (ja) * 2005-02-10 2006-09-21 Seiko Instruments Inc 圧電発振器とその製造方法及び圧電発振器を備えた電子機器
JP2007067135A (ja) * 2005-08-31 2007-03-15 Kyocera Kinseki Corp ランドパターン形状を有する基板とそこに実装する圧電部品
JP2007300460A (ja) * 2006-05-01 2007-11-15 Epson Toyocom Corp 圧電振動子およびその製造方法
JP2008061048A (ja) * 2006-08-31 2008-03-13 Kyocera Kinseki Corp 水晶振動子、及びその水晶振動子の封止方法
JP2008289055A (ja) * 2007-05-21 2008-11-27 Daishinku Corp シート基板とシート基板を用いた圧電振動デバイスの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3413657B2 (ja) 2000-08-09 2003-06-03 株式会社大真空 表面実装型圧電振動子用パッケージの製造方法
JP3918794B2 (ja) * 2002-12-10 2007-05-23 セイコーエプソン株式会社 圧電発振器およびその製造方法並びに電子機器
US7266869B2 (en) * 2003-07-30 2007-09-11 Kyocera Corporation Method for manufacturing a piezoelectric oscillator
JP2005109221A (ja) * 2003-09-30 2005-04-21 Toshiba Corp ウェーハレベルパッケージ及びその製造方法
JP2006005027A (ja) 2004-06-15 2006-01-05 Epson Toyocom Corp 表面実装型電子デバイス
JP5083710B2 (ja) * 2006-09-19 2012-11-28 セイコーエプソン株式会社 圧電デバイス及び圧電デバイスの製造方法
CN101790787B (zh) * 2007-08-23 2012-07-18 株式会社大真空 电子部件用封装、电子部件用封装的基底、以及电子部件用封装与电路基板的接合结构
JP4412506B2 (ja) * 2007-09-07 2010-02-10 エプソントヨコム株式会社 圧電デバイスおよびその製造方法
US7876168B2 (en) * 2007-12-14 2011-01-25 Epson Toyocom Corporation Piezoelectric oscillator and method for manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537271A (ja) * 1991-07-26 1993-02-12 Matsushita Electric Ind Co Ltd チツプ部品の電極形成方法
JPH08195627A (ja) * 1995-01-17 1996-07-30 Toyo Commun Equip Co Ltd 発振器の構造
JP2006254427A (ja) * 2005-02-10 2006-09-21 Seiko Instruments Inc 圧電発振器とその製造方法及び圧電発振器を備えた電子機器
JP2007067135A (ja) * 2005-08-31 2007-03-15 Kyocera Kinseki Corp ランドパターン形状を有する基板とそこに実装する圧電部品
JP2007300460A (ja) * 2006-05-01 2007-11-15 Epson Toyocom Corp 圧電振動子およびその製造方法
JP2008061048A (ja) * 2006-08-31 2008-03-13 Kyocera Kinseki Corp 水晶振動子、及びその水晶振動子の封止方法
JP2008289055A (ja) * 2007-05-21 2008-11-27 Daishinku Corp シート基板とシート基板を用いた圧電振動デバイスの製造方法

Also Published As

Publication number Publication date
WO2010114115A1 (ja) 2010-10-07
JPWO2010114115A1 (ja) 2012-10-11
US9035449B2 (en) 2015-05-19
CN102362430B (zh) 2016-08-17
TW201108480A (en) 2011-03-01
CN102362430A (zh) 2012-02-22
TWI527280B (zh) 2016-03-21
US20120012356A1 (en) 2012-01-19

Similar Documents

Publication Publication Date Title
JP5482788B2 (ja) パッケージ部材集合体、パッケージ部材集合体の製造方法、パッケージ部材、およびパッケージ部材を用いた圧電振動デバイスの製造方法
WO2010079803A1 (ja) 圧電振動デバイスの製造方法
JP5370371B2 (ja) 圧電振動デバイスの製造方法、および圧電振動デバイスを構成する構成部材のエッチング方法
JP6252209B2 (ja) 圧電振動片および当該圧電振動片を用いた圧電デバイス
JP5278044B2 (ja) パッケージ部材および該パッケージ部材の製造方法および該パッケージ部材を用いた圧電振動デバイス
JP5152012B2 (ja) 圧電振動デバイスおよび圧電振動デバイスの製造方法
JP5251224B2 (ja) 圧電振動デバイスの製造方法および圧電振動デバイス
JP5991452B2 (ja) 水晶振動装置及びその製造方法
JP5070973B2 (ja) 蓋体集合体および当該蓋体集合体を用いた圧電振動デバイスおよび圧電振動デバイスの製造方法
JP5262347B2 (ja) ベース集合体およびベース集合体を用いた圧電デバイスの製造方法
JP5239784B2 (ja) 圧電振動デバイス
JP6449557B2 (ja) 水晶デバイスの製造方法
JP6015010B2 (ja) 振動素子、振動子、発振器および電子機器
WO2021059731A1 (ja) 圧電振動板、圧電振動デバイス、及び、圧電振動デバイスの製造方法
JP2015211362A (ja) 水晶デバイスおよび水晶デバイスの製造方法
JP2012010113A (ja) 表面実装型の圧電デバイス
JP2010011173A (ja) ベース集合体およびベース集合体を用いた圧電デバイスの製造方法
JP2010200262A (ja) 圧電振動デバイス
JP2020188340A (ja) 圧電振動デバイス用容器および当該容器を用いた圧電振動デバイス
JP5163780B2 (ja) 圧電振動片
JP5468327B2 (ja) 圧電デバイス
WO2016039038A1 (ja) 圧電デバイス、圧電デバイス製造方法、及び電子部品
JP2017005757A (ja) 振動素子、振動子、発振器および電子機器
JP2010251943A (ja) 圧電振動デバイス
JP2017079428A (ja) 水晶デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140203

R150 Certificate of patent or registration of utility model

Ref document number: 5482788

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250