TWI527280B - A manufacturing method of a package body assembly, a package body assembly, a package member, and a method of manufacturing a piezoelectric vibration element using a package member - Google Patents

A manufacturing method of a package body assembly, a package body assembly, a package member, and a method of manufacturing a piezoelectric vibration element using a package member Download PDF

Info

Publication number
TWI527280B
TWI527280B TW099110360A TW99110360A TWI527280B TW I527280 B TWI527280 B TW I527280B TW 099110360 A TW099110360 A TW 099110360A TW 99110360 A TW99110360 A TW 99110360A TW I527280 B TWI527280 B TW I527280B
Authority
TW
Taiwan
Prior art keywords
package member
package
main surface
crystal
manufacturing
Prior art date
Application number
TW099110360A
Other languages
English (en)
Other versions
TW201108480A (en
Inventor
Syunsuke Satoh
Naoki Kohda
Hiroki Yoshioka
Original Assignee
Daishinku Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daishinku Corp filed Critical Daishinku Corp
Publication of TW201108480A publication Critical patent/TW201108480A/zh
Application granted granted Critical
Publication of TWI527280B publication Critical patent/TWI527280B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1035—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by two sealing substrates sandwiching the piezoelectric layer of the BAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0595—Holders; Supports the holder support and resonator being formed in one body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/071—Mounting of piezoelectric or electrostrictive parts together with semiconductor elements, or other circuit elements, on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09272—Layout details of angles or corners
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

封裝體構件集合體、封裝體構件集合體之製造方法、封裝體構件、及使用封裝體構件之壓電振動元件之製造方法
本發明係關於電子機器等所使用的壓電振動元件的封裝體構件、一體形成有複數封裝體構件的封裝體構件集合體、封裝體構件集合體之製造方法、及使用封裝體構件之壓電振動元件之製造方法。
自以往以來，以電子機器等所使用的壓電振動元件而言，已廣泛使用水晶振動子。例如，表面安裝型的水晶振動子一般係透過導電性接著材等而將水晶振動板接合在具有上部呈開口之凹部的容器體(封裝體構件)的內部(凹部的內底面)，將容器體的開口部分以平板狀的蓋件予以氣密密封的構造。在此所稱之水晶振動子的封裝體係由容器體與蓋體所構成。關於容器體，可將例如陶瓷薄片進行層積，藉由燒成而將複數容器體一體成形，沿著預定線進行切斷，藉此可得複數容器體。
在容器體的底面係形成有外部端子，外部端子透過焊料等而與電子機器等的內部基板相連接。將該電子機器等作為例如車載用機器加以使用時，假定受到各種振動或撞擊、或在高溫環境下使用，因此關於水晶振動子與基板的接合，被要求較高的接合強度。因此，以用以使接合強度提升的習知方法而言，係有在容器體的側面朝容器體的深度方向伸長，將與外部端子相連的側面導體形成在城堡型焊端(castellation)，使焊料亦沈積在該導體部分的方法(例如參照專利文獻1及專利文獻2)。
側面導體若容器體由陶瓷所構成，首先在陶瓷薄片的狀態下，在以縱橫鄰接的容器體(形成區域)的交界線的交點，形成以交點為中心的貫穿孔(through hole)。之後，藉由網版印刷或鍍敷處理，使導體沈積在貫穿孔周邊及貫穿孔內壁面。接著在陶瓷薄片層積燒成後，以通過貫穿孔的中心的方式以縱橫切斷陶瓷薄片。藉此可得形成有側面導體的容器體。但是，若在容器體側面的任意位置形成側面導體時，會必須使陶瓷薄片的層積數增加。此時，容器體的全高會變高。此外，若為陶瓷薄片，會有在燒成後因陶瓷薄片收縮而發生些微的層積偏移的情形。層積偏移的影響係若水晶振動子形成為超小型化時會成為無法忽視的程度。亦即，因層積偏移，而難以形成所希望形狀的側面導體。藉此，使得因形成側面導體所造成之前述接合強度提升的效果較弱。
以解決前述層積偏移的問題的方法而言，有在容器體使用玻璃或水晶等材料的方法。但是，難以在使用如上所示之材料的容器體的側面形成側面導體。經申請人調查相關構成的先前技術文獻的結果，在申請時無法發現相同者。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2006-5027號
[專利文獻2]日本專利3413657號
本發明係鑑於如上情形而硏創者，目的在提供在將玻璃或水晶作為基材的封裝體構件中，可確實形成側面導體的封裝體構件集合體、封裝體構件集合體之製造方法、封裝體構件、及使用封裝體構件之壓電振動元件之製造方法。
為了達成上述目的，本發明係一體形成有複數封裝體構件的封裝體構件集合體，其特徵為：在由玻璃或水晶所構成的晶圓的至少背主面形成有複數有底孔，在前述晶圓的背主面形成有複數外部端子，前述外部端子係與被沈積在前述背主面之有底孔內壁面的側面導體相連。
藉由上述構成，可在形成有前述側面導體的複數前述封裝體構件被一體形成的狀態下進行處理。具體而言，前述沈積在有底孔之內壁面的導體形成為前述封裝體構件的側面導體。其中，利用通過前述有底孔的線而將前述封裝體構件集合體切斷，藉此可得複數個形成有前述側面導體之個片狀態的前述封裝體構件。
此外，為了達成上述目的，本發明係將玻璃或水晶作為基材的俯視下呈矩形的封裝體構件，其特徵為：前述封裝體構件係在底面具有複數外部端子，在封裝體構件的外側面或外周稜部具備有作切口的複數切口部，在前述切口部的內壁面係被沈積或填充有側面導體，前述側面導體係與前述外部端子相連接。
藉由上述構成，前述封裝體構件係具備有在其外側面或外周稜部作切口的前述切口部，在前述切口部的內壁面係沈積或填充有前述側面導體。藉此，例如將使用前述封裝體構件的壓電振動元件透過焊料而與電子機器內部的基板相接合時，除了前述封裝體構件之底面的前述外部端子以外，焊料亦附著在前述側面導體。亦即，在迴焊工程中，藉由基板上經熔融的焊料，不僅前述外部端子與基板相接合，在前述側面導體係形成有焊料的填角(上爬部)。藉此，前述壓電振動元件與焊料的接觸面積會增大，並且可在二方向(為前述外部端子與前述側面導體之各個面方向，為二個方向)支持前述壓電振動元件。因此，可使前述壓電振動元件與基板的接合強度提升。
在本發明中，前述切口部的形成位置係形成為由前述封裝體構件的外側面或外周稜部的側面至前述封裝體構件的底面。前述封裝體構件之底面中的形成位置亦可為俯視下呈矩形之前述封裝體構件的底面的角部或邊部、或含有角部而達及邊部(長短邊雙方)的位置。
此外，為了達成上述目的，本發明亦可在前述構成中，在前述封裝體構件的底面形成有對向邊，沿著前述對向邊形成有至少2個以上的矩形狀外部端子，至少2個以上的前述外部端子以前述底面的中心為基準而以點對稱予以配置，並且以在一側面視下(在與前述對向邊呈正交的方向)彼此的外部端子的一部分相重疊的方式予以配置。
藉由上述構成，至少2個以上的前述外部端子以將前述底面的中心為基準而形成為點對稱的方式作配置。此外，至少2個以上的前述外部端子以一側面視下彼此的外部端子的一部分相重疊的方式作配置。藉由以如上所示之位置關係來配置前述外部端子，可使前述壓電振動元件與電子機器等之內部的基板的接合可靠性提升。此係因為可抑制因前述封裝體構件與基板的熱膨脹係數的差異而在將該等相接合的焊料發生應力而發生裂痕的情形之故。具體而言，一面將習知之由陶瓷材料所構成的封裝體構件、與本發明中的前述封裝體構件相比較，一面說明如下。
前述封裝體構件由例如氧化鋁等陶瓷材料所構成，若前述基板為由一般所使用的玻璃環氧基板所構成的組合時，基板的熱膨脹係數會大於前述封裝體構件的熱膨脹係數。接著，若將由該等材料的組合所構成的前述封裝體構件(前述壓電振動元件的封裝體構件)與基板使用在車載用等耐熱用途時，由於曝露在高溫環境下，因此前述熱膨脹係數差會擴大而變得容易在焊料發生龜裂(裂痕)，會有前述壓電振動元件由前述裂痕部分剝離的情形。相對於此，本發明中的前述封裝體構件係由玻璃或水晶所構成，熱膨脹係數大於氧化鋁。藉此可減小熱膨脹係數差。此外，本發明之前述封裝體構件的外部端子係以在前述封裝體構件之一側面視下彼此之前述外部端子的一部分相重疊的方式被配置在前述封裝體構件的底面。亦即，在至少2個以上的前述外部端子中形成有相對向的區域與不相對向的區域。藉由前述相對向的區域，可一面提高前述壓電振動元件(前述封裝體構件)與基板的接合強度，一面抑制前述壓電振動元件(前述封裝體構件)在基板上以三次元扭曲。另一方面，藉由前述不相對向的區域，可將因前述封裝體構件與基板的熱膨脹係數差而起的應力逸逃。亦即，可抑制應力集中在存在於前述封裝體構件與基板之間隙的焊料。因此，可使前述壓電振動元件(前述封裝體構件)與電子機器等的內部基板的接合可靠性提升。另外在迴焊工程中，在基板上經熔融的焊料不僅附著在前述外部端子，亦附著在前述側面導體，因此接合強度亦提升。
此外，為了達成上述目的，本發明之封裝體構件集合體之製造方法係前述之本發明之封裝體構件集合體之製造方法，其特徵為具有：在由玻璃或水晶所構成的晶圓的至少背主面形成複數有底孔的有底孔形成工程；在至少前述背主面的有底孔周邊、與前述背主面的有底孔的內壁面及內底面形成蒸鍍層的蒸鍍層形成工程；及在前述背主面的有底孔的內壁面的蒸鍍層、及與該蒸鍍層相連而在前述背主面之有底孔周邊的蒸鍍層上形成鍍敷層的鍍敷層形成工程。
藉由上述製造方法，可以高精度成形出由玻璃或水晶所構成，且一體形成有具有前述側面導體的複數封裝體構件的封裝體構件集合體。具體而言，在前述有底孔形成工程中，可藉由例如乾式蝕刻或濕式蝕刻來形成前述有底孔。此外，可將前述外部端子及前述側面導體的形成區域，藉由使用例如光微影技術而以高精度圖案化。
此外，藉由上述製造方法，在由玻璃或水晶所構成的封裝體構件中，可形成任意高度的前述側面導體。此係基於若為本發明之封裝體構件集合體之製造方法，即變得不需要如習知的陶瓷封裝體般藉由陶瓷薄片的層積燒成來形成封裝體構件之故。具體而言，藉由乾式蝕刻或濕式蝕刻以任意深度形成前述有底孔，在將導體沈積在前述有底孔的內壁面之後，將相鄰接的前述封裝體構件間切斷，藉此可形成任意高度的前述側面導體。
此外，為了達成上述目的，本發明之壓電振動元件之製造方法係具有封裝體構件、壓電振動板、及蓋體之壓電振動元件之製造方法，其特徵為具有：在前述本發明之封裝體構件集合體的表主面側搭載形成有激振電極的複數壓電振動板的搭載工程；藉由將複數蓋體接合在前述封裝體構件集合體、或前述複數壓電振動板，將前述激振電極作氣密密封的密封工程；及沿著通過前述封裝體構件集合體之背主面之有底孔的假想線，將前述封裝體構件集合體進行切斷，藉此獲得複數前述壓電振動元件的分割工程。
藉由上述製造方法，在前述搭載工程後具有藉由將複數前述蓋體接合在前述封裝體構件集合體，而將前述激振電極作氣密密封的密封工程。此係相當於例如利用平板狀的前述蓋體，將在上方具備有凹部的箱狀容器體(前述封裝體構件)的前述凹部作氣密密封的構成的情形。在前述構成中，係可獲得具有前述側面導體，並且全高更低的壓電振動元件。
或者亦可為在前述搭載工程後，藉由將複數前述蓋體接合在複數前述壓電振動板，將前述激振電極作氣密密封的密封工程。此係相當於例如前述壓電振動板為前述振動部、與包圍前述振動部的框部呈一體的構造，藉由在前述框部的表背主面接合大致平板狀的前述封裝體構件，藉此將前述激振電極作氣密密封的構成。在前述構成中，由於變得不需要形成用以在前述封裝體構件收容前述壓電振動板的前述有底孔，因此前述封裝體構件集合體的製造效率佳。
另外若為上述構成，由於為多數的前述壓電振動元件被一體形成的狀態，因此變得容易處理。此外，由於可藉由切割而總括獲得複數前述壓電振動元件，故生產效率佳。
如以上所示，藉由本發明，可提供在將玻璃或水晶作為基材的封裝體構件中，可確實形成側面導體的封裝體構件集合體、封裝體構件集合體之製造方法、封裝體構件、及使用封裝體構件之壓電振動元件之製造方法。
(第1實施形態)
以下一面參照圖示，一面說明本發明之第1實施形態。其中，在後述之本發明所有實施形態中，以使用水晶振動板作為壓電振動片的水晶振動子為例加以說明。
第1圖係顯示第1實施形態之封裝體構件集合體的剖面模式圖。封裝體構件集合體10係一體形成複數封裝體構件1的集合體。其中，將以第1圖的「1劃區」所示區域設為單體的封裝體構件1(參照第2圖)。
接著，針對單體狀態下的封裝體構件1，使用第2、3圖加以說明。第2圖係顯示第1實施形態之封裝體構件1的剖面模式圖，第3圖係顯示第1實施形態之封裝體構件1的斜視圖。如第2圖所示，封裝體構件1係由硼矽酸鹽玻璃等玻璃所構成，形成為在上部具有開口部(有底孔15)的剖視下呈凹形狀。在有底孔15之內底面110的周圍係形成有以周狀包圍有底孔15之內底面110的堤部17。有底孔15的內底面110係形成為平滑平坦面，整列形成有一對搭載電極13、13。
在封裝體構件1係由內底面110至封裝體構件的底面12形成有貫穿孔。接著，在前述貫穿孔的內部填充導體而形成通孔20。
封裝體構件1的底面12係形成為平滑平坦面，形成有外部端子14。其中，如第2圖所示，搭載電極13與外部端子14係透過通孔20而作導通連接。外部端子14係在封裝體構件1的外側面具有側面導體18(參照第2、3圖)。側面導體18在本實施形態中係形成為將封裝體構件1的外側面朝內側稍微挖入(切口部6)，在其表面沈積有導體的狀態(參照第3圖)。
封裝體構件1係具備有由封裝體構件1的外側面(具體而言為4部位的外周稜部)的途中切至封裝體構件1之底面的切口部6，在切口部6的內壁面填充有側面導體18。藉此，將使用前述封裝體構件1的壓電振動元件，透過焊料而與電子機器內部的基板相接合時，除了封裝體構件1之底面的外部端子14以外，焊料亦附著在側面導體18。亦即，在迴焊工程中，藉由基板上已熔融的焊料，不僅使外部端子14與基板相接合，在側面導體18係形成有焊料的填角(fillet)(上爬部)。藉此，壓電振動元件與焊料的接觸面積會增大，並且可在二方向(為外部端子14與側面導體18之各個面方向，為二個方向)支持壓電振動元件。因此，可使壓電振動元件與基板的接合強度提升。
接著一面參照圖示，一面說明本第1實施形態之封裝體構件集合體10之製造方法、及使用該封裝體構件集合體10之水晶振動子之製造方法。
首先，針對封裝體構件集合體10之製造方法加以說明。首先，如第4圖所示備妥晶圓。晶圓係由玻璃所構成，晶圓的表主面11及背主面12係形成為平滑平坦面。其中，在第1實施形態中係使用玻璃晶圓，但是亦可使用水晶晶圓或矽晶圓。
(有底孔形成工程)
在晶圓的表背主面(表主面11與背主面12)，藉由真空蒸鍍法形成蒸鍍膜(省略圖示)。在此蒸鍍膜係形成為將鉻設為基底層，在其上層積金層的膜構成。接著，在晶圓的表背主面11、12形成阻劑(在本實施形態中係使用正型阻劑)(省略圖示)。接著，在透過被描繪成預定圖案的遮罩來進行曝光之後，進行顯影(省略圖示)。接著將阻劑作為保護膜，藉由金屬蝕刻使藉由曝光及顯影所露出的蒸鍍膜的部分溶解。藉此，露出玻璃質地(晶圓的表主面11與背主面12)(省略圖示)。其中，藉由前述的曝光‧顯影‧金屬蝕刻而形成開口的晶圓的表背主面11、12的區域係形成為在第5圖中所示之形成有底孔15及有底孔16的區域。
在金屬蝕刻後，將阻劑剝離，進行乾式蝕刻(省略圖示)。在本第1實施形態中，乾式蝕刻係使用反應性離子蝕刻(所謂的RIE：Reactive Ion Etching)。其中有底孔15、16的形成除了乾式蝕刻以外，亦可藉由濕式蝕刻(wet etching)來進行。藉此，在晶圓的表主面11將複數有底孔15、在晶圓的背主面12將複數有底孔16形成在分別不相對向的位置。如以上所示在晶圓的表背主面11、12形成複數有底孔15、16之後，已去除蒸鍍膜的狀態即形成為第5圖所示之狀態。其中，前述有底孔16係由第5圖中所示之內壁面與內底面所構成。
以本第1實施形態之有底孔16之變形例而言，亦可為第6圖所示形狀的有底孔16’。在第6圖中，有底孔16’係形成為開口部放大成錐狀的剖面形狀。第6圖所示之有底孔16’係開口徑比第5圖中之有底孔16為更大。藉此，可使例如電解鍍敷時的新鍍敷液對有底孔16’內部的循環狀態更為良好。亦即，在後述之鍍敷層形成工程中，可對有底孔16’內部將鍍敷層在更為穩定的狀態下進行成膜。其中，不僅如第6圖所示之有底孔16’般的形狀，亦可形成為例如在剖視下由有底孔的內底面朝向背主面12，以大致矩形狀成形一定深度，由此至背主面12而使開口徑放大成錐狀的形狀。
(通孔形成工程)
接著，如第7圖所示，將貫穿內底面110與背主面12的貫穿孔19，對1劃區的封裝體構件1的形成區域形成2部位。貫穿孔19在本第1實施形態中係藉由乾式蝕刻所形成。其中，在貫穿孔19的形成中，除了乾式蝕刻以外，亦可使用濕式蝕刻。
接著，在貫穿孔19的內壁面形成為電解鍍敷時的種晶層(省略圖示)，藉由濺鍍形成將鉻作為基底且在其上形成有金層的金屬膜。其中，在本第1實施形態中係藉由濺鍍來進行種晶層的形成，但是亦可使用真空蒸鍍法。接著，藉由電解鍍敷法，在該等膜之上層積形成錫鍍敷層與金鍍敷層(省略圖示)。在此，錫鍍敷層與金鍍敷層不僅以各自的層所形成，亦可形成為金錫合金的鍍敷層。其中，如本實施形態所示，在錫鍍敷層之上層積金鍍敷層時，在錫鍍敷層之上形成極薄的金鍍敷層(金打底鍍敷(strike plating)層)作為種晶層。
使前述蒸鍍膜及鍍敷層，在被加熱至預定溫度的雰圍氣中，藉由加熱熔融而一體化。藉此，導體被填充在貫穿孔19的內部(參照第8圖)。藉此形成通孔20。
(蒸鍍層形成工程)
接著，在背主面12全體(包含有底孔16的內壁面及內底面)總括形成蒸鍍層140。此外，關於表主面11全體(包含有底孔15的內底面110)亦形成蒸鍍層130(參照第9圖)。蒸鍍層130、140係藉由真空蒸鍍法所形成，形成為將鉻作為基底層且在其上層積有金層的膜構成。蒸鍍層130、140係被形成在通孔20的上端部及下端部之上，透過通孔20而將蒸鍍層130與蒸鍍層140作導通連接。
(部分去除工程)
接著，如第10圖所示，將背主面12之有底孔16的內底面的蒸鍍層140去除。在本第1實施形態中，在有底孔16之內底面的蒸鍍層140的去除係使用光微影技術。在該部分去除工程中，係將內底面的蒸鍍層140全部去除，但是亦可僅將內底面的蒸鍍層140的一部分去除。亦即，在後述的分割工程中，亦可僅將位於成為藉由切割而將封裝體構件集合體10切斷時之目標的假想線上(或切割刀寬幅以上)之位置的內底面的蒸鍍層140去除。
接著，如第11圖所示，在表主面11側之有底孔15之上與背主面12側的蒸鍍層140的一部分形成阻劑。
(鍍敷層形成工程)
接著，藉由電解鍍敷法，在蒸鍍層140(最終形成為外部端子的區域的蒸鍍層)之上形成鍍敷層141(參照第12圖)。在本第1實施形態中，鍍敷層141係形成為金。
接著，將蒸鍍層130及蒸鍍層140上的阻劑去除。接著，關於形成在有底孔15之內底面110的蒸鍍層130，使用光微影技術，以僅殘留通孔20之上端部及該上端部附近之區域的蒸鍍層130的方式進行圖案化。藉此形成搭載電極13。此外，針對背主面12側之阻劑下的蒸鍍層140，係藉由金屬蝕刻予以去除。
如以上所示，封裝體構件1複數整列成矩陣狀而一體形成的封裝體構件集合體10即完成(參照第13圖)。其中，在本第1實施形態中，係在鍍敷層形成工程後進行阻劑去除及金屬蝕刻，但是亦可在鍍敷層形成前，藉由曝光及顯影將蒸鍍層圖案化，之後將阻劑去除，以露出形成鍍敷層之區域的方式將阻劑再形成之後再進行電解鍍敷。
接著，針對使用封裝體構件集合體10之水晶振動子5(參照第17圖)之製造方法加以說明。
(搭載工程)
在封裝體構件集合體10的表主面側搭載複數水晶振動板2。具體而言，在封裝體構件集合體10之各封裝體構件1的區域(有底孔15的內部)，分別將水晶振動板2，藉由畫像辨識手段，在形成為一對一的位置進行定位載置(參照第14圖)。水晶振動板2係以預定角度所切出的AT切割水晶片，形成有激振電極及拉出電極等。第14圖係省略激振電極及拉出電極等的記載。
(暫時定位工程)
前述定位載置之後，在使超音波號角接觸水晶振動板2的狀態下一面進行加壓，一面施加超音波。藉此，使水晶振動板2(拉出電極之端部的接合用電極)暫時定位接合在搭載電極13上。其中，在前述暫時定位接合中，係將水晶振動板2與搭載電極13透過金屬焊材(省略圖示)而相接合。在本第1實施形態中係使用金錫合金。
(正式接合工程)
暫時定位工程之後，在被加熱至預定溫度的雰圍氣中，藉由加熱熔融而使前述金屬焊材與金屬膜(搭載電極13及水晶振動板2的前述接合用電極)一體化。
(密封工程)
如第15圖所示，將複數蓋體3透過前述金屬焊材(在第15至17圖中省略記載)而接合在封裝體構件集合體10之堤部的上面170(參照第14圖)。在本實施形態中，在前述金屬焊材使用金錫合金。其中，蓋體3係由玻璃或水晶所構成，在俯視下呈矩形。藉由將蓋體3接合在封裝體構件集合體10之堤部的上面170，將形成在水晶振動板2的激振電極作氣密密封。在本第1實施形態中，在真空雰圍氣下進行封裝體構件集合體10與水晶振動板2的暫時定位接合、及封裝體構件集合體10與蓋體3的接合，但是亦可在氮等惰性氣體雰圍氣中進行前述接合。
(分割工程)
前述正式接合工程之後，如第16圖所示沿著通過封裝體構件集合體10的背主面側(晶圓的背主面12側)的有底孔16，由晶圓之表主面11至背主面12所形成的假想線(交界線)，藉由切割來切斷封裝體構件集合體10。具體而言，將在封裝體構件集合體10內相鄰接的封裝體構件1間，藉由切割而作個別切割切斷，藉此可總括同時獲得具有側面導體18的複數水晶振動子5(參照第17圖)。
藉由上述製造方法，可將一體形成有由玻璃所構成且具有側面導體18的複數封裝體構件1的封裝體構件集合體10以高精度成形。具體而言，在前述有底孔形成工程中，係可藉由例如乾式蝕刻或濕式蝕刻來形成有底孔15、16。此外，可藉由使用例如光微影技術而將外部端子14及側面導體18的形成區域以高精度圖案化。
另外藉由上述製造方法，在由玻璃或水晶所構成的封裝體構件1中，可形成任意高度的側面導體18。此若為本第1實施形態之封裝體構件集合體10之製造方法，並不需要如習知之陶瓷封裝體般藉由陶瓷薄片的層積燒成來形成封裝體構件1之故。具體而言，藉由乾式蝕刻或濕式蝕刻而以任意深度形成有底孔16，在將導體沈積在有底孔16的內壁面之後，將鄰接的封裝體構件1間切斷，藉此可形成任意高度的側面導體18。
此外，藉由上述製造方法，在前述搭載工程後，具有藉由將複數蓋體3、3、…、3接合在封裝體構件集合體10，將形成在水晶振動板2的激振電極作氣密密封的密封工程。此係例如前述實施形態所示，在凹部(有底孔15)收容水晶振動板2之後，以平板狀的蓋體3將前述凹部作氣密密封的構成中，係可獲得具有側面導體且全高更低的壓電振動元件。
另外若為上述製造方法，由於為一體形成有多數水晶振動子5的狀態，因此變得較為容易處理。此外，由於可藉由切割而總括獲得複數水晶振動子5，因此生產效率佳。
此外，藉由本第1實施形態之水晶振動子5之構成，封裝體構件1係具備有由封裝體構件1的外側面(的途中)至封裝體構件1的底面作切口的複數切口部6，在切口部6的內壁面係填充有側面導體18。藉此，將使用封裝體構件1的水晶振動子5透過焊料而與電子機器內部的基板相接合時，如第17圖所示，除了封裝體構件1之底面的外部端子14以外，在側面導體18亦附著焊料。亦即，在迴焊工程中，藉由基板上經熔融的焊料，不僅外部端子14與基板相接合，在側面導體18形成有焊料的填角(上爬部)。藉此，水晶振動子5與焊料的接觸面積會增大，並且可在二方向(外部端子14與側面導體18之各個面方向，為二個方向)支持水晶振動子5。因此，可使水晶振動子5與基板的接合強度提升。
其中，在本第1實施形態中，側面導體18係與如第2、3、17圖所示之封裝體構件1的外側面(堤部17的外側面)在鉛直方向形成在大致同一線上。但是並非限定於本構造，亦可為例如第18圖所示，封裝體構件1的外側面(堤部17的外側面)朝側面導體18更為外側突出的構成。此外，如第18圖所示，側面導體18可亦形成在內底面上，而不僅形成在有底孔16的內壁面。若為如上所示構造的側面導體18，當在迴焊工程中將水晶振動子5接合在基板時，附著在側面導體18之焊料8的量會比第2圖所示構成更為增大，並且使焊料8附著在更多的面(具體而言為內底面)。藉此，可使水晶振動子5與基板7的接合強度更加提升。其中，在第18圖中，為了說明方便起見，將形成有側面導體18的面，以分割工程前之狀態下的有底孔16的內底面及內壁面來表示。
(第2實施形態)
以下針對本發明之第2實施形態加以說明。其中，關於與第1實施形態相同之構成，係省略說明，並且具有與第1實施形態為相同的效果。第19圖係顯示本第2實施形態之水晶振動子5’的剖面模式圖。
第19圖所示之水晶振動子5’係具有框部28的水晶振動板2’、及與水晶振動板2’之表背相接合的封裝體構件1’及蓋體3’(封裝體構件)形成為主要構成構件。封裝體構件1’及蓋體3’係透過由金屬焊材及金屬膜所構成的接合材4而與水晶振動板2’之框部28的表背主面201、202相接合。其中，在第19圖中，在封裝體構件1’及蓋體3’中係使用Z板水晶作為基材。
水晶振動板2’係AT切割水晶片，一體形成有：形成有激振電極23之薄壁區域的振動部20、形成在振動部20之一主面21之外周區域的突起部26、薄壁部27、及框部28。在此，框部28係以環狀包圍振動部20，形成為比振動部20更為厚壁。此外，薄壁部27係被形成在振動部20與框部28之間，形成為比振動部20更為薄壁。
激振電極23係藉由真空蒸鍍法所形成，由振動部20之主面側依序以鉻、金的膜構成所形成。其中，激振電極23的膜構成並非限定於此，亦可為其他膜構成。由振動部20之表背主面(一主面21、其他主面22)的激振電極23係分別導出有拉出電極24。由其他主面22側的激振電極23所被拉出的拉出電極24係將振動部20貫穿厚度方向而朝一主面21側導出。接著，朝一主面21側導出的拉出電極24係以覆蓋突起部26(在第19圖中位於左側的突起部26)的表面的方式被導出。另一方面，由一主面21側的激振電極23所被拉出的拉出電極24係以覆蓋突起部26(在第19圖中位於右側的突起部26)的表面的方式被導出。被拉出在突起部26上的拉出電極24的端部係藉由金屬焊材及金屬膜的熔融處理而與形成在封裝體構件1’之一主面11的電極圖案21相接合。在第19圖中，外部端子14係俯視下呈矩形，分別形成在封裝體構件1’的另一主面12(底面)的各短邊緣部及其附近。外部端子14係與通孔20相連而形成，形成為經由電極圖案21等而最終與激振電極23作電性相連的狀態。
在第19圖中，外部端子14的外周端部係與側面導體18相連。外部端子14的膜構成係形成為在水晶質地上依鉻、金的順序層積蒸鍍層，另外在其上層層積金鍍敷層的狀態。側面導體18係除了一部分工程以外，以與前述本第1實施形態中之水晶振動子5之製造方法相同的方法所形成。具體而言，封裝體構件集合體10的構造與前述之本第1實施形態不同。亦即，不需要形成用以在封裝體構件1’(第1實施形態中為封裝體構件1)收容水晶振動板2’(第1實施形態中為水晶振動板2)之有底孔15的工程(與第1實施形態相比較，在第2實施形態中係僅形成有底孔16、貫穿孔19)。藉此使封裝體構件集合體10的製造效率提升。
藉由本第2實施形態之水晶振動子5之構成，當將振動部20與框部28形成為一體的水晶振動板2’以大致平板狀的封裝體構件1’透過接合材4而相接合的構成，變得不需要形成用以在封裝體構件1’的一主面側收容水晶振動板2’的凹部(第1實施形態中為有底孔15)，因此封裝體構件集合體10的製造效率佳。
在第19圖中，側面導體18係以未及封裝體構件1’之一主面11的高度所形成。此係因為使用本發明之封裝體構件集合體10之製造方法之故。亦即，若為本發明之封裝體構件集合體之製造方法，可在由玻璃或水晶所構成的封裝體構件1’中形成任意高度的側面導體18。亦即，藉由本發明之封裝體構件集合體1’之製造方法，藉由乾式蝕刻或濕式蝕刻以任意深度形成有底孔16，在對有底孔16的內壁面沈積導體後，將鄰接的封裝體構件1’間切斷，藉此可形成任意高度的側面導體18之故。
但是，在用以實施本發明之形態中，外部端子14的形成數量在第1實施形態中為4個，在第2實施形態中為2個。若為例如2端子的情形，如第20圖所示，亦可形成有達及封裝體構件1之一短邊全體的長度的側面導體18。如上所示若側面導體18為帶狀伸長的構成，由於焊料的接觸面積增大，因此接合強度提升。
此外，在上述第1實施形態或第2實施形態中，並非限定於2端子，如第21圖所示，亦可為4端子。第21圖所示形態中，形成有達及封裝體構件1之一短邊全體的長度的挖入處(切口部6)，在切口部6中之外部端子14的對向部分形成有側面導體18。此外，在第20、21圖中，形成有達及封裝體構件1之一短邊全體的長度的挖入處(切口部6)，亦可如第22圖所示，形成有達及封裝體構件1之一長邊全體的長度的挖入處(切口部6)，在切口部6中之外部端子14的對向部分形成有側面導體18。在第22圖所示之切口部6中，不會有在其表面形成有膜狀的側面導體18而藉由側面導體18來填埋切口部6的情形。此外，在封裝體11的短邊形成小區域的切口部6，在該小區域的切口部6亦形成有膜狀的側面導體18。藉由如上所示之構成，即使為將側面導體18形成在切口部6的情形下，亦無須藉由側面導體18來填埋切口部6，即可呈現切口部6的外形形狀，使藉由定準效應(anchor effect)所致之焊料接合性提升。其中，在第22圖中，係形成有達及封裝體構件1之一長邊全體的長度的挖入處(切口部6)，但是亦可如第23圖所示，在形成有沿著封裝體構件1之長邊的外部端子14的區域中形成有挖入處(切口部6)。
此外，亦可以第24至28圖所示之位置關係來配置2個外部端子。
其中，第21至28圖所示之水晶振動子1中，係使用第1實施形態的封裝體構件1，但是即使為第2實施形態之封裝體1’，亦可具有相同的構成。
第24、25圖所示之外部端子14之配置中，2個外部端子14係呈正對向。在第24圖中，將封裝體構件1的基材由底面12側挖成大致長方體狀而形成切口部6(凹部)，形成有在該凹部填充有導體的外部端子14及側面導體18。如上所示，在由底面(背主面12)挖成長方體形狀的切口部6形成有導體(外部端子14及側面導體18)，藉此可使外部端子14及側面導體18對封裝體構件1之基體的接合強度提升，而使封裝體構件1的可靠性提升。另一方面，在第25圖中係形成為僅有二短邊稜部的附近部分被挖掘的狀態。此時，無須加厚封裝體構件1的底面(背主面12)的厚度，即可形成外部端子14及側面導體18，因此可有助於封裝體構件1的低背化(薄型化)。
在第26至28圖中，沿著封裝體構件1之底面12的對向邊，形成有2個矩形狀的外部端子14，以底面12的中心為基準以點對稱予以配置。另外以一側面視(與對向邊呈正交的方向，參照第26至28圖圖中的箭號方向)下彼此的外部端子14的一部分相重疊的方式作配置。
此外，上述第1實施形態或第2實施形態之切口部6係遍及背主面12的1邊或2邊予以成形，但是並非限定於此，如第29圖所示，關於外部端子14之配置，2個外部端子14呈正對向。此外，在第29圖所示形態中，將遍及背主面12之各個短邊、及接連各短邊的兩端而相對向的長邊的3邊作挖入，沿著背主面12的外周形成有[字狀的切口部6。在第29圖所示之切口部6形成有側面導體18，側面導體18係與外部端子14一體形成。藉由如上所示之第29圖所示的形態，由於切口部6形成在遍及各短邊、及接連各短邊的兩端而對向的長邊的3邊，因此可使外部端子14及側面導體18對封裝體構件1的基體的接合強度提升，而使封裝體構件1的可靠性提升。
此外，在上述第1實施形態或第2實施形態中係採用2端子，但是亦可如第30圖所示採用4端子。
此外，在上述第1實施形態或第2實施形態中，係將封裝體構件1、1’的外側面朝內側挖入而形成有切口部6，但是切口部6的形狀並非限定於該等，若可形成外部端子14的側面導體18，則如第31、32圖所示，可形成在封裝體構件1、1’的任意位置。
在第31、32圖所示形態中，沿著形成在封裝體構件1之背主面12的外部端子14的外周挖入而形成切口部6。在該等之構成中，形成在封裝體構件1、1’之外側面的切口部6的切口前端係形成為平坦面，僅形成在封裝體構件1之背主面12的切口部6的切口前端係形成為V溝。此外，並非限定於第31、32圖所示形態，亦可在如第33圖所示形成在封裝體構件1之背主面12的外部端子14(的中央位置)，沿著短邊方向另外形成有切口部6。此外，外部端子14的表面可為平坦，亦可為有凹凸的構成。如上所示，若在背主面12成形出凹凸，可藉由定準效應而使藉由焊料所得之接合強度提升。
以如上所述之位置關係，在底面12上配置一對外部端子14，藉此可使壓電振動元件(水晶振動子5)與電子機器等的內部基板的接合可靠性提升。此係因為可抑制因封裝體構件1與前述基板之熱膨脹係數的差異而在將該等相接合的焊料發生應力而發生裂痕的情形之故。另外在迴焊工程中，藉由基板上經熔融的焊料，不僅外部端子14與基板相接合，在側面導體18係形成有焊料的填角(上爬部)。藉此，水晶振動子5與焊料的接觸面積會增大，並且可在二方向(外部端子14與側面導體18的各個面方向，為二個方向)支持水晶振動子5。因此，可使水晶振動子5與基板的接合強度提升。因此，可使水晶振動子5與基板的接合強度提升。
在上述第1實施形態或第2實施形態中，在水晶振動板2之與封裝體構件1、1’的接合區域使用金，在封裝體構件1、1’中與水晶振動板2的接合區域使用金及錫(或金錫合金)。但是，本發明之適用並非限定於前述組合，亦可為其他組合。亦即，可為形成共晶合金的其他金屬的組合，亦可為例如金與鍺、金與矽、銀與鍺、銀與矽等組合。此外，在第1實施形態中，亦可將水晶振動板2與封裝體構件1使用含有金屬填料的導電樹脂接著劑來作導電接合。
此外，在上述第1實施形態或第2實施形態中，係形成為封裝體構件1、1’或蓋體3的主面(參照例如背主面12)與側面呈正交的構成，但是並非限定於此，如第34圖所示，亦可為封裝體構件1或蓋體3的主面與側面的至少1面成形為錐狀，在成形為錐狀的部位，封裝體構件1或蓋體3的主面(參照背主面12)與側面不會呈正交的構成。
此外，並非限定於第34圖所示形態，如第35圖所示，亦可為形成在封裝體構件1的切口部6具有段差的構成。在第35圖所示形態中，切口部6係形成為錐狀，在該形成為錐狀的切口部6的側面中間位置形成有段差。在切口部6形成有側面導體18，側面導體18的表面亦形成有段差。其中，切口部6的段差可不用形成為錐狀，亦可為如第18圖所示之具有朝垂直方向豎起的內壁面、及接續其而朝平行方向延伸的內底面的直角構成的階段狀段差。如上所示在切口部6形成段差，藉此可產生定準效應，而使在接合在基板7時所使用的焊料8(金屬焊材)的接合可靠性提升。
此外，如第36圖所示，亦可在第35圖所示封裝體構件1的外部端子14上形成有由金屬膜所構成的導電性凸塊9。此時，藉由在切口部6形成段差而不僅產生定準效應，藉由形成凸塊9，產生緩衝因焊料8(金屬焊材)所致之加熱接合時所產生的應力的作用，可使在與基板7接合時所使用的焊料8的接合可靠性提升。尤其，如第36圖所示，繼切口部6的段差之後形成有凸塊9，藉此使接合強度更加提升，假設在焊料8產生裂痕等，亦可防止裂痕進展，而可確保較高的接合可靠性。其中，凸塊9係可適用在設有切口部6的上述實施形態全部。
在本發明之實施形態中係以表面安裝型水晶振動子為例，亦可適用於在水晶濾波器、積體電路等電子零件組入水晶振動子的水晶振盪器等、電子機器等所使用的其他表面安裝型的壓電振動元件之製造方法。
其中，本發明在未脫離其精神或主要特徵的情形下，可以其他各種形式加以實施。因此，上述實施形態在所有方面僅為例示，並不能作限定性解釋。本發明之範圍係依申請專利範圍所顯示者，在說明書本文中未作任何限制。此外，屬於申請專利範圍之均等範圍的變形或變更均為本發明之範圍內者。
此外，本申請案係根據2009年4月3日日本申請之日本特願2009-090623號而請求優先權。藉由提及此，其所有內容係被編排在本申請案中。
(產業上利用可能性)
可適用於壓電振動元件的量產。
1、1’．．．封裝體構件
2、2’．．．水晶振動板
3、3’．．．蓋體
4．．．接合材
5、5’．．．水晶振動子
6．．．切口部
7．．．基板
8．．．焊料
9．．．凸塊
10．．．封裝體構件集合體
11．．．表主面(晶圓)
12．．．背主面(晶圓)
13．．．搭載電極
14．．．外部端子
15、16、16’‧‧‧有底孔
17‧‧‧堤部
18‧‧‧側面導體
19‧‧‧貫穿孔
20‧‧‧通孔
21‧‧‧一主面
22‧‧‧其他主面
23‧‧‧激振電極
24‧‧‧拉出電極
26‧‧‧突起部
27‧‧‧薄壁部
110‧‧‧內底面
130、140‧‧‧蒸鍍層
141‧‧‧鍍敷層
170‧‧‧堤部上面
201‧‧‧表主面
202‧‧‧背主面
第1圖係本發明之第1實施形態之封裝體構件集合體之剖面模式圖。
第2圖係本發明之第1實施形態之封裝體構件之剖面模式圖。
第3圖係本發明之第1實施形態之封裝體構件之斜視圖。
第4圖係顯示本發明之第1實施形態之水晶振動子之製造順序的剖面模式圖。
第5圖係顯示本發明之第1實施形態之水晶振動子之製造順序的剖面模式圖。
第6圖係本發明之有底孔之變形例之剖面模式圖。
第7圖係顯示本發明之第1實施形態之水晶振動子之製造順序的剖面模式圖。
第8圖係顯示本發明之第1實施形態之水晶振動子之製造順序的剖面模式圖。
第9圖係顯示本發明之第1實施形態之水晶振動子之製造順序的剖面模式圖。
第10圖係顯示本發明之第1實施形態之水晶振動子之製造順序的剖面模式圖。
第11圖係顯示本發明之第1實施形態之水晶振動子之製造順序的剖面模式圖。
第12圖係顯示本發明之第1實施形態之水晶振動子之製造順序的剖面模式圖。
第13圖係顯示本發明之第1實施形態之水晶振動子之製造順序的剖面模式圖。
第14圖係顯示本發明之第1實施形態之水晶振動子之製造順序的剖面模式圖。
第15圖係顯示本發明之第1實施形態之水晶振動子之製造順序的剖面模式圖。
第16圖係顯示本發明之第1實施形態之水晶振動子之製造順序的剖面模式圖。
第17圖係顯示本發明之第1實施形態之水晶振動子之製造順序的剖面模式圖。
第18圖係本發明之第1實施形態之側面導體的局部放大剖面圖。
第19圖係本發明之第2實施形態之水晶振動子的剖面模式圖。
第20圖係顯示本發明之外部端子之配置之一例的封裝體構件的斜視圖。
第21圖係顯示本發明之外部端子之配置之一例的封裝體構件的底面斜視圖。
第22圖係顯示本發明之外部端子之配置之一例的封裝體構件的底面斜視圖。
第23圖係顯示本發明之外部端子之配置之一例的封裝體構件的底面斜視圖。
第24圖係顯示本發明之外部端子之配置之一例的封裝體構件的底面斜視圖。
第25圖係顯示本發明之外部端子之配置之一例的封裝體構件的底面斜視圖。
第26圖係顯示本發明之外部端子之配置之一例的封裝體構件的底面斜視圖。
第27圖係顯示本發明之外部端子之配置之一例的封裝體構件的底面斜視圖。
第28圖係顯示本發明之外部端子之配置之一例的封裝體構件的底面斜視圖。
第29圖係顯示本發明之外部端子之配置之一例的封裝體構件的底面斜視圖。
第30圖係顯示本發明之外部端子之配置之一例的封裝體構件的底面斜視圖。
第31圖係顯示本發明之外部端子之配置之一例的封裝體構件的底面斜視圖。
第32圖係顯示本發明之外部端子之配置之一例的封裝體構件的底面斜視圖。
第33圖係顯示本發明之外部端子之配置之一例的封裝體構件的底面斜視圖。
第34圖係顯示本發明之水晶振動子之變形例的剖面模式圖。
第35圖係顯示本發明之水晶振動子之變形例的剖面模式圖。
第36圖係顯示本發明之水晶振動子之變形例的剖面模式圖。
10．．．封裝體構件集合體
12．．．背主面(晶圓)
13．．．搭載電極
14．．．外部端子
15、16．．．有底孔
20．．．通孔
110．．．內底面
170．．．堤部上面

Claims (5)

  1. 一種封裝體構件集合體，係一體形成有複數俯視下呈矩形的封裝體構件的封裝體構件集合體，其特徵為：在由玻璃或水晶所構成的晶圓的至少背主面形成有複數有底孔，前述有底孔係沿著前述封裝體構件的前述背主面的外周緣，並且遍及含有前述背主面的角部而接連的2邊或3邊而形成，在前述晶圓的背主面形成有複數外部端子，前述外部端子係與被沈積在前述背主面之有底孔內壁面的側面導體相連。
  2. 一種封裝體構件，係將玻璃或水晶作為基材的俯視下呈矩形的封裝體構件，其特徵為：前述封裝體構件係在底面具有複數外部端子，在封裝體構件的外側面或外周稜部具備有複數切口部，前述切口部係沿著背主面的外周緣，並且遍及含有前述背主面的角部而接連的2邊或3邊而形成，在前述切口部的內壁面係被沈積或填充有側面導體，前述側面導體係與前述外部端子相連接。
  3. 如申請專利範圍第2項之封裝體構件，其中，在前述封裝體構件的底面形成有對向邊，沿著前述對向邊形成有至少2個以上的矩形狀外部端子，至少2個以上的前述外部端子以前述底面的中心為基 準而以點對稱予以配置，並且以在一側面視下彼此的外部端子的一部分相重疊的方式予以配置。
  4. 一種封裝體構件集合體之製造方法，係如申請專利範圍第1項之封裝體構件集合體之製造方法，其特徵為具有：在由玻璃或水晶所構成的晶圓的至少背主面形成複數有底孔的有底孔形成工程；在至少前述背主面的有底孔周邊、與前述背主面的有底孔的內壁面及內底面形成蒸鍍層的蒸鍍層形成工程；及在前述背主面的有底孔的內壁面的蒸鍍層、及與該蒸鍍層相連而在前述背主面之有底孔周邊的蒸鍍層上形成鍍敷層的鍍敷層形成工程。
  5. 一種壓電振動元件之製造方法，係具有封裝體構件、壓電振動板、及蓋體之壓電振動元件之製造方法，其特徵為具有：在如申請專利範圍第1項之封裝體構件集合體的表主面側搭載形成有激振電極的複數壓電振動板的搭載工程；藉由將複數蓋體接合在前述封裝體構件集合體、或前述複數壓電振動板，將前述激振電極作氣密密封的密封工程；及沿著通過前述封裝體構件集合體之背主面之有底孔的假想線，將封裝體構件集合體進行切斷，藉此獲得複數壓電振動元件的分割工程。
TW099110360A 2009-04-03 2010-04-02 A manufacturing method of a package body assembly, a package body assembly, a package member, and a method of manufacturing a piezoelectric vibration element using a package member TWI527280B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009090623 2009-04-03

Publications (2)

Publication Number Publication Date
TW201108480A TW201108480A (en) 2011-03-01
TWI527280B true TWI527280B (zh) 2016-03-21

Family

ID=42828399

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099110360A TWI527280B (zh) 2009-04-03 2010-04-02 A manufacturing method of a package body assembly, a package body assembly, a package member, and a method of manufacturing a piezoelectric vibration element using a package member

Country Status (5)

Country Link
US (1) US9035449B2 (zh)
JP (1) JP5482788B2 (zh)
CN (1) CN102362430B (zh)
TW (1) TWI527280B (zh)
WO (1) WO2010114115A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5970744B2 (ja) * 2011-01-28 2016-08-17 株式会社大真空 電子部品パッケージ用封止部材、電子部品パッケージ、及び電子部品パッケージ用封止部材の製造方法
JP5905264B2 (ja) * 2012-01-11 2016-04-20 セイコーインスツル株式会社 電子デバイスの製造方法
JP5972598B2 (ja) * 2012-02-22 2016-08-17 日本電波工業株式会社 圧電デバイス及び圧電デバイスの製造方法
JP5854123B2 (ja) * 2012-03-02 2016-02-09 富士通株式会社 水晶振動子及びその製造方法
JP6052870B2 (ja) * 2012-11-30 2016-12-27 京セラクリスタルデバイス株式会社 電子部品用パッケージ
TWI493868B (zh) * 2013-01-02 2015-07-21 Ind Tech Res Inst 微機電共振裝置
EP3000229A4 (en) * 2013-05-21 2017-05-03 Transocean Sedco Forex Ventures Limited Computer vision collision avoidance in drilling operations
JP6298163B2 (ja) * 2014-07-29 2018-03-20 京セラ株式会社 配線基板、電子装置および電子モジュール
EP3252950B1 (en) * 2015-01-29 2019-02-20 Daishinku Corporation Crystal oscillation plate, and crystal oscillation device
JP6677547B2 (ja) * 2016-03-23 2020-04-08 京セラ株式会社 電子部品収納用パッケージ、電子装置および電子モジュール
CN109997220B (zh) * 2016-11-28 2023-09-12 京瓷株式会社 布线基板、电子装置以及电子模块
US10056303B1 (en) * 2017-04-21 2018-08-21 Globalfoundries Inc. Integration scheme for gate height control and void free RMG fill
EP3657674A4 (en) * 2017-07-21 2021-01-06 Kyocera Corporation ELECTRONIC COMPONENT HOUSING BOX, ELECTRONIC DEVICE AND ELECTRONIC MODULE
JP7125002B2 (ja) * 2018-04-26 2022-08-24 日清紡マイクロデバイス株式会社 電子部品パッケージの製造方法
CN110224684B (zh) * 2019-07-09 2024-01-30 成都泰美克晶体技术有限公司 一种凸块结构的高频抛光石英晶片
WO2021100506A1 (ja) * 2019-11-21 2021-05-27 株式会社村田製作所 電子部品
CN112994643B (zh) * 2021-05-18 2022-04-19 成都频岢微电子有限公司 一种高隔离度及防进胶saw双工器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537271A (ja) * 1991-07-26 1993-02-12 Matsushita Electric Ind Co Ltd チツプ部品の電極形成方法
JPH08195627A (ja) * 1995-01-17 1996-07-30 Toyo Commun Equip Co Ltd 発振器の構造
JP3413657B2 (ja) 2000-08-09 2003-06-03 株式会社大真空 表面実装型圧電振動子用パッケージの製造方法
JP3918794B2 (ja) * 2002-12-10 2007-05-23 セイコーエプソン株式会社 圧電発振器およびその製造方法並びに電子機器
US7266869B2 (en) * 2003-07-30 2007-09-11 Kyocera Corporation Method for manufacturing a piezoelectric oscillator
JP2005109221A (ja) * 2003-09-30 2005-04-21 Toshiba Corp ウェーハレベルパッケージ及びその製造方法
JP2006005027A (ja) 2004-06-15 2006-01-05 Epson Toyocom Corp 表面実装型電子デバイス
JP4865350B2 (ja) * 2005-02-10 2012-02-01 セイコーインスツル株式会社 圧電発振器とその製造方法及び圧電発振器を備えた電子機器
JP2007067135A (ja) * 2005-08-31 2007-03-15 Kyocera Kinseki Corp ランドパターン形状を有する基板とそこに実装する圧電部品
JP5007522B2 (ja) * 2006-05-01 2012-08-22 セイコーエプソン株式会社 圧電振動子およびその製造方法
JP4986545B2 (ja) * 2006-08-31 2012-07-25 京セラクリスタルデバイス株式会社 水晶振動子
JP5083710B2 (ja) * 2006-09-19 2012-11-28 セイコーエプソン株式会社 圧電デバイス及び圧電デバイスの製造方法
JP2008289055A (ja) * 2007-05-21 2008-11-27 Daishinku Corp シート基板とシート基板を用いた圧電振動デバイスの製造方法
WO2009025320A1 (ja) * 2007-08-23 2009-02-26 Daishinku Corporation 電子部品用パッケージ、電子部品用パッケージのベース、および電子部品用パッケージと回路基板との接合構造
JP4412506B2 (ja) * 2007-09-07 2010-02-10 エプソントヨコム株式会社 圧電デバイスおよびその製造方法
US7876168B2 (en) * 2007-12-14 2011-01-25 Epson Toyocom Corporation Piezoelectric oscillator and method for manufacturing the same

Also Published As

Publication number Publication date
CN102362430B (zh) 2016-08-17
JP5482788B2 (ja) 2014-05-07
US9035449B2 (en) 2015-05-19
JPWO2010114115A1 (ja) 2012-10-11
WO2010114115A1 (ja) 2010-10-07
US20120012356A1 (en) 2012-01-19
TW201108480A (en) 2011-03-01
CN102362430A (zh) 2012-02-22

Similar Documents

Publication Publication Date Title
TWI527280B (zh) A manufacturing method of a package body assembly, a package body assembly, a package member, and a method of manufacturing a piezoelectric vibration element using a package member
WO2010079803A1 (ja) 圧電振動デバイスの製造方法
WO2017077972A1 (ja) 圧電振動デバイス
JP5129005B2 (ja) 圧電振動子及び圧電素子の製造方法並びに圧電振動子の製造方法
JP5278044B2 (ja) パッケージ部材および該パッケージ部材の製造方法および該パッケージ部材を用いた圧電振動デバイス
JP5251224B2 (ja) 圧電振動デバイスの製造方法および圧電振動デバイス
JP6449557B2 (ja) 水晶デバイスの製造方法
JP2009246583A (ja) 圧電振動デバイス
JP2016158147A (ja) 水晶素子および水晶デバイス
US10938368B2 (en) Piezoelectric-resonator-mounting substrate, and piezoelectric resonator unit and method of manufacturing the piezoelectric resonator unit
JP5239784B2 (ja) 圧電振動デバイス
JP2009033613A (ja) 蓋体集合体および当該蓋体集合体を用いた圧電振動デバイスおよび圧電振動デバイスの製造方法
JP2009089215A (ja) 圧電デバイス及び圧電デバイスのパッケージの製造方法
WO2021059731A1 (ja) 圧電振動板、圧電振動デバイス、及び、圧電振動デバイスの製造方法
JP2015226300A (ja) 圧電振動片および当該圧電振動片を用いた圧電デバイス
JP2012010113A (ja) 表面実装型の圧電デバイス
JP5854123B2 (ja) 水晶振動子及びその製造方法
JP2010011173A (ja) ベース集合体およびベース集合体を用いた圧電デバイスの製造方法
JP5369889B2 (ja) 振動デバイス
JP2008182468A (ja) 圧電振動デバイスの製造方法
JP7454141B2 (ja) 圧電振動子及び圧電振動子の製造方法
JP2014192647A (ja) 水晶振動子及び水晶振動子の製造方法
JP5831311B2 (ja) 圧電振動デバイスおよび圧電振動デバイスの製造方法
WO2024161893A1 (ja) 圧電振動デバイスの製造方法、圧電振動デバイス、および、シート基板
JP2010171680A (ja) 弾性表面波装置およびその製造方法