CN102362430B - 封装构件组件及其制造方法、封装构件以及使用了封装构件的压电振动器件的制造方法 - Google Patents

封装构件组件及其制造方法、封装构件以及使用了封装构件的压电振动器件的制造方法 Download PDF

Info

Publication number
CN102362430B
CN102362430B CN201080013232.0A CN201080013232A CN102362430B CN 102362430 B CN102362430 B CN 102362430B CN 201080013232 A CN201080013232 A CN 201080013232A CN 102362430 B CN102362430 B CN 102362430B
Authority
CN
China
Prior art keywords
packing component
interarea
outside terminal
bottom outlet
component assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080013232.0A
Other languages
English (en)
Other versions
CN102362430A (zh
Inventor
佐藤俊介
幸田直树
吉冈宏树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daishinku Corp
Original Assignee
Daishinku Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daishinku Corp filed Critical Daishinku Corp
Publication of CN102362430A publication Critical patent/CN102362430A/zh
Application granted granted Critical
Publication of CN102362430B publication Critical patent/CN102362430B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1035—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by two sealing substrates sandwiching the piezoelectric layer of the BAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0595—Holders; Supports the holder support and resonator being formed in one body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/071—Mounting of piezoelectric or electrostrictive parts together with semiconductor elements, or other circuit elements, on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09272—Layout details of angles or corners
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

封装构件组件一体地形成有多个封装构件。封装构件组件在由玻璃构成的晶片的表主面以及背主面具有多个有底孔，在背主面形成有与粘附在有底孔的内壁面的侧面导体连接的外部端子。

Description

封装构件组件及其制造方法、封装构件以及使用了封装构件 的压电振动器件的制造方法
技术领域
本发明涉及一种用于电子设备等的压电振动器件的封装构件、一体地形成有多个封装构件的封装构件组件、封装构件组件的制造方法、以及使用了封装构件的压电振动器件的制造方法。
背景技术
以往，作为用于电子设备等的压电振动器件，广泛使用了晶体振动器。例如，表面安装型的晶体振动器一般为如下结构：经由导电粘接材料等将晶体振动板粘接到具有上部开口的凹部的容器体(封装构件)的内部(凹部的内底面)，以平板状的盖来气密密封容器体的开口部分。这里所说的晶体振动器的封装由容器体和盖体所构成。关于容器体，例如能够通过层叠陶瓷片并进行焙烧而一体地成形多个容器体，并沿着规定线进行切断来获得多个容器体。
在容器体的底面形成有外部端子，外部端子经由焊锡等与电子设备等的内部的基板连接。在将该电子设备等用作例如车载用设备的情况下，能够设想受到各种振动、冲击、或在高温环境下使用的情况，因此对于晶体振动器与基板的接合，要求高的接合强度。因此，作为用于提高接合强度的以往的方法，有如下方法(例如参照专利文献1以及专利文献2)：将在容器体的侧面向容器体的深度方向伸展、并与外部端子连接的侧面导体形成为城堡形(castellation)，在该导体部分上也粘附焊锡。
侧面导体在容器体由陶瓷构成的情况下，首先在陶瓷片的状态下，在纵横邻接的容器体(形成区域)的边界线的交点形成以交点为中心的贯通孔(通孔)。之后，通过丝网印刷、电镀处理在贯通孔周 边以及贯通孔内壁面粘附导体。而且在陶瓷片的层叠焙烧之后，纵横地切断陶瓷片使得通过贯通孔的中心。由此能够获得形成有侧面导体的容器体。然而，在容器体侧面的任意位置形成侧面导体的情况下，需要增加陶瓷片的层叠数。在这种情况下，导致容器体的整个高度变高。另外，在陶瓷片的情况下，有时在焙烧之后由于陶瓷片的收缩而产生一些层叠偏差。当晶体振动器成为超小型化时层叠偏差的影响变为越来越无法忽略的水平。即由于层叠偏差，越来越难以形成期望形状的侧面导体。由此，导致减弱由侧面导体形成带来的所述的接合强度提高的效果。
作为解决所述的层叠偏差的问题的方法，有在容器体中使用玻璃、晶体等材料的方法。然而，在使用这种材料的容器体的侧面形成侧面导体是困难的。申请人调查了有关结构的先行技术文献，其结果是在申请时没有发现相同的方法。
专利文献1：日本特开2006-5027号
专利文献2：日本特许3413657号
发明内容
本发明是鉴于有关问题而作出的，其目的在于提供一种能够在以玻璃或者晶体为基材的封装构件中可靠地形成侧面导体的封装构件组件、封装构件组件的制造方法、封装构件以及使用了封装构件的压电振动器件的制造方法。
为了达成上述目的，本发明为一种封装构件组件，一体地形成有多个封装构件，该封装构件组件的特征在于，在由玻璃或者晶体所构成的晶片的至少背主面形成多个有底孔，在所述晶片的背主面形成多个外部端子，所述外部端子与粘附在所述背主面的有底孔的内壁面的侧面导体连接。
根据上述结构，能够以一体地形成多个所述封装构件的状态来进行处理，该多个所述封装构件形成有所述侧面导体。具体地说，粘附在所述有底孔的内壁面的导体成为所述封装构件的侧面导体。此外， 以通过所述有底孔的线切断所述封装构件组件，从而能够获得多个形成有所述侧面导体的单片状态的所述封装构件。
另外，为了达成上述目的，本发明为一种以玻璃或者晶体为基材且俯视为矩形的封装构件，其特征在于，所述封装构件在底面具有多个外部端子，具备在封装构件的外侧面或者外周棱部切口的多个切口部，在所述切口部的内壁面粘附或者填充侧面导体，所述侧面导体与所述外部端子连接。
根据上述结构，所述封装构件具备在其外侧面或者外周棱部切口的所述切口部，在所述切口部的内壁面粘附或者填充有所述侧面导体。由此，例如在经由焊锡将使用了所述封装构件的压电振动器件与电子设备内部的基板接合时，除了所述封装构件的底面的所述外部端子之外，在所述侧面导体中也粘附焊锡。即，在回流工序中，通过在基板上的熔融的焊锡，不仅将所述外部端子与基板接合起来，而且在所述侧面导体上形成焊锡的圆角(fillet)(爬起部)。由此，所述压电振动器件与焊锡的接触面积增大，并且能够在两方向(是所述外部端子和所述侧面导体的各自的面方向，两个方向)支持所述压电振动器件。因而，能够提高所述压电振动器件与基板的接合强度。
在本发明中所述切口部的形成位置成为从所述封装构件的外侧面或者外周棱部的侧面到所述封装构件的底面。所述封装构件的底面的形成位置也可以是达到俯视为矩形的所述封装构件的底面的角部或者边部、或者包含角部的边部(长短边的双方)的位置。
另外，为了达成上述目的，本发明也可以在所述结构中配置成：在所述封装构件的底面形成对置边，沿着所述对置边形成至少大于等于2个的矩形状的所述外部端子，至少大于等于2个的所述外部端子以所述底面的中心为基准而点对称地配置，并且也可以在一侧视图(在与所述对置边正交的方向)中配置成相互的外部端子的一部分重叠。
根据上述结构，至少大于等于2个的所述外部端子配置成以所述底面的中心为基准而成为点对称。并且，至少大于等于2个的所述外 部端子配置成在一侧视图中相互的外部端子的一部分重叠。通过以这样的位置关系配置所述外部端子，能够提高所述压电振动器件与电子设备等内部的基板的接合可靠性。这是因为能够抑制由于所述封装构件和基板的热膨胀系数不同而在接合这些的焊锡中产生应力、发生断裂。具体地说，以下一边比较以往的由陶瓷材料所构成的封装构件、和本发明中的所述封装构件一边进行说明。
所述封装构件由例如氧化铝等陶瓷材料构成，在所述基板是由一般使用的玻璃环氧基板所构成的组合的情况下，基板的热膨胀系数比所述封装构件的热膨胀系数大。而且，当在面向车载用等的耐热用途中使用由这些材料的组合构成的所述封装构件(所述压电振动器件的封装构件)和基板时，因为被晒在高温环境下，所以所述的热膨胀系数差扩大而变得容易在焊锡中产生龟裂(断裂)，有时所述压电振动器件从所述断裂的部分剥离。与此相对，本发明中的所述封装构件由玻璃或者晶体构成，热膨胀系数变得比氧化铝大。由此能够减小热膨胀系数差。另外，本发明的所述封装构件的外部端子配置在所述封装构件的底面以使得在所述封装构件的一侧视图中相互的所述外部端子的一部分重叠。即在至少大于等于2个的所述外部端子中形成有相对置的区域和不对置的区域。通过所述相对置的区域，能够提高所述压电振动器件(所述封装构件)与基板的接合强度、且抑制所述压电振动器件(所述封装构件)在基板上三维地扭曲。另一方面，通过所述不对置的区域，能够避开所述封装构件和基板的热膨胀系数差引起的应力。即能够抑制向存在于所述封装构件与基板之间的间隙的焊锡的应力集中。因而，能够提高所述压电振动器件(所述封装构件)与电子设备等的内部基板的接合可靠性。并且，在回流工序中，在基板上熔融的焊锡不仅附着在所述外部端子，还附着在所述侧面导体，因此接合强度也得到提高。
另外，为了达成上述目的，本发明的封装构件组件的制造方法是上述的封装构件组件的制造方法，该制造方法的特征在于，具有：有底孔形成工序，在由玻璃或者晶体构成的晶片的至少背主面形成多个 有底孔；蒸镀层形成工序，至少在前述背主面的有底孔周边、前述背主面的有底孔的内壁面以及内底面形成蒸镀层；以及电镀层形成工序，在前述背主面的所述有底孔的内壁面的蒸镀层、和与该蒸镀层连接且在前述背主面的有底孔周边的蒸镀层上形成电镀层。
根据上述制造方法，能够以高精度来成形封装构件组件，该封装构件组件一体地形成有具有所述侧面导体的多个封装构件，该多个封装构件由玻璃或者晶体构成。具体地说，在所述有底孔形成工序中，能够例如通过干蚀刻、湿蚀刻来形成所述有底孔。另外，能够例如通过使用光刻技术而以高精度构图所述外部端子以及所述侧面导体的形成区域。
另外，根据上述制造方法，在由玻璃或者晶体所构成的封装构件中，能够形成任意高度的所述侧面导体。这是因为：如果是本发明的封装构件组件的制造方法，则不需要如以往的陶瓷封装那样地通过陶瓷片的层叠焙烧来形成封装构件。具体地说，通过干蚀刻或者湿蚀刻而以任意深度形成所述有底孔，在向所述有底孔的内壁面粘附了导体之后，通过切断邻接的所述封装构件间，能够形成任意高度的所述侧面导体。
另外，为了达成上述目的，本发明的压电振动器件的制造方法，该压电振动器件具有封装构件、压电振动板以及盖体，该制造方法的特征在于，具有：搭载工序，在所述的本发明的封装构件组件的表主面侧搭载形成有激励电极的多个压电振动板；密封工序，通过将多个盖体与前述封装构件组件、或者前述多个压电振动板接合来气密密封前述激励电极；以及分割工序，通过沿着假想线来切断所述封装构件组件而获得多个所述压电振动器件，该假想线通过前述封装构件组件的背主面的有底孔。
根据上述制造方法，在所述搭载工序之后具有密封工序，该密封工序通过将多个所述盖体与所述封装构件组件接合来气密密封所述激励电极。这与如下情况相当：例如，以平板状的所述盖体来气密密封在上方具备凹部的箱状的容器体(所述封装构件)的所述凹部的结 构。在所述结构中，能够获得具有所述的侧面导体、并且整个高度更低的压电振动器件。
或者也可以是如下的封装工序：在所述搭载工序之后，通过将多个所述盖体与多个所述压电振动板接合来气密密封所述激励电极。这与如下结构相当：例如，在所述压电振动板以所述振动部以及包围所述振动部的框部成为一体的结构中，通过将大致平板状的所述封装构件与所述框部的表背主面接合来气密密封所述激励电极。在所述结构中，变得不需要在所述封装构件上形成用于收容所述压电振动板的所述有底孔，因此所述封装构件组件的制造效率优良。
并且如果是上述结构，则因为一体地形成有多个所述压电振动器件的状态，因此处理变得容易。另外，能够通过切割来成批地获得多个所述压电振动器件，因此生产效率优良。
如以上那样，根据本发明，能够提供一种能够在以玻璃或者晶体为基材的封装构件中可靠地形成侧面导体的封装构件组件、封装构件组件的制造方法、封装构件以及使用了封装构件的压电振动器件的制造方法。
附图说明
图1是本发明的第1实施方式的封装构件组件的截面示意图。
图2是本发明的第1实施方式的封装构件的截面示意图。
图3是本发明的第1实施方式的封装构件的立体图。
图4是表示本发明的第1实施方式的晶体振动器的制造程序的截面示意图。
图5是表示本发明的第1实施方式的晶体振动器的制造程序的截面示意图。
图6是本发明的有底孔的变形例的截面示意图。
图7是表示本发明的第1实施方式的晶体振动器的制造程序的截面示意图。
图8是表示本发明的第1实施方式的晶体振动器的制造程序的截 面示意图。
图9是表示本发明的第1实施方式的晶体振动器的制造程序的截面示意图。
图10是表示本发明的第1实施方式的晶体振动器的制造程序的截面示意图。
图11是表示本发明的第1实施方式的晶体振动器的制造程序的截面示意图。
图12是表示本发明的第1实施方式的晶体振动器的制造程序的截面示意图。
图13是表示本发明的第1实施方式的晶体振动器的制造程序的截面示意图。
图14是表示本发明的第1实施方式的晶体振动器的制造程序的截面示意图。
图15是表示本发明的第1实施方式的晶体振动器的制造程序的截面示意图。
图16是表示本发明的第1实施方式的晶体振动器的制造程序的截面示意图。
图17是表示本发明的第1实施方式的晶体振动器的制造程序的截面示意图。
图18是本发明的第1实施方式的侧面导体的部分放大截面图。
图19是本发明的第2实施方式的晶体振动器的截面示意图。
图20是表示本发明的外部端子的配置的一个例子的封装构件的立体图。
图21是表示本发明的外部端子的配置的一个例子的封装构件的底面立体图。
图22是表示本发明的外部端子的配置的一个例子的封装构件的底面立体图。
图23是表示本发明的外部端子的配置的一个例子的封装构件的底面立体图。
图24是表示本发明的外部端子的配置的一个例子的封装构件的底面立体图。
图25是表示本发明的外部端子的配置的一个例子的封装构件的底面立体图。
图26是表示本发明的外部端子的配置的一个例子的封装构件的底面立体图。
图27是表示本发明的外部端子的配置的一个例子的封装构件的底面立体图。
图28是表示本发明的外部端子的配置的一个例子的封装构件的底面立体图。
图29是表示本发明的外部端子的配置的一个例子的封装构件的底面立体图。
图30是表示本发明的外部端子的配置的一个例子的封装构件的底面立体图。
图31是表示本发明的外部端子的配置的一个例子的封装构件的底面立体图。
图32是表示本发明的外部端子的配置的一个例子的封装构件的底面立体图。
图33是表示本发明的外部端子的配置的一个例子的封装构件的底面立体图。
图34是表示本发明的晶体振动器的变形例的截面示意图。
图35是表示本发明的晶体振动器的变形例的截面示意图。
图36是表示本发明的晶体振动器的变形例的截面示意图。
具体实施方式
-第1实施方式-
下面，参照附图说明本发明的第1实施方式。此外，在后述的本发明的全部的实施方式中，将作为压电振动片使用了晶体振动板的晶体振动器例举为例子进行说明。
图1是表示第1实施方式的封装构件组件的截面示意图。封装构件组件10是一体地形成有多个封装构件1的组件。此外，设图1中的以“1区段”表示的区域为单体的封装构件1(参照图2)。
接着，使用图2、3说明单体状态的封装构件1。图2是表示第1实施方式的封装构件1的截面示意图，图3是表示第1实施方式的封装构件1的立体图。如图2所示，封装构件1是由硼硅酸玻璃等玻璃构成，成为上部具有开口部(有底孔15)的截面视图的凹形状。在有底孔15的内底面110的周围，形成有周边状地包围有底孔15的内底面110的堤部17。有底孔15的内底面110为平滑平坦面，排列形成有一对搭载电极13、13。
在封装构件1中，从内底面110到封装构件的底面12形成有贯通孔。而且，在所述贯通孔的内部填充导体而形成通路20。
封装构件1的底面12为平滑平坦面，形成有外部端子14。此外，如图2所示，搭载电极13与外部端子14经由通路20而导通连接。外部端子14在封装构件1的外侧面具有侧面导体18(参照图2、3)。侧面导体18成为如下状态(参照图3)：在本实施方式中将封装构件1的外侧面向内侧挖进一些(切口部6)，在其表面粘附了导体。
封装构件1具备切口部6，该切口部6从封装构件1的外侧面(具体地说4处的外周棱部)的中途切口到封装构件1的底面，在切口部6的内壁面填充有侧面导体18。由此，在经由焊锡接合使用了所述封装构件1的压电振动器件与电子设备内部的基板时，除了封装构件1的底面的外部端子14以外，在侧面导体18上也附着焊锡。即在回流工序中，通过基板上的熔融的焊锡，不仅接合外部端子14与基板，而且在侧面导体18形成焊锡的圆角(爬起部)。由此，压电振动器件与焊锡的接触面积增大，并且能够在两方向(是外部端子14与侧面导体18的各自的面方向、两个方向)支撑压电振动器件。因而，能够提高压电振动器件与基板的接合强度。
接着参照附图说明该第1实施方式的封装构件组件10的制造方法、以及使用了该封装构件组件10的晶体振动器的制造方法。
首先，说明封装构件组件10的制造方法。首先，如图4所示那样地准备晶片。晶片由玻璃构成，晶片的表主面11以及背主面12为平滑平坦面。此外，在第1实施方式中使用了玻璃晶片，但也可以使用晶体晶片、硅晶片。
(有底孔形成工序)
通过真空蒸镀法在晶片的表背主面(表主面11和背主面12)形成蒸镀膜(省略图示)。这里蒸镀膜成为如下膜结构：将铬设为基底层，在其上层叠有金层。接着，在晶片的表背主面11、12形成抗蚀剂(在本实施方式中使用正型抗蚀剂)(省略图示)。而且，在经由描绘为规定图案的掩模进行曝光之后，进行显像(省略图示)。接着将抗蚀剂设为保护膜，通过金属蚀刻来溶解通过曝光以及显像而暴露出的蒸镀膜的部分。由此，暴露玻璃基体(晶片的表主面11和背主面12)(省略图示)。此外，通过所述的曝光/显像/金属蚀刻而开口的晶片的表背主面11、12的区域成为图5所示的形成有有底孔15以及有底孔16的区域。
金属蚀刻之后剥离抗蚀剂，进行干蚀刻(省略图示)。在该第1实施方式中干蚀刻使用反应离子蚀刻(所谓RIE：Reactive Ion Etching)。此外，有底孔15、16的形成除了干蚀刻以外也可以通过湿式蚀刻(湿蚀刻)来进行。由此，分别在不对置的位置在晶片的表主面11中形成多个有底孔15，在晶片的背主面12中形成多个有底孔16。如以上那样地在晶片的表背主面11、12形成了多个有底孔15、16之后，去除了蒸镀膜的状态成为图5所示的状态。此外，所述的有底孔16由以图5所示的内壁面和内底面构成。
作为该第1实施方式的有底孔16的变形例，也可以是如图6所示那样的形状的有底孔16’。在图6中，有底孔16’成为开口部放大为锥状的截面形状。图6所示的有底孔16’的开口直径变得比图5中的有底孔16大。由此，例如能够使电解电镀时的新的电镀液向有底孔16’内部的循环状态良好。即在后述的电镀层形成工序中，能够以更稳定的状态向有底孔16’内部形成电镀层。此外，不仅是如图6所示的 有底孔16’那样的形状，也可以是如下形状：例如在截面视图中从有底孔的内底面向背主面12，以大致矩形状成形固定深度，从此处到背主面12开口直径放大为锥形状。
(通路形成工序)
接着，如图7所示，针对1区段的封装构件1的形成区域形成2处贯通内底面110和背主面12的贯通孔19。在该第1实施方式中，通过干蚀刻来形成贯通孔19。此外，在贯通孔19的形成时除了干蚀刻以外也可以使用湿式蚀刻。
接着，在贯通孔19的内壁面作为电解电镀时的种子层(省略图示)，以铬为基底并通过溅射在其上形成形成有金层的金属膜。此外，在该第1实施方式中通过溅射来进行了种子层的形成，但是也可以使用真空蒸镀法。而且，在这些膜之上通过电解电镀法来层叠形成镀锡层和镀金层(省略图示)。这里镀锡层和镀金层不仅可以以单独的层来形成，也可以形成为金锡合金的电镀层。此外，如本实施方式那样在镀锡层之上层叠镀金层的情况下，在镀锡层之上作为种子层形成有极薄的镀金层(金打底(Strike)镀层)。
在加热为规定温度的气氛中，通过加热熔融使所述的蒸镀膜以及电镀层一体化。由此，导体背填充到贯通孔19的内部(参照图8)。由此形成通路20。
(蒸镀层形成工序)
接着，在整个背主面12(包含有底孔16的内壁面以及内底面)成批形成蒸镀层140。另外，关于整个表主面11(包含有底孔15的内底面110)也形成蒸镀层130(参照图9)。蒸镀层130、140是通过真空蒸镀法来形成，成为以铬为基底层并在其上层叠有金层的膜结构。蒸镀层130、140形成在通路20的上端部以及下端部上，经由通路20来导通连接蒸镀层130和蒸镀层140。
(部分去除工序)
接着，如图10所示，去除背主面12的有底孔16的内底面的蒸镀层140。在该第1实施方式中，为了去除有底孔16的内底面的蒸镀 层140而使用了光刻技术。在该部分去除工序中，将内底面的蒸镀层140全部去除，但是也可以只去除内底面的蒸镀层140的一部分。即在后述的分割工序中，也可以只去除位于假想线上(或者大于等于切割刀片宽度)的内底面的蒸镀层140，该假想线成为通过切割来切断封装构件组件10时的基准。
接着，如图11所示那样地在表主面11侧的有底孔15上、和背主面12侧的蒸镀层140的一部分形成抗蚀剂。
(电镀层形成工序)
然后，通过电解电镀法在蒸镀层140(最终成为外部端子的区域的蒸镀层)上形成电镀层141(参照图12)。在该第1实施方式中电镀层141为金。
接着，去除蒸镀层130以及蒸镀层140上的抗蚀剂。然后，关于形成在有底孔15的内底面110的蒸镀层130，使用光刻技术进行构图以使得只残留通路20的上端部以及该上端部附近的区域的蒸镀层130。由此形成搭载电极13。另外，关于背主面12侧的抗蚀剂下的蒸镀层140，是通过金属蚀刻来去除的。
如以上那样，完成了多个封装构件1矩阵状地排列而一体地形成的封装构件组件10(参照图13)。此外，在该第1实施方式中，在电镀层形成工序之后进行了抗蚀剂去除以及金属蚀刻，但是也可以在电镀层形成之前通过曝光以及显像来构图蒸镀层，之后去除抗蚀剂，并在再形成抗蚀剂使得形成电镀层的区域暴露之后进行电解电镀。
接着，说明使用了封装构件组件10的晶体振动器5(参照图17)的制造方法。
(搭载工序)
在封装构件组件10的表主面侧搭载多个晶体振动板2。具体地说，在封装构件组件10的各封装构件1的区域(有底孔15的内部)通过图像识别单元分别将晶体振动板2定位载置到一对一的位置(参照图14)。晶体振动板2是以规定的角度切出的AT切割晶体片，形成有激励电极以及引出电极等。在图14中省略了激励电极以及引出 电极等的记载。
(临时固定工序)
在所述定位载置之后，一边以使超声波喇叭(horn)接触晶体振动板2的状态进行加压一边施加超声波。由此，将晶体振动板2(引出电极的端部的接合用电极)临时固定接合在搭载电极13上。此外，在所述临时固定接合中，经由金属钎焊材料(省略图示)来接合晶体振动板2和搭载电极13。在该第1实施方式中，使用了金锡合金。
(正式接合工序)
在临时固定工序之后，在加热到规定温度的气氛中通过加热熔融使所述金属钎焊材料和金属膜(搭载电极13以及晶体振动板2的所述接合用电极)一体化。
(密封工序)
如图15所示，经由所述金属钎焊材料(在图15乃至17中省略记载)将多个盖体3与封装构件组件10的堤部的上表面170(参照图14)接合。在本实施方式中所述金属钎焊材料使用了金锡合金。此外，盖体3由玻璃或者晶体构成，在俯视图中成为矩形。通过将盖体3与封装构件组件10的堤部的上表面170接合，气密密封形成在晶体振动板2的激励电极。在该第1实施方式中，在真空气氛下进行封装构件组件10与晶体振动板2的临时固定接合、以及封装构件组件10与盖体3的接合，但是也可以在氮气等惰性气体气氛中进行所述接合。
(分割工序)
在所述正式接合工序之后，如图16所示那样地通过封装构件组件10的背主面侧(晶片的背主面12侧)的有底孔16，沿着从晶片的表主面11到背主面12形成的假想线(边界线)，通过切割来切断封装构件组件10。具体地说，在封装构件组件10内邻接的封装构件1之间通过切割而分别切断，能够成批地同时获得具有侧面导体18的多个晶体振动器5(参照图17)。
根据上述制造方法，能够以高精度成形封装构件组件10，该封装构件组件10一体地形成有具有侧面导体18的多个封装构件1，该 多个封装构件1由玻璃构成。具体地说，在所述有底孔形成工序中，能够例如通过干蚀刻、湿蚀刻来形成有底孔15、16。另外，能够例如通过光刻技术而以高精度构图外部端子14以及侧面导体18的形成区域。
并且，根据上述制造方法，在由玻璃或者晶体构成的封装构件1中，能够形成任意高度的侧面导体18。这是因为如果是该第1实施方式的封装构件组件10的制造方法，则变得无需如以往的陶瓷封装那样地通过陶瓷片的层叠焙烧来形成封装构件1。具体地说，通过干蚀刻或者湿蚀刻而以任意深度形成有底孔16，在向有底孔16的内壁面粘附了导体之后，通过切断邻接的封装构件1间，能够形成任意高度的侧面导体18。
另外，根据上述制造方法，在所述搭载工序之后具有密封工序，该密封工序通过将多个盖体3、3、…、3与封装构件组件10接合来气密密封形成于晶体振动板2的激励电极。这例如所述的实施方式那样地，在将晶体振动板2收容到凹部(有底孔15)之后以平板状的盖体3来气密密封所述凹部的结构中，具有侧面导体，能够获得整个高度更低的压电振动器件。
并且，如果是上述制造方法，则为一体地形成有多个晶体振动器5的状态，因此处理变得容易。另外，能够通过切割来成批地获得多个晶体振动器5，因此生产效率优良。
另外，根据该第1实施方式的晶体振动器5的结构，封装构件1具备从封装构件1的外侧面(的中途)切口到封装构件1的底面的多个切口部6，在切口部6的内壁面填充有侧面导体18。由此，如图17所示地，在经由焊锡将使用了封装构件1的晶体振动器5与电子设备内部的基板进行接合时，除了封装构件1的底面的外部端子14之外，在侧面导体18上也附着焊锡。即在回流工序中，通过基板上的熔融焊锡，不仅接合外部端子14与基板，而且在侧面导体18上形成焊锡的焊脚(爬起部)。由此，晶体振动器5与焊锡的接触面积增大，并且能够在两方向(是外部端子14和侧面导体18的各自的面方向、两 个方向)支撑晶体振动器5。因而，能够提高晶体振动器5与基板的接合强度。
此外，在该第1实施方式中，如图2、3、17所示那样地，在铅直方向上在与封装构件1的外侧面(堤部17的外侧面)大致相同的线上形成侧面导体18。但是不限定于本结构，也可以是如下结构：例如图18所示那样，封装构件1的外侧面(堤部17的外侧面)比侧面导体18更向外侧伸出。另外，也可以如图18所示，侧面导体18不仅形成在有底孔16的内壁面而且还形成在内底面上。如果是这样的结构的侧面导体18，则在回流工序中在将晶体振动器5与基板接合的情况下，附着在侧面导体18的焊锡8的量与如图2那样的结构相比增大，并且在更多的面(具体地说内底面)上附着焊锡8。由此，能够进一步提高晶体振动器5与基板7的接合强度。此外，在图18中为了说明的便利，以分割工序前的状态的有底孔16的内底面以及内壁面来表示形成侧面导体18的面。
-第2实施方式-
下面，说明本发明的第2实施方式。此外，省略关于与第1实施方式相同的结构的说明，并且具有与第1实施方式相同的效果。图19是表示该第2实施方式的晶体振动器5’的截面示意图。
图19所示的晶体振动器5’的主要结构构件包括：具有框部28的晶体振动板2’、与晶体振动板2’的表里接合的封装构件1’以及盖体3’(封装构件)。封装构件1’以及盖体3’经由由金属钎焊材料以及金属膜所构成的接合材料4与晶体振动板2’的框部28的表背主面201，202接合。此外，在图19中封装构件1’以及盖体3’将Z板晶体用作为基材。
晶体振动板2’是AT切割晶体片，一体地成形有形成有激励电极23的薄壁区域的振动部20、形成在振动部20的一主面21的外周区域的突起部26、薄壁部27以及框部28。这里，框部28环状地包围振动部20，形成得比振动部20更厚壁。另外，薄壁部27形成在振动部20与框部28之间，形成得比振动部20更薄壁。
激励电极23通过真空蒸镀法形成，从振动部20的主面侧起顺序地以铬、金的膜结构来形成。此外，激励电极23的膜结构不限于此，也可以是其它膜结构。从振动部20的表背主面(一主面21、另一主面22)的激励电极23分别导出引出电极24。从另一主面22侧的激励电极23引出的引出电极24在厚度方向贯穿振动部20向一主面21侧导出。而且，向一主面21侧导出的引出电极24导出为覆盖突起部26(在图19中位于左侧的突起部26)的表面。另一方面，从一主面21侧的激励电极23引出的引出电极24导出为覆盖突起部26(在图19中位于右侧的突起部26)的表面。通过金属钎焊材料以及金属膜的熔融处理在突起部26上引出的引出电极24的端部与形成在封装构件1’的一主面11的电极图案21接合。在图19中，外部端子14的俯视图为矩形，分别形成在封装构件1’的另一主面12(底面)的各短边缘部及其附近。外部端子14与通路20连接地形成，成为经由电极图案21等最终与激励电极23电连接的状态。
在图19中，外部端子14的外周端部与侧面导体18连接。外部端子14的膜结构成为如下状态：在晶体基体上以铬、金的顺序层叠蒸镀层，并且在其上层层叠有镀金层。侧面导体18以除了一部分工序以外与所述的该第1实施方式中的晶体振动器5的制造方法相同的方法来形成。具体地说封装构件组件10的结构与所述的该第1实施方式不同。即不需要在封装构件1’(在第1实施方式中为封装构件1)上形成用于收容晶体振动板2’(在第1实施方式中为晶体振动板2)的有底孔15的工序(与第1实施方式相比，在第2实施方式中只形成有底孔16、贯通孔19)。由此，封装构件组件10的制造效率得到提高。
根据该第2实施方式的晶体振动器5的结构，在以大致平板状的封装构件1’经由接合材料4来接合振动部20和框部28成为一体的晶体振动板2’的结构的情况下，不需要在封装构件1’的一主面侧形成用于收容晶体振动板2’的凹部(在第1实施方式中为有底孔15)，因此封装构件组件10的制造效率优良。
在图19中，侧面导体18以不到封装构件1’的一主面11的高度形成。这是因为使用了本发明的封装构件组件10的制造方法。即如果是本发明的封装构件组件的制造方法，则在由玻璃或者晶体所构成的封装构件1’中，能够形成任意高度的侧面导体18。即因根据本发明的封装构件组件1’的制造方法，通过干蚀刻或者湿蚀刻以任意深度来形成有底孔16，并在向有底孔16的内壁面粘附导体之后，通过切断邻接的封装构件1’之间，能够形成任意高度的侧面导体18。
另外，在用于实施本发明的方式中，外部端子14的形成数在第1实施方式中为4个，在第2实施方式中成为2个。例如在2端子的情况下，如图20所示，也可以形成达到封装构件1的整个一短边的长度的侧面导体18。在这样地侧面导体18扩展为带状结构的情况下，焊锡的接触面积增大，因此接合强度得到提高。
另外，在上述的第1实施方式、第2实施方式中，不限于2端子，如图21所示，也可以是4端子。在图21所示的方式中，形成达到封装构件1的整个一短边的长度的缺口(切口部6)，在切口部6中的外部端子14的对置部分形成有侧面导体18。另外，在图20、21中，形成了达到封装构件1的整个一短边的长度的缺口(切口部6)，但是也可以如图22所示，形成达到封装构件1的整个一长边的长度的缺口(切口部6)，并在切口部6中的外部端子14的对置部分形成侧面导体18。在图22所示的切口部6中，在其表面形成膜状的侧面导体18，不会通过侧面导体18来填补切口部6。另外，在封装11的短边形成小区域的切口部6，在该小区域的切口部6也形成有膜状的侧面导体18。根据这种结构，在切口部6形成侧面导体18的情况下，也不会通过侧面导体18来填补切口部6，而显现出切口部6的外形形状，能够提高基于固定器效果的焊锡的接合性。此外，在图22中形成了达到封装构件1的整个一长边的长度的缺口(切口部6)，但是如图23所示，也可以在形成有沿着封装构件1的长边的外部端子14的区域形成缺口(切口部6)。
另外，也可以以如图24至28所示那样的位置关系配置2个外部 端子。
此外，在图21至28所示的晶体振动器1中使用了第1实施方式的封装构件1，但是即使是第2实施方式的封装1’也能够具有相同的结构。
在图24、25所示的外部端子14的配置中，2个的外部端子14是正对置的。在图24中，将封装构件1的基材从底面12侧以大致长方体状挖进而形成切口部6(凹部)，形成有在该凹部填充有导体的外部端子14以及侧面导体18。通过在这样地从底面(背主面12)以长方体形状挖进的切口部6中形成导体(外部端子14以及侧面导体18)，提高外部端子14以及侧面导体18对封装构件1的基体的接合强度，能够提高封装构件1的可靠性。另一方面，在图25中成为只挖进了二短边棱部的附近部分的状态。在这种情况下，不用加厚封装构件1的底面(背主面12)的厚度也能够形成外部端子14以及侧面导体18，因此能够对封装构件1的轻薄化(薄型化)做出贡献。
在图26乃至28中，沿着封装构件1的底面12的对置边形成2个矩形状的外部端子14，以底面12的中心为基准来点对称地配置。并且在一侧视图(参照与对置边正交的方向、图26至28的图中的箭头方向)中配置成相互的外部端子14的一部分重叠。
另外，上述的第1实施方式、第2实施方式的切口部6在背主面12的1边或者2边成形，但是不限于此，如图29所示，关于外部端子14的配置，2个的外部端子14是正对置的。另外，在图29所示的方式中，挖进在背主面12的各个短边、和与各短边的两端连续的相对置的长片的3边，沿着背主面12的外周形成了[字状的切口部6。在图29所示的切口部6中形成侧面导体18，侧面导体18与外部端子14一体地形成。根据这种图29所示的方式，切口部6形成在各短边、和与各短边的两端连续的相对置的长片的3边，因此提高了外部端子14以及侧面导体18对封装构件1的基体的接合强度，能够提高封装构件1的可靠性。
另外，在上述的第1实施方式、第2实施方式中采用了2端子， 但是也可以如图30所示那样采用4端子。
另外，在上述的第1实施方式、第2实施方式中，向内侧挖进封装构件1、1’的外侧面而形成了切口部6，但是切口部6的形状不限于这些，只要能够形成外部端子14的侧面导体18，则也可以如图31、32所示那样地形成在封装构件1、1’的任意位置。
在图31、32所示的方式中，沿着形成在封装构件1的背主面12的外部端子14的外周挖进而形成有切口部6。在这些结构中，形成在封装构件1、1’的外侧面的切口部6的切口前端为平坦面，只形成在封装构件1的背主面12的切口部6的切口前端为V槽。另外，不限于图31、32所示的方式，也可以如图33所示那样地在形成于封装构件1的背主面12的外部端子14(的中央位置)沿着短边方向进一步形成切口部6。另外，外部端子14的表面既可以是平坦的，也可以是具有凹凸的结构。这样，在背主面12形成凹凸的情况下，能够通过固定器效果来提高焊锡的接合强度。
在如上述那样的位置关系中，通过在底面12上配置一对外部端子14，能够提高压电振动器件(晶体振动器5)与电子设备等内部的基板的接合可靠性。这是因为能够抑制由于封装构件1和所述基板的热膨胀系数的不同，在接合这些的焊锡上产生应力、产生断裂。并且在回流工序中，通过基板上的熔融的焊锡，不仅接合外部端子14与基板，还在侧面导体18上形成焊锡的焊脚(爬起部)。由此，晶体振动器5与焊锡的接触面积增大，并且能够在两方向(是外部端子14和侧面导体18的各自的面方向、两个方向)支撑晶体振动器5。因而，能够提高晶体振动器5与基板的接合强度。因而，能够提高晶体振动器5与基板的接合强度。
在上述的第1实施方式、第2实施方式中，在晶体振动板2的与封装构件1、1’的接合区域中使用了金，在封装构件1、1’中的与晶体振动板2的接合区域中使用了金以及锡(或者金锡合金)。然而，本发明的应用不限于所述组合，也可以是其它组合。即也可以是形成共晶合金的其它金属的组合，例如可以是金和锗、金和硅、银和锗、银 和硅等的组合。另外，在第1实施方式中，也可以使用含有金属填充物的导电树脂粘接剂来导电接合晶体振动板2与封装构件1。
另外，在上述的第1实施方式、第2实施方式中，成为封装构件1、1’、盖体3的主面(例如背主面12参照)与侧面正交的结构，但是不限于此，也可以是如下结构：如图34所示，封装构件1、盖体3的主面和侧面中的至少1面成形为锥形状，在成形为锥形状的部位封装构件1、盖体3的主面(背主面12参照)与侧面不正交。
另外，不限于图34所示的方式，也可以是如下结构：如图35所示，形成在封装构件1的切口部6具有级差。在图35所示的方式中，切口部6形成为锥形状，在形成为该锥形状的切口部6的侧面中间位置形成有级差。在切口部6形成侧面导体18，在侧面导体18的表面也形成有级差。此外，切口部6的级差也可以不形成为锥形状，而是直角结构的阶段状的级差，该直角结构的阶段状的级差具有如图18所示那样的向垂直方向上升的内壁面、和接着它而向平行方向延伸的内底面。通过这样地在切口部6形成级差，产生固定器效果，能够提高用于向基板7接合时的焊锡8(金属钎焊材料)的接合可靠性。
另外，如图36所示，也可以在图35所示的封装构件1的外部端子14上形成由金属膜所构成的导电性的凸块9。在这种情况下，不仅通过在切口部6形成级差而产生固定器效果，而且通过形成凸块9，起到缓冲在焊锡8(金属钎焊材料)的加热接合时产生的应力的作用，能够提高与基板7的接合时所使用的焊锡8的接合可靠性。特别是，如图36所示，通过接着切口部6的级差而形成凸块9，进一步提高接合强度，即使假设在焊锡8中产生了断裂等，也能够防止断裂的发展，能够确保高的接合可靠性。此外，凸块9能够应用于设置有切口部6的上述的全部实施方式中。
在本发明的实施方式中将表面安装型晶体振动器作为了例子，但是也能够应用于将晶体振动器组装到集成电路等电子部件的晶体滤波器等用于电子设备等的其它表面安装型的压电振动器件的制造方法中。
此外，本发明能够在不超出其精神或者主要特征的范围内以其它各种形式来实施。因此，上述的实施方式在所有点上只不过是简单的例示，不应限定地进行解释。本发明的范围是通过权利要求范围来表示，在说明书本文中没有什么限制。并且，属于权利要求范围的均等范围的变形、变更全部在本发明的范围内。
另外，本申请请求基于2009年4月3日在日本申请的日本特愿2009-090623号的优先权。通过在此提及而将其全部的内容引入本申请中。
产业上的可利用性
能够应用于压电振动器件的量产。
附图标记说明
1：封装构件；10：封装构件组件；110：内底面；11：表主面(晶片)；12：背主面(晶片)；13：搭载电极；130、140：蒸镀层；141：电镀层；14：外部端子；15、16：有底孔；170：堤部上表面；17堤部；18：侧面导体；19：贯通孔；20：通路；2：晶体振动板；3：盖体；4：接合材料；5：晶体振动器；6：切口部；7：基板；8：焊锡；9：凸块。

Claims (5)

1.一种封装构件组件，一体地形成有多个俯视为矩形的封装构件，该封装构件组件的特征在于，
在由玻璃或者晶体构成的晶片的至少背主面形成多个有底孔，
在所述晶片的背主面形成多个外部端子，
所述有底孔沿着所述封装构件的所述背主面的外周边缘、并且在所述背主面的包含角部而连续的2边或3边成形，并且形成在形成有所述外部端子的区域，
所述外部端子与粘附在所述背主面的有底孔的内壁面的侧面导体连接。
2.一种封装构件，是以玻璃或者晶体为基材的俯视为矩形的封装构件，其特征在于，
所述封装构件在底面具有多个外部端子，
在封装构件的外侧面或者外周棱部具备多个切口部，
所述切口部沿着背主面的外周边缘、并且在所述背主面的包含角部而连续的2边或3边成形，
在所述切口部的内壁面粘附或者填充侧面导体，所述侧面导体与所述外部端子连接。
3.根据权利要求2所述的封装构件，其特征在于，
在所述封装构件的底面形成对置边，沿着所述对置边形成至少大于等于2个的矩形形状的外部端子，
至少大于等于2个的所述外部端子以所述底面的中心为基准而点对称地配置，并且配置成在一侧观察时相互的外部端子的一部分重叠。
4.一种封装构件组件的制造方法，该封装构件组件是权利要求1所述的封装构件组件，该制造方法的特征在于，具有：
有底孔形成工序，在由玻璃或者晶体构成的晶片的至少背主面形成多个有底孔；
蒸镀层形成工序，至少在所述背主面的有底孔周边、所述背主面的有底孔的内壁面以及内底面形成蒸镀层；以及
电镀层形成工序，在所述背主面的有底孔的内壁面的蒸镀层、和与该蒸镀层连接且在所述背主面的有底孔周边的蒸镀层上形成电镀层。
5.一种压电振动器件的制造方法，该压电振动器件具有封装构件、压电振动板以及盖体，该制造方法的特征在于，具有：
搭载工序，在权利要求1所述的封装构件组件的表主面侧搭载形成有激励电极的多个压电振动板；
密封工序，通过将多个盖体与所述封装构件组件、或者所述多个压电振动板接合而气密密封所述激励电极；以及
分割工序，通过沿着假想线切断封装构件组件而获得多个压电振动器件，该假想线通过所述封装构件组件的背主面的有底孔。
CN201080013232.0A 2009-04-03 2010-04-02 封装构件组件及其制造方法、封装构件以及使用了封装构件的压电振动器件的制造方法 Active CN102362430B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-090623 2009-04-03
JP2009090623 2009-04-03
PCT/JP2010/056055 WO2010114115A1 (ja) 2009-04-03 2010-04-02 パッケージ部材集合体、パッケージ部材集合体の製造方法、パッケージ部材、およびパッケージ部材を用いた圧電振動デバイスの製造方法

Publications (2)

Publication Number Publication Date
CN102362430A CN102362430A (zh) 2012-02-22
CN102362430B true CN102362430B (zh) 2016-08-17

Family

ID=42828399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080013232.0A Active CN102362430B (zh) 2009-04-03 2010-04-02 封装构件组件及其制造方法、封装构件以及使用了封装构件的压电振动器件的制造方法

Country Status (5)

Country Link
US (1) US9035449B2 (zh)
JP (1) JP5482788B2 (zh)
CN (1) CN102362430B (zh)
TW (1) TWI527280B (zh)
WO (1) WO2010114115A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5970744B2 (ja) * 2011-01-28 2016-08-17 株式会社大真空 電子部品パッケージ用封止部材、電子部品パッケージ、及び電子部品パッケージ用封止部材の製造方法
JP5905264B2 (ja) * 2012-01-11 2016-04-20 セイコーインスツル株式会社 電子デバイスの製造方法
JP5972598B2 (ja) * 2012-02-22 2016-08-17 日本電波工業株式会社 圧電デバイス及び圧電デバイスの製造方法
WO2013128496A1 (ja) * 2012-03-02 2013-09-06 富士通株式会社 水晶振動子及びその製造方法
JP6052870B2 (ja) * 2012-11-30 2016-12-27 京セラクリスタルデバイス株式会社 電子部品用パッケージ
TWI493868B (zh) * 2013-01-02 2015-07-21 Ind Tech Res Inst 微機電共振裝置
US9396398B2 (en) * 2013-05-21 2016-07-19 Transocean Secco Forex Ventures Limited Computer vision collision avoidance in drilling operations
JP6298163B2 (ja) * 2014-07-29 2018-03-20 京セラ株式会社 配線基板、電子装置および電子モジュール
JP6500915B2 (ja) * 2015-01-29 2019-04-17 株式会社大真空 水晶振動板、及び水晶振動デバイス
JP6677547B2 (ja) * 2016-03-23 2020-04-08 京セラ株式会社 電子部品収納用パッケージ、電子装置および電子モジュール
EP3547357A4 (en) * 2016-11-28 2020-07-01 Kyocera Corporation PCB, ELECTRONIC DEVICE AND ELECTRONIC MODULE
US10056303B1 (en) * 2017-04-21 2018-08-21 Globalfoundries Inc. Integration scheme for gate height control and void free RMG fill
WO2019017441A1 (ja) * 2017-07-21 2019-01-24 京セラ株式会社 電子部品収納用パッケージ、電子装置および電子モジュール
JP7125002B2 (ja) * 2018-04-26 2022-08-24 日清紡マイクロデバイス株式会社 電子部品パッケージの製造方法
CN110224684B (zh) * 2019-07-09 2024-01-30 成都泰美克晶体技术有限公司 一种凸块结构的高频抛光石英晶片
WO2021100506A1 (ja) * 2019-11-21 2021-05-27 株式会社村田製作所 電子部品
CN112994643B (zh) * 2021-05-18 2022-04-19 成都频岢微电子有限公司 一种高隔离度及防进胶saw双工器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008289055A (ja) * 2007-05-21 2008-11-27 Daishinku Corp シート基板とシート基板を用いた圧電振動デバイスの製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537271A (ja) * 1991-07-26 1993-02-12 Matsushita Electric Ind Co Ltd チツプ部品の電極形成方法
JPH08195627A (ja) * 1995-01-17 1996-07-30 Toyo Commun Equip Co Ltd 発振器の構造
JP3413657B2 (ja) 2000-08-09 2003-06-03 株式会社大真空 表面実装型圧電振動子用パッケージの製造方法
JP3918794B2 (ja) * 2002-12-10 2007-05-23 セイコーエプソン株式会社 圧電発振器およびその製造方法並びに電子機器
US7266869B2 (en) * 2003-07-30 2007-09-11 Kyocera Corporation Method for manufacturing a piezoelectric oscillator
JP2005109221A (ja) * 2003-09-30 2005-04-21 Toshiba Corp ウェーハレベルパッケージ及びその製造方法
JP2006005027A (ja) 2004-06-15 2006-01-05 Epson Toyocom Corp 表面実装型電子デバイス
JP4865350B2 (ja) 2005-02-10 2012-02-01 セイコーインスツル株式会社 圧電発振器とその製造方法及び圧電発振器を備えた電子機器
JP2007067135A (ja) * 2005-08-31 2007-03-15 Kyocera Kinseki Corp ランドパターン形状を有する基板とそこに実装する圧電部品
JP5007522B2 (ja) * 2006-05-01 2012-08-22 セイコーエプソン株式会社 圧電振動子およびその製造方法
JP4986545B2 (ja) 2006-08-31 2012-07-25 京セラクリスタルデバイス株式会社 水晶振動子
JP5083710B2 (ja) * 2006-09-19 2012-11-28 セイコーエプソン株式会社 圧電デバイス及び圧電デバイスの製造方法
JP5446863B2 (ja) * 2007-08-23 2014-03-19 株式会社大真空 電子部品用パッケージ及び電子部品用パッケージのベース
JP4412506B2 (ja) * 2007-09-07 2010-02-10 エプソントヨコム株式会社 圧電デバイスおよびその製造方法
US7876168B2 (en) * 2007-12-14 2011-01-25 Epson Toyocom Corporation Piezoelectric oscillator and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008289055A (ja) * 2007-05-21 2008-11-27 Daishinku Corp シート基板とシート基板を用いた圧電振動デバイスの製造方法

Also Published As

Publication number Publication date
US9035449B2 (en) 2015-05-19
WO2010114115A1 (ja) 2010-10-07
US20120012356A1 (en) 2012-01-19
JP5482788B2 (ja) 2014-05-07
CN102362430A (zh) 2012-02-22
TWI527280B (zh) 2016-03-21
TW201108480A (en) 2011-03-01
JPWO2010114115A1 (ja) 2012-10-11

Similar Documents

Publication Publication Date Title
CN102362430B (zh) 封装构件组件及其制造方法、封装构件以及使用了封装构件的压电振动器件的制造方法
JP2007081867A (ja) 導通孔形成方法、並びに圧電デバイスの製造方法、及び圧電デバイス
CN102273071A (zh) 压电振动设备的制造方法
CN107925393A (zh) 压电振动器件
TW201225223A (en) Sealing member for electronic component package and electronic component package
JP5171210B2 (ja) 圧電振動子の製造方法
JP5262347B2 (ja) ベース集合体およびベース集合体を用いた圧電デバイスの製造方法
JP2005129600A (ja) 金属パッケージ及びその製造方法、並びに電子デバイス
TWI556369B (zh) A sealing member for electronic component packaging, an electronic component package, and a sealing member for packaging an electronic component
CN102498666A (zh) 压电振动片以及压电振动片的制造方法
JP2009089215A (ja) 圧電デバイス及び圧電デバイスのパッケージの製造方法
JP5262348B2 (ja) ベース集合体およびベース集合体を用いた圧電デバイスの製造方法
JP5240913B2 (ja) 電子部品用容器体の製造方法
JP2011129735A (ja) 圧電デバイスの製造方法
JP2007184810A (ja) 圧電振動子の製造方法
JP2008205672A (ja) 圧電デバイスおよび電子部品モジュール
JP2010177984A (ja) 圧電振動子および圧電デバイス
JP3744822B2 (ja) 電子部品及び電子部品の製造方法
CN109698679A (zh) 音叉型振荡器及封装体
JP5731870B2 (ja) 電子部品パッケージ
JP6257150B2 (ja) 電子部品パッケージ及び電子部品パッケージの製造方法
JP2011061577A (ja) 電子デバイスおよびその製造方法
JP2010200262A (ja) 圧電振動デバイス
JP2009135749A (ja) 圧電振動子及び圧電発振器
JP2019153857A (ja) パッケージ及びその製造方法、並びに圧電デバイス及び圧電デバイスの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant