JP4477202B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4477202B2
JP4477202B2 JP2000211073A JP2000211073A JP4477202B2 JP 4477202 B2 JP4477202 B2 JP 4477202B2 JP 2000211073 A JP2000211073 A JP 2000211073A JP 2000211073 A JP2000211073 A JP 2000211073A JP 4477202 B2 JP4477202 B2 JP 4477202B2
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
portions
insulating substrate
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000211073A
Other languages
English (en)
Other versions
JP2002026184A (ja
Inventor
正彦 小早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2000211073A priority Critical patent/JP4477202B2/ja
Priority to US09/903,104 priority patent/US6611049B2/en
Publication of JP2002026184A publication Critical patent/JP2002026184A/ja
Priority to US10/457,637 priority patent/US6913950B2/en
Application granted granted Critical
Publication of JP4477202B2 publication Critical patent/JP4477202B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8547—Zirconium (Zr) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【０００１】
【発明の属する技術分野】
本願発明は、いわゆるリードレスタイプの半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
従来の半導体装置の一例を図２４および図２５に示す。この半導体装置は、セラミック製の基板９０と、この基板９０上に搭載された半導体チップ９１と、この半導体チップ９１を覆う樹脂パッケージ９２とを具備している。半導体チップ９１の複数の電極は、基板９０の表面の複数のパッド部９３に直接あるいはワイヤＷを介して電気的に接続されている。基板９０の裏面には、複数の端子部９４が設けられており、これらは複数のスルーホール８を介して各パッド部９３と導通している。なお、本明細書でいうスルーホールとは、基板を貫通する貫通孔内に、所望の接続対象部分どうしを電気的に接続するための導体が設けられた構造をもつ部分を意味しており、貫通孔の周壁部と導体とを構成要素としている。
【０００３】
上記構成の半導体装置は、複数の端子部９４を利用することにより、所望の箇所に面実装可能である。複数の端子部９４は基板９０の裏面に設けられているために、基板の側方にリードを突出させたタイプの半導体装置と比較すると、全体のサイズを小さくして、その実装密度を高めることが可能である。
【０００４】
従来において、上記半導体装置を製造するには、次のような方法が採られている。すなわち、まず図２６に示すように、未焼成の無機材料からなる集合基板９０Ａを準備し、その表面に複数のパッド部９３を形成する。集合基板９０Ａの裏面には、複数の端子部９４を形成し、これらはスルーホール８を介して導通させておく。各パッド部９３や各端子部９４は、たとえば集合基板９０Ａの表裏面にアルミなどの金属膜を形成した後に，この金属膜をエッチングすることにより形成する。スルーホール８は、プレス加工によって集合基板９０Ａに貫通孔を設けた後に、タングステンなどの粉末をその貫通孔内に充填することにより形成する。集合基板９０Ａは、その後たとえば１２００°Ｃ程度で焼成する。次いで、同図においては省略しているが、集合基板９０Ａの表面上に複数の半導体チップ９１を搭載し、その後これらを樹脂パッケージ９２によって覆う。その後は、図２６の仮想線Ｎ１，Ｎ２に沿って集合基板９０Ａを切断する。すると、上記した半導体装置が複数得られることとなる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の手段においては、次に述べるように、解決すべき課題があった。
【０００６】
すなわち、上記従来の半導体装置においては、基板９０に複数のスルーホール８が形成されている。このため、基板９０のサイズとしては、複数のスルーホール８の全てを適切に形成し得るサイズにしなければならないこととなる。その結果、従来においては、基板９０のサイズを充分に小さくすることが困難となる場合があり、半導体装置全体の小型化を図る点において改善の余地があった。
【０００７】
また、従来においては、集合基板９０Ａに複数のスルーホール８を設ける場合に、そのスルーホール８は、端子部９４の総数と同数だけ設ける必要がある。このため、スルーホール８の総数が多く、その製造が面倒となる場合もあった。
【０００８】
なお、従来においては、無機材料からなる集合基板９０Ａを焼成したときに、この集合基板９０Ａが収縮し、または歪みを生じる場合があった。このため、従来においては、各パッド部９３や各端子部９４がそれに伴って位置ずれする場合もあった。
【０００９】
本願発明は、このような事情のもとで考え出されたものであって、リードレスタイプの半導体装置の小型化ならびにその製造作業の容易化を図ることをその課題としている。
【００１０】
【発明の開示】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【００１１】
本願発明によって提供される半導体装置は、表面に複数のパッド部が形成され、かつ裏面に複数の端子部が形成されている絶縁基板と、上記複数の端子部を上記複数のパッド部に導通させるように上記絶縁基板に設けられた複数の導通接続部と、上記絶縁基板の表面上に搭載され、かつ電極が上記複数のパッド部に電気的に接続されている半導体チップと、この半導体チップを覆う樹脂パッケージと、を具備している、半導体装置であって、上記絶縁基板の外周縁には、複数の切欠凹部が設けられているとともに、上記各導通接続部は、上記各切欠凹部を規定する壁面に導体が付着しており、上記樹脂パッケージは、その一部が上記各切欠凹部に進入していることにより、上記絶縁基板の裏面と面一または略面一とされた裏面部を有しており、かつ、上記各端子部は、上記裏面部に延びて形成されていることを特徴としている。本願発明によって提供される半導体装置はまた、表面に複数のパッド部が形成され、かつ裏面に複数の端子部が形成されている絶縁基板と、上記複数の端子部を上記複数のパッド部に導通させるように上記絶縁基板に設けられた複数の導通接続部と、上記絶縁基板の表面上に搭載され、かつ電極が上記複数のパッド部に電気的に接続されている半導体チップと、この半導体チップを覆う樹脂パッケージと、を具備している、半導体装置であって、上記絶縁基板の外周縁には、複数の切欠凹部が設けられているとともに、上記各導通接続部は、上記各切欠凹部を規定する壁面に導体が付着しており、上記各切欠凹部には、充填材が充填されており、かつ、上記各パッド部および上記各端子部の少なくとも一方は、上記充填材上に延びて形成されていることを特徴とする。
【００１２】
本願発明においては、次のような効果が得られる。
【００１３】
第１に、上記導通接続部は、上記絶縁基板の外周縁に設けられた切欠凹部を利用して構成されているが、この切欠凹部とスルーホールを設けるために形成される非切欠状の貫通孔とを比較すると、切欠凹部の方が小さなサイズに形成し易く、上記導通接続部を従来のスルーホールよりも小さなサイズとすることができる。したがって、本願発明によれば、絶縁基板にスルーホールを設けていた従来のものよりも絶縁基板のサイズを小さくすることができ、半導体装置の小型化をより促進することができる。
【００１４】
第２に、上記導通接続部は、絶縁基板の切欠凹部を規定する壁面に導体が付着した構成とされているが故に、次に述べるように、その製造は容易となる。すなわち、上記導通接続部は、貫通孔内に導体が設けられたスルーホールを分割したのに等しい構成である。したがって、たとえば集合基板を利用して半導体装置を製造する場合に、上記集合基板にスルーホールを設けておき、かつ上記集合基板を複数の絶縁基板に分割するときに上記スルーホールを分割すれば、上記導通接続部が簡単に得られるのである。なお、このようにスルーホールを分割する手法によって上記導通接続部を作製する場合には、本願発明の第２の側面によって提供される製造方法について後述するように、１つのスルーホールから複数の導通接続部が作製されることとなるため、上記集合基板に設けられるスルーホールの総数を少なくして、半導体装置の製造作業を従来よりも容易にすることが可能となる。
【００１５】
第３に、上記樹脂パッケージによって上記導通接続部の導体を覆うことができ、この導体を保護することが可能となる。また、上記各端子部は、上記絶縁基板の裏面から上記樹脂パッケージの裏面部まで延びた形態となるために、上記絶縁基板のサイズを大きくすることなく、上記各端子部の面積を大きくすることもできる。第４に、上記絶縁基板のサイズを大きくすることなく、上記複数のパッド部および上記複数の端子部の少なくとも一方の面積を大きくすることができる。
【００２５】
本願発明によって提供される半導体装置の製造方法は、絶縁性を有する集合基板の表面および裏面に、複数のスルーホールを介して互いに導通する複数のパッド部および複数の端子部を形成する工程と、上記集合基板の表面上に複数の半導体チップを搭載し、かつこれら複数の半導体チップの電極を上記複数のパッド部に電気的に接続する工程と、上記複数の半導体チップを覆う樹脂パッケージを形成する工程と、上記集合基板を上記複数の半導体チップどうしの各間の一定の切断線に沿って切断することにより複数の絶縁基板に分割する工程と、を有し、上記切断線を跨ぐように上記各スルーホールを設けておくことにより、上記集合基板を上記複数の絶縁基板に分割するときには、上記各スルーホールを複数に分割する、半導体装置の製造方法であって、上記樹脂パッケージの成形前に、上記各スルーホールに充填材を充填することにより上記各スルーホールを塞ぐとともに、上記各パッド部および上記各端子部の少なくとも一方に、上記充填材上に位置する延設部を形成することを特徴としている。本発明によって提供される半導体装置の製造方法はまた、絶縁性を有する集合基板の表面および裏面に、複数のスルーホールを介して互いに導通する複数のパッド部および複数の端子部を形成する工程と、上記集合基板の表面上に複数の半導体チップを搭載し、かつこれら複数の半導体チップの電極を上記複数のパッド部に電気的に接続する工程と、上記複数の半導体チップを覆う樹脂パッケージを形成する工程と、上記集合基板を上記複数の半導体チップどうしの各間の一定の切断線に沿って切断することにより複数の絶縁基板に分割する工程と、を有し、上記切断線を跨ぐように上記各スルーホールを設けておくことにより、上記集合基板を上記複数の絶縁基板に分割するときには、上記各スルーホールを複数に分割する、半導体装置の製造方法であって、上記樹脂パッケージを形成するときに、上記各スルーホール内に樹脂を流入させることによって上記各スルーホールを埋めて上記絶縁基板の裏面の面一または略面一とされた裏面部を形成し、上記各端子部は、上記裏面部上に延びて形成することを特徴とする。
【００２６】
このような構成を有する半導体装置の製造方法においては、次のような効果が得られる。
【００２７】
第１に、上記集合基板を切断して複数の絶縁基板に分割すると、これら複数の絶縁基板の上記各スルーホールが形成されていた部分は、本願発明の第１の側面によって提供される半導体装置の導通接続部となる。したがって、上記製造方法によれば、本願発明の第１の側面によって提供される半導体装置を適切に製造することができる。
【００２８】
第２に、本願発明に係る製造方法によれば、１つのスルーホールから複数の導通接続部が有効に得られることとなるために、上記集合基板に設けるスルーホールの総数を、上記集合基板から最終的に得られる複数の半導体装置に設けられている導通接続部の総数よりも少なくすることができる。その結果、上記集合基板に複数のスルーホールを設ける場合の孔あけ工程数を少なくするなどして、半導体装置の製造作業を容易にすることができる。
【００２９】
第３に、上記各スルーホールは、上記絶縁基板を切断するときの切断線を跨ぐ位置に設けるために、上記集合基板に無駄なスペースを生じにくくすることができる。このことは、最終的に製造される半導体装置の小型化を図ることができることと相まって、上記集合基板から得られる半導体装置の個数を多くするのに役立ち、半導体装置の生産性を高めるのに有利となる。
【００３０】
本願発明の好ましい実施の形態においては、上記集合基板上に上記複数の半導体チップを縦横に配列させて搭載することにより、これら複数の半導体チップの各間において縦横に延びる切断線を設定し、かつ上記各スルーホールは、それら切断線の交点となる位置に予め設けておく。
【００３１】
このような構成によれば、上記各スルーホールを計４つの導通接続部に分割することができることとなる。したがって、半導体装置の絶縁基板にスルーホールをそのまま設けていた従来技術と比較すると、上記集合基板に設けるスルーホールの総数を約１／４に減らすことが可能となり、半導体装置の製造作業の容易化を促進するのにより好適となる。また、半導体装置に設けられる導通接続部のサイズを小さくするのにも好適となる。
【００４０】
本願発明のその他の特徴および利点については、以下に行う発明の実施の形態の説明から、より明らかになるであろう。
【００４１】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態について、図面を参照しつつ具体的に説明する。
【００４２】
図１〜図３は、本願発明に係る半導体装置の第１実施形態を示している。本実施形態の半導体装置Ａ１は、絶縁基板１、この絶縁基板１に計４箇所設けられた導通接続部５、絶縁基板１上に搭載された半導体チップ２、および樹脂パッケージ３を具備して構成されている。
【００４３】
絶縁基板１は、ガラスエポキシ樹脂などの有機材料からなる。この絶縁基板１の表面には、銅またはアルミなどの金属膜からなる３つのパッド部４０（４０ａ，４０ｂ）が形成されている。絶縁基板１の裏面には、各パッド部４０と同材質の４つの端子部４１が形成されている。絶縁基板１は、その外周縁の四隅部分のそれぞれに切欠凹部５２が形成された形態を有している。各端子部４１も、各切欠凹部５２によってその一部が切り欠かれた形態とされている。これに対し、各パッド部４０は、絶縁基板１の外方に向けて延びた延設部４０’を有している。
【００４４】
各導通接続部５は、後述するように、この半導体装置Ａ１の製造過程において所定の集合基板に設けられた複数のスルーホールを分割する手法により形成することができるものであり、各切欠凹部５２を規定する絶縁基板１の壁面５０に、たとえば銅の導体膜５１が付着形成された構成を有している。パッド部４０ａとその裏面側に位置する２つの端子部４１とは、導体膜５１を介して互いに導通している。同様に、２つのパッド部４０ｂとその裏面側に位置する２つの端子部４１も導体膜５１を介して互いに導通している。
【００４５】
半導体チップ２は、パッド部４０ａにボンディングされており、そのボンディング面に設けられている電極（図示略）は、パッド部４０ａに導通している。半導体チップ２のボンディング面とは反対面に設けられている一対の電極２０は、２つのパッド部４０ｂにワイヤＷを介して電気的に接続されている。半導体チップ２は、たとえばトランジスタである。ただし、本願発明は半導体チップの具体的な種類を問うものではない。半導体チップには、各種のダイオードも含まれる。
【００４６】
樹脂パッケージ３は、たとえばエポキシ樹脂からなり、半導体チップ２、ワイヤＷおよび複数のパッド部４０を覆うように絶縁基板１の表面上に形成されている。各パッド部４０の延設部４０’は、切欠凹部５２と樹脂パッケージ３とを仕切っており、切欠凹部５２には樹脂パッケージ３の一部が進入していない構造となっている。
【００４７】
次に、上記構成の半導体装置Ａ１の製造方法の一例について、図４〜図７を参照して説明する。
【００４８】
まず、図４および図５に表われているように、たとえばガラスエポキシ製の集合基板１Ａの表面に複数のパッド部４０を形成する。また、図５および図６に表われているように、集合基板１Ａの裏面には、複数の端子部４１を形成する。図４および図６において、横方向および縦方向に複数本ずつ延びる仮想線Ｌｘ，Ｌｙは、後述する最終工程において集合基板１Ａを切断するときの切断線である。したがって、集合基板１Ａのうち、２本ずつの切断線Ｌｘ，Ｌｙによって囲まれた矩形状部分は、最終的に得られる１つの半導体装置Ａ１の絶縁基板１となる部分であり、複数のパッド部４０や端子部４１は、切断線Ｌｘ，Ｌｙによって囲まれた領域ごとに所定の配置となるように設ける。
【００４９】
集合基板１Ａには、互いに対応するパッド部４０と端子部４１とを互いに導通させる複数のスルーホール５Ａも形成する。各スルーホール５Ａは、その中心が切断線Ｌｘ，Ｌｙの交点に一致または略一致するように設ける。これにより、最外列に位置する一部のスルーホール５Ａを除き、各スルーホール５Ａは、切断線Ｌｘ，Ｌｙによって囲まれている計４つの領域（最終的に得られる絶縁基板１の４枚分に相当する領域）に跨がった状態に設けられることとなる。各スルーホール５Ａは、図５によく表われているように、集合基板１Ａに設けられた貫通孔の内周壁に導体膜５１が付着形成されたものである。ただし、このスルーホール５Ａの集合基板表面側の開口部は、各パッド部４０の一部を延設した延設部４０”によって塞がれている。
【００５０】
上記した構成の集合基板１Ａは、次のような工程により得られる。まず、各パッド部４０および各端子部４１を設けるには、たとえば無電解メッキによって集合基板１Ａの表裏面に銅のメッキ層を形成した後に、エッチング処理を施すことにより、上記メッキ層をパターニングすればよい。このパターニングによっては、未だ延設部４０”は設けられていない。上記パターニングを終えた後には、各スルーホール５Ａを形成する。その具体的な形成手段としては、まずプレス加工あるいはレーザ加工によって集合基板１Ａに貫通孔を穿設した後に、その内壁にたとえば銅をメッキすればよい。各スルーホール５Ａの形成後には、各パッド部４０に延設部４０”を設ける。この延設部４０”は、たとえば銅箔を各パッド部４０上に積層させることによって形成することができる。上記銅箔を積層する際には、この銅箔の一部をスルーホール５Ａ上に配置し、その一端開口部を塞ぐ。
【００５１】
次いで、図７に示すように、集合基板１Ａの各パッド部４０ａ上への半導体チップ２のボンディング作業やワイヤＷのボンディング作業を行なう。その後は、その図示説明を省略しているが、集合基板１Ａの表面上に、たとえばエポキシ樹脂製の樹脂パッケージを形成する。この樹脂パッケージは、集合基板１Ａ上に搭載されている複数の半導体チップ２を一括して覆う形態に形成する。各スルーホール５Ａの一端開口部は各パッド部４０の延設部４０”によって塞がれているために、上記樹脂パッケージの樹脂が各スルーホール５Ａ内に流れ込まないようにすることができる。
【００５２】
上記樹脂パッケージの形成後には、この樹脂パッケージおよび集合基板１Ａを切断線Ｌｘ，Ｌｙのそれぞれに沿って切断する。その際、各スルーホール５Ａの導体膜５１やその開口部を覆う延設部４０”も切断する。この切断作業は、たとえば円板状の回転ブレードを用いて行なうことが可能である。この切断作業により、図１〜図３に示した構成の半導体装置Ａ１が複数得られることとなる。半導体装置Ａ１の各切欠凹部５２およびこの切欠凹部５２を利用した導通接続部５は、各スルーホール５Ａが分断されることにより形成される。同様に、各パッド部４０の延設部４０’は、延設部４０”が分断されることにより形成される。
【００５３】
上記した半導体装置の製造方法によれば、集合基板１Ａに設けるスルーホール５Ａの総数を少なくすることができる。すなわち、上記製造方法によれば、１つのスルーホール５Ａが４等分され、最終的には４つの導通接続部５となるために、集合基板１Ａから最終的に得られる複数の半導体装置Ａ１の導通接続部５の総数をｎとすれば、集合基板１Ａに設けるスルーホール５Ａの総数を、約ｎ／４にすることができる（最外列のスルーホール５Ａは４つの導通接続部５にはならないため、スルーホールの総数はｎ／４よりも若干多い数となる）。したがって、集合基板１Ａにスルーホール５Ａを設けるための孔あけ工程数を少なくすることができ、その分だけ半導体装置の製造作業が簡単となる。
【００５４】
次に、半導体装置Ａ１を考察すると、この半導体装置Ａ１の各導通接続部５は、１つのスルーホール５Ａの１／４の面積に相当する小サイズである。したがって、非切欠状の複数のスルーホールを備えていた従来の半導体装置と比較すると、絶縁基板１のサイズを小さくすることができ、半導体装置Ａ１全体の小型化を図ることが可能となる。また、このように半導体装置Ａ１の小型化を図ることができるということは、１つの集合基板１Ａから製造される半導体装置Ａ１の取り数を多くすることができることにもつながり、半導体装置Ａ１の生産性が高まることをも意味する。各導通接続部５は、絶縁基板１の外周縁の四隅の本来ならばデッドスペースとなる箇所、またはデッドスペースになり易い箇所に有効に設けられているため、絶縁基板１に無駄なスペースが大きな面積で発生し難くすることもできる。
【００５５】
この半導体装置Ａ１は、各導通接続部５が樹脂パッケージ３によって隠されておらず、各導通接続部５を外部から観察することが可能である。したがって、たとえば製品検査の際には、各導通接続部５の導体膜５１が適切に形成されているか否かを簡単に判別することができ、製品検査に便宜が図れることとなる。また、絶縁基板１が有機材料とされていることにより、絶縁基板をセラミック製にする場合とは異なり、高温で焼成する必要はないため、焼成に起因して複数のパッド部４０や端子部４１に位置ずれが生じることもない。
【００５６】
この半導体装置Ａ１は、一定の面積をもつ複数の端子部４１が絶縁基板１の裏面に設けられているために、ハンダリフローの手法を用いることにより所望の箇所へ面実装可能である。半導体装置Ａ１を面実装する場合、図３の仮想線に示すように、各切欠凹部５２内においてハンダフィレットＨを形成することができる。したがって、ハンダ付け強度を高めるのに好ましいものとなる。同図のように、ハンダフィレットＨを樹脂パッケージ３の直下領域からはみ出させた状態にすれば、このハンダフィレットＨを外部から容易に観察することができ、半導体装置Ａ１が適切にハンダ付けされているか否かの検査に際して便利となる。もちろん、この半導体装置Ａ１においては、ハンダフィレットＨを各切欠凹部５２内にとどめておくことにより、樹脂パッケージ３の直下領域から外部にはみ出さないようにすることもできる。この場合であっても、外部からハンダフィレットＨを観察することが可能である。また、この場合には、ハンダフィレットＨが外部にはみ出さない分だけ、半導体装置Ａ１を所望箇所に実装する場合に他の半導体装置に接近させてその実装密度を高めることが可能となる。
【００５７】
図８〜図１０は、本願発明に係る半導体装置の第２実施形態を示している。なお、図８以降の図においては、上記第１実施形態と同一または類似の要素には、上記第１実施形態と同一の符号を付している。
【００５８】
本実施形態の半導体装置Ａ２は、各パッド部４０には延設部が設けられておらず、樹脂パッケージ３の一部が各切欠凹部５２に進入した形態に形成されている。各切欠凹部５２に進入した樹脂パッケージ３の一部は、絶縁基板１の裏面と面一の裏面部３０を形成している。その一方、各端子部４１には、樹脂パッケージ３の裏面部３０上に延びる延設部４１’が設けられている。
【００５９】
この半導体装置Ａ２は、図１１および図１２に示すような構成を有する集合基板１Ｂを用いることにより製造することができる。すなわち、集合基板１Ｂの表面の各パッド部４０は、各スルーホール５Ａの開口部を塞ぐ延設部を有しない構成とされている。ただし、基板１ｂの裏面の各端子部４１には延設部４１”が設けられており、この延設部４１”は各スルーホール５Ａの集合基板裏面側の開口部を塞いでいる。このような集合基板１Ｂ上に半導体チップを搭載し、その後樹脂パッケージを形成すると、その樹脂は各スルーホール５Ａ内に流入する。その際、各スルーホール５Ａ内に流入した樹脂は延設部４１”によって適切にせき止められることとなり、絶縁基板１の裏面に廻り込まないようにすることができる。上記した樹脂パッケージの形成後に、切断線Ｌｘ，Ｌｙに沿って絶縁基板１ｂおよび上記樹脂パッケージを切断すれば、上記した半導体装置Ａ２が製造されることとなる。各スルーホール５Ａが４分割されることにより、各半導体装置Ａ２の導通接続部５が形成される点については、先に述べた実施形態の場合と同様である。また、各端子部４１の延設部４１”は、４分割されることにより、延設部４１となる。
【００６０】
本実施形態の半導体装置Ａ２においては、各導通接続部５が樹脂パッケージ３によって隠されているために、各導通接続部５を外部から観察することは困難である。しかしながら、このように樹脂パッケージ３によって各導通接続部５を覆った構成とすれば、各導通接続部５の導体膜５１を保護し、かつその絶縁を図ることができる。また、絶縁基板１の切欠凹部５２が外観上見えないようにして、半導体装置Ａ２の全体形状を略直方体状に整えることもできるから、その外観体裁を良くすることもできる。さらに、各端子部４１は、樹脂パッケージ３の裏面部３０に延びる延設部４１’を有しているために、絶縁基板１のサイズを大きくすることなく、各端子部４１の面積を大きくすることができる。
【００６１】
図１３〜図１５は、本願発明に係る半導体装置の第３実施形態を示している。
【００６２】
本実施形態の半導体装置Ａ３は、絶縁基板１の各切欠凹部５２に、充填材６が充填された構成を有している。充填材６としては、たとえば半導体製造用のレジストとして用いられている樹脂やその他の樹脂などの絶縁物質を用いる。ただし、本願発明においては、充填材６として導電物質を用いることもできる。各パッド部４０および各端子部４１は、いずれも上述した実施形態の延設部４０’，４１’に相当する部分を有しない構成とされている。
【００６３】
この半導体装置Ａ３は、図１６および図１７に示すような構成を有する集合基板１Ｃを用いることにより製造することができる。すなわち、集合基板１Ｃの各パッド部４０や各端子部４１は、各スルーホール５Ａを開口部を塞ぐ延設部を有しない構成とされている。ただし、各スルーホール５Ａ内には、充填材６’が充填されている。このような集合基板１Ｃ上に半導体チップを搭載し、その後樹脂パッケージを形成すると、各スルーホール５Ａ内に樹脂パッケージの樹脂が流入することはなく、集合基板１Ｃ上においてのみ樹脂パッケージが成形される。上記した樹脂パッケージの形成後に、切断線Ｌｘ，Ｌｙに沿って絶縁基板１ｃおよび上記樹脂パッケージを切断すれば、上記した半導体装置Ａ３が製造されることとなる。上記切断時には、各スルーホール５Ａおよび充填材６’が分割されることにより、各半導体装置Ａ３の導通接続部５および充填材６が形成されることとなる。
【００６４】
本実施形態の半導体装置Ａ３においても、上記第２実施形態と同様に、各導通接続部５の導体膜５１を充填材６により覆うことができ、この部分を保護することができる。また、各切欠凹部５２を充填材６によって隠すことにより、半導体装置Ａ３全体の略直方体状の体裁の良いものにすることもできる。
【００６５】
図１８〜図２０は、本願発明に係る半導体装置の第４実施形態を示している。
【００６６】
本実施形態の半導体装置Ａ４は、上記第３実施形態と同様に、絶縁基板１の切欠凹部５２に充填材６が形成されている。ただし、この充填材６上には、各パッド部４０の延設部４０’および各端子部４１の延設部４１’のそれぞれが設けられている。
【００６７】
この半導体装置Ａ４を製造するには、図２１に示すように、上記第３実施形態で用いた構成の集合基板１Ｃと同一の集合基板１Ｄを作製した後に、各パッド部４０および各端子部４１上に銅箔４５，４６を重ねて設けるなどして、それらに充填材６’上に延びる延設部４０”，４１”を設ける。その後は、上記第３実施形態と同様に、半導体チップを集合基板１Ｄ上に搭載した後に、樹脂パッケージを形成し、この樹脂パッケージおよび絶縁基板１Ｄを所定の切断線に沿って切断する。このようにすれば、上記した構成の半導体装置Ａ４が得られることとなる。
【００６８】
本実施形態の半導体装置Ａ４においては、各導通接続部５の導体膜５１が充填材６によって保護されるのに加え、絶縁基板１のサイズの増大を抑制しつつ、各パッド部４０および各端子部４１の面積を大きくすることができる。
【００６９】
図２２は、本願発明に係る半導体装置の第５実施形態を示している。
【００７０】
本実施形態の半導体装置Ａ５は、半導体チップ２として、上下二面に一対の電極を有するダイオードが用いられている。このため、絶縁基板１の表面には、２つのパッド部４０のみが設けられている。図面には表われていないが、絶縁基板１の裏面の端子部も２つのみ設けられている。絶縁基板１の幅方向に間隔を隔てた一対の側縁部のそれぞれには、絶縁基板１の四隅部分を避けるようにして切欠凹部５２が形成されており、この切欠凹部５２を規定する壁面５０に導体膜５１を付着形成した導通接続部５が設けられている。
【００７１】
この半導体装置Ａ５を製造するには、図２３に示すような導体パターンおよびスルーホール５Ａを有する集合基板１Ｅをまず作製する。より具体的には、集合基板１Ｅの表裏面には、複数のパッド部４０と複数の端子部（図示略）とを形成するとともに、これらを互いに導通させる複数のスルーホール５Ａを形成する。各スルーホール５Ａは、切断線Ｌｘを跨ぐように設ける。その後は、上述した実施形態と同様に、集合基板１Ｅ上への半導体チップの搭載作業、および樹脂パッケージの形成作業を行なった後に、切断線Ｌｘ，Ｌｙに沿って上記樹脂パッケージおよび集合基板１Ｅを切断する。この切断により、各スルーホール５Ａは、２等分されることとなり、図２２に示された切欠凹部５２および導通接続部５が形成され、半導体装置Ａ５が製造されることとなる。
【００７２】
この半導体装置Ａ５においては、各導通接続部５が絶縁基板１の外周縁に設けられており、しかもそのサイズは元のスルーホール５Ａの１／２と小さくされている。したがって、この半導体装置Ａ５においても、上述した実施形態と同様に、全体の小型化を図ることができる。また、集合基板１Ｅに設けるスルーホール５Ａの総数を少なくすることもできる。本実施形態から理解されるように、本願発明においては、パッド部や端子部、およびこれらを互いに導通させる導通接続部の具体的な個数は限定されるものではない。これらの具体的な個数は、絶縁基板上に搭載される半導体チップの電極数などに応じて種々に変更自在である。
【００７３】
本願発明の内容は、上述した実施形態に限定されるものではなく、本願発明に係る半導体装置の各部の具体的な構成は種々に設計変更自在である。また、本願発明に係る半導体装置の製造方法の各作業工程の具体的な構成も、種々に変更自在である。
【図面の簡単な説明】
【図１】本願発明に係る半導体装置の第１実施形態を示す斜視図である。
【図２】図１に示す半導体装置を表裏反転させた状態の斜視図である。
【図３】図１のＩＩＩ−ＩＩＩ断面図である。
【図４】図１ないし図３に示す半導体装置の製造に用いられる集合基板の要部正面図である。
【図５】図４のＶ−Ｖ断面図である。
【図６】図４に示す集合基板の背面図である。
【図７】図４に示す集合基板上に半導体チップを搭載した状態の要部正面図である。
【図８】本願発明に係る半導体装置の第２実施形態を示す斜視図である。
【図９】図８に示す半導体装置を表裏反転させた状態の斜視図である。
【図１０】図８のＸ−Ｘ断面図である。
【図１１】図８ないし図１０に示す半導体装置の製造に用いられる集合基板の要部正面図である。
【図１２】図１１のＸＩＩ−ＸＩＩ断面図である。
【図１３】本願発明に係る半導体装置の第３実施形態を示す斜視図である。
【図１４】図１３に示す半導体装置を表裏反転させた状態の斜視図である。
【図１５】図１３のＸＶ−ＸＶ断面図である。
【図１６】図１３ないし図１５に示す半導体装置の製造に用いられる集合基板の要部正面図である。
【図１７】図１６のＸＶＩＩ−ＸＶＩＩ断面図である。
【図１８】本願発明に係る半導体装置の第４実施形態を示す透視斜視図である。
【図１９】図１８に示す半導体装置を表裏反転させた状態の斜視図である。
【図２０】図１８のＸＸ−ＸＸ断面図である。
【図２１】図１８ないし図２０に示す半導体装置の製造に用いられる集合基板の断面図である。
【図２２】本願発明に係る半導体装置の第５実施形態を示す透視斜視図である。
【図２３】図２２に示す半導体装置の製造に用いられる集合基板の要部正面図である。
【図２４】従来の半導体装置の一例を示す斜視図である。
【図２５】図２４のＸＸＶ−ＸＸＶ断面図である。
【図２６】従来の半導体装置製造に用いられていた集合基板の要部正面図である。
【符号の説明】
Ａ１〜Ａ５ 半導体装置
１ 絶縁基板
２ 半導体チップ
３ 樹脂パッケージ
５ 導通接続部
５Ａ スルーホール
４０ パッド部
４０’ 延設部（パッド部の）
４１ 端子部
４１’ 延設部（端子部の）
５０ 壁面
５１ 導体膜（導体）
５２ 切欠凹部
Ｌｘ，Ｌｙ 切断線

Claims (9)

  1. 表面に複数のパッド部が形成され、かつ裏面に複数の端子部が形成されている絶縁基板と、上記複数の端子部を上記複数のパッド部に導通させるように上記絶縁基板に設けられた複数の導通接続部と、上記絶縁基板の表面上に搭載され、かつ電極が上記複数のパッド部に電気的に接続されている半導体チップと、この半導体チップを覆う樹脂パッケージと、を具備している、半導体装置であって、
    上記絶縁基板の外周縁には、複数の切欠凹部が設けられているとともに、上記各導通接続部は、上記各切欠凹部を規定する壁面に導体が付着しており、
    上記樹脂パッケージは、その一部が上記各切欠凹部に進入していることにより、上記絶縁基板の裏面と面一または略面一とされた裏面部を有しており、かつ、
    上記各端子部は、上記裏面部に延びて形成されていることを特徴とする、半導体装置。
  2. 上記各端子部は、上記裏面部をすべて覆うように形成されている、請求項１に記載の半導体装置。
  3. 上記端子部には、上記絶縁基板の外周縁から退避する切欠部が設けられている、請求項１に記載の半導体装置。
  4. 上記半導体チップは、上記複数のパッド部のいずれかにボンディングされているとともに、上記半導体チップがボンディングされた上記パッド部は、上記複数の切欠凹部のいずれかの上記壁面に付着する上記導体に接続されている、請求項１に記載の半導体装置。
  5. 表面に複数のパッド部が形成され、かつ裏面に複数の端子部が形成されている絶縁基板と、上記複数の端子部を上記複数のパッド部に導通させるように上記絶縁基板に設けられた複数の導通接続部と、上記絶縁基板の表面上に搭載され、かつ電極が上記複数のパッド部に電気的に接続されている半導体チップと、この半導体チップを覆う樹脂パッケージと、を具備している、半導体装置であって、
    上記絶縁基板の外周縁には、複数の切欠凹部が設けられているとともに、上記各導通接続部は、上記各切欠凹部を規定する壁面に導体が付着しており、
    上記各切欠凹部には、充填材が充填されており、かつ、
    上記各パッド部および上記各端子部の少なくとも一方は、上記充填材上に延びて形成されていることを特徴とする、半導体装置。
  6. 上記絶縁基板は、有機物質からなる、請求項１ないし５のいずれかに記載の半導体装置。
  7. 絶縁性を有する集合基板の表面および裏面に、複数のスルーホールを介して互いに導通する複数のパッド部および複数の端子部を形成する工程と、
    上記集合基板の表面上に複数の半導体チップを搭載し、かつこれら複数の半導体チップの電極を上記複数のパッド部に電気的に接続する工程と、
    上記複数の半導体チップを覆う樹脂パッケージを形成する工程と、
    上記集合基板を上記複数の半導体チップどうしの各間の一定の切断線に沿って切断することにより複数の絶縁基板に分割する工程と、
    を有し、
    上記切断線を跨ぐように上記各スルーホールを設けておくことにより、上記集合基板を上記複数の絶縁基板に分割するときには、上記各スルーホールを複数に分割する、半導体装置の製造方法であって、
    上記樹脂パッケージの形成前に、上記各スルーホールに充填材を充填することにより上記各スルーホールを塞ぐとともに、上記各パッド部および上記各端子部の少なくとも一方に、上記充填材上に位置する延設部を形成することを特徴とする、半導体装置の製造方法。
  8. 絶縁性を有する集合基板の表面および裏面に、複数のスルーホールを介して互いに導通する複数のパッド部および複数の端子部を形成する工程と、
    上記集合基板の表面上に複数の半導体チップを搭載し、かつこれら複数の半導体チップの電極を上記複数のパッド部に電気的に接続する工程と、
    上記複数の半導体チップを覆う樹脂パッケージを形成する工程と、
    上記集合基板を上記複数の半導体チップどうしの各間の一定の切断線に沿って切断することにより複数の絶縁基板に分割する工程と、
    を有し、
    上記切断線を跨ぐように上記各スルーホールを設けておくことにより、上記集合基板を上記複数の絶縁基板に分割するときには、上記各スルーホールを複数に分割する、半導体装置の製造方法であって、
    上記樹脂パッケージを形成するときに、上記各スルーホール内に樹脂を流入させることによって上記各スルーホールを埋めて上記絶縁基板の裏面の面一または略面一とされた裏面部を形成し、
    上記各端子部は、上記裏面部上に延びて形成することを特徴とする、半導体装置の製造方法。
  9. 上記集合基板上に上記複数の半導体チップを縦横に配列させて搭載することにより、これら複数の半導体チップの各間において縦横に延びる切断線を設定し、かつ上記各スルーホールは、それら切断線の交点となる位置に予め設けておく、請求項７または８に記載の半導体装置の製造方法。
JP2000211073A 2000-07-12 2000-07-12 半導体装置およびその製造方法 Expired - Lifetime JP4477202B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000211073A JP4477202B2 (ja) 2000-07-12 2000-07-12 半導体装置およびその製造方法
US09/903,104 US6611049B2 (en) 2000-07-12 2001-07-11 Semiconductor device with chamfered substrate and method of making the same
US10/457,637 US6913950B2 (en) 2000-07-12 2003-06-09 Semiconductor device with chamfered substrate and method of making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000211073A JP4477202B2 (ja) 2000-07-12 2000-07-12 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2002026184A JP2002026184A (ja) 2002-01-25
JP4477202B2 true JP4477202B2 (ja) 2010-06-09

Family

ID=18707247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000211073A Expired - Lifetime JP4477202B2 (ja) 2000-07-12 2000-07-12 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US6611049B2 (ja)
JP (1) JP4477202B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856006B2 (en) * 2002-03-28 2005-02-15 Siliconix Taiwan Ltd Encapsulation method and leadframe for leadless semiconductor packages
JP3789443B2 (ja) * 2003-09-01 2006-06-21 Ｎｅｃエレクトロニクス株式会社 樹脂封止型半導体装置
EP1523043B1 (en) 2003-10-06 2011-12-28 Semiconductor Energy Laboratory Co., Ltd. Optical sensor and method for manufacturing the same
US20050104251A1 (en) * 2003-11-18 2005-05-19 Lingsen Precision Industries, Ltd. Integrated circuit chip packaging process
JP4338666B2 (ja) * 2005-03-31 2009-10-07 三洋電機株式会社 電子部品搭載用パッケージ及びパッケージ集合基板
WO2006112337A1 (ja) * 2005-04-15 2006-10-26 Rohm Co., Ltd. 半導体装置および半導体装置の製造方法
US8064211B2 (en) * 2006-08-31 2011-11-22 Tdk Corporation Passive component and electronic component module
US8207589B2 (en) 2007-02-15 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device, and method for manufacturing photoelectric conversion device
KR101463074B1 (ko) * 2008-01-10 2014-11-21 페어차일드코리아반도체 주식회사 리드리스 패키지
JP5495495B2 (ja) * 2008-02-18 2014-05-21 シチズン電子株式会社 表面実装型発光ダイオード
JP2010025822A (ja) * 2008-07-22 2010-02-04 Alps Electric Co Ltd 物理量センサ及びその製造方法
JP2010060464A (ja) * 2008-09-04 2010-03-18 Alps Electric Co Ltd 物理量センサ
US20110163432A1 (en) * 2009-11-26 2011-07-07 Panasonic Corporation Semiconductor device and method of manufacturing the same
JP5480923B2 (ja) 2011-05-13 2014-04-23 シャープ株式会社 半導体モジュールの製造方法及び半導体モジュール
JP6034175B2 (ja) * 2012-01-10 2016-11-30 ローム株式会社 Ｌｅｄモジュール
WO2016098628A1 (ja) * 2014-12-17 2016-06-23 株式会社 村田製作所 積層セラミック電子部品およびその製造方法
DE102015111492B4 (de) 2015-07-15 2023-02-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelemente und Verfahren zur Herstellung von Bauelementen
FR3040532B1 (fr) 2015-08-31 2017-10-13 St Microelectronics Tours Sas Puce a montage en surface
JP6986385B2 (ja) * 2016-08-22 2021-12-22 ローム株式会社 半導体装置、半導体装置の実装構造
US11309237B2 (en) * 2019-09-27 2022-04-19 Stmicroelectronics S.R.L. Semiconductor package with wettable slot structures

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4819041A (en) * 1983-12-30 1989-04-04 Amp Incorporated Surface mounted integrated circuit chip package and method for making same
JP2734463B2 (ja) * 1989-04-27 1998-03-30 株式会社日立製作所 半導体装置
US5834799A (en) * 1989-08-28 1998-11-10 Lsi Logic Optically transmissive preformed planar structures
US5212115A (en) * 1991-03-04 1993-05-18 Motorola, Inc. Method for microelectronic device packaging employing capacitively coupled connections
JPH07142627A (ja) * 1993-11-18 1995-06-02 Fujitsu Ltd 半導体装置及びその製造方法
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
JP4086123B2 (ja) 1998-02-10 2008-05-14 ローム株式会社 半導体装置
EP1058307A1 (en) * 1999-06-03 2000-12-06 Alps Electric Co., Ltd. Electronic unit effectively utilizing circuit board surface

Also Published As

Publication number Publication date
US20030209788A1 (en) 2003-11-13
US6611049B2 (en) 2003-08-26
US6913950B2 (en) 2005-07-05
JP2002026184A (ja) 2002-01-25
US20020060342A1 (en) 2002-05-23

Similar Documents

Publication Publication Date Title
JP4477202B2 (ja) 半導体装置およびその製造方法
JP3266505B2 (ja) 多層回路基板
JP5678085B2 (ja) 配線基板、電子装置および多数個取り配線基板
JP2017201659A (ja) 電子部品およびその製造方法
JP4981696B2 (ja) パッケージ
EP3030060B1 (en) Wiring base plate and electronic device
JPH01261849A (ja) 半導体装置の製造方法
JPS5821847A (ja) 電子部品取付用構成体の製造方法
JP5855822B2 (ja) 多数個取り配線基板
JP4651152B2 (ja) 多数個取りセラミック配線基板
JP6166194B2 (ja) 配線基板、電子装置および電子モジュール
JP4272507B2 (ja) 多数個取り配線基板
JP3538774B2 (ja) 配線基板
JP2006049812A (ja) 半導体デバイス用パッケージおよびその製造方法
JP4084814B2 (ja) 配線基板
JP2004055985A (ja) セラミックパッケージ及び電子装置
JP7125002B2 (ja) 電子部品パッケージの製造方法
TWI814424B (zh) 薄型化半導體封裝件及其封裝方法
JP2001203301A (ja) 樹脂封止型半導体装置及びその製造方法
JP2000058995A (ja) セラミック回路基板及び半導体モジュール
JP3878842B2 (ja) 多数個取り配線基板
JP2840293B2 (ja) Ｔａｂ用テープ及びこれを用いた半導体装置
JP2005317595A (ja) 配線基板の製造方法
JP3313233B2 (ja) 半導体装置
JP6506132B2 (ja) 多数個取り配線基板および配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100311

R150 Certificate of patent or registration of utility model

Ref document number: 4477202

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term