JPS5821847A - 電子部品取付用構成体の製造方法 - Google Patents
電子部品取付用構成体の製造方法Info
- Publication number
- JPS5821847A JPS5821847A JP56120245A JP12024581A JPS5821847A JP S5821847 A JPS5821847 A JP S5821847A JP 56120245 A JP56120245 A JP 56120245A JP 12024581 A JP12024581 A JP 12024581A JP S5821847 A JPS5821847 A JP S5821847A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- insulating layer
- substrate
- layer
- wall member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
- H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Casings For Electric Apparatus (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体素子等の電子部品を取り付けるために使
用される構成体及びその製造方法に関するものである。
用される構成体及びその製造方法に関するものである。
ここで、構成体とは基板及び壁部材を有し、電子部品を
気密に封止する容器だけでなく、壁部材を特別に必要と
しない形式の電子部品支持用の基板をも含んでいる。
気密に封止する容器だけでなく、壁部材を特別に必要と
しない形式の電子部品支持用の基板をも含んでいる。
一般に、この脛の電子部品取付用構成体の一つとして、
超高周波半導体素子を収納するための容器がある。この
よう々容器には、半導体素子の各電極と電気的に接続さ
れるメタライズ層が被着され、且つ、外部引出リードが
ロー材を３− 用いて各メタライズ層に取り付けられているのが普通で
ある。このような超高周波素子用容器では、メタライズ
層、外部引出リード等による寄生インダクタンス及び寄
生容量を出来るだけ小さくすることが要求される。
超高周波半導体素子を収納するための容器がある。この
よう々容器には、半導体素子の各電極と電気的に接続さ
れるメタライズ層が被着され、且つ、外部引出リードが
ロー材を３− 用いて各メタライズ層に取り付けられているのが普通で
ある。このような超高周波素子用容器では、メタライズ
層、外部引出リード等による寄生インダクタンス及び寄
生容量を出来るだけ小さくすることが要求される。
従来、寄生インダクタンス及び寄生容量を減少させるた
めに、壁部材上に封止される蓋部材を導体によって形成
し、この蓋部材と基板上の半導体素子とを壁部材の内側
面に形成されたメタライズ層によって電気的に接続した
半導体素子用容器が提案されている〆（特願昭５５年第
７８００１号明細書参照）。また、当該明細書には。
めに、壁部材上に封止される蓋部材を導体によって形成
し、この蓋部材と基板上の半導体素子とを壁部材の内側
面に形成されたメタライズ層によって電気的に接続した
半導体素子用容器が提案されている〆（特願昭５５年第
７８００１号明細書参照）。また、当該明細書には。
壁部材の内側面に所定幅のメタライズ層を形成するため
に、壁部材の内側面に溝を形成し、この溝にのみメタラ
イズ層を残す方法も記載されている。
に、壁部材の内側面に溝を形成し、この溝にのみメタラ
イズ層を残す方法も記載されている。
上述した提案によれば、確かに容器に寄生する容量及び
インダクタンスを軽減することが可能である。しかしな
がら、半導体素子を搭載した基板表面上のメタライズ層
が内側面に被着さ４− れだメタライズ層と連続している場合、半導体素子を取
り付けるための口〜材（例えば、Ａｕ−８ｉ）が基板上
のメタライズ層を流れると共に。
インダクタンスを軽減することが可能である。しかしな
がら、半導体素子を搭載した基板表面上のメタライズ層
が内側面に被着さ４− れだメタライズ層と連続している場合、半導体素子を取
り付けるための口〜材（例えば、Ａｕ−８ｉ）が基板上
のメタライズ層を流れると共に。
内側面上のメタライズ層を伝って壁部材の上端部に這い
上り、この結果、蓋部材と壁部材とのシールが十分でな
くなるという現象が見い出された。更に、蓋部材は壁部
材の上端部ＩＣＡｕ−８ｎ等のロー材によりロー材され
るが、このロー材の際、ロー材が壁部材内側面のメタラ
イズ層を伝って基板上に流出し、壁部材と蓋部材とのシ
ール性を損なったり、あるいは、ボンディングした金属
配線が侵食されたりして剥離や切断が生じる場合があっ
た。
上り、この結果、蓋部材と壁部材とのシールが十分でな
くなるという現象が見い出された。更に、蓋部材は壁部
材の上端部ＩＣＡｕ−８ｎ等のロー材によりロー材され
るが、このロー材の際、ロー材が壁部材内側面のメタラ
イズ層を伝って基板上に流出し、壁部材と蓋部材とのシ
ール性を損なったり、あるいは、ボンディングした金属
配線が侵食されたりして剥離や切断が生じる場合があっ
た。
このように、ロー材がメタライズ層を伝って這い上った
り、あるいはメタライズ層を通って流出する現象は基板
の外周面にメタライズ層を形成し、このメタライズ層と
外部引出リードとをロー材を用いて接着した場合にも同
様に観察された。
り、あるいはメタライズ層を通って流出する現象は基板
の外周面にメタライズ層を形成し、このメタライズ層と
外部引出リードとをロー材を用いて接着した場合にも同
様に観察された。
本発明の目的は側面に被着されたメタライズ層を伝って
ロー材が流れるのを防ｌ二することができる電子部品数
（＝ｊ用溝構成体提供することである。
ロー材が流れるのを防ｌ二することができる電子部品数
（＝ｊ用溝構成体提供することである。
本発明の他の目的はロー材の這い上り及び流出の現象を
防止できる壁部材を備えた電子部品数利用構成体の製造
方法を提供することである。
防止できる壁部材を備えた電子部品数利用構成体の製造
方法を提供することである。
以下１図面を参照して説明する。
第１図乃至第６図を参照すると１本発明の第１の実施例
に係る電子部品取付用構成体は超高周波帯用電界効果ト
ランジスタ（ＦＥＴ）チップ２０（第２図及び第６図参
照）を収納するための容器を形成している。第１図に示
すように、この容器はセラミック基板２１．この基板２
１」二【内側に空間を残して搭載されたセラミック壁部
利２２、及びこの壁部材２２の上端に取り付けられた蓋
部材２６とを有している。この実施例における偏部材２
３は昭和５５年特願第７８，００１号明細書の場合と同
様に、 Ｃｕあるいはコバー等の金属によって形成され
、この金属製蓋部材２６はＡ ｕ −Ｓ ｎ等のロー材
２４によって壁部材２２上にシールされている。この蓋
部材２３はＦＥＴチップ２０のソースと接続され、ソー
ス電極として役立つ。
に係る電子部品取付用構成体は超高周波帯用電界効果ト
ランジスタ（ＦＥＴ）チップ２０（第２図及び第６図参
照）を収納するための容器を形成している。第１図に示
すように、この容器はセラミック基板２１．この基板２
１」二【内側に空間を残して搭載されたセラミック壁部
利２２、及びこの壁部材２２の上端に取り付けられた蓋
部材２６とを有している。この実施例における偏部材２
３は昭和５５年特願第７８，００１号明細書の場合と同
様に、 Ｃｕあるいはコバー等の金属によって形成され
、この金属製蓋部材２６はＡ ｕ −Ｓ ｎ等のロー材
２４によって壁部材２２上にシールされている。この蓋
部材２３はＦＥＴチップ２０のソースと接続され、ソー
ス電極として役立つ。
更に第１図を参照すると、基板２１の外周面には、壁部
材２２で囲まれた空間捷で延びるメタライズ層２５が被
着されており、このメタライズ層２５上に、ロー材（図
示せず）により、外部引出リード２６及び２７が取り付
けられている。
材２２で囲まれた空間捷で延びるメタライズ層２５が被
着されており、このメタライズ層２５上に、ロー材（図
示せず）により、外部引出リード２６及び２７が取り付
けられている。
ここでは、第１図の左側のリード２６はゲート電極とし
て役立ち、右側のリード２７ハドレイン電極としての機
能をもつものとする。
て役立ち、右側のリード２７ハドレイン電極としての機
能をもつものとする。
ここで、第２図及び第６図を参照すると、基板２１の一
主面上には、その主面の中央部を横切るよって被着され
たソース用メタライズ層２８が設けられており、このソ
ース用メタライズ層２８は壁部材２２の内側面を通って
、壁部材２２の上端まで達している。したがって、第６
図に示すように、ロー材２４を介して金属製の蓋部材２
３が壁部材２２の上端に取り付けられた場合。
主面上には、その主面の中央部を横切るよって被着され
たソース用メタライズ層２８が設けられており、このソ
ース用メタライズ層２８は壁部材２２の内側面を通って
、壁部材２２の上端まで達している。したがって、第６
図に示すように、ロー材２４を介して金属製の蓋部材２
３が壁部材２２の上端に取り付けられた場合。
ソース用メタライズ層２８は蓋部材２３と電気的７−
に接続された状態に々る。
基板２１の主面」二には、第２図に示すように。
ゲートリード２６と接続されるゲートメタライズ層及び
ドレインリード２７と接続されるドレインメタライズ層
が被着される。
ドレインリード２７と接続されるドレインメタライズ層
が被着される。
ＦＥＴチップ２０はソースメタライズ層２８」二にＡｕ
−８ｔ等のロー材２９によって取り伺けられると共に、
金属側＠６０を用いて、各メタライズ層とチップ２０上
の電極との接続がボンディングにより行なわれる。
−８ｔ等のロー材２９によって取り伺けられると共に、
金属側＠６０を用いて、各メタライズ層とチップ２０上
の電極との接続がボンディングにより行なわれる。
第２図及び第６図を更に参照すると、壁部材２２の内側
面のうち、ソースメタライズ層２８が被着された部分に
は、溝３１が設けられてお９゜内側面上のメタライズ層
２８上この溝３１の中にのみ被着されている。このよう
な構造を採用した場合、壁部材２２の内側面上のメタラ
イズ層２８は溝３１の幅及び高さによって定まるから。
面のうち、ソースメタライズ層２８が被着された部分に
は、溝３１が設けられてお９゜内側面上のメタライズ層
２８上この溝３１の中にのみ被着されている。このよう
な構造を採用した場合、壁部材２２の内側面上のメタラ
イズ層２８は溝３１の幅及び高さによって定まるから。
メタライズ層２８のインダクタンス等を設計値通りの値
にすることが可能である。
にすることが可能である。
しかしながら、上述した構造の容器では。
８−
ＦＥＴチップ２０をロー材２９によりソースメタライズ
層２８上にマウントした場合、ロー材２９がメタライズ
層２８上に流れ出し、壁部材２２に達するだけでなく、
壁部材２２の内壁面上のメタライズ層２８を伝って這い
」ニジ、遂には、壁部材２２の上端にも及ぶという現象
が見られた。
層２８上にマウントした場合、ロー材２９がメタライズ
層２８上に流れ出し、壁部材２２に達するだけでなく、
壁部材２２の内壁面上のメタライズ層２８を伝って這い
」ニジ、遂には、壁部材２２の上端にも及ぶという現象
が見られた。
ＦＥＴチップ２０をマウントするためのロー材２９は蓋
部材２６をシールするだめのロー利２４とは異なってい
るから、 ＦＥＴチップ２０をマウントするロー材２９
が壁部材２２の上端に流出すると。
部材２６をシールするだめのロー利２４とは異なってい
るから、 ＦＥＴチップ２０をマウントするロー材２９
が壁部材２２の上端に流出すると。
蓋部材２６のシールに悪影響を及ぼし、充分な気密性が
達成できなくなってしまう。一方、蓋部材２６の取付け
の際、蓋部材２６を取シ付けるだめのロー材２４も壁部
材２２の内側面上のメタライズ層２８を伝って流出し、
これによっても。
達成できなくなってしまう。一方、蓋部材２６の取付け
の際、蓋部材２６を取シ付けるだめのロー材２４も壁部
材２２の内側面上のメタライズ層２８を伝って流出し、
これによっても。
気密性が損なわれることが多い。更に、基板２１」二の
メタライズ層２８上をロー材２４が流れだ場合、一旦ボ
ンディングされた金属細線６０が剥離したシ、あるいは
、断線するという事故が生じ易くなる。
メタライズ層２８上をロー材２４が流れだ場合、一旦ボ
ンディングされた金属細線６０が剥離したシ、あるいは
、断線するという事故が生じ易くなる。
第２図及び第６図に示す実施例では、壁部材２２の内側
面に設けられた溝３１上のソースメクライズ層２８を全
面にわたって基板２１のセラミックと同じ材質の絶縁層
６２によって被覆している。このように、ロー材による
チップ２０のマウノト工程及び蓋部材２６のシール工程
の前に、絶縁層３２によって壁部材２２の内壁面上のメ
タライス層２８を覆っておくことにより、以後性なわれ
るロー材を用いた工程の際、ロー利が流出するのを防止
することができる。したがって、蓋部材２６のシール性
は向上すると共に。
面に設けられた溝３１上のソースメクライズ層２８を全
面にわたって基板２１のセラミックと同じ材質の絶縁層
６２によって被覆している。このように、ロー材による
チップ２０のマウノト工程及び蓋部材２６のシール工程
の前に、絶縁層３２によって壁部材２２の内壁面上のメ
タライス層２８を覆っておくことにより、以後性なわれ
るロー材を用いた工程の際、ロー利が流出するのを防止
することができる。したがって、蓋部材２６のシール性
は向上すると共に。
金属細線６０の剥離、断線による不良も防止できる。
壁部材２２の溝６１にのみメタライズ層２８及び絶縁層
６２を残す方法については先に引用した昭和５５年特許
願第７８００１号明細書に詳述しであるから、ここでは
概略的な説明にとどめる。
６２を残す方法については先に引用した昭和５５年特許
願第７８００１号明細書に詳述しであるから、ここでは
概略的な説明にとどめる。
捷ず、第２図に示す一対の溝６１を両端とする第１の開
孔を未焼結セラミックシート（以下。
孔を未焼結セラミックシート（以下。
グリーンシートと呼ぶ）に穿設する。次に、第１の開孔
の内側面に、メタライズ層を被着した稜、少なくともこ
のメタライズ層上には、スクリーン印刷法等によシ、ア
ルミナを主成分とする絶縁層を形成する。続いて２両端
を残して第１の開孔と交叉する第２の開孔をあけ、溝３
１の部分にのみ、メタライズ層２８及び絶縁層６２を残
して、他の部分におけるメタライズ層及び絶縁層を除去
する。これによって、第２図に示すような壁部材２２を
製作することができる。
の内側面に、メタライズ層を被着した稜、少なくともこ
のメタライズ層上には、スクリーン印刷法等によシ、ア
ルミナを主成分とする絶縁層を形成する。続いて２両端
を残して第１の開孔と交叉する第２の開孔をあけ、溝３
１の部分にのみ、メタライズ層２８及び絶縁層６２を残
して、他の部分におけるメタライズ層及び絶縁層を除去
する。これによって、第２図に示すような壁部材２２を
製作することができる。
以後、メタライズ層を形成された基板２１と焼結して、
壁部材２２と基板２１とを一体化すること及びロー材を
用いてＦＥＴチップ２ｏ及び蓋部材２６を取り伺けるこ
と等は従来の場合と同じである。
壁部材２２と基板２１とを一体化すること及びロー材を
用いてＦＥＴチップ２ｏ及び蓋部材２６を取り伺けるこ
と等は従来の場合と同じである。
第４図及び第５図を参照すると９本発明の第２の実施例
に係る電子部品取付用構成体はバイポーラ型トランジス
タチップ２０’を収納するのに適した構造を備えている
。この実施例は矩形形状の基板２１．この基板２１上に
内側に空間を残して搭載された壁部材２２．及びこの壁
部材２２１１− の上端にロー材（例えば、Ａｕ−８ｎ）２４を用いてシ
ールされる絶縁体にメタライズ層６ｏが形成された蓋部
利（金属製でもよい）２６を備えている。更に、この例
では、壁部材２２の内側面に形成された溝６１にメタラ
イズ層２８が被着され。
に係る電子部品取付用構成体はバイポーラ型トランジス
タチップ２０’を収納するのに適した構造を備えている
。この実施例は矩形形状の基板２１．この基板２１上に
内側に空間を残して搭載された壁部材２２．及びこの壁
部材２２１１− の上端にロー材（例えば、Ａｕ−８ｎ）２４を用いてシ
ールされる絶縁体にメタライズ層６ｏが形成された蓋部
利（金属製でもよい）２６を備えている。更に、この例
では、壁部材２２の内側面に形成された溝６１にメタラ
イズ層２８が被着され。
且つ、この内側面」二のメタライズ層２８ハアルミナ等
の絶縁層３２によって被覆されている。
の絶縁層３２によって被覆されている。
内側面上のメタライズ層２８は壁部材２２ノ上端面上に
も延在し、ツタライズ延長部６４を形成している。
も延在し、ツタライズ延長部６４を形成している。
一方９基板２１の主面上には、内側面」二のメタライズ
層２８と電気的に接続された一対のエミッタメタライズ
層３５を有し、このエミッタメタライズ層３５は基板２
１の外周に沿って被着された外周面メタライズ層６６を
通して、エミッタリード３７に接続されている（第５図
参照）。
層２８と電気的に接続された一対のエミッタメタライズ
層３５を有し、このエミッタメタライズ層３５は基板２
１の外周に沿って被着された外周面メタライズ層６６を
通して、エミッタリード３７に接続されている（第５図
参照）。
捷だ、これらエミッタリード６７はＡｇ−Ｃｕ等のロー
月６８を用いて外周面メタライズ層６６に固着されてい
る。尚、この実施例の場合、基板２１の外周に沿って設
けられた四部中に外周面メタ１２− ライズ層６６が形成されており、且つ、ロー材３８゛は
メニスカス形状を有しているため、各リード３７の接着
強度は極めて高い。
月６８を用いて外周面メタライズ層６６に固着されてい
る。尚、この実施例の場合、基板２１の外周に沿って設
けられた四部中に外周面メタ１２− ライズ層６６が形成されており、且つ、ロー材３８゛は
メニスカス形状を有しているため、各リード３７の接着
強度は極めて高い。
第４図において、基板２１の主面上には、上述したエミ
ッタパターン６５のほかに、ベースメタライズ層及びト
ランジスタチップ２０’がマウントされたコレクタメタ
ライズ層が設けられ。
ッタパターン６５のほかに、ベースメタライズ層及びト
ランジスタチップ２０’がマウントされたコレクタメタ
ライズ層が設けられ。
これらベース及びコレクタツタライズ層はベースリード
４１及びコレクタリード４２にそれぞれ接続されている
。
４１及びコレクタリード４２にそれぞれ接続されている
。
この実施例では壁部材２２の内側面にメタライズ層２８
を形成し、この層を壁部材２２の上端面上のメタライズ
延長部６４及びリード３７と電気的に接続している。一
般に、壁部材２２の上端面及びリード３７．４１ 、４
２上にはＮｉ又はＡｕメッキ等が施されるのが普通であ
るから、前述した構成をとることにより、メッキの際、
壁部材２２の」二端面、エミッタリード６７を同電位に
保持することができる。このことはメッキの際。
を形成し、この層を壁部材２２の上端面上のメタライズ
延長部６４及びリード３７と電気的に接続している。一
般に、壁部材２２の上端面及びリード３７．４１ 、４
２上にはＮｉ又はＡｕメッキ等が施されるのが普通であ
るから、前述した構成をとることにより、メッキの際、
壁部材２２の」二端面、エミッタリード６７を同電位に
保持することができる。このことはメッキの際。
メッキされるべき各リード及びメタライズ層間を電気的
に同電位にするだめの接続配線作業が著しく簡略化でき
ることを意味している。
に同電位にするだめの接続配線作業が著しく簡略化でき
ることを意味している。
次に、第６図及び第７図をも併せ参照して。
第２の実施例に係る容器の製造方法を説明する。
第６図に示すように、基板２１となるべきグリーンシー
ト４６上に、スルーホール４４が穿設される。このスル
ーホール４４は破線で区分された個々の基板２１となる
べき領域の区分線上にあけられている。このような状態
で、スルーホール４４内及び上下面には必要なメタライ
ズ層が形成される。
ト４６上に、スルーホール４４が穿設される。このスル
ーホール４４は破線で区分された個々の基板２１となる
べき領域の区分線上にあけられている。このような状態
で、スルーホール４４内及び上下面には必要なメタライ
ズ層が形成される。
一方、壁部材２２を形成するためのグリーンシート４６
上には、破線で示された個々の壁部材の領域内に、まず
、破線で示すような第１の開孔４７が形成される。との
破線で示された第１の開孔４７の内側に、メタライズ層
が形成され、続いて絶縁層が被着される。このような状
態で、実線で示すように、第１の開孔４７と一部を残し
て交叉する第２の開孔４８が形成される。この結果、第
１の開化４７の第２の開孔４８と交叉する部分のメタラ
イズ層及び絶縁層は除去され、第４図に示すように、壁
部材２２の溝６１にのみ、メタライズ層２８及び絶縁層
６２が残される。
上には、破線で示された個々の壁部材の領域内に、まず
、破線で示すような第１の開孔４７が形成される。との
破線で示された第１の開孔４７の内側に、メタライズ層
が形成され、続いて絶縁層が被着される。このような状
態で、実線で示すように、第１の開孔４７と一部を残し
て交叉する第２の開孔４８が形成される。この結果、第
１の開化４７の第２の開孔４８と交叉する部分のメタラ
イズ層及び絶縁層は除去され、第４図に示すように、壁
部材２２の溝６１にのみ、メタライズ層２８及び絶縁層
６２が残される。
次に、上述した処理を施しだグリーンシート４６と４６
とを貼り合せ、 １６００℃程度の湿潤水素を含んだ
還元雰囲気内で一体焼結した後、第６図及び第７図の破
線（区画線）に沿って切断し、製品単位毎に分離する。
とを貼り合せ、 １６００℃程度の湿潤水素を含んだ
還元雰囲気内で一体焼結した後、第６図及び第７図の破
線（区画線）に沿って切断し、製品単位毎に分離する。
次坪、露出しているメタライズ層表面にＮｉメッキ等を
施し、更に。
施し、更に。
Ａｇ−Ｃｕ等のロー材３８を用いてエミッタリード３７
、ベースリード４１．及びコレクタリード４２が取り付
けられる。続いて、Ｎｉ又はＡｕメッキを行々い、容器
を構成する。以後、トランジスタチップ２０′をコレク
タメタライズ層上にＡｕ −８ｉ等のロー材を用いて搭
載し、トランジスタチップ２０’ｌの電極を金属細線を
用いて基板２１上のメタライズ層と電気的に接続すると
共に。
、ベースリード４１．及びコレクタリード４２が取り付
けられる。続いて、Ｎｉ又はＡｕメッキを行々い、容器
を構成する。以後、トランジスタチップ２０′をコレク
タメタライズ層上にＡｕ −８ｉ等のロー材を用いて搭
載し、トランジスタチップ２０’ｌの電極を金属細線を
用いて基板２１上のメタライズ層と電気的に接続すると
共に。
蓋部材２３をロー材２４により壁部材２２の上端に封着
する。
する。
１５−
このような構造では、壁部材２２の内側面上のツタライ
ズ層２８が絶縁層６２で被覆されているから、蓋部材２
３の封着の際、ロー材２４が内側面上のメタライズ層２
８を伝って流出するのを防止できる。しだがって、蓋部
材２６の気密性を高めることができると共に、ロー材２
４の流出による基板２１上のメタライズ層の汚染をも防
止できる。この例では、チップ２０′をマウントする際
のロー材の流出はコレクタメタライズ層」二に限られ、
壁部材２２の上端面」二に及ぶことはない。
ズ層２８が絶縁層６２で被覆されているから、蓋部材２
３の封着の際、ロー材２４が内側面上のメタライズ層２
８を伝って流出するのを防止できる。しだがって、蓋部
材２６の気密性を高めることができると共に、ロー材２
４の流出による基板２１上のメタライズ層の汚染をも防
止できる。この例では、チップ２０′をマウントする際
のロー材の流出はコレクタメタライズ層」二に限られ、
壁部材２２の上端面」二に及ぶことはない。
第８図を参照して、第４図及び第５図に示すような内側
面に溝３１を有する壁部材２２の製造方法のもう一つの
例を説明する。第７図の場合と同様に、グリーンシート
４６を用意し１個々の壁部材となるべき領域（区分線５
１内の領域）に、それぞれ一対のスルーホール５２をあ
ける。
面に溝３１を有する壁部材２２の製造方法のもう一つの
例を説明する。第７図の場合と同様に、グリーンシート
４６を用意し１個々の壁部材となるべき領域（区分線５
１内の領域）に、それぞれ一対のスルーホール５２をあ
ける。
次に、スルーホール５２内に、メタライズ層及び絶縁層
を順次被着する。続いて、金型を用いて、破線で示され
た切断線５３に沿って開孔を１６− あける。とれによって、スルーホール５２ノ内側の半分
は切り落とされ、外側半分のみが残る。
を順次被着する。続いて、金型を用いて、破線で示され
た切断線５３に沿って開孔を１６− あける。とれによって、スルーホール５２ノ内側の半分
は切り落とされ、外側半分のみが残る。
外側半分のスルーホール５２の側面にはメタライズ層及
び絶縁層が被着されている。したがって、この方法によ
っても、第４図及び第５図に示した壁部材２２を製作す
ることができる。
び絶縁層が被着されている。したがって、この方法によ
っても、第４図及び第５図に示した壁部材２２を製作す
ることができる。
第９図及び第１０図を参照すると１本発明の第６の実施
例に係る電子部品用構成体は第２の実施例と同様に、バ
イポーラ型トランジスタを収納するのに適したツタライ
ズ層を基板２１の主面上に有している。この実施例では
壁部材２２の外側面に溝３１が形成されており、との溝
６１が基板２１の外周面に形成された凹部と連続してい
る。溝６１を規定する基板２１の外周面上には、メタラ
イズ層２８及び絶縁層３２が形成されており、且つ、メ
タライズ層２８は基板２１上のエミッタメタライズ層及
び基板２１の外周面上の凹部に形成された外周面メタラ
イズ層３６と電気的に接続されている。第１０図に示さ
れた基板２１は第６図と同様なグリーンシート４３から
製作できる。
例に係る電子部品用構成体は第２の実施例と同様に、バ
イポーラ型トランジスタを収納するのに適したツタライ
ズ層を基板２１の主面上に有している。この実施例では
壁部材２２の外側面に溝３１が形成されており、との溝
６１が基板２１の外周面に形成された凹部と連続してい
る。溝６１を規定する基板２１の外周面上には、メタラ
イズ層２８及び絶縁層３２が形成されており、且つ、メ
タライズ層２８は基板２１上のエミッタメタライズ層及
び基板２１の外周面上の凹部に形成された外周面メタラ
イズ層３６と電気的に接続されている。第１０図に示さ
れた基板２１は第６図と同様なグリーンシート４３から
製作できる。
第１０図において、リード３７がＡｇ−Ｃｕ等のロー材
３８によって取シ付けられた場合、絶縁層３２がなけれ
ばロー材３８は壁部材２２の外側面上のツタライズ層２
８を伝って壁部材２２の上端に達し、蓋部材のシール性
を悪くしてしまう。
３８によって取シ付けられた場合、絶縁層３２がなけれ
ばロー材３８は壁部材２２の外側面上のツタライズ層２
８を伝って壁部材２２の上端に達し、蓋部材のシール性
を悪くしてしまう。
しかし、壁部材２２上のメタライズ層２８上には絶縁層
５１が被着されているから、前述したロー材の這い上り
の現象は生じない。筒、壁部材２２の上端のメタライズ
層６４とリード３７との導通をとるのは、第２の実施例
の場合と同様に。
５１が被着されているから、前述したロー材の這い上り
の現象は生じない。筒、壁部材２２の上端のメタライズ
層６４とリード３７との導通をとるのは、第２の実施例
の場合と同様に。
後で行なわれるメソキ工程を簡略化するためである。
第１１図を参照して、第９図及び第１０図に示された壁
部材２２の製作方法を説明する。まず。
部材２２の製作方法を説明する。まず。
グリーンシート４６を用意し、破線で示す区画線のうち
、縦方向の区画線に沿って、一対のスルーホールｓ４ヲ
アｌｒｊる。次に、スルーホール５４の内側面にメタラ
イズ層及び絶縁層を被着する。続いて、中央部に開孔５
５を設け、基板用のグリーンシート（第６図参照）と重
ね合せて焼結する。以後の工程は第２の実施例と同様で
あるので、説明を省略する。
、縦方向の区画線に沿って、一対のスルーホールｓ４ヲ
アｌｒｊる。次に、スルーホール５４の内側面にメタラ
イズ層及び絶縁層を被着する。続いて、中央部に開孔５
５を設け、基板用のグリーンシート（第６図参照）と重
ね合せて焼結する。以後の工程は第２の実施例と同様で
あるので、説明を省略する。
第１２図を参照すると９本発明の第３の実施例の変形に
係る電子部品取付用構成体は壁部材２２の外側面から基
板２１の外周面まで延びるように絶縁層３２が被着され
ている。
係る電子部品取付用構成体は壁部材２２の外側面から基
板２１の外周面まで延びるように絶縁層３２が被着され
ている。
第１３図及び第１４図を参照すると９本発明の第４の実
施例に係る電子部品取付用構成体は樹脂封止に適した構
造を備えた支持基板２１である。この実施例における支
持基板２１は円形形状の焼結されたセラミックからなり
、この基板２１にメタライズ層がスクリーン印刷法によ
り被着されている。具体的に述べると、半導体チップ（
ここでは、バイポーラ型トランジスタ）２０′が搭載さ
れるべきコレクタメタライズ層５６゜ベースメタライズ
層５７．及びエミッタメタライズ層５８が基板２１の表
面上に形成されておシ。
施例に係る電子部品取付用構成体は樹脂封止に適した構
造を備えた支持基板２１である。この実施例における支
持基板２１は円形形状の焼結されたセラミックからなり
、この基板２１にメタライズ層がスクリーン印刷法によ
り被着されている。具体的に述べると、半導体チップ（
ここでは、バイポーラ型トランジスタ）２０′が搭載さ
れるべきコレクタメタライズ層５６゜ベースメタライズ
層５７．及びエミッタメタライズ層５８が基板２１の表
面上に形成されておシ。
各メタライズ層５６．５７．５８は基板２１の外周面を
通って、基板２１の裏面に達している。
通って、基板２１の裏面に達している。
１９−
各メタライズ層５６〜５８の基板２１の外周面に位置す
る部分には、基板２１と同材質の絶縁層３２がスクリー
ン印刷法等により設けられている。この絶縁層３２は基
板２１の外周面の各ツタライズ層５６〜５８の一部を横
切るように。
る部分には、基板２１と同材質の絶縁層３２がスクリー
ン印刷法等により設けられている。この絶縁層３２は基
板２１の外周面の各ツタライズ層５６〜５８の一部を横
切るように。
基板２１の表面に近接した外周面位置に形成されている
。各メタライズ層５６〜５８及び絶縁層６２が被着され
た後、一旦、 １４００’Ｃの還元雰囲気で焼成が行
なわれ９次に、基板２１の裏面に位置する各ツタライズ
層５６〜５８の絶縁層６２の下部領域にロー材６８を使
用してエミッタリード３７．ベースリッド４１．及びコ
レクタリード４２を取り伺ける。この構成では、ロー月
６８が外周面メタライズ層下部のメニスカス部から這い
」二るのを絶縁層６２によって阻止しているから、基板
２１の表面のメタライズ層がロー材３８によって汚染さ
れない。したがって、半導体チップ２０’がコレクタメ
タライズ層５６上にマウントされ、チップ２０′」二の
電極と各メタライズ層とが金属細線３０によって接続さ
れても。
。各メタライズ層５６〜５８及び絶縁層６２が被着され
た後、一旦、 １４００’Ｃの還元雰囲気で焼成が行
なわれ９次に、基板２１の裏面に位置する各ツタライズ
層５６〜５８の絶縁層６２の下部領域にロー材６８を使
用してエミッタリード３７．ベースリッド４１．及びコ
レクタリード４２を取り伺ける。この構成では、ロー月
６８が外周面メタライズ層下部のメニスカス部から這い
」二るのを絶縁層６２によって阻止しているから、基板
２１の表面のメタライズ層がロー材３８によって汚染さ
れない。したがって、半導体チップ２０’がコレクタメ
タライズ層５６上にマウントされ、チップ２０′」二の
電極と各メタライズ層とが金属細線３０によって接続さ
れても。
−２〇−
金属細線６０の剥離、あるいは接続不良等を少なくでき
る。
る。
更に、この実施例では、絶縁層６２を基板２１の外周面
に被着しているから、絶縁層３２の占める面積を実際上
無視できる。しだがって、基板２１０面積を拡大するこ
となく、ロー材３８の流れを停止することが可能である
。
に被着しているから、絶縁層３２の占める面積を実際上
無視できる。しだがって、基板２１０面積を拡大するこ
となく、ロー材３８の流れを停止することが可能である
。
第４の実施例では、基板２１の外周面を何等加工するこ
となく直接メタライズ層を被着したが、第２又は第３の
実施例のように、外周面に四部を形成し、四部にメタラ
イズ層及び絶縁層を順次被着させる構成を採用してもよ
い。更に。
となく直接メタライズ層を被着したが、第２又は第３の
実施例のように、外周面に四部を形成し、四部にメタラ
イズ層及び絶縁層を順次被着させる構成を採用してもよ
い。更に。
第４の実施例は焼結されたセラミック基板を用いたがグ
リーンシートを用いてもよい。また。
リーンシートを用いてもよい。また。
基板の形状は円形で々くてもよい。第１４図の電子部品
取付用構成体は第１４図の状態で用途に供されてもよい
し、−１だ、樹脂封止が行なわれてもよい。
取付用構成体は第１４図の状態で用途に供されてもよい
し、−１だ、樹脂封止が行なわれてもよい。
以上１本発明の実施例について説明しだが。
種々の変形が可能であることは言うまでもない。
例えば、第１乃至第６の実施例において、壁部材の内外
両側面」−に、メタライズ層及び絶縁層が被着されても
よいし、且つ、この絶縁層は内外側面上のメタライズ層
の一部を覆っていてもよい。
両側面」−に、メタライズ層及び絶縁層が被着されても
よいし、且つ、この絶縁層は内外側面上のメタライズ層
の一部を覆っていてもよい。
第１図は本発明の第１の実施例に係る電子部品取付用構
成体の斜視図、第２図は第１図から蓋部材を取り除いた
場合を示す平面図、第３図は蓋部材を付けた状態で第２
図を断面した場合を示す図、第４図は本発明の第２の実
施例に係る電子部品取付用構成体を蓋部材を除いた状態
で示す平面図、第５図は第４図を蓋部拐を付けた状態で
断面した場合を示す図、第６図は第２の実施例に係る基
板の製造方法を説明するための図、第７図は第２の実施
例に係る壁部材の製造方法を説明するだめの図、第８図
は壁部材の他の製造方法を示す図、第９図は本発明の第
３の実施例に係る電子部品取付用構成体の平面図。 −９八 − 第１０図はその断面図、第１１図は第３の実施例に係る
壁部材の製造方法を説明するだめの図、第１２図はその
変形を示す断面図、第１３図は本発明の第４の実施例に
係る電子部品取付用構成体の平面図、及び第１４図はそ
の断面図である。 記号の説明 ２［］、２０’：半導体チップ ２１：基板２２：壁部
材 ２６：蓋部材 ２４：ロー材２５：メタライズ層
２６．２７：外部引出リード２８：メタライズ層 ２９
：ロー材 ３０：金属細線 ６１：溝 ３２：絶縁層３４：メタラ
イズ延長部 ３５：エミノタメタライズ層６６：外周面
メタライズ層 ３７：エミツタリード６８：ロー材 ４
１：ベースリード ４２：コレクタリード ４６：グリーンシート４４ニス
ルーホール ４６：グリーンシート４７：第１の開孔
４８：第２の開孔 ５１：区分線５２ニスルーホール
５３：切断線 ５４ニスルーホール ５５：開孔 ５６、５７．５８ ：メタライズ層 代理人（７１２７）介理士後藤洋介 −りＡ− 口 ２２１− ｅつ 振 第９図 序１１図 第１０図
成体の斜視図、第２図は第１図から蓋部材を取り除いた
場合を示す平面図、第３図は蓋部材を付けた状態で第２
図を断面した場合を示す図、第４図は本発明の第２の実
施例に係る電子部品取付用構成体を蓋部材を除いた状態
で示す平面図、第５図は第４図を蓋部拐を付けた状態で
断面した場合を示す図、第６図は第２の実施例に係る基
板の製造方法を説明するための図、第７図は第２の実施
例に係る壁部材の製造方法を説明するだめの図、第８図
は壁部材の他の製造方法を示す図、第９図は本発明の第
３の実施例に係る電子部品取付用構成体の平面図。 −９八 − 第１０図はその断面図、第１１図は第３の実施例に係る
壁部材の製造方法を説明するだめの図、第１２図はその
変形を示す断面図、第１３図は本発明の第４の実施例に
係る電子部品取付用構成体の平面図、及び第１４図はそ
の断面図である。 記号の説明 ２［］、２０’：半導体チップ ２１：基板２２：壁部
材 ２６：蓋部材 ２４：ロー材２５：メタライズ層
２６．２７：外部引出リード２８：メタライズ層 ２９
：ロー材 ３０：金属細線 ６１：溝 ３２：絶縁層３４：メタラ
イズ延長部 ３５：エミノタメタライズ層６６：外周面
メタライズ層 ３７：エミツタリード６８：ロー材 ４
１：ベースリード ４２：コレクタリード ４６：グリーンシート４４ニス
ルーホール ４６：グリーンシート４７：第１の開孔
４８：第２の開孔 ５１：区分線５２ニスルーホール
５３：切断線 ５４ニスルーホール ５５：開孔 ５６、５７．５８ ：メタライズ層 代理人（７１２７）介理士後藤洋介 −りＡ− 口 ２２１− ｅつ 振 第９図 序１１図 第１０図
Claims (1)
- 【特許請求の範囲】 １ 電子部品を取り付けるための一主面と、該−主面と
交叉する方向に延在する側面とを有する電子部品取付用
構成体において、前記側面の少なくとも一部に被着され
た金属層と、該金属層の少なくとも一部を覆うように設
けられた絶縁層とを有することを特徴とする電子部品取
付用構成体。 ２特許請求の範囲第１項において、前記−主面を力える
基板と、内側に空間を残して前記基板上に搭載され、前
記側面を内側面として有する壁部材とを備え、前記金属
層及び前記絶縁層は前記内側面に形成されていることを
特徴とする電子部品取付用構成体。 ろ特許請求の範囲第２項において、前記壁部利の内側面
はその一部に前記基板方向に延びる溝部を規定しており
、該溝部の前記内側面には。 前記金属層が被着されておシ、且つ、該金属層の少々く
とも一部には前記絶縁層が被覆されていることを特徴と
する電子部品取付用構成体。 ４特許請求の範囲第１項、第２項、又は第６項において
、前記壁部材は更に前記側面として外側面を有し、前記
金属層及び前記絶縁層は順次前記外側面上にも形成され
ていることを特徴とおいて、前記側面は前記基板の外周
面にも備えられており、該外周面は前記主面と交叉する
方向に設けられた四部を備え、該凹部に前記金属層及び
前記絶縁層が順次に被着されていることを特徴とする電
子部品取付用構成体。 ６特許請求の範囲第４項においてｌ ＭｆＪ記側面側面
記基板の外周面にも備えられておシ、該外周面は前記−
主面と交叉する方向に設けられた凹部を備え、該凹部に
前記金属層及び前記絶縁層が順次被着されていることを
特徴とする電子部品取付用構成体。 Ｚ特許請求の範囲第１項において、前記側面は前記基板
の外周面によって規定されており、前記金属層及び前記
絶縁層は順次前記外周面上に形成されていることを特徴
とする電子部品取付用構成体。 ８、特許請求の範囲第７項において、前記外周面は一部
に前記−主面を横切る方向に形成された四部を有し、前
記四部を形成された外周面の部分には、前記金属層及び
前記絶縁層が形成されていることを特徴とする電子部品
数利用構成体。 ９ 予め定められた一生面を規定する基板と、該基板に
、内側に空間を残して搭載されると共に。 前記空間に面する内側面上に、所定幅の溝部を有する壁
部材とを備えた電子部品数利用構成体の製造方法におい
て、前記壁部材となるべき板材を用意する段階と、前記
溝部となるべき部分を端部とし、該端部において前記所
定幅を備えた第１の開孔を形成する段階と、該第１の開
孔の内側面に、金属層を被着する段階と、該金属層上に
絶縁層を形成する段階と、前記金属層及び絶縁層を形成
した第１の開孔の端部を残して交叉する第２の開孔を前
記板材だ形成し、前記第１の開孔の端部に相当する溝部
にのみ前記金属層及び前記絶縁層を残す段階とを有する
ことを特徴とする電子部品取付用構成体の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56120245A JPS5821847A (ja) | 1981-07-31 | 1981-07-31 | 電子部品取付用構成体の製造方法 |
| US06/403,443 US4527010A (en) | 1981-07-31 | 1982-07-30 | Electronic part mounting construction and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56120245A JPS5821847A (ja) | 1981-07-31 | 1981-07-31 | 電子部品取付用構成体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5821847A true JPS5821847A (ja) | 1983-02-08 |
| JPS6244855B2 JPS6244855B2 (ja) | 1987-09-22 |
Family
ID=14781419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56120245A Granted JPS5821847A (ja) | 1981-07-31 | 1981-07-31 | 電子部品取付用構成体の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4527010A (ja) |
| JP (1) | JPS5821847A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006179839A (ja) * | 2004-11-29 | 2006-07-06 | Kyocera Corp | 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4692789A (en) * | 1982-07-23 | 1987-09-08 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor apparatus |
| US4722137A (en) * | 1986-02-05 | 1988-02-02 | Hewlett-Packard Company | High frequency hermetically sealed package for solid-state components |
| US4930857A (en) * | 1989-05-19 | 1990-06-05 | At&T Bell Laboratories | Hybrid package arrangement |
| US5122621A (en) * | 1990-05-07 | 1992-06-16 | Synergy Microwave Corporation | Universal surface mount package |
| US5160810A (en) * | 1990-05-07 | 1992-11-03 | Synergy Microwave Corporation | Universal surface mount package |
| JP3614030B2 (ja) * | 1999-04-02 | 2005-01-26 | 株式会社村田製作所 | マザー基板，子基板およびそれを用いた電子部品ならびにその製造方法 |
| JP4166035B2 (ja) * | 2001-06-18 | 2008-10-15 | 富士通テン株式会社 | 高周波回路部品の実装構造、実装方法及び実装装置 |
| CN102573376B (zh) * | 2012-02-27 | 2015-01-21 | 华为技术有限公司 | 用于固定电子元件的绝缘结构、电子元件和组件 |
| US11159124B2 (en) | 2020-03-09 | 2021-10-26 | Biosense Webster (Israel) Ltd. | Sine-wave generation using pulsed D-class amplifier |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5010564A (ja) * | 1973-05-25 | 1975-02-03 | ||
| JPS50112784A (ja) * | 1974-02-18 | 1975-09-04 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3349481A (en) * | 1964-12-29 | 1967-10-31 | Alpha Microelectronics Company | Integrated circuit sealing method and structure |
| US3681513A (en) * | 1971-01-26 | 1972-08-01 | American Lava Corp | Hermetic power package |
| US4147889A (en) * | 1978-02-28 | 1979-04-03 | Amp Incorporated | Chip carrier |
-
1981
- 1981-07-31 JP JP56120245A patent/JPS5821847A/ja active Granted
-
1982
- 1982-07-30 US US06/403,443 patent/US4527010A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5010564A (ja) * | 1973-05-25 | 1975-02-03 | ||
| JPS50112784A (ja) * | 1974-02-18 | 1975-09-04 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006179839A (ja) * | 2004-11-29 | 2006-07-06 | Kyocera Corp | 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置 |
| JP4594073B2 (ja) * | 2004-11-29 | 2010-12-08 | 京セラ株式会社 | 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4527010A (en) | 1985-07-02 |
| JPS6244855B2 (ja) | 1987-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4608592A (en) | Semiconductor device provided with a package for a semiconductor element having a plurality of electrodes to be applied with substantially same voltage | |
| US7351641B2 (en) | Structure and method of forming capped chips | |
| JPH11150225A (ja) | リードフレームベースの垂直相互接続パッケージ | |
| JPS5821847A (ja) | 電子部品取付用構成体の製造方法 | |
| GB2026234A (en) | Circuit element package having lead patterns | |
| JP3269025B2 (ja) | 半導体装置とその製造方法 | |
| JP3838935B2 (ja) | 多数個取り配線基板 | |
| JPS6227544B2 (ja) | ||
| JP4476064B2 (ja) | 多数個取り電子部品収納用パッケージおよび電子装置 | |
| JP3488826B2 (ja) | 配線基板用多数個取り基板 | |
| JP3538774B2 (ja) | 配線基板 | |
| JP2001185638A (ja) | セラミック積層構造の配線基板 | |
| JP3842683B2 (ja) | 多数個取り配線基板 | |
| JP4272506B2 (ja) | 多数個取り配線基板 | |
| JP2004087882A (ja) | 半導体装置 | |
| US4425575A (en) | Base for encapsulating components with coplanar electrodes | |
| JPS6038843A (ja) | 半導体装置およびその製造方法 | |
| JPS6316644A (ja) | 半導体素子収納用パツケ−ジの製造法 | |
| JP2002289746A (ja) | 多数個取り電子部品搭載用基板および電子装置 | |
| JP2005285865A (ja) | 多数個取り配線基板 | |
| JPS6233342Y2 (ja) | ||
| JP2004047821A (ja) | 多数個取り配線基板 | |
| JPH09148178A (ja) | 表面実装型電子部品ならびにその製造方法 | |
| JPS61152046A (ja) | 半導体装置 | |
| JPH01208845A (ja) | 半導体装置用セラミック容器 |