JP2003152287A - 電子部品および集合電子部品ならびに電子部品の製造方法 - Google Patents
電子部品および集合電子部品ならびに電子部品の製造方法Info
- Publication number
- JP2003152287A JP2003152287A JP2001350087A JP2001350087A JP2003152287A JP 2003152287 A JP2003152287 A JP 2003152287A JP 2001350087 A JP2001350087 A JP 2001350087A JP 2001350087 A JP2001350087 A JP 2001350087A JP 2003152287 A JP2003152287 A JP 2003152287A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- metal cover
- hole
- bonding
- dividing line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
測定しかつ製造できる、集合電子部品を提供する。 【解決手段】 複数の電子部品本体22を分割線43に
沿って分割することによって取り出せるようにされてい
る、集合基板41において、貫通孔43を設け、貫通孔
43の内面上であって、分割線42の一方側にのみ接合
用導体44を形成する。金属カバー23に設けられた脚
部33を、貫通孔43内に挿入し、導電性接合材34を
介して接合用電極32に接合する。集合基板41を分割
線42に沿って分割したとき、貫通孔43は、金属カバ
ー23の脚部33を位置させかつ導電性接合材34を介
して接合用電極32に接合する接合用凹部30と何らの
電極をも形成しない非接合用凹部31とに分割される。
Description
この電子部品を得るために作製される集合電子部品なら
びに電子部品の製造方法に関するもので、特に、金属カ
バーを備える電子部品を能率的に製造するための改良に
関するものである。
びその製造方法が、たとえば特開平8−37251号公
報に記載されている。この公報では、電子部品として、
積層電子部品が開示されているが、電子部品を製造する
ため、次のような方法が採用される。
うな集合基板1が作製される。集合基板1は、複数の電
子部品本体2を所定の分割線3に沿って分割することに
よって取り出せるようにされているものである。
導体4(その1つが実線および破線によって示されてい
る。)が予め設けられていて、その後、たとえば円形の
貫通孔5が設けられることによって、導体4は、分断さ
れ、それによって、たとえば端子となる電極6が形成さ
れる。
部分には、図12において図示を省略するが、端子また
は相互接続用配線を与えるための外部導体膜が形成され
ている。
れているように、集合基板1は、複数のセラミック層7
を積層した構造を有していて、これらセラミック層7間
の特定の界面に沿って内部導体膜8が形成されたり、図
示しないが、特定のセラミック層7を貫通するようにビ
アホール導体が設けられたりしている。
るべき部分には、図示しないが、他の電子部品としての
搭載部品が実装されることがある。
体4から、これを貫通孔5によって分断した結果、2つ
の電極6を得ることができ、これら電極6は、集合基板
1を分割線3に沿って分割したとき、分割線3の各側に
位置されることになるので、電子部品本体2の側面に設
けられる端子電極のような電極を能率的に形成できると
いう利点を有している。
が分断されるため、集合基板1にある各電子部品本体2
を、互いに電気的に独立した状態とすることができる。
したがって、集合基板1の状態で各電子部品本体2の特
性測定を実施できるという利点も有している。
2上に搭載部品が実装される場合、各電子部品本体2を
もって構成される電子部品の表面を平坦にしたり、電磁
シールドを図ったりすることを主たる目的として、図1
3に示すように、器状の金属カバー9が、その開口を電
子部品本体2側に向けた状態で配置されることがある。
る。この脚部10が、電極6に半田または導電性接着剤
のような導電性接合材11を介して接合されることによ
って、金属カバー9は電子部品本体2に固定される。
は、集合基板1を分割した後の電子部品本体2に対し
て、これを取り付けることもできるが、電子部品の生産
の能率性を高めるためには、集合基板1の段階で、金属
カバー9を取り付けることが好ましい。
カバー9の有無によって特性が変わることがしばしばで
あり、そのため、集合基板1の段階で各電子部品本体2
をもって構成される電子部品の特性を測定するのであれ
ば、より正確な特性測定のためには、集合基板1に金属
カバー9を取り付け、最終製品により近い状態で特性測
定を行なうことが好ましい。
ー9が取り付けられた状態が示されている。
金属カバー9を取り付けるにあたっては、金属カバー9
に設けられた脚部10が、貫通孔5内に挿入され、その
状態で、電極6に導電性接合材11を介して脚部10が
接合される。
は、隣り合う2つの金属カバー9の脚部10のそれぞれ
に付与されるので、図13において破線で示した導電性
接合材11aのように、隣り合う金属カバー9の各々の
脚部10間を不所望にも連結してしまうような挙動を示
すことがあり、そのため、隣り合う金属カバー9が互い
に電気的に導通した状態となってしまうことがある。
基板1の状態での各電子部品本体2をもって構成される
電子部品の特性測定を不可能にしてしまう。
を分割線3に沿って分割する際の障害ともなる。
導通をもたらす導電性接合材11aの形成を防止するた
め、貫通孔5をより大きくすることが考えられる。
ば、電子部品本体2の外表面上での実装可能領域や電子
部品本体2の内部での配線導体の配置可能領域が狭めら
れてしまう。他方、これら実装可能領域や配線導体の配
置可能領域をより広くとろうとすれば、電子部品本体2
ひいてはこれをもって構成される電子部品の大型化を招
いてしまう。
な問題を解決し得る電子部品の製造方法を提供しようと
すること、ならびに、このような製造方法によって得ら
れる電子部品、およびこの電子部品を得るために作製さ
れる集合電子部品を提供しようとすることである。
は、互いに対向する第1および第2の主面とこれら第1
および第2の主面間を連結する側面とを有する、電子部
品本体と、電子部品本体の第1の主面を覆うように、そ
の開口を電子部品本体側に向けた状態で配置されてい
る、少なくとも表面が金属から構成される器状の金属カ
バーとを備えている。
第2の主面にまで延びる複数の凹部が設けられ、これら
複数の凹部は、その内面上に接合用電極が形成された接
合用凹部といずれの電極も形成されない非接合用凹部と
を含んでいる。
脚部が設けられ、金属カバーは、脚部が接合用電極に導
電性接合材を介して接合されることによって、電子部品
本体に固定されている。
品本体の第1の主面上には、搭載部品が実装されていて
もよい。この場合には、搭載部品は、金属カバーによっ
て覆われることになる。
層を積層した構造を有していてもよい。
ック層を貫通するように設けられたビアホール導体の一
部によって与えられたものであることが好ましい。
位置する脚部がさらに設けられていてもよい。
子部品を取り出すための集合電子部品にも向けられる。
を所定の分割線に沿って分割することによって取り出せ
るようにされている、集合基板を備えている。
分割線の各側に凹部を形成するための貫通孔が設けられ
る。
方側にのみ、接合用電極が形成される。
には、金属カバーがそれぞれ配置され、貫通孔内には、
金属カバーの脚部が、接合用電極に導電性接合材を介し
て接合された状態で挿入されている。
品の製造方法にも向けられる。
品本体を所定の分割線に沿って分割することによって取
り出せるようにされている、集合基板を作製する工程
と、集合基板の各電子部品本体に対応する部分に、金属
カバーをそれぞれ配置する工程と、金属カバーが配置さ
れた集合基板を、分割線に沿って分割し、それによっ
て、複数の電子部品を取り出す工程とを備えている。
基板に接合用電極となるべき接合用導体を予め設けてお
く工程と、分割線に沿う分割によって分割線の各側に凹
部を形成するための貫通孔を集合基板に設け、それによ
って、貫通孔の内面上であって、分割線の一方側にの
み、接合用電極を与えるように接合用導体を露出させる
工程とを含んでいる。
カバーの脚部を貫通孔内に挿入し、脚部と接合用電極と
を導電性接合材を介して接合する工程を含んでいる。
て、集合基板を分割する工程の前に、金属カバー上への
マーキング工程、電子部品の特性測定工程および電子部
品のトリミング工程の少なくとも1つの工程が実施され
ることが好ましい。
1の実施形態による電子部品21を説明するための図で
ある。
うに、全体として実質的に直方体の形状を有していて、
電子部品本体22と金属カバー23とを備えている。
23とを分離した状態が示され、図3には、電子部品本
体22の下面側が示されている。
および第2の主面24および25とこれら第1および第
2の主面24および25間を連結する4つの側面26、
27、28および29とを有している。
子部品本体22の第1の主面24を覆うように、その開
口を電子部品本体22側に向けた状態で配置されてい
る。
を容易にし、また薄肉化を可能にするため、好ましく
は、リン青銅またはFe/Ni合金等の金属から構成さ
れる。電子部品21が高周波用途に向けられる場合に
は、金属カバー23は、電磁シールドの作用も果たす。
たはセラミックの表面に、めっき等による金属コーティ
ングを施したもので構成されてもよく、したがって、少
なくとも表面が金属から構成されていればよい。
は、短辺側の側面26および28には、第1の主面24
から第2の主面25にまで延びる複数の凹部30および
31が設けられている。これら凹部30および31に
は、その内面上に接合用電極32が形成された接合用凹
部30といずれの電極も形成されない非接合用凹部31
とがある。この実施形態では、電子部品本体22の互い
に対向する側面26および28の各々に接合用凹部30
が設けられ、これら接合用凹部30は、対角線方向に対
向するように位置されている。
位置する脚部33が設けられる。金属カバー23は、脚
部33が接合用電極32に半田または導電性接着剤のよ
うな導電性接合材34(後述する図6参照)を介して接
合されることによって、電子部品本体22に固定され
る。
1の主面24上には、他の電子部品としてのいくつかの
搭載部品35が実装されている。これら搭載部品35
は、たとえば、積層セラミックコンデンサ、積層インダ
クタ、ICチップのようなチップ状の電子部品であり、
表面実装されたり、半田バンプ実装されたり、ワイヤボ
ンド実装されたりしている。
は、図3に示すように、いくつかの外部導体膜36が形
成され、これら外部導体膜36は、たとえば、この電子
部品21を図示しないマザーボード上に実装するときの
端子として機能する。
の主面24側が図示されているが、この第1の主面24
上にもいくつかの外部導体膜が形成される。図2では、
これら外部導体膜の図示が省略されている。
図6に示すように、複数のセラミック層37を積層した
構造を有している。これらセラミック層37間の特定の
界面に沿って、図示した内部導体膜38を含むいくつか
の内部導体膜が形成され、また、図示しないが、特定の
セラミック層37を貫通するように、内部導体膜38等
による配線間の相互接続を与えるためのビアホール導体
が設けられている。
次のような工程が実施される。まず、図4にその一部を
示すような集合基板41が作製される。集合基板41
は、所定の分割線42に沿って分割されることによっ
て、複数の電子部品本体22を取り出せるようにされて
いる。
によって分割線42の各側に前述した凹部30および3
1をそれぞれ形成するための貫通孔43が設けられてい
る。この貫通孔43が設けられた部分が拡大されて図5
に示されている。
3の内面上であって、分割線42の一方側にのみ、接合
用電極32が形成されている。上述したように、分割線
42に沿う分割を行なったとき、1つの貫通孔43によ
って、1組の接合用凹部30および非接合用部31が与
えられ、接合用凹部30側に接合用電極32が位置され
る。
る前の状態が図5に破線で示されているような接合用導
体44の一部によって与えられる。すなわち、集合基板
41には、接合用導体44が予め設けられていて、貫通
孔43を設けたとき、貫通孔43の内面上であって、分
割線42の一方側にのみ、接合用電極32を与えるよう
に接合用導体44を露出させることが行なわれる。
3の内面上に接合用導体44を露出させるために、接合
用導体44の図5による左側の端縁は、Aで示した範囲
内に位置していればよい。
のセラミック層37を積層した構造を有している場合に
は、集合基板41は、次のようにして作製される。
セラミックグリーンシートが用意される。このセラミッ
クグリーンシートの厚みは、たとえば、20〜150μ
m程度とされる。
接合用導体44となるべきビアホール導体が設けられ、
また、特定のセラミックグリーンシートには、相互接続
用配線を与えるためのビアホール導体が設けられる。そ
のため、セラミックグリーンシートに、たとえば金型ま
たはレーザ装置等を用いて透孔が設けられ、各透孔に
は、導電性ペーストが充填され、あるいは、透孔の内周
面上に、導電性ペーストが塗布される。
には、内部導体膜38等の内部導体膜、および、必要に
応じて、外部導体膜36等の外部導体膜を形成するた
め、導電性ペーストがたとえばスクリーン印刷等によっ
て付与される。
成のための導電性ペーストに含まれる導電成分として
は、たとえば、Ag、Ag/Pt、Ag/Pd、Cu、
CuO、Cu2 OまたはNi等を主成分とするものが用
いられる。
ーンシートを積層し、たとえば、50〜150℃の温度
下で、500〜2000kgf/cm2 の圧力をもって
積層方向にプレスすることによって、集合基板41の生
の状態のものが得られる。
示したような位置関係をもって、貫通孔43が、たとえ
ば金型またはレーザ装置等を用いて設けられる。なお、
貫通孔43を設ける工程は、後述する焼成工程の後に実
施されてもよい。
部品本体22を取り出すため、集合基板41をチョコレ
ートブレークに従って分割する場合には、生の状態の集
合基板41の分割線42に沿う位置にブレーク用切込み
(図示せず。)が、たとえば超硬刃またはレーザ装置等
を用いて形成される。
て、焼結後の集合基板41が得られる。この焼成工程で
は、集合基板41に備える各種導体に含まれる金属の種
類に応じて、適当な焼成温度および焼成雰囲気が選択さ
れる。
な外部導体膜であって、前述したセラミックグリーンシ
ート上には形成されなかった外部導体膜を形成するた
め、導電性ペーストが付与され、この導電性ペーストの
焼き付けが行なわれる。
体膜および接合用電極32に対して、たとえば、ニッケ
ルめっきが施され、さらにその上に、金、錫または半田
めっきが施される。
基板41における各電子部品本体22の第1の主面24
に対応する面上に実装される。
に対応する部分に、図6に示すように、金属カバー23
がそれぞれ配置される。このとき、貫通孔43内には、
金属カバー23に設けられる脚部33が挿入され、脚部
33が、接合用電極32に導電性接合材34を介して接
合された状態とされる。導電性接合材34として、半田
が用いられる場合には、脚部33と接合用電極32との
接合を達成するため、接合用電極32上にクリーム半田
を塗布し、脚部33を貫通孔43内に挿入した状態で、
クリーム半田をリフローする方法が適用される。
3内において、分割線42の一方側にのみ、接合用電極
32が形成されていて、導電性接合材34は、この一方
側の接合用電極32側にのみ付与されるに過ぎないの
で、導電性接合材34を、貫通孔43における分割線4
2の一方側にのみ留ませることができる。したがって、
前述の図13に示した導電性接合材11aのように、隣
り合う電子部品本体22間において、金属カバー23相
互で不所望な電気的導通状態を生じさせることはない。
電子部品21を取り出すための集合電子部品45が得ら
れる。図6には、この集合電子部品45の一部が示され
ている。
状態で、金属カバー23上へのマーキング工程、電子部
品21の特性測定工程および/または電子部品21のト
リミング工程が実施される。
沿って分割され、それによって、図1に示すような複数
の電子部品21が取り出される。この分割に際して、前
述したように、ブレーク用切込みが集合基板41に設け
られる場合には、チョコレートブレークが適用される。
て、ブレーク用切込みは、焼結後の集合基板41に対し
て、たとえばレーザ装置またはダイヤモンドカッター等
を用いて形成しても、あるいは、このようなブレーク用
切込みを設けることなく、焼結後の集合基板41を、た
とえばダイシングソーを用いて直接切断するようにして
もよい。
して、特定的な実施形態に関連して説明したが、この発
明の範囲内において、以下に説明するように、その他、
種々の変形例が可能である。
43ならびにこれの分割によって得られた凹部30およ
び31は、角形の平面形状を有している。特に、接合用
凹部30が角形の平面形状を有していると、電子部品本
体22と金属カバー23との間での位置合わせにずれが
ある程度生じても、接合用凹部30内に金属カバー23
の脚部33を適正に位置させることができ、金属カバー
23を不所望に変形させることがないという利点を有し
ているが、このような利点を特に望まないならば、貫通
孔43の平面形状がたとえば円形にされ、そのため、凹
部30および31の平面形状が半円形にされてもよい。
も、上述した実施形態では、角形にされたが、たとえば
円形に変更されてもよい。
電子部品51を説明するための図である。図7は、前述
した図2に相当する図である。したがって、図7におい
て、図2に示した要素に相当する要素には同様の参照符
号を付し、重複する説明は省略する。
接合用凹部31は、電子部品本体22の長辺側の側面2
7および29の各々に設けられる。そして、金属カバー
23に設けられる脚部33は、このような接合用凹部3
0の位置に対応するように位置される。
電子部品52を説明するための図2に相当する図であ
る。
本体22の4つの側面26〜29の各々に、接合用凹部
30および非接合用凹部31がそれぞれ設けられる。そ
して、金属カバー23に設けられる脚部33は、このよ
うな接合用凹部30に対応する位置に位置される。
電子部品53を説明するための図2に相当する図であ
る。
した電子部品21と比較して、金属カバー23には、非
接合用凹部31内に位置する脚部33aがさらに設けら
れていることを特徴としている。
る脚部33aがさらに設けられていると、電子部品本体
22に対する金属カバー23の位置合わせをより確実に
行なうことができる。
る電子部品54を説明するための図2に相当する図であ
る。なお、図10においては、電子部品本体22が集合
基板41の状態で示され、また、搭載部品の図示が省略
されている。
1の分割線42によって区画される電子部品本体22と
なるべき部分の互いに対向する辺の各々に3つの貫通孔
43が設けられる。そして、貫通孔43における接合用
電極32が位置する側が、分割線42に沿って配列され
る3つの貫通孔43に関して交互となるようにされる。
また、個々の電子部品本体22の相対向する辺の各々上
に位置する貫通孔43における接合用電極32の位置を
見ると、相対向する貫通孔43内の接合用電極32は、
分割線42の同一側に位置している。
その一辺上の各端部近傍に2つの脚部33が設けられ、
これに対向する辺上の中央部に1つの脚部33が設けら
れている。
の他の実施形態を示している。図11において、前述し
た図2等に示した要素に相当する要素には同様の参照符
号を付し、重複する説明は省略する。
部品本体22の第1の主面24から第2の主面25にま
で延びるように形成されておらず、第2の主面25から
第1の主面24にまで届かないように形成されている。
このような接合用電極32aの形成状態を得るために
は、たとえば、前述したように、セラミックグリーンシ
ートにビアホール導体を設けて接合用導体44を得よう
とするならば、第1の主面24側に位置するいくつかの
セラミックグリーンシートについては、このようなビア
ホール導体を設けないようにすればよい。
び図11に示した32aのいずれについても、これらを
形成するため、ビアホール導体によるのではなく、他の
方法が適用されてもよい。たとえば、貫通孔43の内面
上に導電性ペーストを付与する方法が採用されてもよ
い。
体22は、平板状の形状を有していたが、たとえば、第
1および/または第2の主面24および/または25に
キャビティが設けられ、このキャビティ内にたとえばI
Cチップ等の他の電子部品が実装される構造を有してい
てもよい。
は、側面に複数の凹部が設けられた電子部品本体を備
え、これら複数の凹部のうち、接合用凹部には、その内
面に接合用電極を形成し、金属カバーを電子部品本体に
取り付けるにあたって、金属カバーに設けられた脚部を
接合用凹部内に位置させ、接合用電極に導電性接合材を
介して接合するようにし、複数の凹部のうち、非接合用
凹部には、いずれの電極も形成されないような構造を有
している。
るために、次のような構造を有する集合電子部品を作製
すれば、複数の電子部品を一挙にかつ能率的に製造する
ことができる。
電子部品本体を所定の分割線に沿って分割することによ
って取り出せるようにされている、集合基板を備え、集
合基板には、分割線に沿う分割によって分割線の各側に
凹部を形成するための貫通孔が設けられ、貫通孔の内面
であって、分割線の一方側にのみ、接合用電極が形成さ
れ、集合基板の各電子部品本体に対応する部分には、金
属カバーがそれぞれ配置され、貫通孔内には、金属カバ
ーに設けられる脚部が、接合用電極に導電性接合材を介
して接合された状態で挿入されている。
線に沿って分割することによって、複数の電子部品を取
り出すことができるので、複数の電子部品を一挙にかつ
能率的に製造することができる。
には、分割線の一方側にのみ、接合用電極が形成され、
導電性接合材は、この接合用電極と金属カバーの脚部と
を接合するように付与されるに過ぎないので、導電性接
合材が隣り合う金属カバー間を電気的に導通させるよう
に広がることをより確実に防止することができる。
子部品に対する特性測定を問題なく実施することがで
き、特性測定工程の能率化を図ることができる。
不所望な電気的導通を生じにくくするため、貫通孔をよ
り大きくする必要がないため、貫通孔によって、電子部
品本体の外表面上での実装可能領域や電子部品本体の内
部での配線導体の配置可能領域が狭められる度合いを低
減でき、その結果、電子部品の小型化を有利に図ること
ができる。
の外観を示す斜視図である。
2と金属カバー23とが互いに分離された状態で示す斜
視図である。
22の第2の主面25側を示す斜視図である。
体22を得るために用意される集合基板41の一部を示
す斜視図である。
が設けられた部分を拡大して示す平面図である。
集合電子部品45の一部を拡大して示す部分断面正面図
である。
を示す、図2に相当する図である。
を示す、図2に相当する図である。
を示す、図2に相当する図である。
4を説明するための金属カバー23および集合基板41
の一部を互いに分離して示す斜視図である。
めのもので、電子部品本体22の接合用電極32aが形
成された部分を示す正面図である。
の一部を示す平面図である。
ためのもので、図12に示した集合基板1に金属カバー
9を取り付けた状態を示す一部断面正面図である。
Claims (8)
- 【請求項1】 互いに対向する第1および第2の主面と
これら第1および第2の主面間を連結する側面とを有す
る、電子部品本体と、 前記電子部品本体の前記第1の主面を覆うように、その
開口を前記電子部品本体側に向けた状態で配置されてい
る、少なくとも表面が金属から構成される器状の金属カ
バーとを備え、 前記電子部品本体の前記側面には、前記第1の主面から
前記第2の主面にまで延びる複数の凹部が設けられ、 前記複数の凹部は、その内面上に接合用電極が形成され
た接合用凹部といずれの電極も形成されない非接合用凹
部とを含み、 前記金属カバーには、前記接合用凹部内に位置する脚部
が設けられ、前記金属カバーは、前記脚部が前記接合用
電極に導電性接合材を介して接合されることによって、
前記電子部品本体に固定されている、電子部品。 - 【請求項2】 前記電子部品本体の前記第1の主面上に
は、搭載部品が実装されていて、前記搭載部品は、前記
金属カバーによって覆われている、請求項1に記載の電
子部品。 - 【請求項3】 前記電子部品本体は、複数のセラミック
層を積層した構造を有する、請求項1または2に記載の
電子部品。 - 【請求項4】 前記接合用電極は、特定の前記セラミッ
ク層を貫通するように設けられたビアホール導体の一部
によって与えられたものである、請求項3に記載の電子
部品。 - 【請求項5】 前記金属カバーには、前記非接合用凹部
内に位置する脚部がさらに設けられている、請求項1な
いし4のいずれかに記載の電子部品。 - 【請求項6】 請求項1ないし5のいずれかに記載の複
数の電子部品を取り出すための集合電子部品であって、 複数の前記電子部品本体を所定の分割線に沿って分割す
ることによって取り出せるようにされている、集合基板
を備え、 前記集合基板には、前記分割線に沿う分割によって前記
分割線の各側に前記凹部を形成するための貫通孔が設け
られ、 前記貫通孔の内面上であって、前記分割線の一方側にの
み、前記接合用電極が形成され、 前記集合基板の各前記電子部品本体に対応する部分に
は、前記金属カバーがそれぞれ配置され、前記貫通孔内
には、前記金属カバーの前記脚部が、前記接合用電極に
前記導電性接合材を介して接合された状態で挿入されて
いる、集合電子部品。 - 【請求項7】 請求項1ないし5のいずれかに記載の電
子部品の製造方法であって、 複数の前記電子部品本体を所定の分割線に沿って分割す
ることによって取り出せるようにされている、集合基板
を作製する工程と、 前記集合基板の各前記電子部品本体に対応する部分に、
前記金属カバーをそれぞれ配置する工程と、 前記金属カバーが配置された前記集合基板を、前記分割
線に沿って分割し、それによって、複数の前記電子部品
を取り出す工程とを備え、 前記集合基板を作製する工程は、前記集合基板に、前記
接合用電極となるべき接合用導体を予め設けておく工程
と、前記分割線に沿う分割によって前記分割線の各側に
前記凹部を形成するための貫通孔を前記集合基板に設
け、それによって、前記貫通孔の内面上であって、前記
分割線の一方側にのみ、前記接合用電極を与えるように
前記接合用導体を露出させる工程とを含み、 前記金属カバーを配置する工程は、前記金属カバーの前
記脚部を前記貫通孔内に挿入し、前記脚部と前記接合用
電極とを前記導電性接合材を介して接合する工程を含
む、電子部品の製造方法。 - 【請求項8】 前記集合基板を分割する工程の前に、前
記金属カバー上へのマーキング工程、前記電子部品の特
性測定工程および前記電子部品のトリミング工程の少な
くとも1つの工程が実施される、請求項7に記載の電子
部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001350087A JP3991658B2 (ja) | 2001-11-15 | 2001-11-15 | 電子部品および集合電子部品ならびに電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001350087A JP3991658B2 (ja) | 2001-11-15 | 2001-11-15 | 電子部品および集合電子部品ならびに電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003152287A true JP2003152287A (ja) | 2003-05-23 |
JP3991658B2 JP3991658B2 (ja) | 2007-10-17 |
Family
ID=19162663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001350087A Expired - Fee Related JP3991658B2 (ja) | 2001-11-15 | 2001-11-15 | 電子部品および集合電子部品ならびに電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3991658B2 (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006013004A (ja) * | 2004-06-23 | 2006-01-12 | Murata Mfg Co Ltd | 板状部材の分割方法および該分割方法を用いて製造された基板 |
JP2006237137A (ja) * | 2005-02-23 | 2006-09-07 | Alps Electric Co Ltd | 電子回路ユニット |
JP2006332255A (ja) * | 2005-05-25 | 2006-12-07 | Alps Electric Co Ltd | 電子回路ユニット、及びその製造方法 |
JP2007142620A (ja) * | 2005-11-16 | 2007-06-07 | Matsushita Electric Ind Co Ltd | モジュールとその製造方法 |
JP2007150330A (ja) * | 2006-12-26 | 2007-06-14 | Kyocera Corp | 電子部品及びその製造方法 |
JP2007251200A (ja) * | 2007-05-23 | 2007-09-27 | Kyocera Corp | 電子部品およびこれを備えた電子機器 |
JP2007258741A (ja) * | 2007-05-23 | 2007-10-04 | Kyocera Corp | 電子部品、シールドカバー、多数個取り用母基板、配線基板及び電子機器 |
WO2007148466A1 (ja) * | 2006-06-19 | 2007-12-27 | Murata Manufacturing Co., Ltd. | 電子部品モジュール |
US7362586B2 (en) | 2004-05-07 | 2008-04-22 | Murata Manufacturing Co., Ltd. | Electronic component with shielding case and method of manufacturing the same |
JP2008177612A (ja) * | 2008-04-07 | 2008-07-31 | Kyocera Corp | 電子部品 |
JP2008182251A (ja) * | 2008-02-08 | 2008-08-07 | Kyocera Corp | 電子部品の製造方法 |
JP2008187198A (ja) * | 2008-04-14 | 2008-08-14 | Kyocera Corp | 多数個取り配線基板、配線基板、ならびに多数個取り配線基板および配線基板の製造方法 |
JP2008206173A (ja) * | 2008-03-21 | 2008-09-04 | Matsushita Electric Ind Co Ltd | 高周波モジュールとその製造方法 |
JP2010010524A (ja) * | 2008-06-30 | 2010-01-14 | Sharp Corp | 電子機器モジュール |
JP2011103360A (ja) * | 2009-11-10 | 2011-05-26 | Yutaka Denki Seisakusho:Kk | 表面実装型プリント基板を用いたカバー付き表面実装用電子部品 |
JP2017045985A (ja) * | 2015-08-28 | 2017-03-02 | 斐成企業股▲分▼有限公司 | 回路板、電子素子の殻体及びフィルタ |
-
2001
- 2001-11-15 JP JP2001350087A patent/JP3991658B2/ja not_active Expired - Fee Related
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7362586B2 (en) | 2004-05-07 | 2008-04-22 | Murata Manufacturing Co., Ltd. | Electronic component with shielding case and method of manufacturing the same |
JP2006013004A (ja) * | 2004-06-23 | 2006-01-12 | Murata Mfg Co Ltd | 板状部材の分割方法および該分割方法を用いて製造された基板 |
JP2006237137A (ja) * | 2005-02-23 | 2006-09-07 | Alps Electric Co Ltd | 電子回路ユニット |
JP2006332255A (ja) * | 2005-05-25 | 2006-12-07 | Alps Electric Co Ltd | 電子回路ユニット、及びその製造方法 |
JP4614278B2 (ja) * | 2005-05-25 | 2011-01-19 | アルプス電気株式会社 | 電子回路ユニット、及びその製造方法 |
JP2007142620A (ja) * | 2005-11-16 | 2007-06-07 | Matsushita Electric Ind Co Ltd | モジュールとその製造方法 |
US7672145B2 (en) | 2006-06-19 | 2010-03-02 | Murata Manufacturing Co., Ltd. | Electronic component module |
WO2007148466A1 (ja) * | 2006-06-19 | 2007-12-27 | Murata Manufacturing Co., Ltd. | 電子部品モジュール |
JP2007150330A (ja) * | 2006-12-26 | 2007-06-14 | Kyocera Corp | 電子部品及びその製造方法 |
JP4511513B2 (ja) * | 2006-12-26 | 2010-07-28 | 京セラ株式会社 | 電子部品及びその製造方法 |
JP2007251200A (ja) * | 2007-05-23 | 2007-09-27 | Kyocera Corp | 電子部品およびこれを備えた電子機器 |
JP4511573B2 (ja) * | 2007-05-23 | 2010-07-28 | 京セラ株式会社 | 電子部品およびこれを備えた電子機器 |
JP4558004B2 (ja) * | 2007-05-23 | 2010-10-06 | 京セラ株式会社 | 電子部品、シールドカバー、多数個取り用母基板、配線基板及び電子機器 |
JP2007258741A (ja) * | 2007-05-23 | 2007-10-04 | Kyocera Corp | 電子部品、シールドカバー、多数個取り用母基板、配線基板及び電子機器 |
JP2008182251A (ja) * | 2008-02-08 | 2008-08-07 | Kyocera Corp | 電子部品の製造方法 |
JP2008206173A (ja) * | 2008-03-21 | 2008-09-04 | Matsushita Electric Ind Co Ltd | 高周波モジュールとその製造方法 |
JP2008177612A (ja) * | 2008-04-07 | 2008-07-31 | Kyocera Corp | 電子部品 |
JP4558058B2 (ja) * | 2008-04-07 | 2010-10-06 | 京セラ株式会社 | 電子部品 |
JP2008187198A (ja) * | 2008-04-14 | 2008-08-14 | Kyocera Corp | 多数個取り配線基板、配線基板、ならびに多数個取り配線基板および配線基板の製造方法 |
JP4712065B2 (ja) * | 2008-04-14 | 2011-06-29 | 京セラ株式会社 | 多数個取り配線基板、配線基板、ならびに多数個取り配線基板および配線基板の製造方法 |
JP2010010524A (ja) * | 2008-06-30 | 2010-01-14 | Sharp Corp | 電子機器モジュール |
JP2011103360A (ja) * | 2009-11-10 | 2011-05-26 | Yutaka Denki Seisakusho:Kk | 表面実装型プリント基板を用いたカバー付き表面実装用電子部品 |
JP2017045985A (ja) * | 2015-08-28 | 2017-03-02 | 斐成企業股▲分▼有限公司 | 回路板、電子素子の殻体及びフィルタ |
Also Published As
Publication number | Publication date |
---|---|
JP3991658B2 (ja) | 2007-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1818979B1 (en) | Electronic component and fabrication method thereof | |
US6924429B2 (en) | Electronic device and production method therefor | |
JP4138211B2 (ja) | 電子部品およびその製造方法、集合電子部品、電子部品の実装構造、ならびに電子装置 | |
JP2003152287A (ja) | 電子部品および集合電子部品ならびに電子部品の製造方法 | |
JP2976049B2 (ja) | 積層電子部品 | |
US20040090733A1 (en) | Single layer capacitor | |
JPH11127055A (ja) | 複合電子部品 | |
JP3888263B2 (ja) | 積層セラミック電子部品の製造方法 | |
US20020177360A1 (en) | Composite electronic component and method of producing same | |
CN110612780B (zh) | 多连配线基板、电子部件收纳用封装件以及电子装置 | |
JP3257532B2 (ja) | 積層電子部品の製造方法およびその特性測定方法 | |
JP3793547B2 (ja) | 積層セラミック回路基板の製造方法 | |
JP5215786B2 (ja) | セラミックパッケージの製造方法 | |
JP2005072050A (ja) | 電子デバイス基板、電子デバイス及びその製造方法 | |
JP3855798B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
JP4511278B2 (ja) | セラミックパッケージ | |
JP4612567B2 (ja) | セラミックパッケージの製造方法 | |
JP3854095B2 (ja) | 多層回路基板 | |
JP2946261B2 (ja) | 積層電子部品の製造方法 | |
JP3330104B2 (ja) | 多数個取りセラミック配線基板の製造方法 | |
JP3257531B2 (ja) | 積層電子部品 | |
JP7122939B2 (ja) | 配線基板およびその製造方法 | |
JP2003347467A (ja) | 電子装置 | |
JP3935833B2 (ja) | 電子装置 | |
JP2004055991A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040609 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070716 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3991658 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |