TWI448224B - 電子模組以及其製造方法 - Google Patents

電子模組以及其製造方法 Download PDF

Info

Publication number
TWI448224B
TWI448224B TW101134914A TW101134914A TWI448224B TW I448224 B TWI448224 B TW I448224B TW 101134914 A TW101134914 A TW 101134914A TW 101134914 A TW101134914 A TW 101134914A TW I448224 B TWI448224 B TW I448224B
Authority
TW
Taiwan
Prior art keywords
conductive layer
layer
trench
electronic module
plane
Prior art date
Application number
TW101134914A
Other languages
English (en)
Other versions
TW201414374A (zh
Inventor
Jenchun Chen
Pai Sheng Shih
Hsin Chin Chang
Original Assignee
Universal Scient Ind Shanghai
Universal Global Scient Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Scient Ind Shanghai, Universal Global Scient Ind Co filed Critical Universal Scient Ind Shanghai
Priority to TW101134914A priority Critical patent/TWI448224B/zh
Priority to US13/747,979 priority patent/US9089046B2/en
Priority to FR1353123A priority patent/FR2996054B1/fr
Priority to DE102013103570.1A priority patent/DE102013103570B4/de
Publication of TW201414374A publication Critical patent/TW201414374A/zh
Application granted granted Critical
Publication of TWI448224B publication Critical patent/TWI448224B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0037—Housings with compartments containing a PCB, e.g. partitioning walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

電子模組以及其製造方法
本發明有關一種電子模組以及其製程方法，且特別是有關於一種包含電磁干擾屏蔽結構的電子模組以及其製造方法。
在現今的電子模組中，電子元件通常會和一線路板電性連接，以使得電子信號能夠在電子元件與線路板之間傳遞。然而，有些電子元件，例如高頻數位元件及射頻元件(Radio Frequency component,RF component)會產生電磁干擾(Electro-Magnetic Interference,EMI)而影響電子模組內的電子元件運作，以至於電子模組內會出現雜訊，進而影響了電子元件的正常運作。
本發明提供一種電子模組，其具有電磁干擾屏蔽結構。
本發明提供一種電子模組的製造方法，其用來製造上述電子模組。
本發明提供一種電子模組，此電子模組包括線路基板、多個電子元件、多個封裝層、至少一第一導電層、至少一絕緣填充體以及第二導電層。線路基板具有第一平面以及至少一接地墊，其中接地墊位於第一平面上。電子元件固定在第一平面上並電性連接線路基板。封裝層包覆電子元件以及第一平面，其中相鄰兩封裝層之間存在著一條 溝槽，而接地墊位於溝槽的底部。第一導電層覆蓋溝槽的槽壁以及接地墊，且第一導電層與接地墊電性連接。絕緣填充體填入溝槽之內。第二導電層覆蓋封裝層以及絕緣填充體。此外，第一導電層和第二導電層電性連接，而絕緣填充體位在第二導電層與第一導電層之間。
本發明提供一種電子模組的製造方法。首先，提供一種電子封裝模組，此電子封裝模組包括：線路基板、多個電子元件以及封裝材料層。線路基板具有第一平面與至少一個接地墊，接地墊位於第一平面上。電子元件設置於第一平面上，並電性連接線路基板。封裝材料層位於第一平面上並包覆第一平面、接地墊以及電子元件。接下來，形成一保護層於封裝材料層上，其中保護層覆蓋封裝材料層。之後，切割封裝材料層以及保護層以形成多個封裝層以及至少一條溝槽，其中溝槽位於相鄰兩個封裝層之間並暴露出接地墊。然後，形成第一導電層於溝槽中，其中第一導電層覆蓋溝槽的槽壁以及接地墊，並電性連接接地墊。接著，形成絕緣填充體在溝槽之中。之後，形成第二導電層於封裝層及絕緣填充體上，其中第一導電層和第二導電層相連接。
綜上所述，本發明提供了一種電子模組以及其製造方法，其中第一導電層覆蓋溝槽的槽壁，並連接接地墊，而第二導電層覆蓋封裝層與絕緣填充體，並連接第一導電層與接地墊。因此，第一導電層以及第二導電層能做為電磁 干擾屏蔽結構，以避免電磁干擾影響內部電子元件運作，進而降低電磁干擾對運作中的電子元件的影響程度。
為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。
圖1A為本發明一實施例之電子模組1的剖面示意圖，而圖1A所示的電子模組1包括一線路基板10、多個電子元件30、多個封裝層20’、至少一第一導電層50、至少一絕緣填充體60以及一第二導電層70。
請參閱圖1A，線路基板10具有一第一平面14a、四個側平面14b以及至少一接地墊12，其中四個側平面14b相鄰於第一平面14a，並連接第一平面14a的邊緣。須說明的是，由於圖1A為電子模組1的剖面示意圖，因此圖1A所示的側平面14b的數量僅為兩個。然而，在實際狀況中，本發明所屬技術領域中具有通常知識者都知道電子模組1為一立體結構，因此線路基板10的側平面14b的數量應為四個。
接地墊12位於第一平面14a，且接地墊12的形狀及尺寸並不加以限制。例如，接地墊12的形狀可為長條狀、圓盤狀或方盤狀。此外，電子模組1所包括的接地墊12的數量可以是一個或多個，而當接地墊12的數量為多個時， 多個接地墊12可以排列成一線。多個電子元件30設置在第一平面14a上，並電性連接第一平面14a。另外，在多個電子元件30中，高度最高的電子元件30相對於第一平面14a具有一高度h2。
多個封裝層20’包覆電子元件30以及線路基板10的第一平面14a，其中一個封裝層20’可以包覆一個或多個電子元件30。例如，圖1A為例，位於右邊的封裝層20’包覆二個電子元件30。封裝層20’的材料為包含重量百分比10%至20%之間的環氧樹脂(Epoxy)，且封裝層20’的熱膨脹係數(Coefficient of Thermal Expansion,CTE)為α1：0.6×10-5 /℃至1.0×10-5 /℃及/或α2：3.5×10-5 /℃至4.5×10-5 /℃。此外，相鄰兩個封裝層20’之間存有一溝槽22，其中接地墊12位於溝槽22的底部。
在本實施例中，線路基板10為雙面線路板(Double side wiring board)。然而，在其他實施例中，線路基板10也可以是多層線路板(Multilayer wiring board)。當線路基板10為多層線路板時，電子元件30設置於線路基板10的外層線路層上，並且電性連接此外層線路層，而線路基板10中的至少兩層線路層之間可用通孔(Through hole)或者是盲孔(Blind hole)來電性連接。本發明不限制線路基板10所具有的線路層的層數。
另外，電子元件30可以是裸晶(Die)或者是封裝後的晶片(Packaged chip)。此外，電子元件30也可以是被 動元件，其例如是電阻器、電感器或電容器。此外，在本實施例中，電子元件30可用覆晶(Flip chip)的方式固定在第一平面14a上。然而，在其他實施例中，電子元件30也可以是利用打線接合的方式(Wire bonding)固定在第一平面14a上。
關於電子模組1中的接地墊12，在圖1A所示的實施例中，電子模組1所具有的接地墊12的數量可僅為一個，且接地墊12位於溝槽22的底部。然而，在其他實施例中，電子模組1也可具有多個接地墊12。在這些接地墊12當中，其中一些接地墊12可位在溝槽22以外的區域，並可被封裝層20’包覆，而另一些接地墊12可位於溝槽22的底部而不被封裝層20’包覆。
另外，從圖1A來看，第一導電層50覆蓋溝槽22的槽壁以及位於溝槽22底部的接地墊12，且上述第一導電層50電性連接接地墊12。由此可知，第一導電層50是位於溝槽22內的導電層，而在其他實施例中，電子模組1可以具有多條溝槽22，且這些溝槽22可彼此不連通，以至於電子模組1所包括的第一導電層50的數量為多層。因此，本實施例並不限制溝槽22以及第一導電層50二者的數量。
絕緣填充體60填入溝槽22，其中絕緣填充體60可接觸溝槽22的槽壁以及接地墊12。絕緣填充體60的材料可包含重量百分比10%至20%之間的環氧樹脂，且絕緣填充 體60的熱膨脹係數為α1：0.6×10-5 /℃至1.0×10- 5/℃及/或α2：3.5×10-5 /℃至4.5×10-5 /℃。另外，絕緣填充體60相對於第一平面14a具有一高度h1，其中絕緣填充體60的高度h1會大於電子元件30的高度h2，也就是說絕緣填充體60相對於第一平面14a的高度h1會高於所有電子元件30相對於第一平面14a的高度。
在本實施例中，封裝層20’以及絕緣填充體60的二者材料可以相同或相近，例如封裝層20’以及絕緣填充體60的材料皆含有重量分比10%至20%之間的環氧樹脂，因此封裝層20’與絕緣填充體60兩者的熱膨脹係數相近。由於封裝層20’以及絕緣填充體60的熱膨脹係數差異小，因此當溫度變化時，可以減少電子模組1板彎的程度，以提升電子模組1的可靠性。
另外，在本實施例中，第一導電層50的厚度可在30微米(um)以內。第一導電層50越薄，第一導電層50受到熱膨脹影響而增加的體積變化量也越小，而厚度在30um以內的第一導電層50可以幫助減小電子模組1板彎的程度，從而有效地提升電子模組1的可靠性。然而，本發明並不以此為限制，所述至少一第一導電層50的厚度也可以視情況而調整。
請參閱圖1A，第二導電層70覆蓋封裝層20’以及絕緣填充體60，並且覆蓋封裝層20’與絕緣填充體60兩者的頂面，所以絕緣填充體60會位於第一導電層50以及第二導 電層70之間，其中絕緣填充體60可接觸第一導電層50以及第二導電層70。第二導電層70從封裝層20’的頂面延伸到封裝層20’的側邊以及線路基板10的四個側平面14b的至少一面，因此第二導電層70可覆蓋封裝層20’的側邊。
另外，本發明不限制第二導電層70延伸的長度。如圖1A所示，第二導電層70可以完全覆蓋其中至少一個側平面14b。當然，第二導電層70也可以部分覆蓋其中至少一個側平面14b。而在其他實施例中，第二導電層70也可以不延伸到四個側平面14b的任一個側平面14b，也就是說第二導電層70可以不覆蓋四個側平面14b的任一個側平面14b。此外，第二導電層70和第一導電層50電性連接，以使第二導電層70能和第一導電層50電性導通。
圖1B至圖1H為本發明電子模組1的製造方法示意圖。請參閱圖1B，首先提供一電子封裝模組11，須說明的是，電子封裝模組11為電子模組1的半成品，且電子封裝模組11包括線路基板10、多個電子元件30以及一封裝材料層20，其中這些電子元件30已裝設(Mount)在線路基板10上，所以電子元件30位於第一平面14a上，並且電性連接線路基板10。
此外，電子封裝模組11可以是單體化(Singulating，也可翻譯成Dicing)一塊大型封裝模組而形成。也就是說，電子封裝模組11可以是利用雷射或者是機械的方式切割大型封裝模組而形成。電子封裝模組11與大型封裝模組的 結構相似。例如，大型封裝模組包括大尺寸線路基板、多個電子元件以及一層封裝材料層，其中電子元件裝設在大尺寸線路基板上，而封裝材料層包覆這些電子元件。
請參閱圖1C，之後，形成一保護層40於封裝材料層20上，保護層40覆蓋封裝材料層20。保護層40的材料包括二氧化矽(SiO2)粉末以及聚甲基丙烯酸甲酯(PMMA)，並可用來吸附顆粒(Particle)，其例如是粉塵。形成保護層40的方法可包括，塗佈一層保護材料層(圖中未繪示)於封裝材料層20上。接著，固化保護材料層以形成一保護層40於封裝材料層20，其中固化保護材料層的方法包括加熱保護材料層，或對保護材料層照射紫外光。然而，本發明不限定固化保護材料層的方法。
請參閱圖1D，接下來，切割封裝材料層20以及保護層40以形成多個封裝層20’與至少一溝槽22。溝槽22位於相鄰兩個封裝層20’之間，並且暴露出接地墊12。此外，上述切割流程主要是切割封裝材料層20以及保護層40，而非將線路基板10分割成多塊小型線路基板。
切割封裝材料層20與保護層40的方法可為雷射切割或機械切割，其中雷射切割所使用的雷射光束80可為綠光雷射(波長例如是532 nm)。在進行雷射切割後，少部分的封裝材料層20會殘留於溝槽22的底部，也就是殘留在接地墊12上，以至於影響後續形成的第一導電層50與接地墊12之間的電性連接品質。因此，在雷射切割完成後， 可進行去膠渣(Desmear)。例如，用化學藥液或電漿來去除殘留在接地墊12上的部分封裝材料層20。如此，可維持或提升第一導電層50與接地墊12之間的電性連接品質。
另外，雷射切割也會產生粉塵，而這些粉塵會影響電子模組1的品質。然而，由於保護層40覆蓋封裝材料層20，因此上述粉塵不會附著在封裝材料層20上。如此，保護層40能避免封裝材料層20被雷射切割所產生的粉塵污染，因而能降低粉塵對電子模組1造成的不良影響。此外，須說明的是，在其他實施例中，除了雷射切割與機械切割之外，也可以使用其他切割方式，本發明並不限定切割封裝材料層20與保護層40的方式。
請參閱圖1E，接下來，形成第一導電層50於溝槽22之中並部分覆蓋保護層40。第一導電層50會覆蓋溝槽22的槽壁、接地墊12以及溝槽22開口周圍的保護層40表面，並且第一導電層50會電性連接接地墊12。須說明的是，形成第一導電層50的方式可以是濺鍍(Sputtering)、印刷(Printing)以及噴塗(Spraying)等方式形成，但本發明不限定第一導電層50形成的方法。
請參閱圖1F，接著，形成絕緣填充體60於溝槽22之中，其中絕緣填充體60可接觸第一導電層50。形成絕緣填充體60的方法包括，填入絕緣填充材料於溝槽22之中以及固化絕緣填充材料。如此，絕緣填充體60得以形成於溝槽22之中。
值得說明的是，由於溝槽22的寬度僅為80um，因此，在本實施例中，絕緣填充材料的黏度小於40cps，以降低絕緣填充材料填入溝槽22的困難程度。另外，固化絕緣填充材料的方法包括加熱絕緣填充材料，或對絕緣填充材料照射紫外光，但本發明不限定固化絕緣填充材料的方法。
請參閱圖1G，再來，移除保護層40，以暴露出封裝層20’，其中保護層40可用化學藥液來移除。此外，在移除保護層40的過程中，覆蓋在保護層40上的第一導電層50會隨著保護層40的移除而跟著被移除。接著，請參閱圖1H，形成第二導電層70於封裝層20’以及絕緣填充體60上，其中第二導電層70電性連接第一導電層50。第二導電層70從封裝層20’的頂面延伸到封裝層20’的側邊以及線路基板10的側平面14b(如圖1H所示)。
本發明不限制第二導電層70延伸的長度。舉例而言，第二導電層70可以完全覆蓋其中至少一個側平面14b。另外，第二導電層70也可以部分覆蓋其中至少一個側平面14b。此外，第二導電層70和第一導電層50相連接，以使第二導電層70能和第一導電層50電性導通。絕緣填充體60可以接觸第一導電層50以及第二導電層70，並位於第一導電層50以及第二導電層70之間。
另外，圖1I為本發明另一實施例電子模組1’的剖面示意圖。請參閱圖1I，不同於前一實施例的電子模組1，本實施例的第二導電層70可以不延伸至四個側平面14b的其 中任一個側平面14b，即第二導電層70不覆蓋四個側平面14b的其中任一個側平面14b。如圖1I所示，第二導電層70可以僅從封裝層20’的頂面延伸至封裝層20’的側邊。
圖2為本發明另一實施例電子模組2的剖面示意圖，而圖2所示的電子模組2包括一線路基板10’、多個電子元件30、多個封裝層20’、至少一第一導電層50、至少一絕緣填充體60以及一第二導電層70’。
請參閱圖2，不同於前一實施例的電子模組1，除了接地墊12，線路基板10’更具有四個側平面14b’與至少一側邊金屬墊16，而該至少一個側邊金屬墊16設置於其中至少一個側平面14b’，其中該至少一個側邊金屬墊16接地，例如側邊金屬墊16與接地墊12電性導通，或是電性連接線路基板10’的接地面(grounding plane，圖2未繪示)。此外，圖2所示的電子模組2具有多個側邊金屬墊16(圖2繪示二個)，但在其他實施例中，側邊金屬墊16的數量可以僅為一個，而本發明不以此為限。
這些側平面14b’相鄰於第一平面14a，而第二導電層70’自封裝層20’的側邊延伸至這些側邊金屬墊16，並且第二導電層70’電性連接這些側邊金屬墊16，以使得接地墊12經由第一導電金屬層50以及第二導電層70’來電性連接側邊金屬墊16。
此外，如圖2所示，在本實施例中，側邊金屬墊16位於側平面14b’的中間位置。然而，在其他實施例中，這些 側邊金屬墊16可以分別位在側平面14b’的其他位置上，例如這些側邊金屬墊16可以靠近第一平面14a，或者是遠離第一平面14a，而本發明不以此為限制。
另外，第二導電層70’只需要接觸側邊金屬墊16，以使第二導電層70’能與側邊金屬墊16電性導通，因此本發明不限制第二導電層70’延伸的長度。也就是說，第二導電層70’可以完全覆蓋側平面14b’或者是部分覆蓋側平面14b’。
必須說明的是，以上所述的電子模組2的製造方法實質上皆相同於圖1B至圖1H中電子模組1的製造方法，而本發明所屬技術領域中具有通常知識者能根據圖1B至圖1H所揭露的電子模組1的製造方法得知電子模組2的製造方法。所以，縱使未繪示出電子模組2的製造方法，對於本發明所屬技術領域中具有通常知識者來說，上述實施方式記載的內容已相當明確且充分揭露。
綜上所述，本發明提供了一種電子模組以及其製造方法，所述電子模組包括線路基板、電子元件、封裝層、至少一第一導電層、絕緣填充體以及第二導電層。所述電子模組利用第一導電層以及第二導電層來做為電磁干擾屏蔽結構，以避免電磁干擾影響內部電子元件運作。
其次，由於絕緣填充體與封裝層兩者的熱膨脹係數差距小，因此當溫度變化時，可以減少電子模組的板彎程度，以提升電子模組的可靠性。此外，在本發明的製造方法中， 當進行雷射切割封裝材料層與保護層時，本發明利用保護層來避免封裝材料層被雷射切割所產生的顆粒(例如是粉塵)污染，以降低顆粒對電子模組造成的不良影響。
以上所述僅為本發明的實施例，其並非用以限定本發明的專利保護範圍。任何熟習相像技藝者，在不脫離本發明的精神與範圍內，所作的更動及潤飾的等效替換，仍為本發明的專利保護範圍內。
1、1’、2‧‧‧電子模組
10、10’‧‧‧線路基板
11‧‧‧電子封裝模組
12‧‧‧接地墊
14a‧‧‧第一平面
14b、14b’‧‧‧側平面
16‧‧‧側邊金屬墊
20‧‧‧封裝材料層
20’‧‧‧封裝層
22‧‧‧溝槽
30‧‧‧電子元件
40‧‧‧保護層
50‧‧‧第一導電層
60‧‧‧絕緣填充體
70、70’‧‧‧第二導電層
80‧‧‧雷射光束
h1、h2‧‧‧高度
圖1A為本發明一實施例之電子模組的剖面示意圖。
圖1B至圖1H為圖1A中的電子模組的製造方法示意圖。
圖1I為本發明另一實施例之電子模組的剖面示意圖。
圖2為本發明另一實施例之電子模組的剖面示意圖。
1‧‧‧電子模組
10‧‧‧線路基板
12‧‧‧接地墊
14a‧‧‧第一平面
14b‧‧‧側平面
20’‧‧‧封裝層
22‧‧‧溝槽
30‧‧‧電子元件
50‧‧‧第一導電層
60‧‧‧絕緣填充體
70‧‧‧第二導電層
h1、h2‧‧‧高度

Claims (17)

  1. 一種電子模組，包括：一線路基板，該線路基板具有一第一平面以及至少一接地墊，該至少一接地墊位於該第一平面；多個電子元件，該些電子元件設置在該第一平面上，並電性連接該線路基板；多個封裝層，該些封裝層包覆該些電子元件以及該第一平面，其中相鄰兩個封裝層之間存在著一溝槽，該溝槽從該封裝層的頂部延伸至該第一平面，而該至少一接地墊位於該溝槽的底部；至少一第一導電層，該至少一第一導電層覆蓋於該溝槽的槽壁、該溝槽的底部與該至少一接地墊，且和該至少一接地墊電性連接；至少一個絕緣填充體，該至少一絕緣填充體填入該溝槽，並位於該第一平面之上，且該絕緣填充體位於兩相鄰封裝層之間；以及一第二導電層，該第二導電層覆蓋於該些封裝層以及該至少一個絕緣填充體，且該第二導電層和該至少一第一導電層電性連接，其中該至少一個絕緣填充體位在該第二導電層與該至少一第一導電層之間，且該第一導電層以及該第二導電層包圍該絕緣填充體。
  2. 如申請專利範圍第1項所述之電子模組，其中該至少一個絕緣填充體的材料和該些封裝層的材料皆含有重量百分比10%至20%之間的環氧樹脂。
  3. 如申請專利範圍第1項所述之電子模組，其中該至少一 個絕緣填充體接觸該至少一第一導電層以及該第二導電層。
  4. 如申請專利範圍第1項所述之電子模組，其中該至少一個絕緣填充體相對於該第一平面的高度高於該些電子元件相對於該第一平面的高度。
  5. 如申請專利範圍第1項所述之電子模組，其中該線路基板更具有相鄰於該第一平面的四個側平面，且該第二導電層延伸到其中至少該些側平面之一。
  6. 如申請專利範圍第5項所述之電子模組，其中該第二導電層完全覆蓋其中至少該些側平面之一。
  7. 如申請專利範圍第5項所述之電子模組，其中該第二導電層部分覆蓋其中至少該些側平面之一。
  8. 如申請專利範圍第5項所述之電子模組，其中該線路基板更具有至少一側邊金屬墊，其中該至少一側邊金屬墊位於其中至少該些側平面之一，且該第二導電層延伸至該些側平面並電性連接該至少一側邊金屬墊。
  9. 如申請專利範圍第1項所述之電子模組，其中該溝槽的寬度為80um，而該至少一第一導電層的厚度為30um。
  10. 一種電子模組的製造方法，包括：提供一電子封裝模組，該電子封裝模組包括：一線路基板，該線路基板具有一第一平面與至少一接地墊，該至少一接地墊設置於該第一平面上；多個電子元件，該些電子元件設置於該第一平面上，並且電性連接該線路基板；以及一封裝材料層，該封裝材料層設置於該第一平面上，其中該封裝材料層包覆該第一平面、該至少一接地 墊與該些電子元件；形成一保護層於該封裝材料層上，該保護層覆蓋在該封裝材料層；切割該封裝材料層與該保護層以形成多個封裝層與至少一溝槽，其中該溝槽位於相鄰兩個封裝層之間，並且暴露出該至少一接地墊；形成至少一第一導電層於該溝槽中，該第一導電層覆蓋於該溝槽的槽壁並部分覆蓋保護層，並且電性連接該至少一接地墊；在形成該至少一第一導電層之後，形成至少一個絕緣填充體在該溝槽中；在形成該至少一個絕緣填充體之後，移除該保護層，以暴露出該些封裝層；以及形成一第二導電層於該些封裝層與該至少一絕緣填充體上，其中該第二導電層和該至少一第一導電層電性連接。
  11. 如申請專利範圍第10項所述之電子模組的製造方法，其中形成該保護層的方法包括：塗佈一保護材料層於該封裝材料層，該保護材料層覆蓋該封裝材料層；以及固化該保護材料層。
  12. 如申請專利範圍第10項所述之電子模組的製造方法，其中形成該至少一個絕緣填充體在該溝槽的方法包括：填入至少一絕緣填充材料於該溝槽之中，其中該至少一絕緣填充材料的黏度小於40cps；以及固化該絕緣填充材料。
  13. 如申請專利範圍第10項所述之電子模組的製造方法，其中該保護層的材料包括二氧化矽粉末以及聚甲基丙烯酸甲酯。
  14. 如申請專利範圍第10項所述之電子模組的製造方法，其中該線路基板更具有相鄰於該第一平面的四個側平面，且該第二導電層延伸到其中至少該些側平面之一。
  15. 如申請專利範圍第14項所述之電子模組的製造方法，其中該第二導電層完全覆蓋其中至少該些側平面之一。
  16. 如申請專利範圍第14項所述之電子模組的製造方法，其中該第二導電層部分覆蓋其中至少該些側平面之一。
  17. 如申請專利範圍第14項所述之電子模組的製造方法，其中該線路基板更具有至少一側邊金屬墊，該至少一側邊金屬墊位於其中至少該些側平面之一，且該第二導電層延伸至該側平面並電性連接該至少一側邊金屬墊。
TW101134914A 2012-09-24 2012-09-24 電子模組以及其製造方法 TWI448224B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW101134914A TWI448224B (zh) 2012-09-24 2012-09-24 電子模組以及其製造方法
US13/747,979 US9089046B2 (en) 2012-09-24 2013-01-23 Electronic module and method for same
FR1353123A FR2996054B1 (fr) 2012-09-24 2013-04-08 Module electronique et procede connexe
DE102013103570.1A DE102013103570B4 (de) 2012-09-24 2013-04-10 Elektronisches Modul und Verfahren zum Herstellen desselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101134914A TWI448224B (zh) 2012-09-24 2012-09-24 電子模組以及其製造方法

Publications (2)

Publication Number Publication Date
TW201414374A TW201414374A (zh) 2014-04-01
TWI448224B true TWI448224B (zh) 2014-08-01

Family

ID=49578361

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101134914A TWI448224B (zh) 2012-09-24 2012-09-24 電子模組以及其製造方法

Country Status (4)

Country Link
US (1) US9089046B2 (zh)
DE (1) DE102013103570B4 (zh)
FR (1) FR2996054B1 (zh)
TW (1) TWI448224B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI563613B (en) * 2014-07-30 2016-12-21 Advanced Semiconductor Eng Method of manufacturing electronic package module and electronic package module manufactured by the same
TWI611533B (zh) * 2014-09-30 2018-01-11 矽品精密工業股份有限公司 半導體封裝件及其製法
CN104659022B (zh) * 2015-02-12 2017-09-26 苏州日月新半导体有限公司 引线键合的屏蔽结构及其制备方法
US10163808B2 (en) 2015-10-22 2018-12-25 Avago Technologies International Sales Pte. Limited Module with embedded side shield structures and method of fabricating the same
US20170117229A1 (en) * 2015-10-22 2017-04-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Circuit package with trench features to provide internal shielding between electronic components
US10134682B2 (en) 2015-10-22 2018-11-20 Avago Technologies International Sales Pte. Limited Circuit package with segmented external shield to provide internal shielding between electronic components
US10461007B2 (en) * 2015-12-22 2019-10-29 Intel Corporation Semiconductor package with electromagnetic interference shielding
US10297998B2 (en) * 2016-02-18 2019-05-21 Autonetworks Technologies, Ltd. Electrical junction box
US10264666B2 (en) 2016-06-20 2019-04-16 Avago Technologies International Sales Pte. Limited Method of providing compartment EMI shields on printed circuit board using a vacuum
KR20180032985A (ko) * 2016-09-23 2018-04-02 삼성전자주식회사 집적회로 패키지 및 그 제조 방법과 집적회로 패키지를 포함하는 웨어러블 디바이스
US10784230B2 (en) * 2016-11-15 2020-09-22 Advanced Semiconductor Engineering, Inc. Compartment shielding for warpage improvement
US11017934B2 (en) * 2016-12-09 2021-05-25 Cyntec Co., Ltd. Electronic module
CN108054105A (zh) * 2017-12-25 2018-05-18 环维电子(上海)有限公司 一种电子封装模块及其制造方法和设备
US10629542B2 (en) * 2018-04-05 2020-04-21 Samsung Electro-Mechanics Co., Ltd. Electronic device module
US20200098700A1 (en) * 2018-09-21 2020-03-26 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US20200203287A1 (en) * 2018-12-20 2020-06-25 Qualcomm Incorporated Device comprising compartmental shielding with improved heat dissipation and routing
US11071196B2 (en) * 2019-04-05 2021-07-20 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing electronic device module
US11832391B2 (en) * 2020-09-30 2023-11-28 Qualcomm Incorporated Terminal connection routing and method the same
US11508668B2 (en) 2020-12-03 2022-11-22 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI311904B (zh) * 2005-05-25 2009-07-01 Alps Electric Co Ltd
TW201008478A (en) * 2008-08-08 2010-02-16 Advanced Semiconductor Eng Semiconductor device packages with electromagnetic interference shielding and forming method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686649B1 (en) * 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
JP4178880B2 (ja) 2002-08-29 2008-11-12 松下電器産業株式会社 モジュール部品
US7187060B2 (en) * 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
US7633170B2 (en) * 2005-01-05 2009-12-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method thereof
TW201041054A (en) 2009-05-11 2010-11-16 Acsip Technology Corp Electronic component manufacturing method and packaging structure thereof
US8030750B2 (en) * 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8654537B2 (en) 2010-12-01 2014-02-18 Apple Inc. Printed circuit board with integral radio-frequency shields
JP2012151353A (ja) 2011-01-20 2012-08-09 Sharp Corp 半導体モジュール
US9179538B2 (en) 2011-06-09 2015-11-03 Apple Inc. Electromagnetic shielding structures for selectively shielding components on a substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI311904B (zh) * 2005-05-25 2009-07-01 Alps Electric Co Ltd
TW201008478A (en) * 2008-08-08 2010-02-16 Advanced Semiconductor Eng Semiconductor device packages with electromagnetic interference shielding and forming method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
林定皓，電子構裝技術概論，台灣電路板協會，2010年 *

Also Published As

Publication number Publication date
US20140085857A1 (en) 2014-03-27
FR2996054A1 (fr) 2014-03-28
TW201414374A (zh) 2014-04-01
DE102013103570A1 (de) 2014-03-27
US9089046B2 (en) 2015-07-21
FR2996054B1 (fr) 2016-08-19
DE102013103570B4 (de) 2024-03-28

Similar Documents

Publication Publication Date Title
TWI448224B (zh) 電子模組以及其製造方法
US10062582B2 (en) Fabrication method of package having ESD and EMI preventing functions
CN102339763B (zh) 装配集成电路器件的方法
CN102446882B (zh) 一种半导体封装中封装系统结构及制造方法
KR101858952B1 (ko) 반도체 패키지 및 이의 제조 방법
EP2787530B1 (en) High-frequency semiconductor package and high-frequency semiconductor device
CN102543937B (zh) 一种芯片上倒装芯片封装及制造方法
US10134682B2 (en) Circuit package with segmented external shield to provide internal shielding between electronic components
JP5517379B1 (ja) 回路モジュール
CN109314100A (zh) 具有电磁干扰屏蔽结构的半导体封装
KR20080023996A (ko) 반도체 패키지
US20120235259A1 (en) Semiconductor package and method of fabricating the same
JP2003174344A (ja) 表面弾性波フィルターパッケージ製造方法
CN111696963A (zh) 封装结构及其制作方法
CN109216335A (zh) 扇出型半导体封装模块
CN112234048A (zh) 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法
CN103681625A (zh) 电子模块以及其制造方法
TW201322316A (zh) 系統級封裝模組件及其製造方法
TWI713190B (zh) 電子封裝件及其製法
CN105702664A (zh) 半导体封装构造及其制造方法
KR101391089B1 (ko) 반도체 패키지 및 그 제조방법
CN111384031B (zh) 封装元件及其制备方法
WO2022021291A1 (zh) 一种封装结构及其制造方法、器件结构
KR101565016B1 (ko) 휨 개선을 위한 반도체 패키지 구조 및 방법
JP2017117842A (ja) 電子部品及び電子部品の製造方法