DE102013103570A1 - Elektronisches Modul und Verfahren zum Herstellen desselben - Google Patents

Elektronisches Modul und Verfahren zum Herstellen desselben Download PDF

Info

Publication number
DE102013103570A1
DE102013103570A1 DE102013103570.1A DE102013103570A DE102013103570A1 DE 102013103570 A1 DE102013103570 A1 DE 102013103570A1 DE 102013103570 A DE102013103570 A DE 102013103570A DE 102013103570 A1 DE102013103570 A1 DE 102013103570A1
Authority
DE
Germany
Prior art keywords
conductor layer
layer
groove
electronic module
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102013103570.1A
Other languages
English (en)
Other versions
DE102013103570B4 (de
Inventor
Jen-Chun Chen
Pai-Sheng Shih
Hsin-Chin Chang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Scientific Industrial Shanghai Co Ltd
Universal Global Scientific Industrial Co Ltd
Original Assignee
Universal Scientific Industrial Shanghai Co Ltd
Universal Global Scientific Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Scientific Industrial Shanghai Co Ltd, Universal Global Scientific Industrial Co Ltd filed Critical Universal Scientific Industrial Shanghai Co Ltd
Publication of DE102013103570A1 publication Critical patent/DE102013103570A1/de
Application granted granted Critical
Publication of DE102013103570B4 publication Critical patent/DE102013103570B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0037—Housings with compartments containing a PCB, e.g. partitioning walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

Elektronisches Modul, aufweisend: ein Leitungssubstrat (10), das eine erste Fläche (14a) und wenigstens ein Erdungsteil (12) aufweist, wobei das wenigstens eine Erdungsteil (12) an der ersten Fläche (14a) angeordnet ist; mehrere elektronische Elemente (30), die an der ersten Fläche (14a) angebracht und elektrisch mit dem Leitungssubstrat (10) verbunden sind; mehrere Einkapselungsschichten (20'), von denen die elektronischen Elemente (30) und die erste Fläche (14a) umschlossen sind, wobei zwischen den beiden benachbarten Einkapselungsschichten (20') eine Nut (22) ausgebildet ist, wobei wenigstens ein Erdungsteil (12) am Boden der Nut (22) angeordnet ist; wenigstens eine erste Leiterschicht (50), die die Begrenzungswand der Nut (22) und das wenigstens eine Erdungsteil (12) überdeckt und elektrisch mit wenigstens einem Erdungsteil (12) verbunden ist; wenigstens eine Isolierfüllung (60), die in die Nut (22) eingefüllt ist; und eine zweite Leiterschicht (70), die die Einkapselungsschichten (20') und die wenigstens eine Isolierfüllung (60) überdeckt, wobei die zweite Leiterschicht (70) elektrisch mit der wenigstens einen Isolierfüllung (60) verbunden ist.

Description

  • Die Erfindung betrifft ein elektronisches Modul und ein Verfahren zum Herstellen desselben, insbesondere ein elektronisches Modul mit einer Abschirmanordnung gegen elektromagnetische Interferenz (EMI) sowie ein Verfahren zum Herstellen desselben.
  • Bei herkömmlichen elektronischen Modulen ist es üblich, dass elektronische Bauteile mit einer Leiterplatte elektrisch verbunden sind, sodass elektronische Signale zwischen den elektronischen Bauteilen und der Leiterplatte übertragbar sind. Bei manchen elektronischen Bauteilen, beispielsweise hochfrequenten digitalen Bauteilen und HF-Bauteilen, tritt jedoch elektromagnetische Interferenz (EMI) auf, die den Betrieb der im elektronischen Modul befindlichen, elektronischen Bauteile beeinträchtigt. Hierdurch ergeben sich Störsignale im elektronischen Modul, wodurch ein normaler Betrieb des elektronischen Bauteils nicht mehr möglich ist.
  • Der Erfindung liegt die Aufgabe zugrunde, ein elektronisches Modul zu schaffen, das mit einer Abschirmanordnung gegen elektromagnetische Interferenz (EMI) versehen ist. Außerdem wird ein Verfahren zum Herstellen des oben erwähnten elektronischen Moduls bereitgestellt.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch ein elektronisches Modul, das die im Anspruch 1 angegebenen Merkmale aufweist, sowie ein Verfahren zum Herstellen desselben, das die im Anspruch 10 angegebenen Merkmale aufweist. Weitere vorteilhafte Weiterbildungen der Erfindung gehen aus den Unteransprüchen hervor.
  • Gemäß der Erfindung wird ein elektronisches Modul bereitgestellt, das Folgendes aufweist:
    ein Leitungssubstrat, das eine erste Fläche und wenigstens ein Erdungsteil aufweist, wobei das wenigstens eine Erdungsteil an der ersten Fläche angeordnet ist;
    mehrere elektronische Elemente, die an der ersten Fläche angebracht und elektrisch mit dem Leitungssubstrat verbunden sind;
    mehrere Einkapselungsschichten, von denen die elektronischen Elemente und die erste Fläche umschlossen sind, wobei zwischen den beiden benachbarten Einkapselungsschichten eine Nut ausgebildet ist, wobei wenigstens ein Erdungsteil am Boden der Nut angeordnet ist;
    wenigstens eine erste Leiterschicht, die die Begrenzungswand der Nut und das wenigstens eine Erdungsteil überdeckt und elektrisch mit wenigstens einem Erdungsteil verbunden ist;
    wenigstens eine Isolierfüllung, die in die Nut eingefüllt ist; und
    eine zweite Leiterschicht, die die Einkapselungsschichten und die wenigstens eine Isolierfüllung überdeckt, wobei die zweite Leiterschicht elektrisch mit der wenigstens einen Isolierfüllung verbunden ist, und wobei die wenigstens eine Isolierfüllung zwischen der zweiten Leiterschicht und der wenigstens einen ersten Leiterschicht liegt.
  • Gemäß der Erfindung wird ein Verfahren zum Herstellen eines elektronischen Moduls bereitgestellt, das die folgenden Schritte aufweist:
    Bereitstellen eines elektronischen Einkapselungsmoduls, das Folgendes aufweist:
    ein Leitungssubstrat, das eine erste Fläche und wenigstens ein Erdungsteil aufweist, wobei das wenigstens eine Erdungsteil an der ersten Fläche angeordnet ist;
    mehrere elektronische Elemente, die an der ersten Fläche angebracht und elektrisch mit dem Leitungssubstrat verbunden sind; und
    eine Einkapselungsstoffschicht, die auf der ersten Fläche angeordnet ist, wobei die Einkapselungsstoffschicht die erste Fläche, das wenigstens eine Erdungsteil und die elektronischen Elemente überdeckt;
    Aufbringen einer Schutzschicht auf die Einkapselungsstoffschicht, derart, dass die Schutzschicht die Einkapselungsstoffschichten überdeckt;
    Schneiden der Einkapselungsstoffschicht und der Schutzschicht in mehrere Einkapselungsschichten und wenigstens eine Nut, wobei die Nut zwischen zwei benachbarten Einkapselungsschichten so ausgebildet ist, dass das wenigstens eine Erdungsteil freiliegt;
    Aufbringen einer ersten Leiterschicht auf die Begrenzungswand der Nut, derart, dass die Schutzschichten teilweise von der ersten Leiterschicht überdeckt sind, wobei die erste Leiterschicht elektrisch mit dem wenigstens einen Erdungsteil verbunden ist;
    Ausbilden wenigstens einer Isolierfüllung in der Nut, nachdem die wenigstens eine erste Leiterschicht zustande kommt;
    Entfernen der Schutzschicht, derart, dass die Einkapselungsschichten freiliegen, nachdem die wenigstens eine Isolierfüllung zustande kommt; und
    Aufbringen einer zweiten Leiterschicht auf die Einkapselungsschichten und die wenigstens eine Isolierfüllung, wobei die zweite Leiterschicht elektrisch mit der ersten Leiterschicht verbunden ist.
  • Zusammengefasst lassen sich mit dem erfindungsgemäßen elektronischen Modul und dem erfindungsgemäßen Verfahren beispielsweise folgende Vorteile realisieren: Erfindungsgemäß überdeckt die erste Leiterschicht die Begrenzungswand der Nut, wobei die erste Leiterschicht mit dem Erdungsteil verbunden ist. Von der zweiten Leiterschicht werden die Einkapselungsschicht und die Isolierfüllung überdeckt, wobei die zweite Leiterschicht mit der ersten Leiterschicht und dem Erdungsteil verbunden ist. Daher können die erste Leiterschicht und die zweite Leiterschicht als Abschirmstruktur gegen elektromagnetische Interferenz [EMI] zum Einsatz kommen. Damit wird vermieden, dass ein gestörter Betrieb der inneren elektronischen Elemente durch die elektromagnetische Interferenz [EMI] zustande kommt. Das heißt, der Betrieb der elektronischen Elemente wird durch die elektromagnetische Interferenz [EMI] weniger beeinträchtigt.
  • Im Folgenden werden die Erfindung und ihre Ausgestaltungen anhand der Zeichnung näher erläutert. In der Zeichnung zeigt:
  • 1A einen Schnitt durch ein Ausführungsbeispiel eines erfindungsgemäßen elektronischen Moduls;
  • 1B bis 1H Schritte zum Herstellen des erfindungsgemäßen elektronischen Moduls gemäß 1A;
  • 1I einen Schnitt durch ein weiteres Ausführungsbeispiel eines erfindungsgemäßen elektronischen Moduls; und
  • 2 einen Schnitt durch ein wiederum weiteres Ausführungsbeispiel eines erfindungsgemäßen elektronischen Moduls.
  • Wie aus 1A ersichtlich, weist ein erfindungsgemäßes elektronisches Modul 1 ein Leitungssubstrat 10, mehrere elektronische Elemente 30, mehrere Einkapselungsschichten 20', wenigstens eine erste Leiterschicht 50, wenigstens eine Isolierfüllung 60 und eine zweite Leiterschicht 70 auf.
  • Gemäß 1A weist das Leitungssubstrat 10 eine erste Fläche 14a, vier Seitenflächen 14b und wenigstens ein Erdungsteil 12 auf. Die vier Seitenflächen 14b grenzen an den Randbereich der ersten Fläche 14a an. Da das elektronische Modul 1 in 1A im Schnitt dargestellt ist, sind daher nur zwei Seitenflächen 14b dort wiedergegeben. In der Regel ist das elektronische Modul 1 dreidimensional ausgebildet, sodass das Leitungssubstrat 10 vier Seitenflächen 14b aufweisen soll.
  • Das Erdungsteil 12 ist an der ersten Fläche 14a angeordnet, wobei dieses form- und größenmäßig nicht beschränkt sein soll. Das Erdungsteil 12 kann beispielsweise streifenförmig, scheibenförmige oder quadratisch ausgebildet sein. Dem elektronischen Modul 1 sind ein oder mehrere Erdungsteile 12 vorgesehen sein. Sind mehrere Erdungsteile 12 vorhanden, können diese in einer geraden Linie angeordnet sein. Mehrere elektronische Elemente 30 sind an der ersten Fläche 14a angebracht und elektrisch mit dieser verbunden. Ein an der höchsten Stelle angeordnetes elektronisches Element 30 weist eine Höhe h2 gegenüber der ersten Fläche 14a auf.
  • Von den Einkapselungsschichten 20' sind die elektronischen Elemente 30 und die erste Fläche 14a des Leitungssubstrats 10 umschlossen. Eine der Einkapselungsschichten 20' kann ein oder mehrere elektronische Elemente 30 umhüllen. Zum Beispiel sind zwei elektronische Elemente 30 von der rechten Einkapselungsschicht 20' eingekapselt [siehe 1A]. Die Einkapselungsschichten 20' sind aus Material mit Epoxidharz im Gewichtsprozentsatz von 10–20% hergestellt. Außerdem liegt der Wärmeausdehnungskoeffizient α1 der Einkapselungsschicht 20' im Bereich von 0,6 × 10–5/°C bis 1,0 × 10–5/°C und der Wärmeausdehnungskoeffizient α2 im Bereich von 3,5 × 10–5/°C bis 4,5 × 10–5/7°C. Zwischen den beiden benachbarten Einkapselungsschichten 20' ist eine Nut 22 ausgebildet, wobei das Erdungsteil 12 am Boden der Nut 22 angeordnet ist.
  • Im dargestellten Ausführungsbeispiel ist das Leitungssubstrat 10 als doppelseitige Leiterplatte ausgeführt. Anderenfalls kann dieses als mehrschichtige Leiterplatte sein. Ist das Leitungssubstrat 10 eine mehrschichtige Leiterplatte, sind die elektronischen Elemente 30 an der äußeren Leitungssicht des Leitungssubstrats 10 angeordnet und elektrisch mit dieser verbunden. Die wenigstens beiden Leitungsschichten des Leitungssubstrats 10 sind über ein Durchgangsloch oder Sackloch elektrisch verbunden. Bei dem erfindungsgemäßen Leitungssubstrat 10 ist die Anzahl der Leitungsschichten nicht beschränkt.
  • Das elektronische Element 30 ist als ungekapselter Chip oder als eingekapselter Chip ausgeführt. Außerdem kann dieses ein passives Element sein, wie z. B. Widerstand, Induktor oder Kondensator. Im dargestellten Ausführungsbeispiel kann das elektronische Element 30 in Bauart von Flip-Chip an der erste Fläche 14a angebracht sein. Anderenfalls kann das elektronische Element 30 durch einen Drahtboden auf der ersten Fläche 14a befestigt sein.
  • Im dargestellten Ausführungsbeispiel gemäß 1A ist nur ein Erdungsteil 12 des elektronischen Module 1 vorhanden und am Boden der Nut 22 angeordnet. Anderenfalls kann das elektronische Modul 1 mehrere Erdungsteile 12 aufweisen. Manche Erdungsteile 12 können sich außerhalb der Nut 22 befinden und von der Einkapselungsschicht 20' umhüllt werden, während die anderen Erdungsteile 12 am Boden der Nut 22 angeordnet und nicht von der Einkapselungsschicht 20' umhüllt sind.
  • Gemäß 1A grenzt die erste Leiterschicht 50 an die Begrenzungswand der Nut 22 und das am Boden der Nut 22 angeordnete Erdungsteil 12 an. Die erste Leiterschicht 50 ist elektrisch mit dem Erdungsteil 12 verbunden. Deshalb ist die erste Leiterschicht 50 eine Leiterschicht, die sich im Inneren der Nut 22 befindet. Anderenfalls kann das elektronisches Modul 1 mehrere Nuten 22 aufweisen. Diese Nuten 22 können nicht miteinander kommunizieren. Das erfindungsgemäße elektronische Modul 1 kann über mehrere erste Leiterschichten 50 verfügen. Daher ist die Anzahl der Nut 22 sowie der ersten Leiterschicht 50 nicht beschränkt.
  • Die Isolierfüllung 60 ist in die Nut 22 so eingefüllt, dass diese mit der Begrenzungswand der Nut 22 und mit dem Erdungsteil 12 in Berührung kommt. Die Isolierfüllung 60 ist aus einem Material mit Epoxidharz im Gewichtsprozentsatz von 10–20% hergestellt. Außerdem liegt der Wärmeausdehnungskoeffizient α1 der Isolierfüllung 60 im Bereich von 0,6 × 10–5/°C bis 1,0 × 10–5/°C und der Wärmeausdehnungskoeffizient α2 im Bereich von 3,5 × 10–5/°C bis 4,5 × 10–5/°C. Die Isolierfüllung 60 weist gegenüber der ersten Fläche 14a eine Höhe h1 auf, die größer ist als die Höhe h2 des elektronischen Elements 30. Das heißt, die Höhe h1 der Isolierfüllung 60 gegenüber der ersten Fläche 14a ist größer als die Höhe von allen elektronischen Elementen 30 gegenüber der ersten Fläche 14a.
  • In diesem Ausführungsbeispiel sind Materialien für die Einkapselungsschichten 20' und die Isolierfüllung 60 gleich oder ähnlich. Beispielsweise sind die Einkapselungsschicht 20' und die Isolierfüllung 60 beide aus einem Material mit Epoxidharz im Gewichtsprozentsatz von 10–20% hergestellt. Daher sind die Wärmeausdehnungskoeffizienten der Einkapselungsschichten 20' und der Isolierfüllung 60 ähnlich. Das heißt, die Wärmeausdehnungskoeffizienten der Einkapselungsschichten 20' und der Isolierfüllung 60 sind gering unterschiedlich. Es kann daher die Biegung des elektronisches Moduls 1 bei Temperaturveränderung minimiert werden, was zur Zuverlässigkeit des elektronischen Moduls 1 führen kann.
  • Im dargestellten Ausführungsbeispiel kann die Dicke der ersten Leiterschicht 50 unter 30 μm liegen. Die durch thermische Ausdehnung hervorgerufene Volumenerhöhung ist umso kleiner, je dünner die erste Leiterschicht 50 ist. Die erste Leiterschicht 50, deren Dicke innerhalb 30 μm liegt, kann den Biegevorgang am elektronischen Modul 1 verhindern, wodurch die Zuverlässigkeit des elektronischen Moduls 1 wirksam erhöht werden kann. Die Erfindung soll jedoch nicht darauf beschränkt sein. Die erste Leiterschicht 50 kann je nach Bedarf unterschiedlich dick ausgebildet sein.
  • Gemäß 1A sind die Einkapselungsschichten 20' und die Isolierfüllung 60 von der zweiten Leiterschicht 70 bedeckt. Das heißt, die zweite Leiterschicht 70 überdeckt die obere Fläche der Einkapselungsschichten 20' und der Isolierfüllung 60. Daher liegt die Isolierfüllung 60 zwischen der ersten Leiterschicht 50 und der zweiten Leiterschicht 70 und kommt mit den beiden in Berührung. Die zweite Leiterschicht 70 kann sich ausgehend von der oberen Fläche der Einkapselungsschichten 20' bis zu Seiten der Einkapselungsschichten 20' und zu einer der vier Seitenflächen 14b des Leitungssubstrats 10 hin erstrecken. Damit kann die zweite Leiterschicht 70 die Seiten der Einkapselungsschichten 20' überdecken.
  • Gemäß der Erfindung wird die Länge der sich erstreckenden, zweiten Leiterschicht 70 nicht beschränkt. Wie in 1A gezeigt, kann wenigstens eine Seitenfläche 14b mit der zweiten Leiterschicht 70 vollständig bedeckt werden. Es kann aber auch wenigstens eine Seitenfläche 14b teilweise mit der zweiten Leiterschicht 70 bedeckt werden. Anderenfalls kann sich die zweite Leiterschicht 70 auch nicht zu einer der vier Seitenflächen 14b erstrecken. Das heißt, die zweite Leiterschicht 70 überdeckt keine der vier Seitenflachen 14b.
  • Außerdem sind die zweite Leiterschicht 70 und die erste Leiterschicht 50 elektrisch miteinander verbunden, wodurch eine elektrische Verbindung der zweiten Leiterschicht 70 mit der ersten Leiterschicht 50 hergestellt ist.
  • 1B bis 1H zeigen das Herstellungsverfahren des elektronisches Moduls 1. Gemäß 1B wird zunächst ein elektronisches Einkapselungsmodul 11 bereitgestellt. Anzumerken ist, dass das elektronische Einkapselungsmodul 11 als Halbzeug für das elektronische Modul 1 dient. Das Einkapselungsmodul 11 weist ein Leitungssubstrat 10, mehrere elektronische Elements 30 und eine Einkapselungsstoffschichten 20 auf. Diese elektronischen Elements 30 sind am Leitungssubstrat 10 angeordnet und liegen daher an der ersten Fläche 14a. Außerdem sind diese elektrisch mit dem Leitungssubstrat 10 verbunden.
  • Das elektronische Einkapselungsmodul 11 ist durch Chipvereinzelung eines großen Einkapselungsmoduls ausgebildet. Das heißt, das elektronische Einkapselungsmodul 11 kann dadurch hergestellt sein, dass ein großes Einkapselungsmodul durch Laser oder mit einem Würfelschneider in das elektronische Einkapselungsmodul 11 zerschnitten wird. Das elektronische Einkapselungsmodul 11 und das große Einkapselungsmodul sind aufbaumäßig ähnlich. Das heißt, das große Einkapselungsmodul weist ein Leitungssubstrat großer Maße, mehrere elektronische Elements und eine Einkapselungsstoffschichten auf, wobei die elektronischen Elemente am Leitungssubstrat großer Maße angeordnet und von den Einkapselungsstoffschichten bedeckt sind.
  • Gemäß 1C wird eine Schutzschicht 40 auf die Einkapselungsstoffschicht 20 aufgebracht, sodass die Einkapselungsstoffschicht 20 von der Schutzschicht 40 überdeckt ist. Die Schutzschicht 40 ist aus Materialien wie z. B. Siliciumdioxidpulver [SiO2-Pulver] und Polymethylmethacrylat [PMMA] hergestellt, die zum Absorbieren von Teilchen eingesetzt werden. Das Aufbringen der Schutzschicht 40 kann durch Beschichten der Einkapselungsstoffschicht 20 mit einer nicht näher dargestellten Schutzstoffschicht erfolgen, die sich dann zu einer auf der Einkapselungsstoffschicht 20 befindlichen Schutzschicht 40 erstarrt. Das Erstarren der Schutzstoffschicht kann durch Erwärmen der Schutzstoffschicht oder durch Bestrahlen der Schutzstoffschicht mit ultravioletten Strahlen erfolgen. Darauf soll das Verfahren zum Erstarren der Schutzstoffschicht nicht beschränkt sein.
  • Gemäß 1D werden die Einkapselungsstoffschicht 20 und die Schutzschicht 40 in mehrere Einkapselungsschichten 20' und wenigsten eine Nut 22 geschnitten. Die Nut 22 ist zwischen zwei benachbarten Einkapselungsschichten 20' so ausgebildet, dass das Erdungsteil 12 freiliegt. Bei diesem Schritt werden hauptsächlich die Einkapselungsstoffschicht 20 und die Schutzschicht 40 geschnitten, anstatt das Leitungssubstrat 10 in mehrere kleineren Stücke zu unterteilen.
  • Das Schneiden der Einkapselungsstoffschicht 20 und der Schutzschicht 40 kann durch Laser oder mit einer Schneidemaschine erfolgen. Die für das Laserschneiden eingesetzten Laserstrahlen 80 können grüner Laser mit einer Wellenlänge von z. B. 532 nm sein. Nach dem Laserschneiden kann, die Einkapselungsstoffschicht 20 teilweise am Boden der Nut 22 bzw. auf dem Erdungsteil 12 verbleiben, was die nachträglich hergestellte, elektrische Verbindung zwischen der ersten Leiterschicht 50 und dem Erdungsteil 12 beeinträchtigt. Nach dem Laserschneiden werden Kleber-Rückstände entfernt werden. Es kann z. B. chemische Flüssigkeit oder Plasma verwendet werden, um einen Teil der auf dem Erdungsteil 12 verbleibenden Einkapselungsstoffschicht 20 zu entfernen. Auf diese Weise kann die elektrische Verbindung zwischen der ersten Leiterschicht 50 und dem Erdungsteil 12 qualitätsmäßig gewährleistet bzw. verbessert werden.
  • Außerdem entstehen Staubteilchen beim Laserschneiden, die das elektronische Modul 1 qualitätsmäßig beeinträchtigen können. Da die Schutzschichten 40 die Einkapselungsstoffschichten 20 überdecken, können keine Staubteilchen an den Einkapselungsstoffschichten 20 anhaften. Auf diese Weise können die Schutzschichten 40 die durch das Laserschneiden verursachte Staubverunreinigung an den Einkapselungsstoffschichten 20 verhindern. Damit werden die nachteiligen Auswirkungen von Staubteichen auf das elektronische Modul 1 vermieden. Anzumerken ist, dass neben Laserschneiden und mechanischem Schneiden andere Schneidemöglichkeiten in anderen Ausführungsbeispielen eingesetzt werden können. Darüber hinaus soll die Art zum Schneiden der Einkapselungsstoffschichten 20 und der Schutzschichten 40 nicht beschränkt werden.
  • Gemäß 1E wird eine erste Leiterschicht 50 auf die Begrenzungswand der Nut 22 so aufgebracht, dass die Schutzschichten 40 teilweise von der ersten Leiterschicht 50 überdeckt sind. Das heißt, die erste Leiterschicht 50 überdeckt die Begrenzungswand der Nut 22, das Erdungsteil 12 und den im Bereich der Öffnung der Nut 22 befindlichen Teil der Schutzschichten 40 und ist elektrisch mit dem Erdungsteil 12 verbunden. Anzumerken ist, dass das Aufbringen der ersten Leiterschicht 50 durch Sputtern, Drucken, Spritzen, usw. erfolgen kann, worauf die Erfindung nicht beschränkt sein soll.
  • Gemäß 1F wird die Isolierfüllung 60 in der Nut 22 so ausgebildet, dass die Isolierfüllung 60 mit der ersten Leiterschicht 50 in Berührung kommt. Die Ausbildung der Isolierfüllung 60 erfolgt durch Einfüllen des Isolierfüllstoffs in die Nut 22 sowie durch Erstarren des Isolierfüllstoffs. Auf diese Weise ist die Isolierfüllung 60 in der Nut 22 ausgebildet.
  • Zu beachten ist, dass die Nut 22 nur 80 μm breit ist. In diesem Ausführungsbeispiel ist die Viskosität des Isolierfüllstoffs kleiner als 40 cps, sodass der Isolierfüllstoff problemlos in die Nut 22 eingefüllt werden kann. Das Erstarren des Isolierfüllstoffs erfolgt durch Erwärmen des Isolierfüllstoffs und durch Bestrahlen desselben mit ultravioletten Strahlen, worauf die Erfindung nicht beschränkt sein soll.
  • Gemäß 1G werden die Schutzschichten 40 so entfernt, dass die Einkapselungsschichten 20' freiliegen. Die Schutzschichten 40 können mit einer chemischen Lösung entfernt werden. Beim Entfernen der Schutzschichten 40 werden die Teile der auf der Schutzschicht 40 befindlichen, ersten Leiterschicht 50 mit entfernt. Gemäß 1H wird eine zweite Leiterschicht 70 auf die Einkapselungsschichten 20' und die Isolierfüllung 60 aufgebracht, wobei die zweite Leiterschicht 70 elektrisch mit der ersten Leiterschicht 50 verbunden ist. Die zweite Leiterschicht 70 erstreckt sich ausgehend von der oberen Fläche der Einkapselungsschichten 20' bis zu Seiten der Einkapselungsschichten 20' und zu den Seitenflächen 14b des Leitungssubstrats 10 [siehe 1H].
  • Gemäß der Erfindung wird die Länge der sich erstreckenden, zweiten Leiterschicht 70 nicht beschränkt. Es kann wenigstens eine Seitenfläche 14b mit der zweiten Leiterschicht 70 vollständig bedeckt werden. Es kann aber auch wenigstens eine Seitenfläche 14b teilweise mit der zweiten Leiterschicht 70 bedeckt werden. Die zweite Leiterschicht 70 und die erste Leiterschicht 50 sind miteinander so verbunden, dass eine elektrische Verbindung zwischen der zweiten Leiterschicht 70 und der ersten Leiterschicht 50 hergestellt ist. Die Isolierfüllung 60 kommt mit der ersten Leiterschicht 50 und der zweiten Leiterschicht 70 in Berührung und befindet sich zwischen der ersten Leiterschicht 50 und der zweiten Leiterschicht 70,
  • 1I zeigt ein weiteres Ausführungsbeispiel des erfindungsgemäßen elektronisches Moduls, das vom Grundsatz her das gleiche Ausführungsbeispiel ist wie beim vorherigen Ausführungsbeispiel, jedoch mit dem Unterschied, dass sich die zweite Leiterschicht 70 gemäß 1I nicht zu irgendeiner der vier Seitenflächen 14b erstreckt. Das heißt, keine der Seitenflächen 14b ist von der zweiten Leiterschicht 70 überdeckt. Wie in 1I gezeigt, erstreckt die zweite Leiterschicht 70 ausgehend von der oberen Fläche der Einkapselungsschichten 20' nur zur Seitenfläche der Einkapselungsschichten 20'.
  • Gemäß 2 weist das elektronische Modul 2 ein Leitungssubstrat 10', mehrere elektronische Elemente 30, mehrere Einkapselungsschichten 20', wenigstens eine erste Leiterschicht 50, wenigstens eine Isolierfüllung 60 und eine zweite Leiterschicht 70' auf.
  • Gegenüber dem elektronischen Modul 1 im vorherigen Ausführungsbeispiel weist das Leitungssubstrat 10' gemäß 2 neben dem Erdungsteil 12 ferner vier Seitenflächen 14b' und wenigstens ein Seitenmetallpad 16 auf, das an der Seitenfläche 14b' angeordnet ist. Es wird wenigstens ein Seitenmetallpad 16 geerdet. Beispielsweise sind das Seitenmetallpad 16 und das Erdungsteil 12 elektrisch verbunden. Alternativ kann das Seitenmetallpad 16 elektrisch mit einer in 2 nicht näher dargestellten Erdungsebene des Leitungssubstrats 10' verbunden sein. Gemäß 2 ist das elektronische Modul 2 mit einer Mehrzahl von Seitenmetallpads 16 versehen, wobei in 2 nur zwei Seitenmetallpads 16 vorhanden sind.
  • Anderenfalls kann sich die zweite Leiterschicht 70 auch nicht zu einer der vier Seitenflächen 14b erstrecken. Das heißt, die zweite Leiterschicht 70 überdeckt keine der vier Seitenflächen 14b. Außerdem sind die zweite Leiterschicht 70 und die erste Leiterschicht 50 elektrisch miteinander verbunden, wodurch eine elektrische Verbindung der zweiten Leiterschicht 70 mit der ersten Leiterschicht 50 hergestellt ist. Außerdem weist das in 2 dargestellte, elektronische Modul 2 mehrere Seitenmetallpad 16 auf, wobei in 2 nur zwei eingezeichnet sind. Die Erfindung soll aber nicht darauf beschränkt sein.
  • Diese Seitenflächen 14b' sind benachbart zur ersten Fläche 14a angeordnet. Die zweite Leiterschicht 70' erstreckt sich ausgehend von den Seiten der Einkapselungsschichten 20' bis hin zu den Seitenmetallpads 16. Außerdem ist die zweite Leiterschicht 70' elektrisch mit diesen Seitenmetallpads 16 verbunden, sodass das Erdungsteil 12 über die erste Leiterschicht 50 und die zweite Leiterschicht 70' elektrisch mit den Seitenmetallpads 16 verbunden ist.
  • Wie in 2 gezeigt, befinden sich die Seitenmetallpads 16 mittig an der Seitenflächen 14b'. In anderen Ausführungsbeispielen können diese Seitenmetallpads 16 an gewisser Stelle der Seitenflächen 14b' angeordnet sein. Beispielsweise können diese in der Nähe der ersten Fläche 14a oder abliegend von der ersten Fläche 14a angeordnet sein, worauf die Erfindung nicht beschränkt sein soll.
  • Die zweite Leiterschicht 70' braucht lediglich mit den Seitenmetallpads 16 in Berührung zu kommen, derart, dass die zweite Leiterschicht 70' elektrisch mit dem Seitenmetallpad 16 verbunden ist. Bei der vorliegenden Erfindung ist die Länge der sich erstreckenden zweiten Leiterschicht 70' nicht beschränkt, Es kann die Seitenfläche 14b' mit der zweiten Leiterschicht 70' vollständig bedeckt werden. Es kann aber auch wenigstens eine Seitenfläche 14b' teilweise mit der zweiten Leiterschicht 70' bedeckt werden.
  • Anzumerken ist, dass das Verfahren zum Herstellen des oben erwähnten elektronischen Moduls 2 mit demselben zum Herstellen des elektronischen Moduls 1 übereinstimmt, wie in 1B bis 1H gezeigt. Derjenige, der sich mit der Technik in diesem Bereich vertraut ist, kann dem Verfahren zum Herstellen des elektronischen Moduls 1, wie in 1B bis 1H gezeigt, das Verfahren zum Herstellen des elektronischen Moduls 2 leicht entnehmen. Obwohl das Verfahren zum Herstellen des elektronischen Moduls 2 nicht eingezeichnet ist, sind die Schritte deutlich und vollständig in der Beschreibung dargelegt.
  • Insgesamt betrifft die Erfindung ein elektronisches Modul und Verfahren zum Herstellen desselben, wobei das elektronische Modul ein Leitungssubstrat 10, mehrere elektronische Elemente 30, mehrere Einkapselungsschichten 20', wenigstens eine erste Leiterschicht 50, wenigstens eine Isolierfüllung 60 und eine zweite Leiterschicht 70 aufweist. Als Abschirmstruktur gegen elektromagnetische Interferenz [EMI] kommen bei dem elektronischen Modul die erste Leiterschicht 50 und die zweite Leiterschicht 70 zum Einsatz. Damit wird vermieden, dass ein gestörter Betrieb der inneren elektronischen Elements durch die elektromagnetische Interferenz [EMI] zustande kommt.
  • Die Wärmeausdehnungskoeffizienten der Isolierfüllung 60 und der Einkapselungsschicht sind gering unterschiedlich. Daher kann bei einer Temperaturveränderung die Durchbiegung des elektronischen Moduls minimiert werden, was die Zuverlässigkeit des elektronischen Moduls erhöht. Außerdem wird erfindungsgemäß eine Schutzschicht verwendet, die dafür sorgt, dass die Einkapselungsstoffschichten 20 nicht von beim Laserschneiden der Einkapselungsstoffschichten 20 und der Schutzschicht anfallenden Staubteilchen verunreinigt werden, was zur Verringerung der nachteiligen Auswirkungen der Staubteilchen auf das elektronisches Modul führt.
  • Die vorstehende Beschreibung stellt die Ausführungsbeispiele der Erfindung dar und soll nicht die Ansprüche beschränken. Alle gleichwertigen Änderungen und Modifikationen, die gemäß der Beschreibung und den Zeichnungen der Erfindung von einem Fachmann vorgenommen werden können, gehören zum Schutzbereich der vorliegenden Erfindung.
  • Bezugszeichenliste
    • 1, 1', 2
    elektronisches Modul
    10, 10'
    Leitungssubstrat
    11
    elektronisches Einkapselungsmodul
    12
    Erdungsteil
    14a
    erste Fläche
    14b, 14b'
    Seitenfläche
    16
    Seitenmetallpad
    20
    Einkapselungsstoffschicht
    20'
    Einkapselungsschichten
    22
    Nut
    30
    elektronisches Element
    40
    Schutzschicht
    50
    erste Leiterschicht
    60
    Isolierfüllung
    70, 70'
    zweite Leiterschicht
    80
    Laserstrahl
    h1, h2
    Höhe

Claims (17)

  1. Elektronisches Modul, aufweisend: ein Leitungssubstrat (10), das eine erste Fläche (14a) und wenigstens ein Erdungsteil (12) aufweist, wobei das wenigstens eine Erdungsteil (12) an der ersten Fläche (14a) angeordnet ist; mehrere elektronische Elemente (30), die an der ersten Fläche (14a) angebracht und elektrisch mit dem Leitungssubstrat (10) verbunden sind; mehrere Einkapselungsschichten (20'), von denen die elektronischen Elemente (30) und die erste Fläche (14a) umschlossen sind, wobei zwischen den beiden benachbarten Einkapselungsschichten (20') eine Nut (22) ausgebildet ist, wobei wenigstens ein Erdungsteil (12) am Boden der Nut (22) angeordnet ist; wenigstens eine erste Leiterschicht (50), die die Begrenzungswand der Nut (22) und das wenigstens eine Erdungsteil (12) überdeckt und elektrisch mit wenigstens einem Erdungsteil (12) verbunden ist; wenigstens eine Isolierfüllung (60), die in die Nut (22) eingefüllt ist; und eine zweite Leiterschicht (70), die die Einkapselungsschichten (20') und die wenigstens eine Isolierfüllung (60) überdeckt, wobei die zweite Leiterschicht (70) elektrisch mit der wenigstens einen Isolierfüllung (60) verbunden ist, und wobei die wenigstens eine Isolierfüllung (60) zwischen der zweiten Leiterschicht (70) und der wenigstens einen ersten Leiterschicht (50) liegt.
  2. Elektronisches Modul nach Anspruch 1, dadurch gekennzeichnet, dass die Einkapselungsschichten (20') und die Isolierfüllung (60) aus einem Material mit Epoxidharz im Gewichtsprozentsatz von 10–20% hergestellt sind.
  3. Elektronisches Modul nach Anspruch 1, dadurch gekennzeichnet, dass die wenigstens eine Isolierfüllung (60) mit der wenigstens einen ersten Leiterschicht (50) und der zweiten Leiterschicht (70) in Berührung kommt.
  4. Elektronisches Modul nach Anspruch 1, dadurch gekennzeichnet, dass die wenigstens eine Isolierfüllung (60) gegenüber der ersten Fläche (14a) eine Höhe (h1) aufweist, die größer als die Höhe (h2) der elektronischen Elemente (30) gegenüber der ersten Fläche (14a) ist.
  5. Elektronisches Modul nach Anspruch 1, dadurch gekennzeichnet, dass das elektronische Einkapselungsmodul (11) vier an die erste Fläche (14a) angrenzende Seitenflächen (14b) aufweist, wobei sich die zweite Leiterschicht (70) zu einer der Seitenflächen (14b) hin erstreckt.
  6. Elektronisches Modul nach Anspruch 5, dadurch gekennzeichnet, dass die zweite Leiterschicht (70) wenigstens eine der Seitenflächen (14b) vollständig überdeckt.
  7. Elektronisches Modul nach Anspruch 5, dadurch gekennzeichnet, dass die zweite Leiterschicht (70) wenigstens eine der Seitenflächen (14b) teilweise überdeckt.
  8. Elektronisches Modul nach Anspruch 5, dadurch gekennzeichnet, dass das Leitungssubstrat (10) ferner wenigstens ein Seitenmetallpad (16) aufweist, das an wenigstens einer der Seitenflächen (14b') angeordnet ist, wobei sich die zweite Leiterschicht (70) zur Seitenfläche (14b) erstreckt und elektrisch mit dem wenigstens einen Seitenmetallpad (16) verbunden ist.
  9. Elektronisches Modul nach Anspruch 1, dadurch gekennzeichnet, dass die Nut (22) 80 μm breit und die zweite Leiterschicht (70) 30 μm dick ist.
  10. Verfahren zum Herstellen eines elektronischen Moduls, das die folgenden Schritte aufweist: Bereitstellen eines elektronischen Einkapselungsmoduls (11), das Folgendes aufweist: ein Leitungssubstrat (10), das eine erste Fläche (14a) und wenigstens ein Erdungsteil (12) aufweist, wobei das wenigstens eine Erdungsteil (12) an der ersten Fläche (14a) angeordnet ist; mehrere elektronische Elemente (30), die an der ersten Fläche (14a) angebracht und elektrisch mit dem Leitungssubstrat (10) verbunden sind; und eine Einkapselungsstoffschicht (20), die auf der ersten Fläche (14a) angeordnet ist, wobei die Einkapselungsstoffschicht (20) die erste Fläche (14a), das wenigstens eine Erdungsteil (12) und die elektronischen Elemente (30) überdeckt; Aufbringen einer Schutzschicht (40) auf die Einkapselungsstoffschicht (20), derart, dass die Schutzschicht (40) die Einkapselungsstoffschichten (20) überdeckt; Schneiden der Einkapselungsstoffschicht (20) und der Schutzschicht (40) in mehrere Einkapselungsschichten (20') und wenigstens eine Nut (22), wobei die Nut (22) zwischen zwei benachbarten Einkapselungsschichten (20') so ausgebildet ist, dass das wenigstens eine Erdungsteil (12) freiliegt; Aufbringen einer ersten Leiterschicht (50) auf die Begrenzungswand der Nut (22), derart, dass die Schutzschichten (40) teilweise von der ersten Leiterschicht (50) überdeckt sind, wobei die erste Leiterschicht (50) elektrisch mit dem wenigstens einen Erdungsteil (12) verbunden ist; Ausbilden wenigstens einer Isolierfüllung (60) in der Nut (22), nachdem die wenigstens eine erste Leiterschicht (50) zustande kommt; Entfernen der Schutzschicht (40), derart, dass die Einkapselungsschichten (20') Freiliegen, nachdem die wenigstens eine Isolierfüllung (60) zustande kommt; und Aufbringen einer zweiten Leiterschicht (70) auf die Einkapselungsschichten (20') und die wenigstens eine Isolierfüllung (60), wobei die zweite Leiterschicht (70) elektrisch mit der ersten Leiterschicht (50) verbunden ist.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass das Aufbringen einer Schutzschicht (40) die folgenden Schritte aufweist: Beschichten der Einkapselungsstoffschicht (20) mit einer Schutzstoffschicht, derart, dass die Schutzstoffschicht die Einkapselungsstoffschicht (20) überdeckt; und Erstarren der Schutzstoffschicht.
  12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass das Ausbilden wenigstens einer Isolierfüllung (60) in der Nut (22) die folgenden Schritte aufweist: Einfüllen wenigstens eines Isolierfüllstoffs in die Nut (22), wobei die Viskosität des wenigstens einen Isolierfüllstoffs kleiner als 40 cps ist; und Erstarren des Isolierfüllstoffs.
  13. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die Schutzschicht (40) aus Siliciumdioxidpulver [SiO2-Pulver] und Polymethylmethacrylat [PMMA] hergestellt ist.
  14. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass das elektronische Einkapselungsmodul (11) vier an die erste Fläche (14a) angrenzende Seitenflächen (14b) aufweist, wobei sich die zweite Leiterschicht (70) zu einer der Seitenflächen (14b) hin erstreckt.
  15. Elektronisches Modul nach Anspruch 14, dadurch gekennzeichnet, dass die zweite Leiterschicht (70) wenigstens eine der Seitenflächen (14b) vollständig überdeckt.
  16. Elektronisches Modul nach Anspruch 14, dadurch gekennzeichnet, dass die zweite Leiterschicht (70) wenigstens eine der Seitenflächen (14b) teilweise überdeckt.
  17. Elektronisches Modul nach Anspruch 14, dadurch gekennzeichnet, dass das Leitungssubstrat (10) ferner wenigstens ein Seitenmetallpad (16) aufweist, das an wenigstens einer der Seitenflächen (14b') angeordnet ist, wobei sich die zweite Leiterschicht (70) zur Seitenfläche (14b) erstreckt und elektrisch mit dem wenigstens einen Seitenmetallpad (16) verbunden ist.
DE102013103570.1A 2012-09-24 2013-04-10 Elektronisches Modul und Verfahren zum Herstellen desselben Active DE102013103570B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101134914A TWI448224B (zh) 2012-09-24 2012-09-24 電子模組以及其製造方法
TW101134914 2012-09-24

Publications (2)

Publication Number Publication Date
DE102013103570A1 true DE102013103570A1 (de) 2014-03-27
DE102013103570B4 DE102013103570B4 (de) 2024-03-28

Family

ID=49578361

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013103570.1A Active DE102013103570B4 (de) 2012-09-24 2013-04-10 Elektronisches Modul und Verfahren zum Herstellen desselben

Country Status (4)

Country Link
US (1) US9089046B2 (de)
DE (1) DE102013103570B4 (de)
FR (1) FR2996054B1 (de)
TW (1) TWI448224B (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI563613B (en) * 2014-07-30 2016-12-21 Advanced Semiconductor Eng Method of manufacturing electronic package module and electronic package module manufactured by the same
TWI611533B (zh) * 2014-09-30 2018-01-11 矽品精密工業股份有限公司 半導體封裝件及其製法
CN104659022B (zh) * 2015-02-12 2017-09-26 苏州日月新半导体有限公司 引线键合的屏蔽结构及其制备方法
US20170117229A1 (en) * 2015-10-22 2017-04-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Circuit package with trench features to provide internal shielding between electronic components
US10163808B2 (en) 2015-10-22 2018-12-25 Avago Technologies International Sales Pte. Limited Module with embedded side shield structures and method of fabricating the same
US10134682B2 (en) 2015-10-22 2018-11-20 Avago Technologies International Sales Pte. Limited Circuit package with segmented external shield to provide internal shielding between electronic components
US10461007B2 (en) * 2015-12-22 2019-10-29 Intel Corporation Semiconductor package with electromagnetic interference shielding
WO2017141784A1 (ja) * 2016-02-18 2017-08-24 株式会社オートネットワーク技術研究所 回路構成体および電気接続箱
US10264666B2 (en) 2016-06-20 2019-04-16 Avago Technologies International Sales Pte. Limited Method of providing compartment EMI shields on printed circuit board using a vacuum
KR20180032985A (ko) * 2016-09-23 2018-04-02 삼성전자주식회사 집적회로 패키지 및 그 제조 방법과 집적회로 패키지를 포함하는 웨어러블 디바이스
US10784230B2 (en) * 2016-11-15 2020-09-22 Advanced Semiconductor Engineering, Inc. Compartment shielding for warpage improvement
TWI681414B (zh) * 2016-12-09 2020-01-01 乾坤科技股份有限公司 電子模組
CN108054105A (zh) * 2017-12-25 2018-05-18 环维电子(上海)有限公司 一种电子封装模块及其制造方法和设备
US10629542B2 (en) * 2018-04-05 2020-04-21 Samsung Electro-Mechanics Co., Ltd. Electronic device module
US20200098700A1 (en) * 2018-09-21 2020-03-26 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US20200203287A1 (en) * 2018-12-20 2020-06-25 Qualcomm Incorporated Device comprising compartmental shielding with improved heat dissipation and routing
US11071196B2 (en) * 2019-04-05 2021-07-20 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing electronic device module
US11832391B2 (en) * 2020-09-30 2023-11-28 Qualcomm Incorporated Terminal connection routing and method the same
US11508668B2 (en) 2020-12-03 2022-11-22 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686649B1 (en) * 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
JP4178880B2 (ja) 2002-08-29 2008-11-12 松下電器産業株式会社 モジュール部品
US7187060B2 (en) * 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
US7633170B2 (en) * 2005-01-05 2009-12-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method thereof
JP4614278B2 (ja) * 2005-05-25 2011-01-19 アルプス電気株式会社 電子回路ユニット、及びその製造方法
US8410584B2 (en) 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
TW201041054A (en) 2009-05-11 2010-11-16 Acsip Technology Corp Electronic component manufacturing method and packaging structure thereof
US8030750B2 (en) * 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8654537B2 (en) 2010-12-01 2014-02-18 Apple Inc. Printed circuit board with integral radio-frequency shields
JP2012151353A (ja) 2011-01-20 2012-08-09 Sharp Corp 半導体モジュール
US9179538B2 (en) 2011-06-09 2015-11-03 Apple Inc. Electromagnetic shielding structures for selectively shielding components on a substrate

Also Published As

Publication number Publication date
US9089046B2 (en) 2015-07-21
FR2996054A1 (fr) 2014-03-28
TW201414374A (zh) 2014-04-01
DE102013103570B4 (de) 2024-03-28
FR2996054B1 (fr) 2016-08-19
US20140085857A1 (en) 2014-03-27
TWI448224B (zh) 2014-08-01

Similar Documents

Publication Publication Date Title
DE102013103570B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben
DE69727373T2 (de) Halbleitervorrichtung
DE112015005552T5 (de) Gekapseltes Schaltungsmodul und Herstellungsverfahren dafür
DE112015005566T5 (de) Gekapseltes Schaltungsmodul und Herstellungsverfahren dafür
DE102012104220B4 (de) Gestapelte Substratstruktur
DE69126599T2 (de) Verfahren und Anordnung zum Verbinden integrierter Schaltungen in drei Dimensionen
DE102013103572A1 (de) Elektronisches Packungsmodul und Verfahren zum Herstellen desselben
WO2005081315A2 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE112014007248T5 (de) Gekapseltes Schaltungsmodul und Herstellungsverfahren dafür
EP1120831A2 (de) Elektrisches Bauteil mit einer Abschirmeinrichtung
DE19818824B4 (de) Elektronisches Bauelement und Verfahren zu dessen Herstellung
WO2005041295A2 (de) Halbleitermodul mit gehäusedurchkontakten
DE69322477T2 (de) 3D-Verbindungsverfahren für Gehäuse von elektronischen Bauteilen und resultierendes 3D-Bauteil
DE102013110537B4 (de) Elektronisches Verpackungsmodul und sein Herstellungsverfahren
WO2017215771A1 (de) Modul und verfahren zur herstellung einer vielzahl von modulen
DE102014110301A1 (de) Elektronisches Verpackungsmodul und sein Herstellungsverfahren
DE102009001969A1 (de) Sensormodul
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
EP1287558B1 (de) Bauelementanordnung und verfahren zur herstellung einer bauelementanordnung
WO2012016898A2 (de) Verfahren zur herstellung einer mehrzahl von elektronischen bauelementen mit elektromagnetischer schirmung und insbesondere mit wärmeabführung und elektronisches bauelement mit elektromagnetischer schirmung und insbesondere mit wärmeabführung
DE102017210901B4 (de) Halbleitervorrichtung und Verfahren einer Fertigung derselben
DE102007035181B4 (de) Verfahren zur Herstellung eines Moduls und Modul
DE112010004897B4 (de) System zum Verbessern der Verbindungen eines kernlosen Aufbaus und zugehörige Verfahren
DE102017223689B4 (de) Halbleitervorrichtungen mit Hochfrequenzleitungselementen und zugehörige Herstellungsverfahren
DE102013103578B4 (de) Gehäuseanordnung und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division