FR2996054A1 - Module electronique et procede connexe - Google Patents

Module electronique et procede connexe Download PDF

Info

Publication number
FR2996054A1
FR2996054A1 FR1353123A FR1353123A FR2996054A1 FR 2996054 A1 FR2996054 A1 FR 2996054A1 FR 1353123 A FR1353123 A FR 1353123A FR 1353123 A FR1353123 A FR 1353123A FR 2996054 A1 FR2996054 A1 FR 2996054A1
Authority
FR
France
Prior art keywords
conductive layer
layer
electronic module
groove
molding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1353123A
Other languages
English (en)
Other versions
FR2996054B1 (fr
Inventor
Jen-Chun Chen
Pai-Sheng Shih
Hsin-Chin Chang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Scientific Industrial Shanghai Co Ltd
Universal Global Scientific Industrial Co Ltd
Original Assignee
Universal Scientific Industrial Shanghai Co Ltd
Universal Global Scientific Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Scientific Industrial Shanghai Co Ltd, Universal Global Scientific Industrial Co Ltd filed Critical Universal Scientific Industrial Shanghai Co Ltd
Publication of FR2996054A1 publication Critical patent/FR2996054A1/fr
Application granted granted Critical
Publication of FR2996054B1 publication Critical patent/FR2996054B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0037—Housings with compartments containing a PCB, e.g. partitioning walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

Un module électronique (1) inclut une carte de circuit (10), une pluralité de composants électroniques (30), une pluralité de couches de moulage (20'), au moins une première couche conductrice (50), au moins un matériau de remplissage isolant (60), et une seconde couche conductrice (70). La carte de circuit (10) présente un premier plan (14a) et au moins un plot de mise à la terre (12) sur le premier plan (14a). Les composants électroniques (30) sont montés sur le premier plan (14a) et sont connectés électriquement à la carte de circuit (10). Les couches de moulage (20') recouvrent les composants électroniques (30) et le premier plan (14a). Le sillon (22) est formé entre deux couches de moulage adjacentes (20'). Le plot de mise à la terre (12) est positionné dans la partie inférieure du sillon (22).

Description

MODULE ÉLECTRONIQUE ET PROCÉDÉ CONNEXE CONTEXTE 1. Domaine technique La présente invention concerne un module électronique et son procédé de fabrication, et en particulier, elle concerne un module électronique doté d'une structure de blindage contre les interférences électromagnétiques (EMI) et son procédé de fabrication connexe. 2. Description de l'art antérieur connexe Dans un module électronique moderne, les composants électroniques sont généralement connectés électriquement à la carte de câblage, de sorte que le signal électronique peut être transmis entre les composants électroniques et la carte de câblage. Toutefois, certains des composants électroniques, tels que les composants numériques à haute fréquence et les composants de radiofréquence (RF), génèrent des interférences électromagnétiques, de sorte que le fonctionnement du composant électronique au sein du module électronique peut être affecté. En d'autres termes, les interférences peuvent apparaître à l'intérieur du module électronique, et le fonctionnement normal du composant électronique peut en être affecté. RÉSUMÉ La présente invention propose un module électronique doté d'une structure de blindage contre 30 les interférences électromagnétiques. La présente invention délivre un procédé de fabrication du module électronique susmentionné. La présente invention fournit un module électronique incluant une carte de circuit, une pluralité de composants électroniques, une pluralité de couches de moulage, au moins une première couche conductrice, au moins un matériau de remplissage isolant et une seconde couche conductrice. La carte de circuit présente un premier plan et au moins un plot de mise à la terre, dans lequel le plot de mise à la terre est sur le premier plan. Les composants électroniques sont montés sur le premier plan et sont connectés électriquement à la carte de circuit. Les couches de moulage recouvrent les composants électroniques et le premier plan. Un sillon est agencé entre deux des couches de moulage adjacentes. Le plot de mise à la terre est positionné au fond du sillon. La première couche conductrice recouvre la paroi latérale du sillon et le plot de mise à la terre, et la première couche conductrice est connectée électriquement au plot de mise à la terre. Le matériau de remplissage isolant comble le sillon. La seconde couche conductrice recouvre les couches de moulage et le matériau de remplissage isolant. Par ailleurs, la première couche conductrice est connectée électriquement à la seconde couche conductrice. Le matériau de remplissage isolant est positionné entre la seconde couche conductrice et la première couche conductrice. La présente invention fournit un procédé de fabrication du module électronique. Tout d'abord, un 30 module de moulage électronique est fourni. Le module de moulage électronique inclut une carte de circuit, une pluralité de composants électroniques et la couche de composé de moulage. La carte de circuit inclut un premier plan et au moins un plot de mise à la terre, dans lequel le plot de mise à la terre est situé sur le premier plan. Les composants électroniques sont montés sur le premier plan et sont connectés électriquement à la carte de circuit. La couche de composé de moulage est positionnée sur le premier plan et recouvre le premier plan, le plot de mise à la terre, et les composants électroniques. Ensuite, une couche protectrice est formée sur, et recouvre, la couche de composé de moulage. Suite à cela, la couche de composé de moulage et la couche protectrice sont découpées en vue de former une pluralité de couches de moulage et au moins un sillon. Le sillon est formé entre deux des couches de moulage adjacentes et expose le plot de mise à la terre. Ensuite, la première couche conductrice est formée dans le sillon. La première couche conductrice recouvre la paroi latérale du sillon et le plot de mise à la terre, et est connectée électriquement au plot de mise à la terre. Ensuite, le matériau de remplissage isolant est formé dans le sillon. Suite à cela, la seconde couche conductrice est formée sur les couches de moulage et le matériau de remplissage isolant. La première couche conductrice est connectée électriquement à la seconde couche conductrice. Dans un mode de réalisation le module électronique comprend : une carte de circuit présentant un premier plan et au 30 moins un plot de mise à la terre, dans lequel ledit au moins un plot de mise à la terre est situé sur le premier plan ; une pluralité de composants électroniques montés sur le premier plan et électriquement connectés à la carte de circuit ; une pluralité de couches de moulage recouvrant les composants électroniques et le premier plan, dans lequel un sillon est formé entre deux couches de moulage adjacentes, et au moins un plot de mise à la terre est situé dans la partie inférieure du sillon ; au moins une première couche conductrice recouvrant la paroi latérale du sillon et ledit au moins un plot de mise à la terre, et connectée électriquement audit au moins un plot de mise à la terre ; au moins un matériau de remplissage isolant qui est 15 injecté dans le sillon ; et une seconde couche conductrice recouvrant les couches de moulage et ledit au moins un matériau de remplissage isolant et connecté électriquement à la première couche conductrice, dans lequel ledit au moins un matériau de 20 remplissage isolant est positionné entre la seconde couche conductrice et la première couche conductrice. Avantageusement le matériau du matériau de remplissage isolant et des couches de moulage contient de 10 à 20% en poids de résine époxy. 25 Avantageusement le matériau de remplissage isolant est mis en contact avec ladite au moins une première couche conductrice et la seconde couche conductrice. Avantageusement la hauteur hl du matériau de 30 remplissage isolant est supérieure à la hauteur h2 des composants électroniques relativement au premier plan.
Avantageusement la carte de circuit comprend en outre quatre parois latérales adjacentes au premier plan, et la seconde couche conductrice s'étend jusqu'à l'une des parois latérales.
Avantageusement la seconde couche conductrice recouvre entièrement l'une des parois latérales. Avantageusement la seconde couche conductrice recouvre partiellement l'une des parois latérales. Avantageusement la carte de circuit comprend en 10 outre au moins un plot latéral, dans lequel ledit au moins un plot latéral est positionné sur l'une des parois latérales, dans lequel la seconde couche conductrice s'étend jusqu'aux parois latérales et est connectée électriquement audit au moins un plot 15 latéral. Avantageusement la largeur du sillon est de 80 pm, et l'épaisseur de la première couche conductrice est de 30 pm. Dans un mode de réalisation, le procédé de 20 fabrication d'un module électronique consiste à : fournir un module de moulage électronique, comprenant : une carte de circuit présentant un premier plan et au moins un plot de mise à la terre sur le premier plan ; une pluralité de composants électroniques montés sur le 25 premier plan et connectés électriquement à la carte de circuit ; et une couche de composé de moulage sur le premier plan, dans lequel la couche de composé de moulage encapsule le premier plan, ledit au moins un plot de mise à la 30 terre et les composants électroniques ; former une couche protectrice sur la couche de composé de moulage, dans lequel la couche protectrice recouvre la couche de composé de moulage ; découper la couche de composé de moulage et la couche protectrice en vue de former une pluralité de couches de moulage et au moins un sillon, dans lequel le sillon est formé entre deux couches de moulage adjacentes et expose ledit au moins un plot de mise à la terre ; former au moins une première couche conductrice sur le sillon, dans lequel la première couche conductrice recouvre les parois latérales du sillon et la partie de la couche protectrice, et est connectée électriquement audit au moins un plot de mise à la terre ; suite à la formation de la première couche conductrice, former au moins un matériau de remplissage isolant dans le sillon ; suite au remplissage de ladite au moins un matériau de remplissage isolant dans le sillon, supprimer la couche protectrice en vue d'exposer les couches de moulage ; et former une seconde couche conductrice sur les couches de moulage et sur ladite au moins un matériau de remplissage isolant, dans lequel la seconde couche conductrice est connectée électriquement à la première couche conductrice.
Avantageusement le processus de formation de la couche protectrice consiste à : appliquer une couche de composé protecteur sur la couche de composé de moulage, dans lequel la couche de composé protecteur recouvre la couche de composé de 30 moulage ; et durcir la couche de composé protecteur.
Avantageusement le processus de formation du matériau de remplissage isolant dans le sillon, consiste à : injecter au moins un composé de remplissage isolé dans 5 le sillon, dans lequel la viscosité dudit au moins un composé de remplissage isolé est inférieure à 40 cps ; et durcir ledit au moins un composé de remplissage isolé. Avantageusement le matériau de la couche 10 protectrice comprend de la poudre de dioxyde de silicium et du polyméthacrylate de méthyle. Avantageusement la carte de circuit comprend en outre quatre parois latérales adjacentes au premier plan, et la seconde couche conductrice s'étend jusqu'à 15 au moins l'une des parois latérales. Avantageusement la seconde couche conductrice recouvre entièrement ladite au moins une des parois latérales. Avantageusement la seconde couche conductrice 20 recouvre partiellement ladite au moins une des parois latérales. Avantageusement la carte de circuit comprend en outre au moins un plot latéral positionné sur l'une des parois latérales, et la seconde couche conductrice 25 s'étend jusqu'à la paroi latérale et est connectée électriquement aux plots latéraux. En résumé, la présente invention propose le module électronique et son procédé de fabrication connexe. La première couche conductrice recouvre la paroi latérale 30 du sillon et est connectée au plot de mise à la terre. La seconde couche conductrice recouvre les couches de moulage et le matériau de remplissage isolant, et est connectée à la première couche conductrice et au plot de mise à la terre. Ainsi, la première couche conductrice et la seconde couche conductrice font office de structure de blindage contre les interférences électromagnétiques, de manière à protéger le fonctionnement des composants électroniques contre l'influence des interférences électromagnétiques. Par conséquent, l'influence des interférences électromagnétiques sur les composants électroniques fonctionnels pourrait être réduite. Afin d'offrir une appréciation plus complète du contenu technique et des caractéristiques de l'invention, il sera fait référence ci-dessous à la description détaillée et aux dessins annexés, dans le cadre de la présente invention. Toutefois, il convient de remarquer que les dessins annexés sont simplement employés à des fins d'illustration et qu'ils ne sont aucunement destinés à limiter la portée de la présente invention. BRÈVE DESCRIPTION DES DESSINS Les dessins annexés sont inclus pour fournir une meilleure compréhension de la présente invention, et sont intégrés à et constituent une partie de cette spécification. Les dessins illustrent des modes de réalisation exemplaires de la présente invention et, conjointement avec la description, servent à expliquer les principes de la présente invention.
La figure lA est une vue en coupe transversale du module électronique dans un mode de réalisation de la présente invention. Les figures 1B à 1H illustrent le procédé de fabrication du module électronique présenté dans la figure 1A.
La figure 1I est une vue en coupe transversale du module électronique dans un autre mode de réalisation de la présente invention. La figure 2 est une vue en coupe transversale du module électronique dans un autre mode de réalisation 10 de la présente invention. DESCRIPTION DES MODES DE RÉALISATION EXEMPLAIRES La figure lA est une vue en coupe transversale du module électronique 1 dans un mode de réalisation de la 15 présente invention. Le module électronique 1 montré dans la figure lA inclut une carte de circuit 10, une pluralité de composants électroniques 30, une pluralité de couches de moulage 20', au moins une première couche conductrice 50, au moins un matériau de remplissage 20 isolant 60 et une seconde couche conductrice 70. En référence à la figure 1A, la carte de circuit 10 inclut un premier plan 14a, quatre parois latérales 14b et au moins un plot de mise à la terre 12. Les quatre parois latérales 14b sont 25 adjacentes au premier plan 14a, et sont connectées à l'arête du premier plan 14a. Il est nécessaire de mentionner que la figure lA est une vue en coupe transversale du module électronique 1, et que par conséquent seules deux parois latérales 14b sont 30 montrées dans la figure 1A. Cependant, l'homme du métier comprend que le module électronique 1 présente en réalité une structure tridimensionnelle, de sorte que les parois latérales 14b de la carte de circuit 10 sont au nombre de quatre. Le plot de mise à la terre 12 est positionné sur le premier plan 14a. Par ailleurs, aucune restriction n'est imposée quant à la forme et à la taille du plot de mise à la terre 12, autrement dit, le plot de mise à la terre 12 pourrait présenter une forme de bande, une forme de disque rond ou une forme de disque carré. En outre, le nombre de plots de mise à la terre 12 inclus dans le module électronique 1 pourrait être supérieur ou égal à un. Lorsque le nombre de plots de mise à la terre 12 est supérieur à un, les plots de mise à la terre 12 pourraient être agencés sur une ligne. Une pluralité des composants électroniques 30 est montée sur le premier plan 14a, et est connectée électriquement au premier plan 14a. En outre, la hauteur du composant électronique 30 le plus grand parmi la totalité de composants électroniques 30, relativement au premier plan 14a, est égale à h2. Une pluralité de couches de moulage 20' encapsule les composants électroniques 30 et recouvre le premier plan 14a de la carte de circuit 10. Les couches de moulage 20' pourraient encapsuler un ou plusieurs composants électroniques 30. En référence à la figure 1A, par exemple, les composants électroniques 30 encapsulés par la couche de moulage 20' côté droit sont au nombre de deux. Le matériau constituant les couches de moulage 20' contient 10 à 20 % en poids de résine époxy, et le coefficient de dilatation thermique des couches de moulage 20' est donné par : al : de 0,6 x 10-5 / ° C à 1 x 10-5 / ° C et/ou, a2 : de 3,5 x 10-5 / ° C à 4,5 x 10-5 / ° C. En outre, un sillon 22 est formé entre deux couches de moulage adjacentes 20'. Le plot de mise à la terre 12 est situé dans la partie inférieure du sillon 22. Dans ce mode de réalisation, la carte de circuit 10 est une carte de câblage double face. Cependant, dans un autre mode de réalisation, la carte de circuit 10 pourrait être une carte de câblage multicouche. Lorsque la carte de circuit 10 est une carte de câblage multicouche, les composants électroniques 30 sont montés sur la couche de câblage externe de la carte de circuit 10 et sont connectés électriquement à la couche de câblage externe. Par ailleurs, deux des couches de câblage à l'intérieur de la carte de circuit 10 pourraient être connectées électriquement l'une à l'autre par l'intermédiaire d'un trou traversant ou d'un trou borgne. Il convient cependant de remarquer qu'aucune restriction n'est prévue quant au nombre de couches dans la carte de circuit 10 de la présente invention. D'autre part, les composants électroniques 30 pourraient être des dés (« dies ») ou des puces (« chips ») agencées. En outre, les composants électroniques 30 pourraient être des composants passifs, tels que des résistances, des inductances ou des condensateurs. Dans ce mode de réalisation, l'agencement de puces retournées (« flip chip ») pourrait être utilisé en vue de monter les composants 30 électroniques 30 sur le premier plan 14a. Toutefois, dans un autre mode de réalisation, un procédé d'agencement de microcâblage pourrait être utilisé en vue de monter les composants électroniques 30 sur le premier plan 14a. Dans le mode de réalisation renvoyant à la figure 1A, il pourrait n'y avoir qu'un seul plot de mise à la terre 12 dans le module électronique 1. Par ailleurs, le plot de mise à la terre 12 est positionné dans la partie inférieure du sillon 22. Toutefois, dans un autre mode de réalisation, le nombre de plots de mise à la terre 12 dans le module électronique 1 pourrait être supérieur à un. Certains des plots de mise à la terre 12 pourraient être positionnés dans une zone distincte du sillon 22 et encapsulés par les couches de moulage 20', et les plots de mise à la terre 12 restants pourraient être positionnés dans la partie inférieure du sillon 22 et pourraient ne pas être recouverts par les couches de moulage 20'. En outre, en référence à la figure 1A, la première couche conductrice 50 recouvre la paroi latérale du 20 sillon 22 et le plot de mise à la terre 12 dans la partie inférieure du sillon 22. La première couche conductrice 50 susmentionnée est connectée électriquement au plot de mise à la terre 12. Autrement dit, la première couche conductrice 50 correspond à la 25 couche conductrice à l'intérieur du sillon 22. Dans un autre mode de réalisation, le module électronique 1 peut inclure une pluralité de sillons 22 qui ne peuvent pas être mutuellement connectés, de sorte que le nombre de premières couches conductrices 50 au sein du module 30 électronique 1 pourrait être supérieur à un. Par conséquent, aucune restriction n'est appliquée quant au nombre de sillons 22 et de premières couches conductrices 50 dans la carte de circuit 10 de la présente invention. Le matériau de remplissage isolant 60 est formé 5 dans le sillon 22. Le matériau du matériau de remplissage isolant 60 contient 10 à 20 % en poids de résine époxy, et le coefficient de dilatation thermique du matériau de remplissage isolant 60 est donné par : al : de 0,6 x 10-5 / ° C à 1 x 10-5 / ° C et/ou, OE2 : 10 de 3,5 x 10-5 / ° C à 4,5 x 10-5 / ° C. En outre, la hauteur du matériau de remplissage isolant 60 relativement au premier plan 14a est égale à hl. La hauteur hl du matériau de remplissage isolant 60 est supérieure à la hauteur h2 du composant électronique 30 15 le plus grand, autrement dit, la hauteur hl du matériau de remplissage isolant 60 est supérieure à la hauteur de tous les composants électroniques 30 respectifs relativement au premier plan 14a. Dans le mode de réalisation, les matériaux 20 respectifs composant les couches de moulage 20' et le matériau de remplissage isolant 60 pourraient être mutuellement identiques ou semblables. Par exemple, les matériaux composant à la fois le matériau de remplissage isolant et les couches de moulage 25 contiennent 10 à 20 % en poids de résine époxy, de sorte que les coefficients de dilatation thermique des couches de moulage 20' et du matériau de remplissage isolant 60 peuvent être similaires. Les coefficients de dilatation thermique respectifs des couches de 30 moulage 20' et du matériau de remplissage isolant 60 sont similaires. Par conséquent, le degré de l'enrobage de carte dans le module électronique 1 pourrait être réduit à mesure que change la température. Ainsi, la fiabilité du module électronique 1 peut être augmentée. En outre, dans le mode de réalisation, l'épaisseur de la première couche conductrice 50 pourrait être de l'ordre de 30 pm. Plus la première couche conductrice 50 est fine, moins le volume de la première couche conductrice 50 est modifié par l'influence de la dilatation thermique. Par ailleurs, lorsque l'épaisseur de la première couche conductrice 50 est inférieure à 30 pm, le degré de l'enrobage de carte dans le module électronique 1 peut être réduit, et la fiabilité du module électronique 1 peut être augmentée. Cependant, la présente invention n'est pas limitée à cela.
L'épaisseur de la première couche conductrice 50 susmentionnée pourrait être ajustée en fonction de différents états. En référence à la figure 1A, la seconde couche conductrice 70 recouvre les couches de moulage 20' et le matériau de remplissage isolant 60. La surface supérieure des couches de moulage 20' et le matériau de remplissage isolant 60 sont recouverts par la seconde couche conductrice 70. Ainsi, le matériau de remplissage isolant 60 est positionné entre la première couche conductrice 50 et la seconde couche conductrice 70. Le matériau de remplissage isolant 60 pourrait contacter à la fois la première couche conductrice 50 et la seconde couche conductrice 70. La seconde couche conductrice 70 s'étend depuis la surface supérieure des couches de moulage 20' jusqu'à la surface latérale des couches de moulage 20' et au moins l'une des parois latérales 14b de la carte de circuit 10, de sorte que la seconde couche conductrice 70 recouvre la surface latérale des couches de moulage 20'. En outre, aucune restriction n'est imposée quant à l'extension de la longueur de la seconde couche conductrice 70 dans la présente invention. Comme le montre la figure 1A, dans le mode de réalisation, la seconde couche conductrice 70 peut recouvrir entièrement au moins l'une des parois latérales 14b.
D'autre part, la seconde couche conductrice 70 pourrait recouvrir partiellement au moins l'une des parois latérales 14b. Dans un autre mode de réalisation, la seconde couche conductrice 70 peut ne pas s'étendre jusqu'à l'une quelconque des quatre parois latérales 14b. Autrement dit, la seconde couche conductrice 70 peut ne pas recouvrir l'une quelconque des quatre parois latérales 14b. En outre, la seconde couche conductrice 70 est connectée électriquement à la première couche conductrice 50.
Les figures 1B à 1H illustrent un procédé de fabrication du module électronique 1. En référence à la figure 1B, tout d'abord, un module de moulage électronique 11 est fourni. Il convient de mentionner que le module de moulage électronique 11 est un produit semi-fini du module électronique 1. Le module de moulage électronique 11 inclut une carte de circuit 10, une pluralité de composants électroniques 30 et une couche de composé de moulage 20. Les composants électroniques 30 sont montés sur la carte de circuit 10, de sorte que les composants électroniques 30 sont situés sur le premier plan 14a et sont connectés électriquement à la carte de circuit 10. En outre, le module de moulage électronique 11 pourrait être obtenu à partir du découpage d'un module de moulage à grande échelle. Autrement dit, une découpe au laser ou une découpe mécanique pourrait être utilisée en vue de découper le module de moulage à grande échelle et de former électronique 11. La structure électronique 11 est similaire moulage moulage grande à grande échelle. Par à grande échelle inclut échelle, le module de moulage du module de moulage à celle du module de exemple, le module de une carte de circuit à composants une pluralité de électroniques et une couche de composé de moulage. Les composants électroniques sont montés sur la carte de 15 circuit à grande échelle, et la couche de composé de moulage encapsule les composants électroniques. En référence à la figure 1C, ensuite, une couche protectrice 40 est formée sur la couche de composé de moulage 20 et elle recouvre la couche de composé de 20 moulage 20. Le matériau de la couche protectrice 40 contient une poudre de dioxyde de silicium et du polyméthacrylate de méthyle. La couche protectrice 40 pourrait absorber les particules comme la poussière. Le procédé de formation de la couche protectrice 40 25 comprend l'application d'une couche de composé protecteur (non représentée dans la figure) sur la couche de composé de moulage 20. Ensuite, la couche de composé protecteur est durcie en vue de former une couche protectrice 40 sur la couche de composé de 30 moulage 20. La couche de composé protecteur pourrait être durcie par chauffage ou rayonnement ultraviolet.
Toutefois, aucune restriction ne s'applique quant au processus de durcissement de la couche de composé protecteur dans la présente invention. En référence à la figure 1D, ensuite, la couche de 5 composé de moulage 20 et la couche protectrice 40 sont découpées en vue de former une pluralité de couches de moulage 20' et au moins un sillon 22. Le sillon 22 est positionné entre deux couches de moulage adjacentes 20', et expose le plot de mise à la terre 12. Par 10 ailleurs, le processus de découpe susmentionné est uniquement utilisé pour découper la couche de composé de moulage 20 et la couche protectrice 40, plutôt que pour découper la carte de circuit 10 en une pluralité de cartes de circuit. 15 Le procédé de découpe au laser ou de découpe mécanique peut être utilisé en vue de découper la couche de composé de moulage 20 et la couche protectrice 40. Le faisceau laser 80 de la découpe au laser pourrait être un laser de lumière verte, c'est-à- 20 dire, où la longueur d'onde du faisceau laser 80 est de 532 nm. Suite à la découpe au laser, une petite section de la couche de composé de moulage 20 pourrait rester dans la partie inférieure du sillon 22, autrement dit, la petite section de la couche de composé de moulage 20 25 pourrait rester sur la partie supérieure du plot de mise à la terre 12. Le composé de moulage restant affecte la qualité de la connexion électrique entre la première couche conductrice 50 et le plot de mise à la terre 12 formé au cours du processus suivant. Par 30 conséquent, un processus de décapage (« desmear ») pourrait être mis en oeuvre à l'issue de la découpe au laser. Par exemple, un agent chimique ou un plasma est utilisé pour enlever la couche de composé de moulage 20 résiduelle sur le plot de mise à la terre 12. Par conséquent, la qualité de la connexion électrique entre la première couche conductrice 50 et le plot de mise à la terre 12 pourrait être préservée. D'autre part, la poussière qui affecte la qualité du module électronique 1 pourrait être produite au cours du processus de découpe au laser. Cependant, étant donné que la couche protectrice 40 recouvre la couche de composé de moulage 20, la poussière ne se fixe pas sur la couche de composé de moulage 20. Autrement dit, la couche protectrice 40 pourrait protéger la couche de composé de moulage 20 contre l'effet produit par la poussière occasionnée par la découpe au laser. En outre, dans un autre mode de réalisation, un procédé de découpe distinct pourrait être utilisé. Aucune restriction ne s'applique à la découpe de la couche de composé de moulage 20 et de la couche protectrice 40 dans la présente invention. En référence à la figure 1E, ensuite, la première couche conductrice 50 est formée dans le sillon 22 et recouvre partiellement la couche protectrice 40. Plus précisément, la première couche conductrice 50 recouvre les parois latérales du sillon 22, le plot de mise à la terre 12 et une partie de la couche protectrice 40 entourant l'ouverture du sillon 22. La première couche conductrice 50 est connectée électriquement au plot de mise à la terre 12. Il convient de mentionner que le procédé employé pour la formation de la première couche conductrice 50 pourrait être un procédé de dépôt par projection, de gravure et de pulvérisation. Toutefois, aucune restriction ne s'applique quant au procédé à utiliser pour former la première couche conductrice 50 dans la présente invention.
En référence à la figure 1F, ensuite, le matériau de remplissage isolant 60 en contact avec la première couche conductrice 50 est formé dans le sillon 22. Le processus de formation du matériau de remplissage isolant 60 nécessite que le composé de remplissage isolé soit introduit dans le sillon 22, après quoi le composé de remplissage isolé est durci. Ainsi, le matériau de remplissage isolant 60 est formé dans le sillon 22. Il convient de mentionner que la largeur du sillon 22 est de 80 pm. Ainsi, dans le mode de réalisation, la viscosité du composé de remplissage isolé est inférieure à 40 cps, de manière à faciliter le remplissage du composé de remplissage isolé dans le sillon 22. D'autre part, le procédé de durcissement du composé de remplissage isolé inclut un processus de chauffage ou un processus de rayonnement ultraviolet. Toutefois, aucune restriction ne s'applique quant à la technique de durcissement à employer pour le composé de remplissage isolé dans la présente invention.
En référence à la figure 1G, ensuite, la couche protectrice 40 est éliminée par l'agent chimique, de manière à exposer les couches de moulage 20'. En outre, dans le processus d'élimination de la couche protectrice 40, la première couche conductrice 50 recouvrant la couche protectrice 40 est supprimée simultanément. Ensuite, en référence à la figure 1H, la seconde couche conductrice 70 est formée sur les couches de moulage 20' et le matériau de remplissage isolant 60, et est connectée électriquement à la première couche conductrice 50. En outre, la seconde couche conductrice 70 s'étend à partir de la surface supérieure des couches de moulage 20' jusqu'à la paroi latérale des couches de moulage 20' et aux parois latérales 14b de la carte de circuit 10 (tel que cela est représenté dans la figure 1H).
En outre, aucune restriction ne s'applique quant à la longueur d'extension de la seconde couche conductrice 70. Par exemple, la seconde couche conductrice 70 pourrait recouvrir entièrement au moins l'une des parois latérales 14b. D'autre part, la seconde couche conductrice 70 pourrait recouvrir partiellement au moins l'une des parois latérales 14b. Par ailleurs, la seconde couche conductrice 70 est connectée électriquement à la première couche conductrice 50. Le matériau de remplissage isolant 60 pourrait être en contact avec la première couche conductrice 50 et la seconde couche conductrice 70. Le matériau de remplissage isolant 60 est positionné entre la première couche conductrice 50 et la seconde couche conductrice 70.
La figure 1I est une vue en coupe transversale du module électronique dans un autre mode de réalisation de la présente invention. En référence à la figure 1I, ce module est différent du module électronique 1 du mode de réalisation précédent. Dans ce mode de réalisation, la seconde couche conductrice 70 ne peut pas s'étendre jusqu'à l'une quelconque des parois latérales 14b. Cela signifie que la seconde couche conductrice 70 ne recouvre pas l'une quelconque des parois latérales 14b. Tel que cela est montré dans la figure 11, la seconde couche conductrice 70 peut uniquement s'étendre de la surface supérieure des couches de moulage 20' à la paroi latérale des couches de moulage 20'. La figure 2 est une vue en coupe transversale du module électronique 2 d'un autre mode de réalisation de la présente invention. Le module électronique 2 de la figure 2 comprend une carte de circuit 10', une pluralité des composants électroniques 30, une pluralité des couches de moulage 20', au moins une première couche conductrice 50, au moins un matériau de remplissage isolant 60 et une seconde couche conductrice 70'. En référence à la figure 2, le module présenté est différent du module électronique 1 du mode de réalisation précédent. Le module électronique 2 de ce mode de réalisation comprend en outre quatre parois latérales 14b' et au moins un plot latéral 16. Le plot latéral 16 est positionné sur au moins l'une des parois latérales 14b', et au moins un plot latéral 16 est connecté à la masse. Par exemple, les plots latéraux 16 sont connectés électriquement au plot de mise à la terre 12 ou connectés électriquement au plan de mise à la terre de la carte de circuit 10' (non représenté dans la figure 2). En outre, le module électronique 2 présente une pluralité de plots latéraux 16 dans la figure 2 (il existe deux plots latéraux 16 dans la figure 2). Toutefois, dans un autre mode de réalisation, le nombre de plots latéraux 16 pourrait se limiter à un plot unique, aucune restriction n'étant imposée en ce qui concerne le nombre de plots latéraux 16 dans la présente invention.
Les parois latérales 14b' sont adjacentes au premier plan 14a. Par ailleurs, la seconde couche conductrice 70' s'étend depuis les parois latérales des couches de moulage 20' jusqu'aux plots latéraux 16, et est connectée électriquement aux plots latéraux 16, de sorte que le plot de mise à la terre 12 peut connecter électriquement les plots latéraux 16 par le biais de la première couche conductrice 50 et de la seconde couche conductrice 70'. En outre, comme le montre la figure 2, dans ce mode de réalisation, les plots latéraux 16 sont positionnés au milieu de la paroi latérale 14b'. Toutefois, dans un autre mode de réalisation, les plots latéraux 16 pourraient être positionnés à un autre endroit de la paroi latérale 14b'. Par exemple, les plots latéraux 16 pourraient être positionnés à proximité du premier plan 14a ou loin du premier plan 14a. Aucune restriction n'est imposée en ce qui concerne la position des plots latéraux 16 dans la présente invention.
En outre, la seconde couche conductrice 70' devrait être en contact avec les plots latéraux 16, de manière à être connectée électriquement aux plots latéraux 16. Aucune restriction n'est imposée en ce qui concerne la longueur d'extension de la seconde couche conductrice 70' dans la présente invention. Autrement dit, la seconde couche conductrice 70' pourrait recouvrir entièrement ou partiellement la paroi latérale 14b'. Il convient de mentionner que le procédé susmentionné de fabrication du module électronique 2 5 est le même que celui utilisé pour les modules électroniques 1 représentés dans les figures 1B à 1H. Ainsi, l'homme du métier pourrait déduire le procédé de fabrication du module électronique 2 à partir du procédé de fabrication du module électronique 1 montré 10 dans les figures 1B à 1H. Bien que le procédé de fabrication du module électronique 2 ne soit pas représenté ici, la description ci-dessus est suffisante pour permettre à l'homme du métier de le déduire. En résumé, la présente invention fournit un module 15 électronique et son procédé de fabrication connexe. Le module électronique susmentionné inclut la carte de circuit, une pluralité de composants électroniques, une pluralité de couches de moulage, au moins une première couche conductrice, au moins un matériau de remplissage 20 isolant et la seconde couche conductrice. Le module électronique utilise la première couche conductrice et la seconde couche conductrice en tant que structure de blindage contre les interférences électromagnétiques destinée à protéger les composants électroniques 25 internes contre les interférences électromagnétiques. En outre, étant donné que la différence entre le coefficient de dilatation thermique du matériau de remplissage isolant et des couches de moulage est faible, le degré d'enrobage de la carte dans le module 30 électronique pourrait être réduit à mesure que la température évolue. Ainsi, la fiabilité du module électronique peut être renforcée. En outre, dans le procédé de fabrication de la présente invention, la couche protectrice est utilisée pour empêcher que la couche de composé de moulage ne soit polluée par des particules telles que la poussière produite au cours du processus de découpe au laser de la couche de composé de moulage et de la couche protectrice, de façon à réduire l'effet néfaste des particules sur le module électronique.
Bien que la présente invention ait été décrite dans les termes ci-dessus, il est évident que celle-ci peut être modifiée de nombreuses manières. De telles modifications ne doivent aucunement être considérées comme s'écartant de l'esprit et de la portée de l'invention, et toutes les modifications qui seraient évidentes pour l'homme du métier sont destinées à être incluses dans la portée des revendications annexées.

Claims (17)

  1. REVENDICATIONS1. Module électronique (1, 1',
  2. 2), comprenant : une carte de circuit (10, 10') présentant un premier plan (14a) et au moins un plot de mise à la terre (12), dans lequel ledit au moins un plot de mise à la terre (12) est situé sur le premier plan (14a) ; une pluralité de composants électroniques (30) 10 montés sur le premier plan (14a) et électriquement connectés à la carte de circuit (10), (10') ; une pluralité de couches de moulage (20') recouvrant les composants électroniques (30) et le premier plan (14a), dans lequel un sillon (22) est 15 formé entre deux couches de moulage adjacentes (20'), et au moins un plot de mise à la terre (12) est situé dans la partie inférieure du sillon (22) ; au moins une première couche conductrice (50) recouvrant la paroi latérale du sillon (22) et ledit au 20 moins un plot de mise à la terre (12), et connectée électriquement audit au moins un plot de mise à la terre (12) ; au moins un matériau de remplissage isolant (60) qui est injecté dans le sillon (22) ; et 25 une seconde couche conductrice (70, 70') recouvrant les couches de moulage (20') et ledit au moins un matériau de remplissage isolant (60) et connectée électriquement à la première couche conductrice (50), dans lequel ledit au moins un matériau de 30 remplissage isolant (60) est positionné entre la seconde couche conductrice (70, 70') et la premièrecouche conductrice (50). 2. Module électronique (1, l', 2) selon la revendication 1, dans lequel le matériau de remplissage 5 isolant (60) et des couches de moulage (20') contient de 10 à 20 % en poids de résine époxy.
  3. 3. Module électronique (1, l', 2) selon la revendication 1, dans lequel le matériau de remplissage 10 isolant (60) est mis en contact avec ladite au moins une première couche conductrice (50) et la seconde couche conductrice (70), (70').
  4. 4. Module électronique (1, l', 2) selon la 15 revendication 1, dans lequel la hauteur hl du matériau de remplissage isolant (60) est supérieure à la hauteur h2 des composants électroniques (30) relativement au premier plan (14a). 20
  5. 5. Module électronique (1) selon la revendication 1, dans lequel la carte de circuit (10) comprend en outre quatre parois latérales (14b) adjacentes au premier plan (14a), et la seconde couche conductrice (70) s'étend jusqu'à l'une des parois 25 latérales (14b).
  6. 6. Module électronique (1) selon la revendication 5, dans lequel la seconde couche conductrice (70) recouvre entièrement l'une des parois 30 latérales (14b).
  7. 7. Module électronique (1) selon la revendication 5, dans lequel la seconde couche conductrice (70) recouvre partiellement l'une des parois latérales (14b).
  8. 8. Module électronique (2) selon la revendication 5, dans lequel la carte de circuit (10') comprend en outre au moins un plot latéral (16), dans lequel ledit au moins un plot latéral (16) est positionné sur l'une des parois latérales (14b'), dans lequel la seconde couche conductrice (70') s'étend jusqu'aux parois latérales (14b') et est connectée électriquement audit au moins un plot latéral (16).
  9. 9. Module électronique (1, 1', 2) selon la revendication 1, dans lequel la largeur du sillon (22) est de 80 pm, et l'épaisseur de la première couche conductrice (50) est de 30 pm.
  10. 10. Procédé de fabrication d'un module électronique (1, 1', 2), consistant à : fournir un module de moulage électronique (11), comprenant : une carte de circuit (10), (10') présentant un 25 premier plan (14a) et au moins un plot de mise à la terre (12) sur le premier plan (14a) ; une pluralité de composants électroniques (30) montés sur le premier plan (14a) et connectés électriquement à la carte de circuit (10), (10') ; et 30 une couche de composé de moulage (20) sur le premier plan (14a), dans lequel la couche de composé demoulage (20) encapsule le premier plan (14a), ledit au moins un plot de mise à la terre (12) et les composants électroniques (30) ; former une couche protectrice (40) sur la couche de 5 composé de moulage (20), dans lequel la couche protectrice (40) recouvre la couche de composé de moulage (20) ; découper la couche de composé de moulage (20) et la couche protectrice (40) en vue de former une pluralité 10 de couches de moulage (20') et au moins un sillon (22), dans lequel le sillon (22) est formé entre deux couches de moulage adjacentes (20') et expose ledit au moins un plot de mise à la terre (12) ; former au moins une première couche conductrice 15 (50) sur le sillon (22), dans lequel la première couche conductrice (50) recouvre les parois latérales (14b) du sillon (22) et la partie de la couche protectrice (40), et est connectée électriquement audit au moins un plot de mise à la terre (12) ; 20 suite à la formation de la première couche conductrice (50), former au moins un matériau de remplissage isolant (60) dans le sillon (22) ; suite au remplissage de ladite au moins un matériau de remplissage isolant (60) dans le sillon (22), 25 supprimer la couche protectrice (40) en vue d'exposer les couches de moulage (20') ; et former une seconde couche conductrice (70, 70`) sur les couches de moulage (20') et sur ledit au moins un matériau de remplissage isolant (60), dans lequel la 30 seconde couche conductrice (70, 70') est connectée électriquement à la première couche conductrice (50).
  11. 11. Procédé de fabrication d'un module électronique (1, 1', 2) selon la revendication 10, dans lequel le processus de formation de la couche 5 protectrice (40) consiste à : appliquer une couche de composé protecteur sur la couche de composé de moulage (20), dans lequel la couche de composé protecteur recouvre la couche de composé de moulage (20) ; et 10 durcir la couche de composé protecteur.
  12. 12. Procédé de fabrication d'un module électronique (1, 1', 2) selon la revendication 10, dans lequel le processus de formation du matériau de 15 remplissage isolant (60) dans le sillon (22), consiste à : injecter au moins un composé de remplissage isolé dans le sillon (22), dans lequel la viscosité dudit au moins un composé de remplissage isolé est inférieure à 20 40 cps ; et durcir ledit au moins un composé de remplissage isolé.
  13. 13. Procédé de fabrication d'un module 25 électronique (1, 1', 2) selon la revendication 10, dans lequel le matériau de la couche protectrice (40) comprend de la poudre de dioxyde de silicium et du polyméthacrylate de méthyle. 30
  14. 14. Procédé de fabrication d'un module électronique (1) selon la revendication 10, dans lequella carte de circuit (10) comprend en outre quatre parois latérales (14b) adjacentes au premier plan (14a), et la seconde couche conductrice (70) s'étend jusqu'à au moins l'une des parois latérales (14b).
  15. 15. Procédé de fabrication d'un module électronique (1) selon la revendication 14, dans lequel la seconde couche conductrice (70) recouvre entièrement ladite au moins une des parois latérales (14b).
  16. 16. Procédé de fabrication d'un module électronique (1) selon la revendication 14, dans lequel la seconde couche conductrice (70) recouvre partiellement ladite au moins une des parois latérales (14b).
  17. 17. Procédé de fabrication d'un module électronique (2) selon la revendication 14, dans lequel la carte de circuit (10') comprend en outre au moins un 20 plot latéral (16) positionné sur l'une des parois latérales (14b'), et la seconde couche conductrice (70') s'étend jusqu'à la paroi latérale (14b') et est connectée électriquement aux plots latéraux (16). 25
FR1353123A 2012-09-24 2013-04-08 Module electronique et procede connexe Active FR2996054B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101134914A TWI448224B (zh) 2012-09-24 2012-09-24 電子模組以及其製造方法

Publications (2)

Publication Number Publication Date
FR2996054A1 true FR2996054A1 (fr) 2014-03-28
FR2996054B1 FR2996054B1 (fr) 2016-08-19

Family

ID=49578361

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1353123A Active FR2996054B1 (fr) 2012-09-24 2013-04-08 Module electronique et procede connexe

Country Status (4)

Country Link
US (1) US9089046B2 (fr)
DE (1) DE102013103570B4 (fr)
FR (1) FR2996054B1 (fr)
TW (1) TWI448224B (fr)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI563613B (en) * 2014-07-30 2016-12-21 Advanced Semiconductor Eng Method of manufacturing electronic package module and electronic package module manufactured by the same
TWI611533B (zh) * 2014-09-30 2018-01-11 矽品精密工業股份有限公司 半導體封裝件及其製法
CN104659022B (zh) * 2015-02-12 2017-09-26 苏州日月新半导体有限公司 引线键合的屏蔽结构及其制备方法
US10163808B2 (en) 2015-10-22 2018-12-25 Avago Technologies International Sales Pte. Limited Module with embedded side shield structures and method of fabricating the same
US10134682B2 (en) 2015-10-22 2018-11-20 Avago Technologies International Sales Pte. Limited Circuit package with segmented external shield to provide internal shielding between electronic components
US20170117229A1 (en) * 2015-10-22 2017-04-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Circuit package with trench features to provide internal shielding between electronic components
WO2017111956A1 (fr) * 2015-12-22 2017-06-29 Intel Corporation Boîtier à semi-conducteur avec blindage contre les interférences électromagnétiques
US10297998B2 (en) * 2016-02-18 2019-05-21 Autonetworks Technologies, Ltd. Electrical junction box
US10264666B2 (en) 2016-06-20 2019-04-16 Avago Technologies International Sales Pte. Limited Method of providing compartment EMI shields on printed circuit board using a vacuum
KR20180032985A (ko) * 2016-09-23 2018-04-02 삼성전자주식회사 집적회로 패키지 및 그 제조 방법과 집적회로 패키지를 포함하는 웨어러블 디바이스
US10784230B2 (en) * 2016-11-15 2020-09-22 Advanced Semiconductor Engineering, Inc. Compartment shielding for warpage improvement
CN108231337A (zh) * 2016-12-09 2018-06-29 乾坤科技股份有限公司 电子模块
CN108054105A (zh) * 2017-12-25 2018-05-18 环维电子(上海)有限公司 一种电子封装模块及其制造方法和设备
US10629542B2 (en) * 2018-04-05 2020-04-21 Samsung Electro-Mechanics Co., Ltd. Electronic device module
US20200098700A1 (en) * 2018-09-21 2020-03-26 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US20200203287A1 (en) * 2018-12-20 2020-06-25 Qualcomm Incorporated Device comprising compartmental shielding with improved heat dissipation and routing
US11071196B2 (en) * 2019-04-05 2021-07-20 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing electronic device module
US11832391B2 (en) * 2020-09-30 2023-11-28 Qualcomm Incorporated Terminal connection routing and method the same
US11508668B2 (en) 2020-12-03 2022-11-22 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1450400A1 (fr) * 2002-08-29 2004-08-25 Matsushita Electric Industrial Co., Ltd. Partie de module
US20100285636A1 (en) * 2009-05-11 2010-11-11 Acsip Technology Inc. Manufacturing method of a packaging structure of electronic components
US20120187551A1 (en) * 2011-01-20 2012-07-26 Masahiko Kushino Semiconductor module

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686649B1 (en) * 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
US7187060B2 (en) * 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
US7633170B2 (en) * 2005-01-05 2009-12-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method thereof
JP4614278B2 (ja) * 2005-05-25 2011-01-19 アルプス電気株式会社 電子回路ユニット、及びその製造方法
US8410584B2 (en) 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8030750B2 (en) * 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8654537B2 (en) 2010-12-01 2014-02-18 Apple Inc. Printed circuit board with integral radio-frequency shields
US9179538B2 (en) 2011-06-09 2015-11-03 Apple Inc. Electromagnetic shielding structures for selectively shielding components on a substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1450400A1 (fr) * 2002-08-29 2004-08-25 Matsushita Electric Industrial Co., Ltd. Partie de module
US20100285636A1 (en) * 2009-05-11 2010-11-11 Acsip Technology Inc. Manufacturing method of a packaging structure of electronic components
US20120187551A1 (en) * 2011-01-20 2012-07-26 Masahiko Kushino Semiconductor module

Also Published As

Publication number Publication date
US20140085857A1 (en) 2014-03-27
US9089046B2 (en) 2015-07-21
DE102013103570A1 (de) 2014-03-27
DE102013103570B4 (de) 2024-03-28
TW201414374A (zh) 2014-04-01
TWI448224B (zh) 2014-08-01
FR2996054B1 (fr) 2016-08-19

Similar Documents

Publication Publication Date Title
FR2996054A1 (fr) Module electronique et procede connexe
EP1715520B1 (fr) Dispositif de protection d'un circuit électronique
EP0638933B1 (fr) Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant
FR2940588A1 (fr) Ensemble multicomposant blinde a montage en surface
EP3089211B1 (fr) Procede d'encapsulation d'un circuit electronique
WO2000035085A1 (fr) Composant a ondes de surface encapsule et procede de fabrication collective
US10134682B2 (en) Circuit package with segmented external shield to provide internal shielding between electronic components
WO2006067045A1 (fr) Boitier miniature hyperfrequence et procede de fabrication du boitier
EP1093159A1 (fr) Procédé d'encapsulation de composants électroniques
FR2986689A1 (fr) Structure de substrats empiles
FR2787241A1 (fr) Composant microelectronique cms enrobe, notamment pour un dispositif medical implantable actif, et son procede de fabrication
FR3040535B1 (fr) Dispositif electronique muni d'un element conducteur integre et procede de fabrication
FR3040534A1 (fr) Dispositif electronique muni d'une couche conductrice et procede de fabrication
FR3009479A1 (fr) Structure de blindage de compartiments contre les emi et procede de fabrication de celle-ci
FR2895390A1 (fr) Boitier avec fonction accordable en frequence
EP3764756A1 (fr) Composant electronique resistant a l'humidite et procede de realisation d'un tel composant
EP1657749A2 (fr) Boitier microelectroniques multiplans avec blindage interne
FR2963849A1 (fr) Procede de fabrication d'un circuit electrique et circuit obtenu
EP3008979B1 (fr) Circuit imprime a structure multicouche a faibles pertes dielectriques et refroidi
FR2974234A1 (fr) Assemblage de dispositifs a composants semiconducteurs empiles
WO2016107692A1 (fr) Boitier hyperfrequence a encombrement reduit en surface et montage d'un tel boitier sur un circuit
FR3016996A1 (fr) Procede de fabrication d'un dispositif de conditionnement electronique selectif
FR3009649A1 (fr) Interconnexion de plusieurs niveaux d'un empilement de supports de composants electroniques
EP3537542B1 (fr) Antenne tridimensionnelle
EP0795907A1 (fr) Circuit hyperfréquence multicouches à éléments actifs intégrés

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12